JPH07240493A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07240493A JPH07240493A JP6031610A JP3161094A JPH07240493A JP H07240493 A JPH07240493 A JP H07240493A JP 6031610 A JP6031610 A JP 6031610A JP 3161094 A JP3161094 A JP 3161094A JP H07240493 A JPH07240493 A JP H07240493A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor element
- stage
- package
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は半導体素子をステージ上に搭載して
樹脂封止する構造の半導体装置に関し、熱印加時のパッ
ケージクラックを防止することを目的とする。 【構成】 リードフレーム２２のステージ２３の半導体
素子２５搭載面に、充填材２８ａの径より小の高さの段
部２３ａが形成され、段部２３ａ上に半導体素子２５が
搭載される。そして、パッケージ２９の形成においてス
テージ２３と半導体素子２５との間に樹脂２８のみが進
入される構成とする。
樹脂封止する構造の半導体装置に関し、熱印加時のパッ
ケージクラックを防止することを目的とする。 【構成】 リードフレーム２２のステージ２３の半導体
素子２５搭載面に、充填材２８ａの径より小の高さの段
部２３ａが形成され、段部２３ａ上に半導体素子２５が
搭載される。そして、パッケージ２９の形成においてス
テージ２３と半導体素子２５との間に樹脂２８のみが進
入される構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子をステージ
上に搭載して樹脂封止する構造の半導体装置に関する。
上に搭載して樹脂封止する構造の半導体装置に関する。
【０００２】近年の半導体装置は小型化、薄型化が図ら
れており、これに伴い樹脂性パッケージの肉厚は薄くな
る傾向にある。これに伴い、パッケージの機能的強度は
低下し、実装時において熱印加時に発生する水蒸気によ
りパッケージに割れが発生するおそれがある。
れており、これに伴い樹脂性パッケージの肉厚は薄くな
る傾向にある。これに伴い、パッケージの機能的強度は
低下し、実装時において熱印加時に発生する水蒸気によ
りパッケージに割れが発生するおそれがある。
【０００３】そこで、熱ストレスに強く、熱印加時にお
いてもパッケージ割れが発生しない半導体装置が望まれ
ている。
いてもパッケージ割れが発生しない半導体装置が望まれ
ている。
【０００４】
【従来の技術】図５に、従来の半導体装置を説明するた
めの図を示す。図５（Ａ）において、半導体装置１１
は、半導体素子１２をリードフレーム１３のステージ１
４上にダイス付け材１２ａにより搭載し、半導体素子１
２とリードフレーム１２におけるリード１５のインナリ
ード１５ａとがワイヤ１６によりボンディングされた
後、樹脂モールドすることによりパッケージ１７を形成
したものが一般的に知られている。 このような樹脂製
のパッケージ１７を有する半導体装置１１では、室温に
放置しているとパッケージ自体が水分を吸収し、この水
分は半導体装置１１の実装時に行われる加熱処理により
水蒸気となる。この水蒸気圧は非常に大きな圧力であ
り、この水蒸気圧が直接パッケージに印加されると、図
５（Ｂ）に示すように、パッケージ１７にステージ１４
のコーナー、半導体素子１２のコーナーからクラック
（パッケージ割れ）が発生してしまう。これにより、耐
湿性の劣化を生じる。
めの図を示す。図５（Ａ）において、半導体装置１１
は、半導体素子１２をリードフレーム１３のステージ１
４上にダイス付け材１２ａにより搭載し、半導体素子１
２とリードフレーム１２におけるリード１５のインナリ
ード１５ａとがワイヤ１６によりボンディングされた
後、樹脂モールドすることによりパッケージ１７を形成
したものが一般的に知られている。 このような樹脂製
のパッケージ１７を有する半導体装置１１では、室温に
放置しているとパッケージ自体が水分を吸収し、この水
分は半導体装置１１の実装時に行われる加熱処理により
水蒸気となる。この水蒸気圧は非常に大きな圧力であ
り、この水蒸気圧が直接パッケージに印加されると、図
５（Ｂ）に示すように、パッケージ１７にステージ１４
のコーナー、半導体素子１２のコーナーからクラック
（パッケージ割れ）が発生してしまう。これにより、耐
湿性の劣化を生じる。
【０００５】特に、バッケージ形態が上述のようにＤＩ
Ｐ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）からＳ
ＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−Ｌｅａｄ Ｐ
ａｃｋａｇｅ），ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃ
ｋａｇｅ），ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔ
ｌｉｎｅ Ｐａｃｋａｇｅ）への表面実装型タイプへと
移行してきていることから、熱ストレスを受け易くな
る。
Ｐ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）からＳ
ＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−Ｌｅａｄ Ｐ
ａｃｋａｇｅ），ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃ
ｋａｇｅ），ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔ
ｌｉｎｅ Ｐａｃｋａｇｅ）への表面実装型タイプへと
移行してきていることから、熱ストレスを受け易くな
る。
【０００６】そこで、水蒸気の発生によるパッケージク
ラックを防止する手段として、ステージ１４とモールド
樹脂の密着力を向上させる方法、樹脂強度（ヤング率）
を向上させる方法、パッケージ１７の吸湿率を低減させ
る方法がある。
ラックを防止する手段として、ステージ１４とモールド
樹脂の密着力を向上させる方法、樹脂強度（ヤング率）
を向上させる方法、パッケージ１７の吸湿率を低減させ
る方法がある。
【０００７】密着力を向上させる方法には、ステージ１
４やその周辺にディンプル加工や十字スリット加工を施
し、貫通孔を形成したり、またモールド樹脂、リードフ
レームの材質改良を行う方法がある。また、吸湿率の低
減する方法は、モールド樹脂として使用されるエポキシ
樹脂の改良や、フィラー充填率の増大を行う方法があ
る。
４やその周辺にディンプル加工や十字スリット加工を施
し、貫通孔を形成したり、またモールド樹脂、リードフ
レームの材質改良を行う方法がある。また、吸湿率の低
減する方法は、モールド樹脂として使用されるエポキシ
樹脂の改良や、フィラー充填率の増大を行う方法があ
る。
【０００８】
【発明が解決しようとする課題】しかし、上述のように
フィラー充填率の増大等により吸湿率を低減させること
は、ステージ１４の裏面とモールド樹脂との密着力が高
まって、界面剥離を防止することができるが、ダイス付
け材１２ａの割れによってパッケージクラックを生じ
る。そのため、ダイス付け材１２ａの強度を向上させた
り、吸湿率の低減を図っているが不十分でありパッケー
ジクラックを生じてしまうという問題がある。
フィラー充填率の増大等により吸湿率を低減させること
は、ステージ１４の裏面とモールド樹脂との密着力が高
まって、界面剥離を防止することができるが、ダイス付
け材１２ａの割れによってパッケージクラックを生じ
る。そのため、ダイス付け材１２ａの強度を向上させた
り、吸湿率の低減を図っているが不十分でありパッケー
ジクラックを生じてしまうという問題がある。
【０００９】そこで、本発明は上記課題に鑑みなされた
もので、熱印加時のパッケージクラックを防止する半導
体装置を提供することを目的とする。
もので、熱印加時のパッケージクラックを防止する半導
体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に請求項１では、半導体素子が金属導体のステージ上に
搭載され、前記金属導体の所定のリードと電気的接続さ
れた後、所定の充填材が混入された樹脂をモールドして
パッケージが形成される構造の半導体装置において、前
記ステージの前記半導体素子の搭載面に少なくとも前記
充填材の径より小の高さの段部が形成され、前記段部上
に前記半導体素子が搭載される。
に請求項１では、半導体素子が金属導体のステージ上に
搭載され、前記金属導体の所定のリードと電気的接続さ
れた後、所定の充填材が混入された樹脂をモールドして
パッケージが形成される構造の半導体装置において、前
記ステージの前記半導体素子の搭載面に少なくとも前記
充填材の径より小の高さの段部が形成され、前記段部上
に前記半導体素子が搭載される。
【００１１】請求項２では、半導体素子が金属導体のス
テージ上に搭載され、前記金属導体の所定のリードと電
気的接続された後、所定の充填材が混入された樹脂をモ
ールドしてパッケージが形成される構造の半導体装置に
おいて、前記ステージの前記半導体素子の搭載面に少な
くとも前記充填材の径より小の高さの所定数の突面が形
成される。
テージ上に搭載され、前記金属導体の所定のリードと電
気的接続された後、所定の充填材が混入された樹脂をモ
ールドしてパッケージが形成される構造の半導体装置に
おいて、前記ステージの前記半導体素子の搭載面に少な
くとも前記充填材の径より小の高さの所定数の突面が形
成される。
【００１２】請求項３では、複数の半導体素子を搭載
し、それぞれ金属リードに所定数の接続リードを介して
電気的接続された後、所定の充填材が混入された樹脂を
モールドしてパッケージが形成される構成の半導体装置
において、前記接続リードは、前記複数の半導体素子間
を少なくとも前記充填材の径より小の間隙で保持する。
し、それぞれ金属リードに所定数の接続リードを介して
電気的接続された後、所定の充填材が混入された樹脂を
モールドしてパッケージが形成される構成の半導体装置
において、前記接続リードは、前記複数の半導体素子間
を少なくとも前記充填材の径より小の間隙で保持する。
【００１３】請求項４では、半導体素子が金属導体のス
テージ上に搭載されて充填材が混入された樹脂により樹
脂モールドされる半導体装置の製造方法において、前記
半導体素子の前記ステージ搭載面の所定部分を、前記ス
テージより少なくとも前記充填材の径より小の間隙を有
して搭載する工程と、前記半導体素子と前記金属導体の
所定のリードと電気的接続される工程と、前記充填材が
混入された樹脂によりモールドし、前記半導体素子と前
記ステージとの間隙に前記樹脂のみを進入させてパッケ
ージを形成する工程と、を含んで構成する。
テージ上に搭載されて充填材が混入された樹脂により樹
脂モールドされる半導体装置の製造方法において、前記
半導体素子の前記ステージ搭載面の所定部分を、前記ス
テージより少なくとも前記充填材の径より小の間隙を有
して搭載する工程と、前記半導体素子と前記金属導体の
所定のリードと電気的接続される工程と、前記充填材が
混入された樹脂によりモールドし、前記半導体素子と前
記ステージとの間隙に前記樹脂のみを進入させてパッケ
ージを形成する工程と、を含んで構成する。
【００１４】請求項５では、複数の半導体素子を搭載
し、それぞれ金属リードに所定数の接続リードを介して
電気的接続された後、所定の充填材が混入された樹脂を
モールドしてパッケージが形成される構成の半導体装置
の製造方法において、前記一の半導体素子と前記一の接
続リードとを電気的接続すると共に、前記他の半導体素
子と前記他の接続リードとを電気的接続する工程と、前
記金属リードに、前記一の及び他の接続リードを、前記
半導体素子間が少なくとも前記充填材の径より小の間隙
で配置させて接続させる工程と、前記充填材が混入され
た樹脂によりモールドし、前記複数の半導体素子の間隙
に前記樹脂のみを進入させてパッケージを形成する工程
と、を含んで構成する。
し、それぞれ金属リードに所定数の接続リードを介して
電気的接続された後、所定の充填材が混入された樹脂を
モールドしてパッケージが形成される構成の半導体装置
の製造方法において、前記一の半導体素子と前記一の接
続リードとを電気的接続すると共に、前記他の半導体素
子と前記他の接続リードとを電気的接続する工程と、前
記金属リードに、前記一の及び他の接続リードを、前記
半導体素子間が少なくとも前記充填材の径より小の間隙
で配置させて接続させる工程と、前記充填材が混入され
た樹脂によりモールドし、前記複数の半導体素子の間隙
に前記樹脂のみを進入させてパッケージを形成する工程
と、を含んで構成する。
【００１５】
【作用】上述のように請求項１の発明では、半導体素子
を搭載するステージ上に充填材の径より小の高さの段部
を形成して半導体素子を搭載させる。これにより、半導
体素子とステージ間には樹脂のみが進入することとなっ
て密着力が増大し、熱印加時のパッケージクラックを防
止することが可能となる。
を搭載するステージ上に充填材の径より小の高さの段部
を形成して半導体素子を搭載させる。これにより、半導
体素子とステージ間には樹脂のみが進入することとなっ
て密着力が増大し、熱印加時のパッケージクラックを防
止することが可能となる。
【００１６】請求項２の発明では、半導体素子を搭載す
るステージ上に充填材の径より小の高さの突面を形成す
る。これにより、半導体素子とステージ間に樹脂のみが
進入して密着力が増大し、熱印加時のパッケージクラッ
クを防止することが可能となる。
るステージ上に充填材の径より小の高さの突面を形成す
る。これにより、半導体素子とステージ間に樹脂のみが
進入して密着力が増大し、熱印加時のパッケージクラッ
クを防止することが可能となる。
【００１７】請求項３の発明では、接続リードにより複
数の半導体素子間を充填材の径より小の間隙で保持す
る。これにより、間隙には樹脂のみが進入して密着力が
増大し、熱印加時のパッケージクラックを防止すること
が可能となる。
数の半導体素子間を充填材の径より小の間隙で保持す
る。これにより、間隙には樹脂のみが進入して密着力が
増大し、熱印加時のパッケージクラックを防止すること
が可能となる。
【００１８】請求項４の発明では、ステージに半導体素
子を充填材の径より小の間隔を形成して搭載し、間隔に
樹脂のみを進入させるように樹脂モールドする。これに
より、密着力が増大して熱印加時のパッケージクラック
を防止することが可能となる。
子を充填材の径より小の間隔を形成して搭載し、間隔に
樹脂のみを進入させるように樹脂モールドする。これに
より、密着力が増大して熱印加時のパッケージクラック
を防止することが可能となる。
【００１９】請求項５の発明では、接続リードで複数の
半導体素子間を充填材の径より小の間隙を有して保持
し、間隙に樹脂のみを進入させるように樹脂モールドす
る。これにより、密着力が増大して熱印加時のパッケー
ジクラックを防止することが可能となる。
半導体素子間を充填材の径より小の間隙を有して保持
し、間隙に樹脂のみを進入させるように樹脂モールドす
る。これにより、密着力が増大して熱印加時のパッケー
ジクラックを防止することが可能となる。
【００２０】
【実施例】図１に、本発明の第１実施例の構成図を示
す。図１（Ａ）は半導体装置の縦側断面図、図１（Ｂ）
はリードフレームの部分平面図である。
す。図１（Ａ）は半導体装置の縦側断面図、図１（Ｂ）
はリードフレームの部分平面図である。
【００２１】図１（Ａ）において、半導体装置２１
A は、金属導体であるリードフレーム２２のステージ２
３の中央部分には高さ約２０μm 程度の段部２３ａが形
成されており、この段部２３ａ上に接着材（高さ約１０
μm ）２４により半導体素子２５が搭載される。すなわ
ち、ステージ２３と半導体素子２５との間隙が約３０μ
mとなる。
A は、金属導体であるリードフレーム２２のステージ２
３の中央部分には高さ約２０μm 程度の段部２３ａが形
成されており、この段部２３ａ上に接着材（高さ約１０
μm ）２４により半導体素子２５が搭載される。すなわ
ち、ステージ２３と半導体素子２５との間隙が約３０μ
mとなる。
【００２２】この半導体素子２５はリードフレーム２２
のリード２６のインナリード２６ａとワイヤ２７により
ワイヤボンディングされて電気的に接続される。そし
て、シリカ等の充填材２８ａが所定量混入された樹脂２
８によりパッケージ２９が形成される。充填材２８ａは
注入時の流動性より例えば７４μm のものが使用され
る。
のリード２６のインナリード２６ａとワイヤ２７により
ワイヤボンディングされて電気的に接続される。そし
て、シリカ等の充填材２８ａが所定量混入された樹脂２
８によりパッケージ２９が形成される。充填材２８ａは
注入時の流動性より例えば７４μm のものが使用され
る。
【００２３】従って、ステージ２３と半導体素子２５と
の間隙には充填材２８ａは進入できず、樹脂２８のみが
進入することとなる。
の間隙には充填材２８ａは進入できず、樹脂２８のみが
進入することとなる。
【００２４】そして、パッケージ２９より延出するリー
ド２６のアウタリード２６ｂが、例えば表面実装用にガ
ルウィング形状に形成される。
ド２６のアウタリード２６ｂが、例えば表面実装用にガ
ルウィング形状に形成される。
【００２５】ここで、リードフレーム２２は、図１
（Ｂ）に示すように、クワッド型のものであり、中央部
分に四隅でサポートバー３１により支持された四角形状
のステージ２３が配設される。ステージ２３上には高さ
約２０μm の段部２３ａが形成される。このステージ２
３の周囲には複数のリード２６が配設される。リード２
６は中間部分でタイバー３２により連結されると共に、
先端部分がクレドール３３により連結される。そして、
リード２６はタイバー３２を略境にして、樹脂モールド
で形成されるパッケージ２９内に位置するのがインナリ
ード２６ａとなり、パッケージ２９の側部四方向より延
出するのがアウタリード２６ｂとなる。なお、リードフ
レーム２２には位置決め用の孔等が形成される。
（Ｂ）に示すように、クワッド型のものであり、中央部
分に四隅でサポートバー３１により支持された四角形状
のステージ２３が配設される。ステージ２３上には高さ
約２０μm の段部２３ａが形成される。このステージ２
３の周囲には複数のリード２６が配設される。リード２
６は中間部分でタイバー３２により連結されると共に、
先端部分がクレドール３３により連結される。そして、
リード２６はタイバー３２を略境にして、樹脂モールド
で形成されるパッケージ２９内に位置するのがインナリ
ード２６ａとなり、パッケージ２９の側部四方向より延
出するのがアウタリード２６ｂとなる。なお、リードフ
レーム２２には位置決め用の孔等が形成される。
【００２６】ここで、上述のリードフレーム２２の製造
プロセスを説明する。まず、所定厚さの鉄系、銅系の板
状金属材料に表面層電解エッチングの前処理を行い、表
裏両面にレジストを塗布する。これを別にパターンＣＡ
Ｄ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）で
形成された原板から作製されたワーキングマスクにより
焼付露光、現像を行い、エッチングを行ってレジスト剥
離することにより製造される。なお、ステージ２３の段
部２３ａは例えばハーフエッチングにより形成する。
プロセスを説明する。まず、所定厚さの鉄系、銅系の板
状金属材料に表面層電解エッチングの前処理を行い、表
裏両面にレジストを塗布する。これを別にパターンＣＡ
Ｄ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）で
形成された原板から作製されたワーキングマスクにより
焼付露光、現像を行い、エッチングを行ってレジスト剥
離することにより製造される。なお、ステージ２３の段
部２３ａは例えばハーフエッチングにより形成する。
【００２７】上記リードフレーム３１の製造は化学食刻
法により形成するものであるが、機械的切断法による場
合は上記金属材料を型により打ち抜くプレス加工により
製造されるものである。
法により形成するものであるが、機械的切断法による場
合は上記金属材料を型により打ち抜くプレス加工により
製造されるものである。
【００２８】また、上述の半導体装置２１の製造を説明
すると、半導体素子２５の前記ステージ搭載面の所定部
分が、ステージ２３より少なくとも充填材２８ａの径７
４μm より小の間隙３０μm を有するように段部２３ａ
上に接着材２４により搭載する。
すると、半導体素子２５の前記ステージ搭載面の所定部
分が、ステージ２３より少なくとも充填材２８ａの径７
４μm より小の間隙３０μm を有するように段部２３ａ
上に接着材２４により搭載する。
【００２９】そこで、半導体素子２５とリードフレーム
２６のインナリード２６ａとワイヤ２７により電気的接
続する。そして、充填材２８ａが混入された樹脂２８に
よりモールドし、半導体素子２５と前記ステージ２３と
の間隙に樹脂２８のみを進入させてパッケージ２９を形
成する。
２６のインナリード２６ａとワイヤ２７により電気的接
続する。そして、充填材２８ａが混入された樹脂２８に
よりモールドし、半導体素子２５と前記ステージ２３と
の間隙に樹脂２８のみを進入させてパッケージ２９を形
成する。
【００３０】このように、半導体装置２１A は、ステー
ジ２３と半導体素子２５間に樹脂２８のみが進入される
こととなる。これにより半導体素子２５と樹脂２８，及
びステージ２３と樹脂２８の密着力が増大する。従っ
て、実装時の熱印加によってもパッケージクラックを防
止することができる。また、充填材２８ａの量を、適宜
調整することができ、吸湿管理を緩和することができる
ものである。
ジ２３と半導体素子２５間に樹脂２８のみが進入される
こととなる。これにより半導体素子２５と樹脂２８，及
びステージ２３と樹脂２８の密着力が増大する。従っ
て、実装時の熱印加によってもパッケージクラックを防
止することができる。また、充填材２８ａの量を、適宜
調整することができ、吸湿管理を緩和することができる
ものである。
【００３１】ところで、実装時の熱による応力が半導体
素子２５とステージ２３に加わるが、応力は線膨脹の差
と厚さ（半導体素子２５とステージ２３の間隙）の積で
あることから、間隙が約３０μm 程度では応力の影響を
受けることはない。
素子２５とステージ２３に加わるが、応力は線膨脹の差
と厚さ（半導体素子２５とステージ２３の間隙）の積で
あることから、間隙が約３０μm 程度では応力の影響を
受けることはない。
【００３２】次に、図２に、本発明の第２実施例の構成
図を示す。図２（Ａ）は半導体装置の縦側断面図、図２
（Ｂ）はリードフレームの部分平面図であり、図１と同
一部分には同一符号を付して説明を省略する。
図を示す。図２（Ａ）は半導体装置の縦側断面図、図２
（Ｂ）はリードフレームの部分平面図であり、図１と同
一部分には同一符号を付して説明を省略する。
【００３３】図２（Ａ），（Ｂ）に示すように半導体装
置２１B は、リードフレーム２２の半導体素子２５が搭
載されるステージ２３に突面２３ｂを形成し、この突面
２３ｂ上に、例えばスポット的に接着材を用いて搭載し
たもので、他の構成は図１と同様である。
置２１B は、リードフレーム２２の半導体素子２５が搭
載されるステージ２３に突面２３ｂを形成し、この突面
２３ｂ上に、例えばスポット的に接着材を用いて搭載し
たもので、他の構成は図１と同様である。
【００３４】ステージ２３の突面２３ｂは、例えばステ
ージ２３の裏面より叩き加工により、高さ約２０μm 程
度に形成するものである。
ージ２３の裏面より叩き加工により、高さ約２０μm 程
度に形成するものである。
【００３５】これにより、図１と同様にパッケージ２９
を形成する際、ステージ２３と半導体素子２５との間隙
には樹脂２８のみが進入することとなって、密着力が増
大し、実装時の熱印加によるパッケージクラックを防止
することができると共に、吸湿管理の緩和を図ることが
できるものである。
を形成する際、ステージ２３と半導体素子２５との間隙
には樹脂２８のみが進入することとなって、密着力が増
大し、実装時の熱印加によるパッケージクラックを防止
することができると共に、吸湿管理の緩和を図ることが
できるものである。
【００３６】次に、図３に、本発明の第３実施例の構成
図を示す。図３に示す半導体装置２１ｃは、第１の半導
体素子２５1 と接続リードである第１のテープリード４
１ａとがバンプ４２によりインナリードボンディングさ
れると共に、第２の半導体素子２５2 と接続リードであ
る第２のテープリード４１ｂとがバンプ４２によりイン
ナリードボンディングされて電気的に接続される。
図を示す。図３に示す半導体装置２１ｃは、第１の半導
体素子２５1 と接続リードである第１のテープリード４
１ａとがバンプ４２によりインナリードボンディングさ
れると共に、第２の半導体素子２５2 と接続リードであ
る第２のテープリード４１ｂとがバンプ４２によりイン
ナリードボンディングされて電気的に接続される。
【００３７】そして、金属リード４３のインナリード４
３ａと第１及び第２のテープリード４１ａ，４１ｂと
が、第１及び第２の半導体素子２５1 ，２５2 間に間隙
（例えば３０μm ）を設けてアウタリードボンディング
されて電気的に接続される。すなわち、第１及び第２の
テープリード４１ａ，４１ｂは、アウタリードボンディ
ングで第１及び第２の半導体素子２５1 ，２５2 間に３
０μm の間隙ができるようなアール（Ｒ）が金型等によ
り形成されるものである。
３ａと第１及び第２のテープリード４１ａ，４１ｂと
が、第１及び第２の半導体素子２５1 ，２５2 間に間隙
（例えば３０μm ）を設けてアウタリードボンディング
されて電気的に接続される。すなわち、第１及び第２の
テープリード４１ａ，４１ｂは、アウタリードボンディ
ングで第１及び第２の半導体素子２５1 ，２５2 間に３
０μm の間隙ができるようなアール（Ｒ）が金型等によ
り形成されるものである。
【００３８】なお、第１及び第２の半導体素子２５1 ，
２５2 の裏面間にスポット的に接着材を塗布して固定
し、間隙３０μｍを確保してもよい。
２５2 の裏面間にスポット的に接着材を塗布して固定
し、間隙３０μｍを確保してもよい。
【００３９】そして、前述と同様の充填材（径約７４μ
m ）２８ａが混入された樹脂２８によりパッケージ２９
を形成し、パッケージ２９より延出する金属リード４３
のアウタリード４３ｂをガルウィング形状に形成され
る。
m ）２８ａが混入された樹脂２８によりパッケージ２９
を形成し、パッケージ２９より延出する金属リード４３
のアウタリード４３ｂをガルウィング形状に形成され
る。
【００４０】このとき、第１及び第２の半導体素子２５
1 ，２５2 間には樹脂２８のみが進入されるものであ
る。これにより、前述と同様に第１及び第２の半導体素
子２５ 1 ，２５2 と樹脂２８との密着力が増大し、実装
時の熱印加によるパッケージクラックを防止することが
できると共に、吸湿管理を緩和することができるもので
ある。
1 ，２５2 間には樹脂２８のみが進入されるものであ
る。これにより、前述と同様に第１及び第２の半導体素
子２５ 1 ，２５2 と樹脂２８との密着力が増大し、実装
時の熱印加によるパッケージクラックを防止することが
できると共に、吸湿管理を緩和することができるもので
ある。
【００４１】ここで、図４に、図３の製造説明図を示
す。図４において、第１及び第２の半導体素子２５1 ，
２５2 （又は第１及び第２のテープリード４１ａ，４１
ｂ）にバンプ４２が形成され（第１の工程）、第１の半
導体素子２５1 と第１のテープリード４１ａとをバンプ
４２によるインナリードボンディングは電気的接続する
と共に、第２の半導体素子２５2 と第２のテープリード
４１ｂとをバンプ４２によるインナリードボンディング
により電気的接続する（第２の工程）。
す。図４において、第１及び第２の半導体素子２５1 ，
２５2 （又は第１及び第２のテープリード４１ａ，４１
ｂ）にバンプ４２が形成され（第１の工程）、第１の半
導体素子２５1 と第１のテープリード４１ａとをバンプ
４２によるインナリードボンディングは電気的接続する
と共に、第２の半導体素子２５2 と第２のテープリード
４１ｂとをバンプ４２によるインナリードボンディング
により電気的接続する（第２の工程）。
【００４２】そこで、金属リード４３のインナリード４
３ａに、第１及び第２のテープリード４１ａ，４１ｂ
を、第１及び第２の半導体素子２５1 ，２５2 間が少な
くとも充填材２８ａの径（約７４μm ）より小の間隙
（約３０μm ）で配置させてアウタリードボンディング
を行う（第３の工程）。
３ａに、第１及び第２のテープリード４１ａ，４１ｂ
を、第１及び第２の半導体素子２５1 ，２５2 間が少な
くとも充填材２８ａの径（約７４μm ）より小の間隙
（約３０μm ）で配置させてアウタリードボンディング
を行う（第３の工程）。
【００４３】続いて、充填材２８ａが混入された樹脂２
８によりモールドし、第１及び第２の半導体素子２
５1 ，２５2 の間隙に樹脂２８のみを進入させてパッケ
ージ２９を形成する（第４の工程）。
８によりモールドし、第１及び第２の半導体素子２
５1 ，２５2 の間隙に樹脂２８のみを進入させてパッケ
ージ２９を形成する（第４の工程）。
【００４４】そして、金属リード４３のアウタリード４
３ｂを折曲加工してメッキ処理を施し、パッケージ２９
上に捺印が押されてプログレが行われるものである（第
５の工程）。
３ｂを折曲加工してメッキ処理を施し、パッケージ２９
上に捺印が押されてプログレが行われるものである（第
５の工程）。
【００４５】
【発明の効果】以上のように請求項１の発明によれば、
半導体素子を搭載するステージ上に充填材の径より小の
高さの段部を形成して半導体素子を搭載させることによ
り、半導体素子とステージ間には樹脂のみが進入するこ
ととなって密着力が増大し、熱印加時のパッケージクラ
ックを防止することができる。
半導体素子を搭載するステージ上に充填材の径より小の
高さの段部を形成して半導体素子を搭載させることによ
り、半導体素子とステージ間には樹脂のみが進入するこ
ととなって密着力が増大し、熱印加時のパッケージクラ
ックを防止することができる。
【００４６】請求項２の発明によれば、半導体素子を搭
載するステージ上に充填材の径より小の高さの突面を形
成することにより、半導体素子とステージ間に樹脂のみ
が進入して密着力が増大し、熱印加時のパッケージクラ
ックを防止することができる。
載するステージ上に充填材の径より小の高さの突面を形
成することにより、半導体素子とステージ間に樹脂のみ
が進入して密着力が増大し、熱印加時のパッケージクラ
ックを防止することができる。
【００４７】請求項３の発明によれば、接続リードによ
り複数の半導体素子間を充填材の径より小の間隙で保持
することにより、間隙には樹脂のみが進入して密着力が
増大し、熱印加時のパッケージクラックを防止すること
ができる。
り複数の半導体素子間を充填材の径より小の間隙で保持
することにより、間隙には樹脂のみが進入して密着力が
増大し、熱印加時のパッケージクラックを防止すること
ができる。
【００４８】請求項４の発明によれば、ステージに半導
体素子を充填材の径より小の間隙を形成して搭載し、間
隙に樹脂のみを進入させるように樹脂モールドすること
により、密着力が増大して熱印加時のパッケージクラッ
クを防止することができる。
体素子を充填材の径より小の間隙を形成して搭載し、間
隙に樹脂のみを進入させるように樹脂モールドすること
により、密着力が増大して熱印加時のパッケージクラッ
クを防止することができる。
【００４９】請求項５の発明によれば、接続リードで複
数の半導体素子間を充填材の径より小の間隙を有して保
持し、間隙に樹脂のみを進入させるように樹脂モールド
することにより、密着力が増大して熱印加時のパッケー
ジクラックを防止することができる。
数の半導体素子間を充填材の径より小の間隙を有して保
持し、間隙に樹脂のみを進入させるように樹脂モールド
することにより、密着力が増大して熱印加時のパッケー
ジクラックを防止することができる。
【図１】本発明の第１実施例の構成図である。
【図２】本発明の第２実施例の構成図である。
【図３】本発明の第３実施例の構成図である。
【図４】図３の製造説明図である。
【図５】従来の半導体装置を説明するための図である。
２１A 〜２１C 半導体装置 ２２ リードフレーム ２３ ステージ ２３ａ 段部 ２３ｂ 突面 ２４ 接着材 ２５，２５1 ，２５2 半導体素子 ２６ リード ２６ａ インナリード ２６ｂ アウタリード ２７ ワイヤ ２８ 樹脂 ２８ａ 充填材 ２９ パッケージ ４１ａ 第１のテープリード ４１ｂ 第２のテープリード ４２ バンプ ４３ 金属リード ４３ａ インナリード ４３ｂ アウタリード
Claims (5)
- 【請求項１】 半導体素子（２５）が金属導体（２２）
のステージ（２３）上に搭載され、前記金属導体（２
２）の所定のリード（２６ａ）と電気的接続された後、
所定の充填材（２８ａ）が混入された樹脂（２８）をモ
ールドしてパッケージ（２９）が形成される構造の半導
体装置において、 前記ステージ（２３）の前記半導体素子（２５）の搭載
面に少なくとも前記充填材（２８ａ）の径より小の高さ
の段部（２３ａ）が形成され、前記段部（２３ａ）上に
前記半導体素子（２５）が搭載されることを特徴とする
半導体装置。 - 【請求項２】 半導体素子（２５）が金属導体（２２）
のステージ（２３）上に搭載され、前記金属導体（２
２）の所定のリード（２６ａ）と電気的接続された後、
所定の充填材（２８ａ）が混入された樹脂（２８）をモ
ールドしてパッケージ（２９）が形成される構造の半導
体装置において、 前記ステージ（２３）の前記半導体素子（２５）の搭載
面に少なくとも前記充填材（２８ａ）の径より小の高さ
の所定数の突面（２６ｂ）が形成されることを特徴とす
る半導体装置。 - 【請求項３】 複数の半導体素子（２５1 ，２５2 ）を
搭載し、それぞれ金属リード（４３）に所定数の接続リ
ード（４１ａ，４１ｂ）を介して電気的接続された後、
所定の充填材（２８ａ）が混入された樹脂（２８）をモ
ールドしてパッケージ（２９）が形成される構成の半導
体装置において、 前記接続リード（４１ａ，４１ｂ）は、前記複数の半導
体素子（２５1 ，２５ 2 ）間を少なくとも前記充填材
（２８ａ）の径より小の間隙で保持することを特徴とす
る半導体装置。 - 【請求項４】 半導体素子（２５）が金属導体（２２）
のステージ（２３）上に搭載されて充填材（２８ａ）が
混入された樹脂（２８）により樹脂モールドされる半導
体装置の製造方法において、 前記半導体素子（２５）の前記ステージ搭載面の所定部
分を、前記ステージ（２３）より少なくとも前記充填材
（２８ａ）の径より小の間隙を有して搭載する工程と、 前記半導体素子（２５）と前記金属導体（２２）の所定
のリード（２６ａ）と電気的接続される工程と、 前記充填材（２８ａ）が混入された樹脂（２８）により
モールドし、前記半導体素子（２５）と前記ステージ
（２３）との間隙に前記樹脂（２８）のみを進入させて
パッケージ（２９）を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項５】 複数の半導体素子（２５1 ，２５2 ）を
搭載し、それぞれ金属リード（４３）に所定数の接続リ
ード（４１ａ，４１ｂ）を介して電気的接続された後、
所定の充填材（２８ａ）が混入された樹脂（２８）をモ
ールドしてパッケージ（２９）が形成される構成の半導
体装置の製造方法において、 前記一の半導体素子（２５1 ）と前記一の接続リード
（４１ａ）とを電気的接続すると共に、前記他の半導体
素子（２５2 ）と前記他の接続リード（４１ｂ）とを電
気的接続する工程と、 前記金属リード（４３）に、前記一の及び他の接続リー
ド（４１ａ，４１ｂ）を、前記半導体素子（２５1 ，２
５2 ）間が少なくとも前記充填材（２８ａ）の径より小
の間隙で配置させて接続させる工程と、 前記充填材（２８ａ）が混入された樹脂（２８）により
モールドし、前記複数の半導体素子（２５1 ，２５2 ）
の間隙に前記樹脂（２８）のみを進入させてパッケージ
（２９）を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6031610A JPH07240493A (ja) | 1994-03-01 | 1994-03-01 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6031610A JPH07240493A (ja) | 1994-03-01 | 1994-03-01 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07240493A true JPH07240493A (ja) | 1995-09-12 |
Family
ID=12335980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6031610A Withdrawn JPH07240493A (ja) | 1994-03-01 | 1994-03-01 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07240493A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7208816B2 (en) | 2002-09-24 | 2007-04-24 | Hitachi, Ltd. | Electronic circuit device and manufacturing method thereof |
-
1994
- 1994-03-01 JP JP6031610A patent/JPH07240493A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7208816B2 (en) | 2002-09-24 | 2007-04-24 | Hitachi, Ltd. | Electronic circuit device and manufacturing method thereof |
| US7453138B2 (en) | 2002-09-24 | 2008-11-18 | Hitachi, Ltd. | Electronic circuit device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2875139B2 (ja) | 半導体装置の製造方法 | |
| KR100680668B1 (ko) | 반도체 집적 회로 장치 | |
| JPH1131776A (ja) | 半導体チップパッケージ | |
| JP2002134676A (ja) | リードフレーム及びそれを備えた半導体パッケージ、並びにその半導体パッケージの製造方法 | |
| JP2001267482A (ja) | リードフレームパターン及びこれを用いた半導体装置並びに半導体装置の製造方法 | |
| WO1998029903A1 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| JPH07321139A (ja) | 半導体装置およびその製造方法 | |
| JPH07321280A (ja) | Ｉｃ装置用のリードフレームの構造 | |
| JPH0595079A (ja) | リードフレーム、半導体集積回路搭載用基板及び半導体装置並びにそれらの製造方法 | |
| US5708294A (en) | Lead frame having oblique slits on a die pad | |
| JPH1140723A (ja) | 集積回路パッケージのリードフレーム及びその製造方法 | |
| JP2602182B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP3226244B2 (ja) | 樹脂封止型半導体装置 | |
| JPH07240493A (ja) | 半導体装置及びその製造方法 | |
| JP3528711B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| US20230031356A1 (en) | Method of producing substrates for semiconductor devices, corresponding substrate and semiconductor device | |
| JP2001185567A (ja) | 半導体装置およびその製造方法 | |
| JPH118335A (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JP4002235B2 (ja) | 樹脂封止型半導体装置 | |
| JP4750076B2 (ja) | 半導体装置の製造方法 | |
| JP2008147267A (ja) | 半導体装置とその製造方法、および放熱板付きリードフレーム | |
| JPH10209194A (ja) | 半導体装置、その製造方法およびそれに用いる樹脂モールド工程装置 | |
| JP3908412B2 (ja) | 半導体装置の製造方法 | |
| JPH04168759A (ja) | 半導体装置及びリードフレームとその製造方法 | |
| JPH0350855A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |