JPH0722559A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH0722559A JPH0722559A JP16532893A JP16532893A JPH0722559A JP H0722559 A JPH0722559 A JP H0722559A JP 16532893 A JP16532893 A JP 16532893A JP 16532893 A JP16532893 A JP 16532893A JP H0722559 A JPH0722559 A JP H0722559A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- plating
- thickness
- lead frame
- outer lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Injection Moulding Of Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】 樹脂封止する前に、予め、アウターリード部
に、第１半田メッキ層４が、モールド金型による型締め
後に第１半田メッキ層４が変形しない膜厚の範囲で、例
えば、膜厚約０．３μｍ形成されており、型締め部１１
を除くアウターリード部に、第２半田メッキ層５が膜厚
約０．５μｍ形成されている。 【効果】 モールド金型による型締めの際の半田メッキ
の変形を防止し、半田ひげの発生を抑制する。
に、第１半田メッキ層４が、モールド金型による型締め
後に第１半田メッキ層４が変形しない膜厚の範囲で、例
えば、膜厚約０．３μｍ形成されており、型締め部１１
を除くアウターリード部に、第２半田メッキ層５が膜厚
約０．５μｍ形成されている。 【効果】 モールド金型による型締めの際の半田メッキ
の変形を防止し、半田ひげの発生を抑制する。
Description
【０００１】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
に用いられるリードフレームに関し、更に詳しくは、リ
ードフレームのアウターリードメッキに関するものであ
る。
に用いられるリードフレームに関し、更に詳しくは、リ
ードフレームのアウターリードメッキに関するものであ
る。
【０００２】
【従来の技術】従来、図５（ａ）に示すリードフレーム
を用いた樹脂封止型半導体装置（以下「半導体装置」と
略す。）プロセスでは、モールド樹脂封止後にアウター
リード部のメッキ処理として、半田メッキ，錫メッキ又
は半田ディップ等（以下「半田メッキ等」と略す。）が
施される。
を用いた樹脂封止型半導体装置（以下「半導体装置」と
略す。）プロセスでは、モールド樹脂封止後にアウター
リード部のメッキ処理として、半田メッキ，錫メッキ又
は半田ディップ等（以下「半田メッキ等」と略す。）が
施される。
【０００３】また、モールド後のアウターリードメッキ
処理を省略し、半導体装置の製造工程数減少を目的とし
て、図５（ｂ）に示す様に、予め、リードフレーム製造
段階で、インナーリード部への銀メッキだけではなく、
アウターリード部にも半田メッキ等を施し、半田メッキ
層１６が形成されたリードフレーム（Ｐｒｅ−Ｐｌａｔ
ｅｄ Ｆｒａｍｅ）（以下、「ＰＰＦ」とする。）を用
いた半導体装置も製造されている。
処理を省略し、半導体装置の製造工程数減少を目的とし
て、図５（ｂ）に示す様に、予め、リードフレーム製造
段階で、インナーリード部への銀メッキだけではなく、
アウターリード部にも半田メッキ等を施し、半田メッキ
層１６が形成されたリードフレーム（Ｐｒｅ−Ｐｌａｔ
ｅｄ Ｆｒａｍｅ）（以下、「ＰＰＦ」とする。）を用
いた半導体装置も製造されている。
【０００４】尚、図５（ａ）は従来の予め、半田メッキ
等の施されていないリードフレームの断面図であり、図
（ｂ）は従来のＰＰＦの断面図である。
等の施されていないリードフレームの断面図であり、図
（ｂ）は従来のＰＰＦの断面図である。
【０００５】ＰＰＦを用いた半導体装置は、ＰＰＦのア
ウターリード部表面に半田メッキが施されている場合が
多いので、半田が溶融しない温度範囲（最大１７５℃）
でダイボンド，ワイヤーボンド及び樹脂封止を行う。そ
の後、モールドキュア，フォーミング及び電気テストや
外観検査等のテストを行う。
ウターリード部表面に半田メッキが施されている場合が
多いので、半田が溶融しない温度範囲（最大１７５℃）
でダイボンド，ワイヤーボンド及び樹脂封止を行う。そ
の後、モールドキュア，フォーミング及び電気テストや
外観検査等のテストを行う。
【０００６】
【発明が解決しようとする課題】上述の半導体装置の製
造プロセスにおける樹脂封止工程において、半田メッキ
等の型締め部１１では、１〜３ｔ／ｃｍ2の圧力で型締
めされる。従来のＰＰＦにおける半田メッキ等の厚さ
は、図５（ｂ）に示すように均一になっており、型締め
圧力によって型締め部１１では図６（ａ）に示すよう
に、半田メッキ等１５が変形し、リード間にはみ出して
しまうことがある。
造プロセスにおける樹脂封止工程において、半田メッキ
等の型締め部１１では、１〜３ｔ／ｃｍ2の圧力で型締
めされる。従来のＰＰＦにおける半田メッキ等の厚さ
は、図５（ｂ）に示すように均一になっており、型締め
圧力によって型締め部１１では図６（ａ）に示すよう
に、半田メッキ等１５が変形し、リード間にはみ出して
しまうことがある。
【０００７】また、この状態でモールド金型内に封止樹
脂が注入され、封止硬化処理後にリードのフォーミング
が実施されると、ダムバー１３内に充填された樹脂部を
落とし、ダムバー１３を切断したときに、図６（ｂ）に
示す様にはみ出した半田１５等がリード側面に付着し、
フォーミング時にひげ状の半田メッキ等（以下「半田ひ
げ」とする。）１４が残ってしまう。この半田ひげ１４
はリード間を短絡させるだけでなく、半田ひげ１４の脱
落による種々のトラブル発生という問題が生じる。
脂が注入され、封止硬化処理後にリードのフォーミング
が実施されると、ダムバー１３内に充填された樹脂部を
落とし、ダムバー１３を切断したときに、図６（ｂ）に
示す様にはみ出した半田１５等がリード側面に付着し、
フォーミング時にひげ状の半田メッキ等（以下「半田ひ
げ」とする。）１４が残ってしまう。この半田ひげ１４
はリード間を短絡させるだけでなく、半田ひげ１４の脱
落による種々のトラブル発生という問題が生じる。
【０００８】この解決策として、リードフレームのモー
ルド金型の型締め部１１に半田メッキ等を形成しないと
いう方法も考えられるが、この場合は、半田メッキ等が
形成されていないリード部が樹脂封止部よりも外部に露
出することになり、耐食性に劣るという問題が生じる。
ルド金型の型締め部１１に半田メッキ等を形成しないと
いう方法も考えられるが、この場合は、半田メッキ等が
形成されていないリード部が樹脂封止部よりも外部に露
出することになり、耐食性に劣るという問題が生じる。
【０００９】本発明は、樹脂封止時の型締めによる半田
メッキ等の変形及びその変形によるリードのフォーミン
グ時における半田ひげ発生を防止したＰＰＦを提供する
ことを目的とする。
メッキ等の変形及びその変形によるリードのフォーミン
グ時における半田ひげ発生を防止したＰＰＦを提供する
ことを目的とする。
【００１０】
【課題を解決するための手段】本発明のリードフレーム
は、予め、アウターリードとなる部分に、半田又は錫メ
ッキを施してある、樹脂封止型半導体装置に用いられる
リードフレームにおいて、上記アウターリードとなる部
分の、少なくとも樹脂封止の際に用いる金型で型締めさ
れる部分の上記メッキの厚さは、型締め時に該メッキが
変形しない範囲の値であり、且つ、上記金型で型締めさ
れる部分以外のアウターリードとなる部分の上記メッキ
の厚さは、上記金型で型締めされる部分の上記メッキ厚
より所定の値だけ厚くなっていることを特徴とするもの
である。
は、予め、アウターリードとなる部分に、半田又は錫メ
ッキを施してある、樹脂封止型半導体装置に用いられる
リードフレームにおいて、上記アウターリードとなる部
分の、少なくとも樹脂封止の際に用いる金型で型締めさ
れる部分の上記メッキの厚さは、型締め時に該メッキが
変形しない範囲の値であり、且つ、上記金型で型締めさ
れる部分以外のアウターリードとなる部分の上記メッキ
の厚さは、上記金型で型締めされる部分の上記メッキ厚
より所定の値だけ厚くなっていることを特徴とするもの
である。
【００１１】
【作用】上記本発明を用いて型締め部の半田メッキ厚に
ついてモールド時の型締め圧力によって半田変形が起こ
らない範囲の膜厚に設定し、基板への実装部の半田メッ
キ厚については従来の半導体装置に施されている膜厚
（５〜２０μｍ程度）と同程度に設定することにより、
半田付け性を悪くするといった問題もなく、フォーミン
グ時における半田ヒゲの発生をなくすることができる。
なお図４の半田メッキの膜厚のクランプ前後での関係を
示す図はリードフレームの素材として４２アロイを用い
たＰＰＦを２ｔ／ｃｍ2の圧力で型締めしたときの半田
膜減りのメッキ厚依存性であるが、４μｍ以下のメッキ
厚では、半田変形が起こらないことを示している。
ついてモールド時の型締め圧力によって半田変形が起こ
らない範囲の膜厚に設定し、基板への実装部の半田メッ
キ厚については従来の半導体装置に施されている膜厚
（５〜２０μｍ程度）と同程度に設定することにより、
半田付け性を悪くするといった問題もなく、フォーミン
グ時における半田ヒゲの発生をなくすることができる。
なお図４の半田メッキの膜厚のクランプ前後での関係を
示す図はリードフレームの素材として４２アロイを用い
たＰＰＦを２ｔ／ｃｍ2の圧力で型締めしたときの半田
膜減りのメッキ厚依存性であるが、４μｍ以下のメッキ
厚では、半田変形が起こらないことを示している。
【００１２】
【実施例】以下、一実施例に基づいて、本発明を詳細に
説明する。
説明する。
【００１３】図１は、本発明の一実施例のＰＰＦの断面
図、図２は同ＰＰＦを用いた半導体装置の断面図、図３
は同ＰＰＦの製造工程図である。
図、図２は同ＰＰＦを用いた半導体装置の断面図、図３
は同ＰＰＦの製造工程図である。
【００１４】本実施例として、二段半田メッキを用いた
場合について説明するが、本発明はこれに限定されるも
のではない。
場合について説明するが、本発明はこれに限定されるも
のではない。
【００１５】図１乃至図３において、１はリードフレー
ム、２は銀メッキ、３はＣｕストライク、４は第１半田
メッキ層、５は第２半田メッキ層、６はモールド金型、
７はモールド樹脂、８はワイヤー、９はダイパッド、１
０は半導体チップ、１１は型締め部、１２は空間を示
す。
ム、２は銀メッキ、３はＣｕストライク、４は第１半田
メッキ層、５は第２半田メッキ層、６はモールド金型、
７はモールド樹脂、８はワイヤー、９はダイパッド、１
０は半導体チップ、１１は型締め部、１２は空間を示
す。
【００１６】以下、図３を用いて、本発明の一実施例の
ＰＰＦの製造工程を説明する。
ＰＰＦの製造工程を説明する。
【００１７】まず、スタンピングによりパターンが形成
された、４２アロイ素材のリードフレーム１表面の脱脂
を行い、リードフレーム１と銀メッキ２との密着性を向
上させるためにＣｕストライク３を全面に、０．１〜
０．２μｍ形成する（図３（ａ））。
された、４２アロイ素材のリードフレーム１表面の脱脂
を行い、リードフレーム１と銀メッキ２との密着性を向
上させるためにＣｕストライク３を全面に、０．１〜
０．２μｍ形成する（図３（ａ））。
【００１８】次に、インナーリード部及びダイパット９
表面以外をマスクして、銀メッキ２を厚さ５μｍに形成
し、その後、銀メッキ５が形成されていないＣｕストラ
イク３を除去する（図３（ｂ））。
表面以外をマスクして、銀メッキ２を厚さ５μｍに形成
し、その後、銀メッキ５が形成されていないＣｕストラ
イク３を除去する（図３（ｂ））。
【００１９】続いて、アウターリード部以外をマスクし
て、組成がＳｎ／Ｐｂ＝９０／１０の第１半田メッキ層
４を厚さ約３μｍに形成する。この際、下地のリードフ
レーム１を直接外部に露出させないために、第１半田メ
ッキ層４がモールド樹脂７の中に含まれるようにマスク
し、メッキを施す（図３（ｃ））。
て、組成がＳｎ／Ｐｂ＝９０／１０の第１半田メッキ層
４を厚さ約３μｍに形成する。この際、下地のリードフ
レーム１を直接外部に露出させないために、第１半田メ
ッキ層４がモールド樹脂７の中に含まれるようにマスク
し、メッキを施す（図３（ｃ））。
【００２０】次に、第１半田メッキ層４上の実装部に第
２半田メッキ層５を形成する。このときモールド金型６
に対するリードフレーム１の位置精度，メッキの位置精
度を考慮し、第２半田メッキ層５が最も型締め部１１の
アウターリード側の端に近付いた場合でもその型締め部
１１の端よりアウターリード側に０．１ｍｍ程度離れる
ようにアウターリード部，インナーリード部およびダイ
パッド９をマスクし、第１半田メッキ層４と同じ組成の
半田メッキを約５μｍ形成する（図３（ｄ）。したがっ
て型締め部１１の半田メッキ厚は約３μｍ、実装部の半
田メッキ厚は約８μｍとなる。このような半田メッキ
厚，すなわち型締め部１１の半田メッキ厚を約３μｍ，
実装部の半田メッキ厚を約８μｍとしたＰＰＦを用い樹
脂封止後の半田変形，フォーミング後の半田ヒゲは全く
発生していないことを確認しており、半田付け性につい
ても従来プロセスと変わらないという結果を得ている。
２半田メッキ層５を形成する。このときモールド金型６
に対するリードフレーム１の位置精度，メッキの位置精
度を考慮し、第２半田メッキ層５が最も型締め部１１の
アウターリード側の端に近付いた場合でもその型締め部
１１の端よりアウターリード側に０．１ｍｍ程度離れる
ようにアウターリード部，インナーリード部およびダイ
パッド９をマスクし、第１半田メッキ層４と同じ組成の
半田メッキを約５μｍ形成する（図３（ｄ）。したがっ
て型締め部１１の半田メッキ厚は約３μｍ、実装部の半
田メッキ厚は約８μｍとなる。このような半田メッキ
厚，すなわち型締め部１１の半田メッキ厚を約３μｍ，
実装部の半田メッキ厚を約８μｍとしたＰＰＦを用い樹
脂封止後の半田変形，フォーミング後の半田ヒゲは全く
発生していないことを確認しており、半田付け性につい
ても従来プロセスと変わらないという結果を得ている。
【００２１】このように作製されたＰＰＦを用いて半導
体チップ１０を１６０〜１７０℃で硬化可能なエポキシ
系銀ペーストでダイボンドを行い、１６０〜１７０℃で
超音波を印加しながらワイヤー８によるワイヤボンドす
る。その後、約１６０℃で硬化可能なエポキシ系のモー
ルド樹脂７を用い、モールド金型６の温度を約１６０
℃，型締め圧力を約２ｔ／ｃｍ2で半導体チップ１０を
搭載したＰＰＦを型締めし、注入圧力を約１００ｋｇ／
ｃｍ2で樹脂封止する。モールド金型６内での型締め部
１１の断面構造を図２に示されているが、このとき第１
半田メッキ層４はモールド封止樹脂内に含まれており、
第２半田メッキ層５は型締め部１１にあたらないような
位置に設計されている。樹脂封止後、モールド金型６か
ら取り出し、約１６０℃ポストキュアする。マーク工程
を経て、フォーミングを行い、電気テスト，外観検査を
行って出荷される。
体チップ１０を１６０〜１７０℃で硬化可能なエポキシ
系銀ペーストでダイボンドを行い、１６０〜１７０℃で
超音波を印加しながらワイヤー８によるワイヤボンドす
る。その後、約１６０℃で硬化可能なエポキシ系のモー
ルド樹脂７を用い、モールド金型６の温度を約１６０
℃，型締め圧力を約２ｔ／ｃｍ2で半導体チップ１０を
搭載したＰＰＦを型締めし、注入圧力を約１００ｋｇ／
ｃｍ2で樹脂封止する。モールド金型６内での型締め部
１１の断面構造を図２に示されているが、このとき第１
半田メッキ層４はモールド封止樹脂内に含まれており、
第２半田メッキ層５は型締め部１１にあたらないような
位置に設計されている。樹脂封止後、モールド金型６か
ら取り出し、約１６０℃ポストキュアする。マーク工程
を経て、フォーミングを行い、電気テスト，外観検査を
行って出荷される。
【００２２】以上の工程により作製された樹脂封止型半
導体装置は手番短縮によるコトスダウンができることは
もちろんのこと，さらに半田変形や半田ヒゲもなく半田
付け性の良好な非常に信頼性の高いものである。
導体装置は手番短縮によるコトスダウンができることは
もちろんのこと，さらに半田変形や半田ヒゲもなく半田
付け性の良好な非常に信頼性の高いものである。
【００２３】
【発明の効果】以上，詳細に説明した様に、本発明を用
いることによって、従来より、半田変形及び半田ひげが
発生せず、且つ、半田付け性について信頼性の高い樹脂
封止型半導体装置を得ることができる。
いることによって、従来より、半田変形及び半田ひげが
発生せず、且つ、半田付け性について信頼性の高い樹脂
封止型半導体装置を得ることができる。
【図１】本発明の一実施例のリードフレームの断面図で
ある。
ある。
【図２】同リードフレームを用いた樹脂封止型半導体装
置の断面図である。
置の断面図である。
【図３】同リードフレームの製造工程図である。
【図４】半田メッキの膜厚のクランプ前後での関係を示
す図である。
す図である。
【図５】（ａ）は従来の予めアウターリード部に半田メ
ッキ等をしていないリードフレームの断面図であり、
（ｂ）は従来の予めアウターリード部に半田メッキ等を
施したリードフレームの断面図である。
ッキ等をしていないリードフレームの断面図であり、
（ｂ）は従来の予めアウターリード部に半田メッキ等を
施したリードフレームの断面図である。
【図６】従来の予めアウターリード部に半田メッキ等を
施したリードフレームの問題点の説明図である。
施したリードフレームの問題点の説明図である。
１ リードフレーム ２ 銀メッキ ３ Ｃｕストライク ４ 第１半田メッキ層 ５ 第２半田メッキ層 ６ モールド金型 ７ モールド樹脂 ８ ワイヤー ９ ダイパッド １０ 半導体チップ １１ 型締め部 １２ 空間
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｂ２９Ｌ 31:34
Claims (1)
- 【請求項１】 予め、アウターリードとなる部分に、半
田又は錫メッキを施してある、樹脂封止型半導体装置に
用いられるリードフレームにおいて、 上記アウターリードとなる部分の、少なくとも樹脂封止
の際に用いる金型で型締めされる部分の上記メッキの厚
さは、型締め時に該メッキが変形しない範囲の値であ
り、且つ、上記金型で型締めされる部分以外のアウター
リードとなる部分の上記メッキの厚さは、上記金型で型
締めされる部分の上記メッキ厚より所定の値だけ厚くな
っていることを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16532893A JPH0722559A (ja) | 1993-07-05 | 1993-07-05 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16532893A JPH0722559A (ja) | 1993-07-05 | 1993-07-05 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0722559A true JPH0722559A (ja) | 1995-01-24 |
Family
ID=15810251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16532893A Pending JPH0722559A (ja) | 1993-07-05 | 1993-07-05 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722559A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990016048A (ko) * | 1997-08-12 | 1999-03-05 | 윤종용 | 솔더가 도금된 리드 프레임 및 그를 사용한 반도체 칩패키지의 제조방법 |
| JP2008028154A (ja) * | 2006-07-21 | 2008-02-07 | Sumitomo Metal Mining Package Materials Co Ltd | 光半導体装置用リードフレーム |
| JP2009099871A (ja) * | 2007-10-18 | 2009-05-07 | Toppan Printing Co Ltd | リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法 |
-
1993
- 1993-07-05 JP JP16532893A patent/JPH0722559A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990016048A (ko) * | 1997-08-12 | 1999-03-05 | 윤종용 | 솔더가 도금된 리드 프레임 및 그를 사용한 반도체 칩패키지의 제조방법 |
| JP2008028154A (ja) * | 2006-07-21 | 2008-02-07 | Sumitomo Metal Mining Package Materials Co Ltd | 光半導体装置用リードフレーム |
| JP2009099871A (ja) * | 2007-10-18 | 2009-05-07 | Toppan Printing Co Ltd | リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100753749B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| US6455348B1 (en) | Lead frame, resin-molded semiconductor device, and method for manufacturing the same | |
| US7309909B2 (en) | Leadframes for improved moisture reliability of semiconductor devices | |
| JP2000188353A (ja) | ボールグリッドアレイ型半導体装置及びその製造方法 | |
| JPS6396947A (ja) | 半導体装置用リ−ドフレ−ム | |
| JP2989406B2 (ja) | 半導体装置用プリプレーテッドフレーム及びその製造方法 | |
| JPH05267555A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法 | |
| JPH0722559A (ja) | リードフレーム | |
| JP2000196006A (ja) | 半導体装置およびその製造方法 | |
| JPS634945B2 (ja) | ||
| JPS60195955A (ja) | 半導体装置 | |
| JPH03185754A (ja) | 半導体装置 | |
| JP2503595B2 (ja) | 半導体リ―ドフレ―ム | |
| JPS60178651A (ja) | 半導体装置 | |
| JPH07169780A (ja) | Ｃｏｌ半導体装置、及びそのリードフレーム | |
| US20030042594A1 (en) | Semiconductor package and method of manufacturing lead | |
| JPH01205454A (ja) | リードフレーム | |
| JP2755719B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2616685B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH06244340A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレーム | |
| JPS63232452A (ja) | 半導体装置 | |
| JPH0637123A (ja) | 半導体装置 | |
| JPH0216761A (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JPS58123744A (ja) | リ−ドフレ−ム及び半導体装置の製造方法 | |
| JPH0151059B2 (ja) |