KR200292790Y1 - 반도체 패키지용 리드프레임의 탑재판 구조 - Google Patents
반도체 패키지용 리드프레임의 탑재판 구조 Download PDFInfo
- Publication number
- KR200292790Y1 KR200292790Y1 KR2019970043967U KR19970043967U KR200292790Y1 KR 200292790 Y1 KR200292790 Y1 KR 200292790Y1 KR 2019970043967 U KR2019970043967 U KR 2019970043967U KR 19970043967 U KR19970043967 U KR 19970043967U KR 200292790 Y1 KR200292790 Y1 KR 200292790Y1
- Authority
- KR
- South Korea
- Prior art keywords
- mounting plate
- lead frame
- semiconductor package
- lead
- semiconductor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 고안은 반도체 패키지용 리드프레임의 탑재판 구조에 관한 것으로, 그 구성은 전자회로가 집적되어 있는 반도체칩이 부착되는 탑재판과, 상기한 탑재판의 양측면에 다운셋을 가지면서 일체로 형성되어 탑재판을 지지 고정하는 타이바와, 상기한 탑재판의 외주면 둘레로 배열되어 와이어를 매개체로 하여 반도체칩 상의 칩패드와 연결되는 리드로 구성되는 반도체 패키지용 리드프레임에 있어서, 상기한 탑재판의 양측면에는 15°∼ 45°의 경사각을 갖는 복수개의 돌출턱을 일체로 형성하여서 된 것이다.
Description
본 고안은 반도체 패키지용 리드프레임의 탑재판 구조에 관한 것으로, 더욱 상세하게는 반도체칩이 부착되는 탑재판의 양측에 경사지는 돌출턱을 형성하여 봉지재로 몰딩시 몰딩력을 향상시켜 신뢰성을 향상시킬 수 있도록 된 반도체 패키지용 리드프레임의 탑재판 구조에 관한 것이다.
일반적으로 반도체 패키지용 리드프레임의 구조는, 전자회로가 집적되어 있는 반도체칩이 부착되는 탑재판과, 상기한 탑재판의 양측면에 다운셋을 가지면서 일체로 형성되어 탑재판을 지지 고정하는 타이바와, 상기한 탑재판의 외주면 둘레로 배열되어 와이어를 매개체로 하여 반도체칩 상의 칩패드와 연결되는 리드로 구성된다.
이와같은 리드프레임을 이용한 반도체 패키지의 제조공정은, 먼저 웨이퍼의 불량을 체크하는 원자재검사, 웨이퍼를 절단하여 반도체칩을 낱개로 분리하는 소잉공정, 낱개로 분리된 반도체칩을 리드프레임의 탑재판에 에폭시를 사용하여 부착시키는 다이본딩공정, 반도체칩 상에 구비된 칩패드와 리드프레임의 리드를 와이어로 연결시켜주는 와이어본딩공정, 반도체칩의 내부회로와 그 외의 구성부품을 보호하기 위하여 봉지재로 그 외부를 감싸는 몰딩공정, 반도체 패키지를 식별할 수 있도록 반도체 패키지의 일면에 문자 및 기호를 새기는 마킹공정, 리드와 리드를 연결하고 있는 댐바를 커팅하는 트림공정 및 리드를 원하는 형태로 구부리는 포밍공정, 상기 공정을 거쳐 완성된 패키지의 불량을 검사하는 공정으로 이루어진다.
상기에 있어서, 몰딩공정은 내부에 캐비티가 형성된 몰딩금형의 캐비티내로 열경화성수지를 주입하여 자재를 외부의 충격 및 접촉으로부터 보호하고 외관상 제품의 형태를 만들기 위해 일정한 모양으로 성형하는 공정을 말한다.
그러나, 종래의 리드프레임에 형성되는 탑재판은 평판으로 형성되어 있음으로써, 상기한 몰딩공정 후에 몰딩력이 저하되어 불량이 발생되었던 것이다. 즉, 반도체 패키지를 완성하기 위한 공정중에서 패키지를 고온(대략 200℃ 정도)에 노출시키는 공정(와이어 본딩공정, 몰딩공정시 가해지는 고온, 각 공정후 오븐(Oven)안에서 가열하여 접착력을 굳히는 공정등)이 있는바, 이 과정에서 반도체칩과 탑재판과는 그 재질이 상이하고, 열팽창계수가 서로 달라 수축 및 이완현상이 발생되는 것이다.
본 고안의 목적은 이와같은 문제점을 해소하기 위하여 안출된 것으로서, 반도체칩이 탑재되는 탑재판의 양측에 봉지재와의 결합력을 증대시킬 수 있는 돌출턱을 형성하여 몰딩력을 향상시키고, 신뢰성을 높이도록 된 반도체 패키지용 리드프레임의 탑재판 구조를 제공함에 있다.
도 1은 본 고안에 의한 리드프레임의 탑재판 구조를 나타낸 평면도
도 2는 도 1의 A-A선 단면도
- 도면의 주요 부분에 대한 부호의 설명 -
1- 탑재판 2 - 타이바
3 - 리드 4 - 돌출턱
이하, 본 고안을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1은 본 고안에 의한 리드프레임의 탑재판 구조를 나타낸 평면도이고, 도 2는 도 1의 A-A선 단면도이다. 도시된 바와같이 본 고안에 의한 구성은, 전자회로가 집적되어 있는 반도체칩(5)이 부착되는 탑재판(1)과, 상기한 탑재판(1)의 양측면에 다운셋을 가지면서 일체로 형성되어 탑재판(1)을 지지 고정하는 타이바(2)와, 상기한 탑재판의 외주면 둘레로 배열되어 와이어를 매개체로 하여 반도체칩(5) 상의 칩패드와 연결되는 리드(3)로 구성되는 반도체 패키지용 리드프레임에 있어서, 상기한 탑재판(1)의 양측면에는 일정각도로 경사지는 복수개의 돌출턱(4)을 일체로 형성하여서 된 것이다.
여기서, 상기한 돌출턱(4)의 경사각도는 15°∼ 45°의 경사각을 갖는 것이며, 바람직하게는 30°의 경사각을 갖는 것이다. 이는 상기한 타이바(2)가 다운셋에 의해 형성되는 경사각도가 통상 45°로 형성됨으로써, 상기 타이바(2)의 경사각도와 다르게 하여 보다 높은 몰딩력을 얻기 위함이다.
이와같이 구성된 본 고안은, 반도체 패키지의 제조공정에서 자재를 외부의 충격 및 접촉으로부터 보호하고 외관상 제품의 형태를 만들기 위해 일정한 모양으로 성형된 봉지재와의 몰딩력을 향상시킬 수 있는 것이다. 즉, 상기한 돌출턱(4)이 봉지재를 결합하는 클램프 역할을 하여 몰딩력을 향상시키는 것이다.
또한, 상기한 돌출턱(4)은 반도체 패키지의 제조공정시 가해지는 고온 및 접착력을 굳히는 공정 등의 고온(대략 200℃ 정도)에서 발생되는 수축 및 이완현상을 방지할 수 있다.
이상의 설명에서 알 수 있듯이 본 고안의 반도체 패키지용 리드프레임의 탑재판 구조에 의하면, 반도체칩이 탑재되는 탑재판의 양측에 봉지재와의 결합력을 증대시킬 수 있는 돌출턱을 형성하여 몰딩력을 향상시키고, 신뢰성을 높일 수 있는 효과가 있다.
Claims (1)
- 전자회로가 집적되어 있는 반도체칩(5)이 부착되는 탑재판(1)과, 상기한 탑재판(1)의 양측면에 다운셋을 가지면서 일체로 형성되어 탑재판(1)을 지지 고정하는 타이바(2)와, 상기한 탑재판의 외주면 둘레로 배열되어 와이어를 매개체로 하여 반도체칩(5) 상의 칩패드와 연결되는 리드(3)로 구성되는 반도체 패키지용 리드프레임에 있어서, 상기한 탑재판(1)의 양측면에는 15°∼ 45°의 경사각을 갖는 복수개의 돌출턱(4)을 일체로 형성하여서 된 것을 특징으로 하는 반도체 패키지용 리드프레임의 탑재판 구조.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970043967U KR200292790Y1 (ko) | 1997-12-30 | 1997-12-30 | 반도체 패키지용 리드프레임의 탑재판 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970043967U KR200292790Y1 (ko) | 1997-12-30 | 1997-12-30 | 반도체 패키지용 리드프레임의 탑재판 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990031258U KR19990031258U (ko) | 1999-07-26 |
| KR200292790Y1 true KR200292790Y1 (ko) | 2002-12-18 |
Family
ID=53898607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019970043967U KR200292790Y1 (ko) | 1997-12-30 | 1997-12-30 | 반도체 패키지용 리드프레임의 탑재판 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200292790Y1 (ko) |
-
1997
- 1997-12-30 KR KR2019970043967U patent/KR200292790Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990031258U (ko) | 1999-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5527740A (en) | Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities | |
| US6869811B2 (en) | Methods for transfer molding encapsulation of a semiconductor die with attached heat sink | |
| US20040043537A1 (en) | Method of manufacturing a semiconductor device having a flexible wiring substrate | |
| US20130011973A1 (en) | Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component | |
| KR100225333B1 (ko) | 리이드프레임및반도체장치 | |
| JP2002009097A (ja) | 半導体装置とその製造方法 | |
| JPH10284525A (ja) | 半導体装置の製造方法 | |
| US5837558A (en) | Integrated circuit chip packaging method | |
| KR200292790Y1 (ko) | 반도체 패키지용 리드프레임의 탑재판 구조 | |
| US5939777A (en) | High aspect ratio integrated circuit chip and method for producing the same | |
| US20010042912A1 (en) | Dual-die integrated circuit package | |
| KR100369391B1 (ko) | 반도체패키지제조용와이어본딩장치및그반도체패키지의제조방법 | |
| EP0844655A2 (en) | An integrated circuit chip packaging method | |
| JPH1044180A (ja) | トランスファ樹脂封止方法及びそれに用いる樹脂封止 金型装置 | |
| KR100583487B1 (ko) | 반도체 패키지 제조용 몰드금형 | |
| KR100225237B1 (ko) | 반도체 패키지 | |
| KR200141125Y1 (ko) | 리드프레임의 구조 | |
| KR200234174Y1 (ko) | Bga 반도체패키지의 패키지성형 몰드금형 구조 | |
| KR100258876B1 (ko) | 반도체 시험용 패키지의 제조방법 | |
| JPH04168759A (ja) | 半導体装置及びリードフレームとその製造方法 | |
| KR200224097Y1 (ko) | 몰딩용 다이 | |
| KR100198031B1 (ko) | Bga 반도체 패키지용 몰드금형의 캐비티 플레이트 설치구조 | |
| KR100384079B1 (ko) | 반도체 패키지 | |
| KR100687067B1 (ko) | 패키지 균열 방지용 더미 리드를 가지는 리드 프레임과그를 이용한 반도체 칩 패키지 | |
| KR0119652B1 (ko) | 반도체 패키지용 리드프레임의 탑재판 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20061010 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |