KR200152647Y1 - 반도체장치의 패키지 - Google Patents

반도체장치의 패키지 Download PDF

Info

Publication number
KR200152647Y1
KR200152647Y1 KR2019940008759U KR19940008759U KR200152647Y1 KR 200152647 Y1 KR200152647 Y1 KR 200152647Y1 KR 2019940008759 U KR2019940008759 U KR 2019940008759U KR 19940008759 U KR19940008759 U KR 19940008759U KR 200152647 Y1 KR200152647 Y1 KR 200152647Y1
Authority
KR
South Korea
Prior art keywords
package
lead
leads
external lead
molding
Prior art date
Application number
KR2019940008759U
Other languages
English (en)
Other versions
KR950031502U (ko
Inventor
윤태호
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR2019940008759U priority Critical patent/KR200152647Y1/ko
Publication of KR950031502U publication Critical patent/KR950031502U/ko
Application granted granted Critical
Publication of KR200152647Y1 publication Critical patent/KR200152647Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 고안은 별도로 부착가능한 외부리드구조로 외부리드 성형 시에 발생하는 불량을 방지하고 별도로 교환가능한 외부리드를 갖는 반도체장치의 패키지에 관한 것이다.
반도체칩을 밀봉한 패키지에 있어서, 패키지의 측면으로 돌출하며 패키지 내의 내부리드에 각각 연결된 다수의 바디리드와, 상기 바디리드에 접촉하여 연결되는 성형외부리드를 포함한다.

Description

반도체장치의 패키지
제1도는 종래의 반도체장치의 패키지를 제조하는 공정도이며,
제2도는 종래의 리드프레임 유니트이며,
제3도는 본 고안의 반도체장치의 패키지를 제조하는 공정도이며,
제4도는 본 고안의 외부리드성형공정의 상세도이며,
제5도는 본 고안의 실시예이며,
제6도는 본 고안의 리드프레임 유니트이다.
* 도면의 주요부분에 대한 부호의 설명
11,31 : 반도체칩 12,32 : 패들
13,33 : 내부리드 14,34 : 본딩와이어
15,25,35 : 외부리드 49 : 클램프
16,26,36,46,56,66 : 패키지 37-1 : 리드접착제
35-2,45-2 : 하부히터블럭 37-2 : 경화된 접착제
35-1,45-1,65-1 : 바디리드 38-1,48-1 : 상부히터블럭
37,47 : 리드접촉부 17 : 몰딩부
35-2,45,55-1,55-2,55-3 : 성형외부리드
본 고안은 반도체장치의 패키지에 관한 것으로서, 특히 패키지에서의 외부리드 성형 방법을 개선한 반도체장치의 패키지에 관한 것이다. 제1도는 종래의 반도체장치의 패키지 중 SOJ형를 제조하는 공정을 도시한 것이다.
종래의 반도체장치의 패키지는 도면을 참조하여 설명하면 다음과 같다.
제1도의 (a)와 갈이 소자제조공정을 완료한 반도체칩(11)을 패들(12)위에 고정하는 다이본딩공정을 실시한다.
다음 반도체칩(11)의 패드와 내부리드(13)를 금선을 본딩와이어(14)로 사용하여 와이어 본딩공정을 완료한 뒤, 반도체칩(11)을 열경화성수지인 에폭시몰딩 컴파운드(Epoxy Molding Coumpound)로 밀봉하여 외부로 외부리드(15)가 형성된 패키지(16)를 완성한다.
그후, 제1도의 (b)와 갈이 댐버절단 금형을 이용하여 외부리드(15)와 외부리드를 연결하는 댐버(DAMBAR)를 절단 제거하여 외부리드를 개별의 외부리드(15)로 분리한다.
제1도의 (c) 내지 (f)와 같이 외부리드형상을 만들기 위하여 리드 성형금형작업을 수차례 진행하여서 외부리드 성형금형작업을 진행하여 최종적으로 외부리드(15)를 완성시킨다.
제2도는 종래의 반도체장치의 패키지를 리드프레임 유니트에 부착한 것을 도시한 것이다.
리드프레임(25)이 형성된 각각의 리드프레임 유니트 당 8개의 반도체칩(26)을 부착할 수 있다.
이와 같은 종래의 반도체장치의 패키지는 다음과 같은 문제점이 있었다.
즉, 외부리드 형성시에 리드성형금형의 충격에 의한 패키지바디의 몰딩부위와 외부리드와의 몰딩 접촉부(제1도의 (f)의 A부분)매서 마이크로갭(Micro Gap)이 발생한다.
또한 외부리드성형공정과 관련하여 외부리드의 도금벗겨짐과 외부리드 벤트불랑 등의 외관불량이 발생하었다.
이와 같이 일부의 외부리드에 발생한 외관불량에 대하여도 전체 외부리드를 교체하여야 단점이 있었다.
이외에도 외부리드성형을 위한 장치 및 설비를 투자해야 했다.
본 고안은 이와같은 문제를 해결하기 위하여 안출된 것으로서, 별도로 부착가능한 외부리드구조로 외부리드 성형시에 발생하는 불량을 방지하고 별도로 교환가능한 외부리드를 갖는 반도체장치의 패키지의 제공에 본 고안의 목적이 있다.
본 고안은 반도체칩을 밀봉한 패키지에 있어서, 패키지의 측면으로 돌출하며 패키지 내의 내부리드에 각각 연결된 다수의 바디리드와, 상기 바디리드에 접촉하여 연결되는 성형외부리드를 포함한다.
제3도는 본 고안의 반도체장치의 패키지를 SOJ형에 적용한 공정을 도시한 것이다.
첨부한 도면을 참조하여 본 고안을 상세히 설명하면 다음과 갈다.
제3도의 (a)와 같이 소자제조공정을 완료한 반도체칩(31)을 패들(32)위에 고정하는 다이몰딩공정을 실시한다.
다음 반도체칩(31)의 패드와 내부리드(33)를 금선을 본딩와이어(34)로 사용하여 와이어 본딩공정을 완료한 뒤, 반도체칩(31)을 열경화성수지인 에폭시몰딩 컴파운드(Epoxy Molding Coumpound)로 밀봉하여 패키지외부로 외부리드(35)가 형성된 패키지(35)를 완성한다.
제3도의 (b)와 같이 댐버절단 금형을 이용하여 외부리드와 외부리드를 연결하는 댐버(DAMBAR)를 절단 제거하여 외부리드를 개별의 외부리드로 분리한다.
이때 댐버를 절단 제거와 동시에 리드프레임의 외부리드도 절단하여 바디리드(35-1)만 남긴다.
제3도의 (c)와 같이 패키지 바디리드(35-1)에 접착제(37-1)를 부착한다.
제3도의 (c) 내지 (e)와 같이 외부성형된 외부리드(35)를 개별로 바디리드(35-1)에 리드접착제(37-1)를 떨어뜨린 뒤, 상부 및 하부히터블럭(35-1,35-2)을 밀착하여 접착제(37-1)를 경화시켜서 경화된 접착제(37-2)로서 바디리드(35-1)에 외부리드(35)를 부착한다.
제4도는 본 고안의 성형외부리드 부착공정의 상세도이다.
도면을 참조하여 외부리드성형공정을 설명하면 다음과 같다.
열이 가해진 하부히터블록(48-2)에 패키지 바디리드(45)의 댐버절단이 완료된 패키지(45)를 로딩한다.
Dotting법 또는 Paste법을 이용하여 패키지 바디리드(45-1)의 접착부(47)에 성형외부리드접착용 리드접착제를 떨어뜨린다.
외부리드(45)를 클램프(49)로 잡고 패키지 바디리드(45-1)에 로딩한다.
다음 상부히터블럭(48-1)을 하부히터블럭(45-2)의 상부에 올려놓고 열을 가하여 부착한다. 이때에 피키지 밑면의 성형외부리드(45) 전부를 한번에 부착하거나, 또는 각각의 금형된 성형외부리드(45)를 절단된 바디리드(45-1)에 개별적으로 부착하는 방법이 있다.
또다른 실시예로는 트랜스퍼몰딩영역(내부리드)만을 갖고 댐버와 외부리드를 구성하지 않는 리드프레임을 제작하여 적용하여 와이어 본딩공정까지 완료한 반도체소자를 열경화성수지인 에폭시몰딩 컴파운드로 밀봉한다.
이와 같이 실시예에서는 불필요한 댐버와 외부리드부분을 제작하지 않으므로 리드프레임 하나의 유니트에 대하여 종래보다 많은 반도체칩을 본딩할 수 있다.
제5도는 본 고안의 실시예를 적용한 반도체장치의 패키지를 리드프레임 유니트에 부착한 것을 도시한 것이다.
도면에서 보인 바와 같이 각각의 리드프레임 유니트 당 16개의 반도체칩을 부착할 수 있다.
제5도는 DIP, SOJ, TSOP형의 외부리드에 적용한 실시예로서 도면에서 보인 바와 같이 본 고안의 반도체장치의 패키지는 DIP, SOJ, TSOP형의 외부리드에 적용할 수 있다.
본 고안의 반도체장치의 패키지는 다음과 같은 효과가 있다.
리드성형시에 발생하는 패키지바디와 리드사이의 마이크로갭, 납도금벗겨짐, 외부리드형상불량 등을 제거할 수 있다.
외부리드성형 중 발생하는 외부리드형상의 불량시 흑은 테스트 공정 중의 외부리드불량시에 불량이 발생한 리드만을 교체하여 양품을 제조할 수 있다.
외부리드의 성형공정과 다이본딩에서 몰딩까지의 공정을 분리하여 진행할 수 있어 처리량(Through Put)이 증가한다.
리드프레임 당 유니트수가 2배로 증가한다.

Claims (7)

  1. 반도체칩을 밀봉한 패키지에 있어서, 패키지의 측면으로 돌출하며 패키지 내의 내부리드에 각각 연결된 다수의 바디리드와, 상기 바디리드에 접촉하여 연결되는 성형외부리드를 포함하는 것이 특징인 반도체장치의 패키지.
  2. 제1항에 있어서, 상기 바디리드는 패키지 몰딩한 후, 댐버를 절단하여 형성한 것이 특징인 반도체장치의 패키지.
  3. 제1항에 있어서, 상기 바디리드는 긴외부리드를 가진 리드프레임을 이용하여 반도체칩을 리드프레임에 와이어 본딩한 후, 외부리드와 댐버를 동시에 절단하여 형성한 것이 특징인 반도체장치의 패키지.
  4. 제1항에 있어서, 상기 성형외부리드는 전부를 한번에 부착한 것이 특징인 반도체장치의 패키지.
  5. 제1항에 있어서, 상기 성형외부리드는 각각 별도로 부착한 것이 특징인 반도체장치의 패키지.
  6. 제1항에 있어서, 상기 성형외부리드는 DIP, SOJ, TSOP형 중 어느 한 형인 것이 특징인 반도체장치의 패키지.
  7. 제1항에 있어서, 상기 바디리드는 외부리드 또는 댐버를 갖지 않는 단일 리드프레임인 것이 특징인 반도체장치의 패키지.
KR2019940008759U 1994-04-25 1994-04-25 반도체장치의 패키지 KR200152647Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940008759U KR200152647Y1 (ko) 1994-04-25 1994-04-25 반도체장치의 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940008759U KR200152647Y1 (ko) 1994-04-25 1994-04-25 반도체장치의 패키지

Publications (2)

Publication Number Publication Date
KR950031502U KR950031502U (ko) 1995-11-22
KR200152647Y1 true KR200152647Y1 (ko) 1999-07-15

Family

ID=19381698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940008759U KR200152647Y1 (ko) 1994-04-25 1994-04-25 반도체장치의 패키지

Country Status (1)

Country Link
KR (1) KR200152647Y1 (ko)

Also Published As

Publication number Publication date
KR950031502U (ko) 1995-11-22

Similar Documents

Publication Publication Date Title
KR100220154B1 (ko) 반도체 패키지의 제조방법
US7846774B2 (en) Multiple row exposed leads for MLP high density packages
US20070000599A1 (en) Assembly method for semiconductor die and lead frame
WO2002020236A2 (en) A mold
JP2001267482A (ja) リードフレームパターン及びこれを用いた半導体装置並びに半導体装置の製造方法
US6372551B1 (en) Method of manufacturing an image-sensor integrated circuit package without resin flash on lead frame and with increased wire bondability
US20020112881A1 (en) Substrate of semiconductor package
US6078099A (en) Lead frame structure for preventing the warping of semiconductor package body
US6645792B2 (en) Lead frame and method for fabricating resin-encapsulated semiconductor device
US11114367B2 (en) Molded integrated circuit packages and methods of forming the same
KR200152647Y1 (ko) 반도체장치의 패키지
US20190371713A1 (en) Semiconductor device and method of manufacturing the same
KR100304680B1 (ko) 반도체장치및그제조방법
JP4033969B2 (ja) 半導体パッケージ、その製造方法及びウェハキャリア
US6355499B1 (en) Method of making ball grid array package
JPH0669366A (ja) 半導体装置実装体及び実装方法
JPS63131557A (ja) レジン封止型半導体装置用リ−ドフレ−ム及びレジン封止型半導体装置
JPH1197466A (ja) Ｉｃチップのパッケージ方法
JP3134445B2 (ja) 樹脂封止型半導体装置
JPH0653399A (ja) 樹脂封止型半導体装置
KR0167276B1 (ko) 비엘피 패키지 및 그 제조방법
JPH0730043A (ja) 半導体装置及び半導体装置の製造方法
JPH07105408B2 (ja) 樹脂封止型半導体装置の製造方法及び成型金型
JPH02295140A (ja) 半導体装置の樹脂封止方法
KR100453992B1 (ko) 프리몰드형 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20080320

Year of fee payment: 10

EXPY Expiration of term