KR950015671A - 집적회로 패키지의 몰딩방법 및 그 장치 - Google Patents
집적회로 패키지의 몰딩방법 및 그 장치 Download PDFInfo
- Publication number
- KR950015671A KR950015671A KR1019930025829A KR930025829A KR950015671A KR 950015671 A KR950015671 A KR 950015671A KR 1019930025829 A KR1019930025829 A KR 1019930025829A KR 930025829 A KR930025829 A KR 930025829A KR 950015671 A KR950015671 A KR 950015671A
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- integrated circuit
- circuit package
- sealing
- sealing mold
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract 13
- 238000000465 moulding Methods 0.000 title claims abstract 9
- 238000007789 sealing Methods 0.000 claims abstract 15
- 239000011347 resin Substances 0.000 claims abstract 6
- 229920005989 resin Polymers 0.000 claims abstract 6
- 238000004519 manufacturing process Methods 0.000 claims abstract 2
- 239000000463 material Substances 0.000 claims 4
- 230000002265 prevention Effects 0.000 claims 2
- 230000000903 blocking effect Effects 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract 2
- 238000009966 trimming Methods 0.000 abstract 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 집적회로 패키지를 성형함에 있어 댐바없는 리드프레임을 사용하는 몰딩방법 및 그 장치에 대한 것으로, 봉함공정을 진행함에 있어서 수지물의 누출을 억제하는 방해 수단으로써의 누출방지턱(21a)을 구비한 하부 봉함금형 (20)위에 다이(칩)가 실장된 댐바없는 리드프레임 (10)을 올려놓고 그 위에 상부 봉함금형 (30)을 세팅시켜 열정화성수지물의 주입에 의한 자제의 봉함공정이 이루어지도를 함으로써 반도체 패키지의 제조공정중의 하나인 트리밍 공정을 생략할 수 있을 뿐만 아니라, 종래 트리밍공정에서 발생할 수 있는 리드손상문제를 말끔히 해결하여 정밀 반도체제품의 품질 고급화를 실현할 수 있도록 한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제11도는 본 발명의 몰드다이 한 유니트 평면도,
제12도는 제11도의 단면도,
제13도는 제11도의 리드눌림부분 확대도(B부분),
제14도는 본 발명에 사용되는 리드프레임의 한 유니트 평면도,
제15도는 제14도의 리드부분 및 테이프 확대도(C부분),
제16도는 본 발명에 의해 리드프레임과 몰드다이를 합성했을 경우의 일부평면도.
Claims (8)
- 집적회로 패키지를 성형 제조함에 있어서 리드프레임(1O)을 구성하는 각 리드(11)와 리드(11)을 연결하지 않은 댐바없는 리드프레임(10)을 사용하여 상기 리드프레임(10)에 다이(칩)를 실장하고, 실장된 자제를 봉함하기 위하여 사용되는 봉함금형에 수지물의 누출을 억제하는 방해수단을 구비하여 금형외부로 수지물의 누출없이 봉함공정이 수행되도록 함을 특징으로 하는 집적회로 패키지의 몰딩방법.
- 제1항에 있어서, 리드프레임(10)의 성형부분에 테이프(22)를 부착하여 봉함금형 밖으로 빠져나오려는 수지물의 압력을 약화시키고 리드(11)의 결속력 보강이 이루어지도록 함을 특징으로 하는 집적회로 패키지의 몰딩방법.
- 제1항에 있어서, 리드프레임(10)의 성형부분중 최외곽에 해당하는 리드(11)의 폭을 넓혀서 봉함금형 밖으로 빠져나오려는 수지물의 압력을 약화시킴을 특징으로 하는 집적회로 패키지의 몰딩방법.
- 제1항에 있어서, 리드프레임(10)의 성형부분중 최외곽에 해당하는 리드(11)의 끝단에 울퉁불퉁 형태의 노치(lla;notch)를 형성하여 봉함금형 밖으로 빠져나오려는 수치물의 압력을 약화시킴을 특징으로 하는 집적회로 패키지의 몰딩방법.
- 제2항에 있어서, 봉함금형에 의해 눌려지는 부위의 바로 안쪽으로 테이프(22)를 부착함을 특징으로 하는 집적회로 패키지의 몰딩방법.
- 집적회로 패키지를 봉함하는 봉함금형을 형성함에 있어서, 하부금형(20) 또는 상부금형(30)상에 사각상 ()또는 사각형상에 임의의 턱을 만든 형상()으로 형성되는 리드눌름틀(21)을 형성하되 리드 누름틀(21)의 상면에 사각형상의 누출방지턱(21a)을 일정간격으로 연속 돌설하여서 된 봉함금형장치.
- 제6항에 있어서, 누출방지턱(21a)의 높이가 리드(11)의 두께와 같도록 하고, 누출방지턱(21a)과 누출방지턱(21a)의 사이홈(21b)의 너비가 리드(11)의 폭과 같도록 함을 특징으로 하는 봉함금형장치.
- 제1항 또는 어느 한 항에 있어서, 리드눌름틀(21)에 돌설된 누출방지턱(21a)에 의해 성형수지물의 외부누출이 억제되도록 함을 특징으로 하는 집적회로 패키지의 몰딩방법 및 그 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930025829A KR970000966B1 (ko) | 1993-11-30 | 1993-11-30 | 집적회로 패키지의 몰딩방법 및 그 장치 |
JP6297411A JP2742514B2 (ja) | 1993-11-30 | 1994-11-30 | 集積回路パッケージの成型方法 |
US08/729,540 US5637273A (en) | 1993-11-30 | 1996-10-11 | Method for molding of integrated circuit package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930025829A KR970000966B1 (ko) | 1993-11-30 | 1993-11-30 | 집적회로 패키지의 몰딩방법 및 그 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950015671A true KR950015671A (ko) | 1995-06-17 |
KR970000966B1 KR970000966B1 (ko) | 1997-01-21 |
Family
ID=19369353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930025829A KR970000966B1 (ko) | 1993-11-30 | 1993-11-30 | 집적회로 패키지의 몰딩방법 및 그 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970000966B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030052164A (ko) * | 2001-12-20 | 2003-06-26 | 동부전자 주식회사 | 반도체 패키지의 몰딩 금형 |
-
1993
- 1993-11-30 KR KR1019930025829A patent/KR970000966B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030052164A (ko) * | 2001-12-20 | 2003-06-26 | 동부전자 주식회사 | 반도체 패키지의 몰딩 금형 |
Also Published As
Publication number | Publication date |
---|---|
KR970000966B1 (ko) | 1997-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100198685B1 (ko) | 반도체 장치 제조방법 및 그 몰드 어셈블리 | |
EP0747942A3 (en) | Improvements in or relating to integrated circuits | |
CN108162300B (zh) | 树脂密封用模具、一次成形模具、二次成形模具和树脂成形品的制造方法 | |
KR950015671A (ko) | 집적회로 패키지의 몰딩방법 및 그 장치 | |
US5083186A (en) | Semiconductor device lead frame with rounded edges | |
JP4206241B2 (ja) | 樹脂モールド金型および樹脂モールド装置 | |
KR100304680B1 (ko) | 반도체장치및그제조방법 | |
KR0162887B1 (ko) | 반도체패키지의 몰딩방법 및 몰드금형장치 | |
JPH0364035A (ja) | 半導体装置製造装置 | |
KR960014445B1 (ko) | 집적회로 패키지의 플레쉬제거 방법 및 리드프레임 구조 | |
JPH03280554A (ja) | 半導体装置の製造方法 | |
JPS5992534A (ja) | 樹脂封止集積回路の製造方法 | |
JPH058106Y2 (ko) | ||
JPS6232622A (ja) | 半導体装置用樹脂封止金型 | |
KR960026489A (ko) | 반도체 패키지용 몰드금형 및 그 몰드방법 | |
JPH057172B2 (ko) | ||
KR970053151A (ko) | 반도체 패키지의 패키지 트랜스퍼(Transfer) 성형장치 금형 | |
JPS6317537A (ja) | 半導体封止用タブレツト | |
JP2570157B2 (ja) | 樹脂封止用金型 | |
KR200152647Y1 (ko) | 반도체장치의 패키지 | |
KR970053630A (ko) | 비엘피 패키지 및 그 제조방법 | |
KR940003000A (ko) | 반도체 패키지 몰딩장치 | |
JPH06216180A (ja) | トランスファモールド金型 | |
KR19980028434A (ko) | 반도체 패키지의 몰딩 금형 | |
JPH0847936A (ja) | 半導体素子封止用金型及び該金型で製造した半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130116 Year of fee payment: 17 |
|
EXPY | Expiration of term |