KR19980028434A - 반도체 패키지의 몰딩 금형 - Google Patents

반도체 패키지의 몰딩 금형 Download PDF

Info

Publication number
KR19980028434A
KR19980028434A KR1019960047490A KR19960047490A KR19980028434A KR 19980028434 A KR19980028434 A KR 19980028434A KR 1019960047490 A KR1019960047490 A KR 1019960047490A KR 19960047490 A KR19960047490 A KR 19960047490A KR 19980028434 A KR19980028434 A KR 19980028434A
Authority
KR
South Korea
Prior art keywords
mold
semiconductor package
molding die
lead frame
present
Prior art date
Application number
KR1019960047490A
Other languages
English (en)
Other versions
KR100233002B1 (ko
Inventor
박상영
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960047490A priority Critical patent/KR100233002B1/ko
Publication of KR19980028434A publication Critical patent/KR19980028434A/ko
Application granted granted Critical
Publication of KR100233002B1 publication Critical patent/KR100233002B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지의 몰드 금형에 관한 것으로서, 더 상세하게는 댐바(dambar)가 없는 리드 프레임을 사용할 수 있도록 되어 있어 트리밍(trimming) 공정을 배제할 수 있고, 이로써 제조원가를 절감할 수 있도록 된 반도체 패키지의 몰드 금형에 관한 것이다. 이를 위한 본 발명은, 반도체 칩을 외부로부터 보호하기 위해 보호피막을 형성하는 반도체 패키지의 몰딩 금형에 있어서, 상기 몰딩 금형은 상.하의 금형틀로 이루어지며, 상기 금형틀에 위치하는 리드 프레임의 외부 리드들과 접촉하는 상기 금형틀의 부위에는 소정 두께의 내열탄성 고무부재가 부착되어 있는 것을 특징으로 한다.

Description

반도체 패키지의 몰딩 금형
본 발명은 반도체 패키지의 몰드 금형에 관한 것으로서, 더 상세하게는 댐바(dambar)가 없는 리드 프레임을 사용할 수 있도록 되어 있어 트리밍(trimming) 공정을 배제할 수 있고, 이로써 제조원가를 절감할 수 있도록 된 반도체 패키지의 몰드 금형에 관한 것이다.
일반적으로, 패키지(package) 타입의 반도체는 도 1 및 도 2a, 2b에서와 같이 다이 패드(1)상에 칩(2)이 접착제등으로 부착되어 와이어(3)로서 내부 리드(4)와 연결된 상태에서 칩(2)의 보호를 위해 에폭시 몰딩 콤파운드(10)(epoxy molding compound; EMC)로 몰딩하게 된다.
즉, 상,하측 몰드 다이(5,6)를 겹쳐 형성된 몰드 캐비티(cavity;7)내에 와이어 본딩된 칩(2)을 고정시키고, 램 포트(ram port;8)에 수지재인 에폭시 몰딩 콤파운드(10; 이하 EMC라 약칭한다)를 넣은 다음 적정한 온도하에서 소정의 압력을 가하게 되면, EMC가 녹으면서 각 런너(runner;9)를 따라 구석구석으로 흘러 이동하게 되고, 런너(9) 끝단에 형성된 게이트(10)를 통해 EMC(10)가 몰드 캐비티(7)내로 흘러 들어감으로써 패키지 몰딩이 이루어진다.
상기와 같은 패키지 몰딩 공정에 있어서, 캐비티(7) 형태의 패키지를 형성하기 위하여 EMC(10)를 캐비티(7)내로 밀어 넣게 되는데, 이때 밀어 넣은 EMC(10)가 도 3에 도시된 바와 같은 리드 프레임(19)의 외부 리드(19a)쪽으로 빠져나가 도금의 불량 및 실장에서의 불량을 야기시킨다. 따라서, 이를 해결하기 위해, 즉 패키지 몰딩 공정시 EMC(10)가 리드 프레임(19)의 외부 리드(19a)쪽으로 빠져나가는 것을 방지하기 위해 리드 프레임(19)의 리드사이 형성된 댐바(16) 부분을 상.하측 몰드 다이(5,6)가 소정압력으로 일정하게 압박하여 클램핑한다.
상기와 같이 해서 패키지 몰딩된 상태는 도 4에 도시되어 있는 바와 같이, 몰딩 공정시 몰드 다이(5,6)에 의해 클램핑되어 EMC(10)가 외부 리드(19a)쪽으로 빠져나가지 않게 하며, 리드 프레임(19)의 리드들간의 간격을 일정하게 유지 및 고정하기 위해 형성된 댐바(16)를 자르기 위한 트리밍(trimming) 공정을 수행받게 된다.
그런데, EMC가 외부 리드쪽으로 빠져나가지 않게 하며 리드 프레임의 리드들간의 간격을 일정하게 유지 및 고정하기 위해 형성된 댐바를 자르는 트리밍 공정에서는, 댐바의 제거 뿐만 아니라 캐비티에서 댐바까지 채워져 있는 EMC 를 제거하는 작업이 수반되는데, 이때 많은 비용으로 가공된 펀치 및 다이들이 많이 사용되고 소모되어 생산성을 저하시키고 제조비용을 향상시키는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 댐바가 없는 리드 프레임을 사용할 수 있도록 되어 있어 트리밍 공정을 배제할 수 있도록 된 반도체 패키지의 몰딩 금형을 제공함에 그 목적이 있다.
본 발명의 다른 목적은 제조원가를 절감시키고 생산성을 향상시키기 위해 트리밍 공정을 배제할 수 있도록 댐바가 없는 리드 프레임을 사용할 수 있도록 된 반도체 패키지의 몰딩 금형을 제공하는데 있다.
도 1은 일반적인 반도체 패키지의 몰딩 공정에 적용되는 금형틀을 도시한 구성도,
도 2a, 2b는 종래 기술에 의해 반도체 패키지가 몰딩되는 상태를 도시한 상태도,
도 3은 종래 기술에 사용되는 리드 프레임의 형태를 도시한 구성도,
도 4는 종래 기술에 의해 트리밍된 반도체 패키지의 상태를 도시한 상태도,
도 5는 본 발명에 따른 반도체 패키지의 몰딩 상태를 도시한 상태도,
도 6 및 도 7은 본 발명에 따른 반도체 패키지의 몰딩 금형의 단면을 도시한 구성도,
도 8은 본 발명의 몰딩 금형에 의해 반도체 패키지의 외부 리드들이 클램핑되는 상태를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 다이 패드 2 : 다이
3 : 본딩 와이어19 : 리드 프레임
19a : 내부 리드19b : 외부 리드
50, 60 : 상.하부 금형틀52,62 : 내열탄성 고무부재
55,56 : 凹凸부
상기 목적을 달성하기 위하여 본 발명에 따른 반도체 패키지의 몰딩 금형은, 반도체 칩을 외부로부터 보호하기 위해 보호피막을 형성하는 반도체 패키지의 몰딩 금형에 있어서, 상기 몰딩 금형은 상.하의 금형틀로 이루어지며, 상기 금형틀에 위치하는 리드 프레임의 외부 리드들과 접촉하는 상기 금형틀의 부위에는 소정 두께의 내열탄성 고무부재가 부착되어 있는 점에 그 특징이 있다.
본 발명의 바람직한 실시예에 있어서, 상기 리드 프레임은 댐바가 없는 리드 프레임이다.
본 발명의 바람직한 실시예에 있어서, 상기 리드 프레임의 외부 리드들과 면접하는 상기 내열탄성 고무부재에는 凹凸부가 형성되어 있다.
본 발명의 바람직한 실시예에 있어서, 상기 凸부의 돌기 높이는 상기 외부 리드의 높이보다 크게 형성되어 있다.
본 발명의 바람직한 실시예에 있어서, 상기 凸부의 돌기 넓이는 상기 외부 리드사이의 폭보다 좁게 형성되어 있다.
본 발명의 바람직한 실시예에 있어서, 상기 상부 금형틀 및/또는 하부 금형틀의 내열탄성 고무부재에는 凹凸이 형성되어 있다.
이하, 첨부된 도면을 참조하면서 본 발명에 따른 반도체 패키지의 몰딩 금형의 바람직한 실시예를 상세하게 설명한다. 설명의 편의를 위해 종래 기술에서 사용되었던 구성부재와 동일한 작용을 하는 구성부재에 대해서는 같은 부재번호를 사용한다. 그리고, 반도체 패키지 몰딩 금형의 일반적인 구조에 대해서는 상기 종래기술에서 이미 설명되어 있는 바와 동일하기 때문에 생략하고 본 발명의 요부만 설명하기로 한다.
본 발명에 따른 반도체 패키지의 몰딩 금형은, 트리밍 공정을 배제할 수 있도록 댐바가 없는 리드 프레임에 적합하게 된 것으로서, 상기 몰딩 금형은 상.하의 금형틀(50,60)(도 8)로 이루어지며, 상기 금형틀(50,60)에 위치하는 리드 프레임(19)의 외부 리드(19b)들과 접촉하는 상기 금형틀의 부위에는 소정 두께의 내열탄성 고무부재(52,62)가 부착되어 있다. 즉, 본 발명에 따른 몰딩 금형틀(50,60)은 베이스부재(54,64)와 내열탄성 고무부재(52,62)를 포함하여 구성되는데, 상기 베이스부재(54,64)는 종래기술의 금형틀과 동일한 재료로 할 수 있다. 여기서, 본 발명에 적용되는 리드 프레임(19)은 댐바가 없는 리드 프레임이다. 그리고, 본 발명에 있어서, 상기 리드 프레임(19)의 외부 리드(19b)들과 면접하는 상기 내열탄성 고무부재(52)에는 바람직하게 凹凸부(55)(56)이 형성되어 있는데, 상기 凸부(56)의 돌기 높이(h)는 바람직하게 상기 외부 리드(19b)의 높이(H)보다 크게 형성하고, 상기 凸부(56)의 돌기 넓이(w)는 바람직하게 상기 외부 리드(19b)사이의 폭(W)보다 좁게 형성한다. 본 발명에 있어서, 하부 금형틀(60)의 내열탄성 고무부재(62)에도 상기 상부 금형틀(50)의 내열탄성 고무부재(52)와 마찬가지로 필요에 따라 凹凸부(미도시)를 형성시킬 수 있으며, 또는 도 8에 도시된 바와 같이 凹凸부를 별도로 형성하지 않을 수도 있다.
상기와 같이 구성된 본 발명에 따른 반도체 패키지의 몰딩 금형의 작용을 도 5 내지 도 8을 참조하면서 설명하면 다음과 같다.
먼저, 본 발명의 반도체 패키지의 몰딩 금형에 적용되는 리드 프레임은 도 3에 도시된 댐바(6)가 없는 리드 프레임이다. 즉, 본 발명의 반도체 패키지의 몰딩 금형에 리드 프레임을 적합시키기 위해서는 제조시부터 댐바를 없애야 한다. 이로써, 본 발명은 리드 프레임의 제조원가를 절감시킬 수 있는 이점을 제공하게 되며, 후술하는 바와 같이 반도체 패키지 몰딩 공정후에 트리밍 공정을 하지 않게 된다.
상기와 같이 댐바가 없는 리드 프레임을 본 발명의 금형틀(50,60)에 로딩(loading)하고, 소정 압력으로 압박하면 상기 리드 프레임의 외부 리드(19b)들은 내열탄성 고무부재(52)(62)에 의해 감싸지면서 소프트(soft) 클램핑된다. 즉, 도 6에 도시되어 있는 바와 같은 형태의 내열탄성 고무부재(52)에 있어서는, 외부 리드(19b)들과 접촉하는 내열탄성 고무부재(52)는 압축되고 그 이외의 부분은 신장내지 본래의 상태를 유지하면서 외부 리드(19b)들을 감싸 클램핑하게 된다(도 5참조). 이로써, 캐비티내에 채워지는 EMC가 금형틀 밖으로 빠져나가지 않게 되어 몰딩물의 품질이 향상되게 된다.
도 6에 도시된 내열탄성 고무부재(52)의 형태보다 더 바람직한 형태가 도 7에 도시바와 같이 그 표면에 凹凸부(55)(56)가 형성된 내열탄성 고무부재(52)의 형태인데, 이것의 상기 凸부(56)는 상기 리드 프레임의 외부 리드(19b)사이에 삽입되고, 凹부(55)는 상기 외부 리드(19b)들을 감싸기 때문에 금형틀(50,60)에 창작된 외부 리드(19b)들을 보다 효과적으로 감싸면서 클램핑한다. 즉, 상기 凸부(56)는 금형틀의 압착시 상기 외부 리드(19b)사이에서 퍼지면서 그 공간을 메꾸고, 상기 凹부(55)는 상기 외부 리드(19b)들을 적절하게 감싸면서 밀착하기 하기 때문이다. 여기서, 상기 凸부(56)의 높이(h)는 외부 리드(19b)들의 높이(H)보다 높고, 그 폭(w)은 외부 리드(19b)사이의 폭보다 좁게 형성되어 있기 때문에 상기 외부 리드(19b)들이 용이하게 장착되어 진다. 상기와 같이 하면, 종래 리드 프레임의 댐바에 의해 클램핑되던 것이, 댐바가 없어도 내열탄성 고무부재(52)(62)에 의해 상기 외부 리드들이 완전하게 클램핑되어 캐비티내에 채워지는 EMC가 금형틀밖으로 빠져나가지 않게 된다.
상술한 바와 같이 본 발명에 따른 반도체 패키지의 몰딩 금형은, 내열탄성 고무부재를 통해 소프트(soft) 클램핑을 하여 리드 프레임의 넓은 면적을 잡아줄수 있기 때문에 고품질의 반도체 패키지 몰딩물을 생성할 수 있는 이점을 제공하며, 또한, 댐바가 없는 리드 프레임을 사용하여 트리밍 공정을 생략함으로써 제조원가를 절감시키는 이점을 제공한다.

Claims (6)

  1. 반도체 칩을 외부로부터 보호하기 위해 보호피막을 형성하는 반도체 패키지의 몰딩 금형에 있어서, 상기 몰딩 금형은 상.하의 금형틀로 이루어지며, 상기 금형틀에 위치하는 리드 프레임의 외부 리드들과 접촉하는 상기 금형틀의 부위에는 소정 두께의 내열탄성 고무부재가 부착되어 있는 것을 특징으로 하는 반도체 패키지의 몰딩 금형.
  2. 제 1 항에 있어서, 상기 리드 프레임은 댐바가 없는 리드 프레임인 것을 특징으로 하는 반도체 패키지의 몰딩 금형.
  3. 제 1 항에 있어서, 상기 리드 프레임의 외부 리드들과 면접하는 상기 내열탄성 고무부재에는 凹凸부가 형성되어 있는 것을 특징으로 하는 반도체 패키지의 몰딩 금형.
  4. 제 3 항에 있어서, 상기 凸부의 돌기 높이는 상기 외부 리드의 높이보다 크게 형성되어 있는 것을 특징으로 하는 반도체 패키지의 몰딩 금형.
  5. 제 3 항에 있어서, 상기 凸부의 돌기 넓이는 상기 외부 리드사이의 폭보다 좁게 형성되어 있는 것을 특징으로 하는 반도체 패키지의 몰딩 금형.
  6. 제 1 항 내지 제 5 항중의 어느 한 항에 있어서, 상기 상부 금형틀 및/또는 하부 금형틀의 내열탄성 고무부재에는 凹凸이 형성되어 있는 것을 특징으로 하는 반도체 패키지의 몰딩 금형.
KR1019960047490A 1996-10-22 1996-10-22 반도체 패키지의 몰딩 금형 KR100233002B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960047490A KR100233002B1 (ko) 1996-10-22 1996-10-22 반도체 패키지의 몰딩 금형

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960047490A KR100233002B1 (ko) 1996-10-22 1996-10-22 반도체 패키지의 몰딩 금형

Publications (2)

Publication Number Publication Date
KR19980028434A true KR19980028434A (ko) 1998-07-15
KR100233002B1 KR100233002B1 (ko) 1999-12-01

Family

ID=19478439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960047490A KR100233002B1 (ko) 1996-10-22 1996-10-22 반도체 패키지의 몰딩 금형

Country Status (1)

Country Link
KR (1) KR100233002B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400828B1 (ko) * 1999-08-30 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체패키지용 금형

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56124237A (en) * 1980-03-04 1981-09-29 Toshiba Corp Method for resin sealing
JPS58110048A (ja) * 1981-12-24 1983-06-30 Toshiba Corp 樹脂封止用金型

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400828B1 (ko) * 1999-08-30 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체패키지용 금형

Also Published As

Publication number Publication date
KR100233002B1 (ko) 1999-12-01

Similar Documents

Publication Publication Date Title
KR100198685B1 (ko) 반도체 장치 제조방법 및 그 몰드 어셈블리
KR960009136A (ko) 반도체 패키지 및 그 제조방법
JPH08300397A (ja) 封止材料をモールドキャビティに転送するための装置および方法
JPH06275764A (ja) リードフレーム及びそのリードフレームを用いた半導体装置の製造方法
KR19980028434A (ko) 반도체 패키지의 몰딩 금형
JPH05144865A (ja) 半導体装置の製造方法と製造装置
JPH07241888A (ja) ゲートブレイク方法
JPH1044180A (ja) トランスファ樹脂封止方法及びそれに用いる樹脂封止 金型装置
JP3207586B2 (ja) 半導体装置及びこれを製造する樹脂モールド金型
JPH01220466A (ja) リードフレーム及び該リードフレームを使った半導体装置の製造方法
JP3185354B2 (ja) 半導体装置の製造方法及び半導体装置の樹脂封止装置
JP2570157B2 (ja) 樹脂封止用金型
KR100540258B1 (ko) 반도체 패키지 제조용 몰딩 다이
KR100273698B1 (ko) 반도체 패키지의 리드프레임
JPH05315512A (ja) 半導体装置用リードフレーム
JPH02265721A (ja) 半導体装置用封入金型
JP2936679B2 (ja) 樹脂封止型半導体装置の製造方法及び封止用金型
KR100253327B1 (ko) 원사이드 클램핑용 몰드 금형
JPH06283629A (ja) 半導体装置及びその製造方法及びその製造用金型
JPH08156009A (ja) 樹脂モールド装置
JPH07114213B2 (ja) 半導体装置用リードフレーム
JP2001196401A (ja) 半導体装置の樹脂パッケージ形成方法
KR20040097457A (ko) 댐바레스 몰드 금형 및 이를 이용한 반도체 패키지 몰딩방법
KR0132219Y1 (ko) 리드프레임
JPH0397236A (ja) 樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070903

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee