KR100273698B1 - 반도체 패키지의 리드프레임 - Google Patents

반도체 패키지의 리드프레임 Download PDF

Info

Publication number
KR100273698B1
KR100273698B1 KR1019970054514A KR19970054514A KR100273698B1 KR 100273698 B1 KR100273698 B1 KR 100273698B1 KR 1019970054514 A KR1019970054514 A KR 1019970054514A KR 19970054514 A KR19970054514 A KR 19970054514A KR 100273698 B1 KR100273698 B1 KR 100273698B1
Authority
KR
South Korea
Prior art keywords
lead
dam bar
semiconductor package
thickness
lead frame
Prior art date
Application number
KR1019970054514A
Other languages
English (en)
Other versions
KR19990033219A (ko
Inventor
이선구
이흥재
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019970054514A priority Critical patent/KR100273698B1/ko
Publication of KR19990033219A publication Critical patent/KR19990033219A/ko
Application granted granted Critical
Publication of KR100273698B1 publication Critical patent/KR100273698B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지의 리드프레임에 관한 것으로, 리드프레임의 댐바 두께를 리드의 두께 보다 얇게 형성하여 반도체 패키지의 몰딩 공정시 에어가 빠져나갈 수 있는 에어벤트의 역할을 할 수 있도록 함으로서 보이드의 발생을 방지하여 불량을 없애고, 신뢰성을 향상 시킬 수 있도록 된 것이다.

Description

반도체 패키지의 리드프레임(Lead frame of semiconductor package)
본 발명은 반도체 패키지의 리드프레임에 관한 것으로, 더욱 상세하게는 반도체 패키지의 몰딩 공정시 에어가 빠져나갈 수 있는 에어벤트의 역할을 할 수 있도록 리드프레임의 댐바 두께를 리드의 두께 보다 얇게 형성함으로서 보이드의 발생을 방지하여 불량을 없애고, 신뢰성을 향상 시킬 수 있도록 된 것이다.
일반적으로 반도체 패키지의 리드프레임은 도 1과 도 2에 도시된 바와 같이 중앙부에 반도체칩(1)이 부착될 수 있도록 형성된 탑재판(2)과, 상기 탑재판(2)의 각 모서리부에 일체로 형성되어 탑재판(2)을 지지 고정하는 타이바(3)와, 상기 탑재판(2)의 외부 둘레에 배열되어 반도체칩(1)의 신호를 전달하도록 와이어로 연결되는 내부리드(4a) 및 상기 내부리드(4a)로 전달된 신호를 외부로 전달하도록 상기한 내부리드(4a)의 외측으로 연장된 외부리드(4b)로 이루어진 복수개의 리드(4)와, 상기한 리드(4)의 외부리드(4b)와 내부리드(4a)의 경계선상에 위치되며 몰딩 공정시 봉지재의 누출을 방지하도록 리드(4)의 두께와 동일한 두께로 각 리드(4)와 리드(4) 사이에 연결 형성된 댐바(5)로 이루어진다.
이와 같이 리드(4)와 리드(4) 사이에 연결 형성된 댐바(5)는 리드(4)를 잡아줄 수 있게 하고, 반도체 패키지의 제조 공정 중 취급 부주의에 의한 리드(4)의 변형을 방지할 수 있는 것이다. 또한, 상기한 댐바(5)는 봉지재를 이용하여 외부의 충격 및 접촉으로부터 보호하고 외관상 제품의 형태를 만들기 위해 일정한 모양으로 성형하는 몰딩 공정에서 상기한 봉지재가 패키지의 성형부위 외곽(패키지가 성형되는 영역의 외부)으로 누출되는 것을 차단시키는 댐(Dam)의 역할을 하는 것이다. 즉, 상기한 댐바(5)는 리드(4)와 리드(4) 사이로 충진되는 봉지재의 누출을 차단시키는 것이다.
또한, 봉지재에 의해 패키지의 성형이 완료된 반도체 패키지는 반도체칩(1)의 회로적 신호가 리드(4)를 통해 외부로 출력될 때 각 리드(4)와 리드(4) 사이에 연결되어진 댐바(5)에 의해 쇼트(Short)되는 것을 방지하기 위하여 트림 공정에서 상기한 댐바(5)를 제거시키는 것이다.
상기와 같이 봉지재로 몰딩시 상금형(6a)과 하금형(6b)의 내부에 위치한 에어를 외부로 빼내기 위해서는 에어벤트가 형성되는데, 종래에는 상기한 에어벤트를 형성하기 위한 공간이 한정되었던 것이다. 따라서, 봉지재로 몰딩시 상금형(6a)과 하금형(6b)의 내부에 위치한 에어가 용이하게 빠지지 못하여 패키지지 성형후 보이드가 발생되어 불량이 생기는 문제점이 있었던 것이다.
본 발명의 목적은 이와 같은 문제점을 해소하기 위하여 발명된 것으로서, 리드프레임의 댐바 두께를 리드의 두께 보다 얇게 형성하여 반도체 패키지의 몰딩 공정시 에어가 빠져나갈 수 있는 에어벤트의 역할을 할 수 있도록 함으로서 보이드의 발생을 방지하여 불량을 없애고, 신뢰성을 향상 시킬 수 있도록 된 반도체 패키지의 리드프레임을 제공함에 있다.
도 1은 일반적인 리드프레임 구조를 나타낸 평면도
도 2는 도 1의 "A"부를 확대한 사시도
도 3은 종래 반도체 패키지의 몰딩 상태를 설명하는 도면
도 4는 본 발명에 따른 리드프레임 구조의 요부를 나타낸 사시도
도 5는 도 4의 B-B선 단면도
도 6은 본 발명에 따른 리드프레임의 실시예를 나타낸 단면도
도 7은 본 발명에 따른 리드프레임의 다른 실시예를 나타낸 단면도
도 8은 본 발명에 따른 반도체 패키지의 몰딩 상태를 설명하기 위한 도면
- 도면의 주요 부분에 대한 부호의 설명 -
1 - 반도체칩 2 - 탑재판
3 - 타이바 4a - 내부리드
4b - 외부리드 4 - 리드
5 - 댐바 5' - 공간부
6a - 상금형 6b - 하금형
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명에 따른 반도체 패키지의 리드프레임은 중앙부에 반도체칩(1)이 부착될 수 있도록 형성된 탑재판(2)과, 상기 탑재판(2)의 각 모서리부에 일체로 형성되어 탑재판(2)을 지지 고정하는 타이바(3)와, 상기 탑재판(2)의 외부 둘레에 배열되어 반도체칩(1)의 신호를 전달하도록 와이어로 연결되는 내부리드(4a) 및 상기 내부리드(4a)로 전달된 신호를 외부로 전달하도록 상기한 내부리드(4a)의 외측으로 연장된 외부리드(4b)로 이루어진 복수개의 리드(4)와, 상기한 리드(4)의 외부리드(4b)와 내부리드(4a)의 경계선상에 위치되며 몰딩 공정시 봉지재의 누출을 방지하도록 각 리드(4)와 리드(4) 사이에 연결 형성된 댐바(5)로 이루어진 반도체 패키지의 리드프레임에 있어서, 상기한 댐바(5)는 반도체 패키지의 몰딩 공정시 에어가 빠져나갈 수 있는 에어벤트의 역할을 할 수 있도록 댐바(5)의 두께를 리드(4)의 두께 보다 얇게 형성하여서 된 것이다.
이와 같이 상기한 댐바(5)의 두께를 리드(4)의 두께 보다 얇게 형성하는 것은 도 4와 도 5에서와 같이 상기한 댐바(5)의 상.하부를 스탬핑(Stamping)이나 하프 에칭(Half Etching)하여 공간부(5')를 형성함으로서 리드(4)의 두께 보다 얇게 형성할 수 있다. 또한, 도 6에서와 같이 상기한 댐바(5)의 상부만을 하프 에칭하여 공간부(5')를 형성할 수 있고, 도 7에서와 같이 상기한 댐바(5)의 하부만을 하프 에칭하여 공간부(5')를 형성할 수 있다.
이와 같이 스탬핑이나 하프 에칭에 의해 형성된 댐바(5)의 공간부는 리드(4) 두께의 절반 정도로 형성되어 상금형(6a)과 하금형(6b)의 클램핑시에는 0.3∼2mil 이하가 되는 것이 바람직하다.
이러한 본 발명의 리드프레임은 봉지재로 몰딩시 상금형(6a)과 하금형(6b)의 내부에 위치한 에어를 외부로 빼내기 위해서는 에어벤트가 형성되어 있으며, 본 발명에 따른 리드프레임을 사용하게 되면 도 8에 도시된 바와 같이 상기한 댐바(5)의 공간부(5')로 에어는 빠지고, 봉지재는 누출되지 않음으로서 에어벤트의 역할과 댐(Dam)의 역할을 동시에 수행할 수 있는 것이다. 즉, 봉지재로 몰딩시 상금형(6a)과 하금형(6b)의 내부에 위치한 에어가 상기한 댐바(5)의 공간부(5')로 용이하게 빠져나감으로서 패키지 성형후 보이드의 발생을 방지할 수 있는 것이다.
이와 같이 댐바(5)의 공간부(5')로 에어는 빠지고, 봉지재는 누출되지 않는 것은 상기한 봉지재의 성분 중에는 점성을 높여주는 물질이 함유되어 있어서 상금형(6a)과 하금형(6b)의 클램핑시에 상기한 댐바(5)의 공간부(5')에 의해 형성되는 0.3∼2mil 이하의 공간부로는 이러한 봉지재의 누출을 차단할 수 있는 것이다.
또한, 봉지재에 의해 패키지의 성형이 완료된 반도체 패키지는 반도체칩(1)의 회로적 신호가 리드(4)를 통해 외부로 출력될 때 각 리드(4)와 리드(4) 사이에 연결되어진 댐바(5)에 의해 쇼트(Short)되는 것을 방지하기 위하여 트림 공정에서 상기한 댐바(5)를 제거시킬 때 상기한 댐바(5)의 두께가 얇음으로서 보다 용이하게 댐바(5)를 제거할 수 있는 것이다.
이상의 설명에서 알 수 있듯이 본 발명에 따른 반도체 패키지의 리드프레임에 의하면, 리드프레임의 댐바 두께를 리드의 두께 보다 얇게 형성함으로서 몰딩 공정시 에어벤트의 역할을 할 수 있도록 하여 보이드의 발생을 방지하고, 불량을 없애며, 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (3)

  1. 중앙부의 반도체칩 실장용 탑재판과, 상기한 탑재판을 지지하는 타이바와, 상기 탑재판의 외부연 외측에 배열되며 와이어에 의해 반도체칩과 전기적으로 연결되는 내부 리드 및 상기한 내부 리드와 일체적으로 형성되며 외측으로 연장되는 외부 리드로 구성되는 복수개의 리드와, 상기한 리드의 외부 리드와 내부 리드의 경계선상에 위치하며 몰딩시 봉지재의 누출을 방지하도록 각각의 상기한 리드와 리드 사이에 일체적으로 연결 형성되는 댐바로 구성되는 반도체 패키지의 리드프레임에 있어서, 상기한 댐바가 반도체 패키지의 몰딩시 에어를 배출시키기 위한 에어벤트로서 기능할 수 있도록 상기한 댐바의 두께가 상기한 리드의 두께 보다 얇게 형성된 것을 특징으로 하는 반도체 패키지의 리드프레임.
  2. 제1항에 있어서, 상기한 댐바가 스탬핑(Stamping) 또는 하프 에칭(Half Etching)에 의해 형성되며, 엣칭 또는 스탬핑이 댐바의 상면, 저면, 또는 상면과 저면에 수행된 것을 특징으로 하는 반도체 패키지의 리드프레임.
  3. 제1항 또는 제2항에 있어서, 댐바의 두께가 리드의 두께 보다 0.3~2mil 작게 형성된 것을 특징으로 하는 반도체 패키지의 리드프레임.
KR1019970054514A 1997-10-23 1997-10-23 반도체 패키지의 리드프레임 KR100273698B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970054514A KR100273698B1 (ko) 1997-10-23 1997-10-23 반도체 패키지의 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970054514A KR100273698B1 (ko) 1997-10-23 1997-10-23 반도체 패키지의 리드프레임

Publications (2)

Publication Number Publication Date
KR19990033219A KR19990033219A (ko) 1999-05-15
KR100273698B1 true KR100273698B1 (ko) 2000-12-15

Family

ID=19523288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970054514A KR100273698B1 (ko) 1997-10-23 1997-10-23 반도체 패키지의 리드프레임

Country Status (1)

Country Link
KR (1) KR100273698B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023277223A1 (ko) * 2021-06-28 2023-01-05 해성디에스 주식회사 홈이 형성된 리드를 포함하는 리드 프레임

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637231A (ja) * 1992-07-17 1994-02-10 Hitachi Ltd リードフレームおよびそれを用いたレジンモールド形半導体装置
JPH0846130A (ja) * 1994-07-29 1996-02-16 Toppan Printing Co Ltd リードフレーム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637231A (ja) * 1992-07-17 1994-02-10 Hitachi Ltd リードフレームおよびそれを用いたレジンモールド形半導体装置
JPH0846130A (ja) * 1994-07-29 1996-02-16 Toppan Printing Co Ltd リードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023277223A1 (ko) * 2021-06-28 2023-01-05 해성디에스 주식회사 홈이 형성된 리드를 포함하는 리드 프레임

Also Published As

Publication number Publication date
KR19990033219A (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
KR100355796B1 (ko) 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조
US7247927B2 (en) Leadframe alteration to direct compound flow into package
WO2004093128A3 (en) Lead frame structure with aperture or groove for flip chip in a leaded molded package
US6204553B1 (en) Lead frame structure
KR20010037251A (ko) 리드프레임 및 이를 이용한 반도체패키지
KR0179834B1 (ko) 컬럼형 패키지
KR100273698B1 (ko) 반도체 패키지의 리드프레임
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR19990033218A (ko) 반도체 패키지 제조용 몰드금형
US6093959A (en) Lead frame having supporters and semiconductor package using same
JP3134445B2 (ja) 樹脂封止型半導体装置
KR0124790B1 (ko) 표면실장형 집적회로 패키지
KR200331876Y1 (ko) 반도체리드프레임의타이바와인너리드고정구조
KR900001988B1 (ko) 반도체장치에 사용되는 리이드 프레임
KR100187714B1 (ko) 십자형 타이바를 갖는 고방열 패키지용 리드프레임 및 그를 이용한 반도체 칩 패키지
JP4356960B2 (ja) 樹脂封止型半導体装置
KR100210166B1 (ko) 반도체 패키지용 리드 프레임
KR20010027844A (ko) 리드 프레임
KR20000015537A (ko) 반도체패키지 제조용 몰드금형의 에어벤트 구조
KR0179922B1 (ko) 직립형 패키지
KR19990026232U (ko) 멀티 칩 세라믹 패키지
KR920004723Y1 (ko) 호환성 리드프레임
KR0157891B1 (ko) 반도체 패키지
KR100658894B1 (ko) 리드프레임의 몰딩 방법
KR19990017130A (ko) 리드프레임

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040906

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee