IT202100020552A1 - Procedimento per assemblare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente - Google Patents

Procedimento per assemblare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente Download PDF

Info

Publication number
IT202100020552A1
IT202100020552A1 IT102021000020552A IT202100020552A IT202100020552A1 IT 202100020552 A1 IT202100020552 A1 IT 202100020552A1 IT 102021000020552 A IT102021000020552 A IT 102021000020552A IT 202100020552 A IT202100020552 A IT 202100020552A IT 202100020552 A1 IT202100020552 A1 IT 202100020552A1
Authority
IT
Italy
Prior art keywords
electrically conductive
die
semiconductor die
semiconductor
ribbons
Prior art date
Application number
IT102021000020552A
Other languages
English (en)
Inventor
Mirko Alesi
Santa Matteo De
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102021000020552A priority Critical patent/IT202100020552A1/it
Priority to US17/873,749 priority patent/US20230032786A1/en
Priority to EP22187591.7A priority patent/EP4125122A1/en
Priority to CN202210909307.8A priority patent/CN115692225A/zh
Priority to CN202221986369.0U priority patent/CN218957727U/zh
Publication of IT202100020552A1 publication Critical patent/IT202100020552A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/411—Disposition
    • H01L2224/4111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/41113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging straps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Description

DESCRIZIONE dell?invenzione industriale dal titolo:
?Procedimento per assemblare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente?
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione ? relativa ai dispositivi a semiconduttore.
Una o pi? forme di attuazione possono essere applicate vantaggiosamente ai dispositivi a semiconduttore di potenza.
Sfondo
In vari dispositivi a semiconduttore di potenza (compresi, per esempio, i dispositivi a semiconduttore di potenza in un package Quad-Flat No-leads o QFN) uno o pi? die o chip di potenza sono disposti a fianco di un die o un chip di pilotaggio (?driver?) fabbricato, per esempio, usando la tecnologia BCD (Bipolar-CMOS-DMOS).
Questi chip (o die: i termini ?chip? e ?die? sono qui usati come sinonimi) possono essere montati su rispettivi die pad o paddle adiacenti in un leadframe.
Per fornire connessioni da die a die o da die a leadframe (per es., segnali, massa) si usa il wire bonding e per fornire percorsi o linee conduttive atte a trasportare correnti elevate si usano cosiddetti ?ribbon? uniti con wedge-bonding ai lead del leadframe.
In un tale dispositivo, una quantit? sostanziale di spazio del substrato (leadframe) ? occupata da paddle o die pad distinti usati per montare i vari die o chip di pilotaggio e di potenza.
Scopo e sintesi
Uno scopo di una o pi? forme di attuazione ? di contribuire a trattare adeguatamente tale problema.
Secondo una o pi? forme di attuazione, tale scopo ? raggiunto grazie a un procedimento avente le caratteristiche esposte nelle rivendicazioni che seguono.
Una o pi? forme di attuazione sono relative a un dispositivo a semiconduttore corrispondente. Un dispositivo a semiconduttore come un dispositivo di potenza comprendente pi? die o chip a semiconduttore accoppiati mutuamente pu? essere un esempio di un tale dispositivo.
Le rivendicazioni sono parte integrante dell?insegnamento tecnico qui fornito con riferimento alle forme di attuazione.
Una o pi? forme di attuazione comportano di impilare (?stacking?) almeno un die (per esempio, un die di un controllore o di un dispositivo di pilotaggio) su un altro die (per esempio, un die di potenza) usando una o pi? sezioni di ribbon per l?attacco.
In tal modo, l?altezza complessiva del package ? (leggermente) aumentata con tale aumento compensato in gran parte da una riduzione notevole dell?impronta (?footprint?) del package. Questo pu? avere come risultato leadframe pi? piccoli, package pi? piccoli cos? come un ingombro ridotto sui substrati di montaggio finali, quale una scheda a circuito stampato (PCB, ?Printed Circuit Board?).
Una o pi? forme di attuazione si basano sul riconoscimento inaspettato del fatto che i ribbon, come usati tradizionalmente per fornire percorsi o canali di corrente nei dispositivi a semiconduttore di potenza, sono abbastanza resistenti da sopportare adeguatamente uno o pi? chip a semiconduttore attaccati su di essi.
Una o pi? forme di attuazione offrono uno o pi? dei seguenti vantaggi:
compatibilit? con macchine di wire bonding esistenti, ? fornito un processo plug & play, in cui il numero di fasi di assemblaggio rimane sostanzialmente invariato, ampia applicabilit? a vari package con leadframe, riduzione delle dimensioni dei package,
risparmi nei costi grazie alla riduzione delle dimensioni dei package,
selettivit? grazie alla capacit? di customizzare i fili e i ribbon secondo specifiche desiderate.
Com?? il caso nei dispositivi tradizionali comprendenti chip impilati, un certo chip (per esempio, uno piccolo) pu? essere posto ?sopra? almeno un altro chip usando come struttura di supporto un ribbon disposto tra essi.
Una o pi? forme di attuazione facilitano cos? una riduzione delle dimensioni X e Y complessive di un package di un chip a semiconduttore con la capacit? di trarre vantaggio da una possibile combinazione sinergica di die bonding, wire bonding e ribbon bonding (pi? un impilamento di die o di chip) nella fabbricazione dei dispositivi a semiconduttore.
Breve descrizione delle figure
Una o pi? forme di attuazione saranno descritte ora, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:
le Figure 1 e 2 sono viste in pianta di dispositivi a semiconduttore comprendenti pi? chip a semiconduttore disposti su un substrato con ribbon che forniscono percorsi o canali di connessione di potenza,
la Figura 3 ? una vista in pianta di un dispositivo a semiconduttore secondo forme di attuazione della presente descrizione,
la Figura 4 ? una vista in pianta di un altro dispositivo a semiconduttore secondo forme di attuazione della presente descrizione,
la Figura 5 ? una vista in pianta di ancora un altro dispositivo a semiconduttore secondo forme di attuazione della presente descrizione,
la Figura 6 ? una vista in pianta di un ulteriore dispositivo a semiconduttore secondo forme di attuazione della presente descrizione, e
la Figura 7 ? un esempio di una vista in pianta di una possibile variante dell?esempio presentato nella Figura 6.
I simboli e numeri corrispondenti nelle differenti figure si riferiscono in generale a parti corrispondenti a meno che sia indicato altrimenti.
Le figure sono disegnate per illustrare chiaramente gli aspetti rilevanti delle forme di attuazione e non sono disegnate necessariamente in scala.
I bordi delle caratteristiche disegnate nelle figure non indicano necessariamente la fine dell?estensione della caratteristica.
Descrizione dettagliata
Nella descrizione che segue sono illustrati vari dettagli specifici, allo scopo di fornire una comprensione approfondita di vari esempi di forme di attuazione secondo la descrizione. Le forme di attuazione possono essere ottenute senza uno o pi? dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale da non rendere poco chiari vari aspetti delle forme di attuazione.
Un riferimento a ?una forma di attuazione? nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione ? compresa in almeno una forma di attuazione. Per cui, le frasi come ?in una forma di attuazione? o simili che possono essere presenti in vari punti della presente descrizione non fanno necessariamente riferimento esattamente proprio alla stessa forma di attuazione. Inoltre, particolari configurazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o pi? forme di attuazione.
I riferimenti usati qui sono forniti semplicemente per comodit? e quindi non definiscono l?ambito di protezione o l?ambito delle forme di attuazione.
Come rappresentato a titolo di esempio nelle Figure 1 e 2, dispositivi a semiconduttore 10 tradizionali possono comprendere pi? chip (o die) a semiconduttore C1, C2 disposti, qualunque sia il loro numero e siano le loro funzioni, in corrispondenza di rispettivi die pad o paddle 12A adiacenti in un substrato 12, come un leadframe.
La designazione ?leadframe? (o ?lead frame?) ? usata correntemente (si veda, per esempio, l?USPC Consolidated Glossary of the United States Patent and Trademark Office) per indicare un frame di metallo che fornisce supporto a un die o a un chip di un circuito integrato cos? come lead elettrici per interconnettere il circuito integrato nel die o nel chip ad altri contatti o componenti elettrici.
Sostanzialmente, un leadframe comprende una schiera (?array?) di formazioni elettricamente conduttive (lead) 12B che, da una posizione periferica, si estendono verso l?interno nella direzione di un die o un chip a semiconduttore, formando cos? una schiera di formazioni elettricamente conduttive da uno o pi? die pad o paddle 12A configurati per avere almeno un die o un chip a semiconduttore attaccato su di essi.
Questo pu? avvenire mediante mezzi tradizionali, come un adesivo per attacco di die (per esempio, una pellicola per attacco di die o DAF (?Die Attach Film?).
Tradizionalmente, i leadframe sono creati usando tecnologie come una tecnologia di fotoincisione. Con questa tecnologia, un materiale di metallo (per es., rame) sotto forma di una lamina o un nastro ? inciso sui lati superiore e inferiore per creare vari pad e lead.
I substrati, come i leadframe, sono forniti vantaggiosamente in una versione prestampata (pre-molded) in cui una resina isolante (una resina epossidica, per esempio) riempie gli spazi vuoti tra i die pad 12A e i lead 12B.
Un leadframe prestampato 12 ? cos? un substrato laminare sostanzialmente piatto con il materiale prestampato (la resina) che riempie gli spazi nella struttura elettricamente conduttiva (di un materiale di metallo come rame, per esempio) del leadframe, a cui ? stato conferito un aspetto scolpito che include spazi vuoti durante la formazione, mediante incisione, per esempio.
Lo spessore totale del leadframe prestampato ? lo stesso spessore della struttura elettricamente conduttiva scolpita.
Nelle Figure 1 e 2, un riferimento 14 indica cosiddetti ?ribbon? (vale a dire, una striscia stretta di materiale elettricamente conduttive - il rame pu? essere un esempio di tale materiale) che forniscono linee elettricamente conduttive estendentisi sopra i die di potenza C2 e configurati per trasportare correnti dai die di potenza C2 a uno o pi? carichi elettrici (non visibili nelle figure).
Come illustrato nelle Figure 1 e 2, i ribbon 14 possono esibire una configurazione ondulata (a onde) che facilita la saldatura attraverso un bonding a ultrasuoni.
I package di potenza, come rappresentato a titolo di esempio nelle Figure 1 e 2, comprendono cos? almeno due chip o die.
Questi possono comprendere, per esempio, uno o pi? die di ?potenza? C2 ? che forniscono la sezione di potenza del dispositivo 10 ? e almeno un die C1 pi? piccolo che agisce come un controllore e ? connesso sia al die o ai die di potenza C2 sia ai lead esterni 12B nel substrato (leadframe) 12.
Come indicato, i ribbon come 14 sono usati principalmente per le linee ?robuste? (heavy duty), mentre il die o i die di controllore C1 di solito sono uniti con wire bonding con un filo sottile.
Nei dispositivi tradizionali, come illustrato nelle Figure 1 e 2, ciascun die C1, C2 ? disposto su un rispettivo die paddle 12A.
Di conseguenza, le dimensioni del package finale sono imposte dal numero e dalle dimensioni dei die paddle forniti per ospitare i die C1, C2.
Nella prospettiva di package, questo si traduce in dimensioni del package pi? grandi, poich? il numero dei die aumenta com?? attualmente il caso con le applicazioni di potenza comprendenti package multi-die.
In altre parole, nei dispositivi tradizionali come illustrati nelle Figure 1 e 2 - in cui i die C1, C2 sono disposti mutuamente adiacenti - un maggior numero di die C1, C2 porta a un maggiore spazio richiesto e a dimensioni X e Y pi? grandi del package del dispositivo, con le dimensioni del package finale inevitabilmente aumentate.
In maniera complementare, il numero di posizioni di montaggio di die disponibili in un leadframe ? collegato direttamente alle dimensioni dei singoli die, e un numero pi? elevato di posizioni diventa disponibile in un leadframe soltanto in presenza di die di dimensione minore.
Se i die hanno una dimensione minore, le posizioni disponibili in un leadframe possono aumentare, ma sono ancora limitate dalla dimensione del package del dispositivo che ? collegata al numero di die per ciascun dispositivo.
Il costo del package finale ? collegato alla dimensione del package.
La possibilit? di impilare i chip o i die (per es., impilando un die pi? piccolo ?sopra? un die pi? grande) ? ben nota nella tecnica.
D?altra parte, guardando le Figure 1 e 2, e pensando di impilare, per es., il die C1 su uno dei die C2, si sarebbe portati inevitabilmente a concludere che i ribbon 14 estendentisi sopra i die C2 ostacolano una tale soluzione.
Questo ? particolarmente vero se si considera la generale configurazione ondulata conferita ai ribbon 14 al fine di facilitare la loro saldatura, per es., attraverso un bonding a ultrasuoni.
Contrariamente a tali attese, i ribbon 14 usati nella fabbricazione dei dispositivi a semiconduttore di potenza come illustrato nelle Figure 1 e 2 possono essere resi sufficientemente robusti (rigidi e resistenti) da essere usati come superfici di montaggio per die a semiconduttore, come un die di pilotaggio C1.
Questo pu? essere particolarmente vero se (come illustrato nelle figure dalla Figura 3 in poi) il ribbon o ciascuno dei ribbon 14 usati per montare un die C1 su di essi sono sagomati (in maniera peraltro nota agli esperti del settore del ribbon bonding) in modo tale da presentare una superficie planare come rappresentato a titolo di esempio con 14A nelle Figure da 3 a 7.
Si nota nuovamente che, in tutte queste figure, parti o elementi simili a parti o a elementi gi? discussi con riferimento alle Figure 1 e 2 sono indicati con gli stessi simboli di riferimento: per brevit? una descrizione dettagliata corrispondente non sar? ripetuta.
La Figura 3 ? illustrativa della possibilit? di montare (attaccare) un die piccolo, come il die di controllo C1, su una tale superficie di ribbon planare 14A.
Questo pu? avvenire tramite un materiale per attacco (una ?colla?) tradizionale, come noto agli esperti del settore.
La Figura 3 ? illustrativa di un die C1 di piccola dimensione atto a essere disposto completamente sopra una superficie planare 14A fornita in uno singolo dei ribbon 14.
Confrontando la Figura 3 con la Figura 1 si pu? notare che, con il die C1 montato su uno dei ribbon 14 estendentesi a sua volta sopra il die o i die C2 ? come illustrato nella Figura 3 - la porzione del substrato (lead frame) 12 che nella Figura 1 ospita il die C1 (comprendendo il die pad 12A sulla destra della figura) non ? pi? usata per montare il die C1.
Tale porzione del substrato (lead frame) 12 pu? essere eliminata o usata per un altro scopo, come discusso con riferimento alla Figura 7.
La Figura 4 ? un esempio del fatto che la dimensione del die C1 disposto (attaccato) sui ribbon 14 non ? strettamente vincolante nella misura in cui un die (per es., pi? grande) come D1 illustrato in profilo tratteggiato pu? essere montato ?a cavallo? o ?a guisa di ponte? fra due ribbon 14 vicini (per es., tra due rispettive porzioni planari 14A).
I die come C1 possono essere montati sui ribbon 14 usando materiali per attacco, come una colla o un nastro adesivo, che possono essere conduttivi o non conduttivi, a seconda dell?applicazione desiderata.
Un montaggio a guisa di ponte, come rappresentato a titolo di esempio nella Figura 4, pu? essere sfruttato (per es., usando per attaccare il die C1 sui ribbon 14 un materiale elettricamente conduttivo) per creare un percorso elettricamente conduttivo che accoppia due ribbon 14 vicini. Una tale soluzione ? descritta nella domanda di brevetto italiano 102021000017207 (Inventori: Villa e De Santa), assegnata in titolarit? alla stessa titolare della presente domanda e non ancora disponibile al pubblico alla data di deposito della presente domanda.
La Figura 5 ? un esempio della possibilit? di montare pi? die C1 su rispettive superfici di attacco 14A di due ribbon 14 (non necessariamente vicini).
Quale che sia la configurazione adottata per l?attacco, soluzioni come illustrate nelle Figure da 3 a 5 illustrano (per confronto diretto con le Figure 1 e 2) la possibilit? di ridurre in modo apprezzabile le dimensioni X e Y complessive del package risultante.
Questa riduzione di dimensioni ? vantaggiosa nell?aumentare il numero di posizioni di package disponibili su un certo leadframe 12, con la possibilit? di ridurre il costo del package finale.
Questa possibilit? ? rappresentata a titolo di esempio dal confronto delle Figure 6 e 7.
La Figura 6 ? illustrativa della possibilit? (secondo i criteri, per es., della Figura 4) di attaccare un die C1 a cavallo o a guisa di ponte tra due ribbon 14 e di sfruttare il vantaggio di spazio ottenuto per mezzo dell?impilamento dei chip C1 e C2 ottenuto per fornire una riduzione complessiva del package del dispositivo.
La Figura 6 ? illustrativa della possibilit? di attaccare un die C1 a cavallo o a guisa di ponte tra due ribbon 14 (secondo i criteri, per es., della Figura 4) e di sfruttare il vantaggio dello spazio ottenuto per mezzo dell?impilamento dei chip C1 e C2 per fornire una riduzione complessiva del package del dispositivo, ?eliminando? la porzione a destra del substrato (lead frame) 12 nella Figura 1.
La Figura 7 ? un esempio della possibilit? di sfruttare il vantaggio di spazio ottenuto per mezzo dell?impilamento dei chip C1 e C2 al fine di conservare la porzione a destra del substrato (lead frame) 12 nella Figura 1 e sfruttare tale porzione del substrato 12 per montare uno o pi? die o chip aggiuntivi, come indicato con C3 in profilo tratteggiato.
Un approccio sostanzialmente simile pu? essere applicato al dispositivo della Figura 2, in cui il posto ?lasciato libero? dal die C1 montato su uno o pi? dei ribbon 14 sul lato a sinistra della figura ? usato eventualmente per montare un altro die.
Inoltre, la Figura 6 ? un esempio della possibilit? di accoppiare elettricamente il die di controllo C1 al die di potenza C2 tramite un wire bonding 16 tradizionale.
La Figura 7 illustra, in aggiunta a tale possibilit?, la possibilit? di:
accoppiare elettricamente il die di potenza C2 a lead esterni 12B nel leadframe per mezzo di ulteriori wire bond 18; e
accoppiare elettricamente il die di controllore C1 a lead esterni 12B nel leadframe per mezzo di ulteriori wire bond 20.
Si apprezzer? che un riferimento ai die C1 e C2 come die di potenza e di controllore ? a puro titolo di esempio: una o pi? forme di attuazione possono in effetti applicarsi indipendentemente dalla natura e dal tipo dei chip o dei die coinvolti.
Sebbene siano stati rappresentati qui a titolo di esempio ribbon ?funzionali? come 14 (cio? ribbon previsti per fornire percorsi o canali di flusso di corrente elevata per il dispositivo 10), certi esempi possono contemplare di fornire ribbon ?fittizi? (vale a dire, ribbon che di per s? non sono richiesti per alcuna connessione elettrica) al fine di facilitare la disposizione di un chip o di un die su di loro, eventualmente in una configurazione a guisa di ponte con un ribbon ?funzionale?.
Si ? trovato che materiali di metallo tradizionali (per esempio, alluminio, rame o oro) come usati correntemente nel fornire i ribbon nei dispositivi a semiconduttore di potenza sono adeguati alle forme di attuazione, vale a dire, adeguati a produrre ribbon sufficientemente saldi da supportare un die a semiconduttore, come C1, montato su di essi, con la capacit? di avere porzioni planari, come 14A, formate in essi.
I presenti esempi non hanno alcun impatto apprezzabile sul flusso di assemblaggio del dispositivo 10.
In effetti, dopo il die bonding su uno o pi? ribbon (come formati precedentemente per fornire linee di potenza come desiderato) un processo di wire bonding (come rappresentato a titolo di esempio dalle linee di wire bonding 16, 18 e 20 della Figura 7) pu? essere effettuato e continuato con le altre fasi di assemblaggio (stampaggio e incapsulamento, singolazione (?singulation?), e cos? via).
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto ? stato descritto, puramente a titolo di esempio, senza uscire dall?ambito delle forme di attuazione.
L?ambito di protezione ? definito dalle rivendicazioni annesse.

Claims (12)

RIVENDICAZIONI
1. Procedimento, comprendente:
disporre su un die pad (12A) in un substrato (12) almeno un primo die a semiconduttore (C2) con almeno un ribbon (14) elettricamente conduttivo che si estende sull?almeno un primo die a semiconduttore (C2), in cui l?almeno un primo die a semiconduttore (C2) ? situato intermedio tra il substrato (12) e l?almeno un ribbon (14) elettricamente conduttivo, e
attaccare almeno un secondo die a semiconduttore (C1) sull?almeno un ribbon (14) elettricamente conduttivo per fornire su detto die pad (12A) un impilamento dell?almeno un secondo die a semiconduttore (C1) e dell?almeno un primo die a semiconduttore (C2), con l?almeno un ribbon (14) elettricamente conduttivo intermedio tra l?almeno un primo die a semiconduttore (C2) e l?almeno un secondo die a semiconduttore (C1).
2. Procedimento secondo la rivendicazione 1, comprendente:
disporre su detto substrato (12) una coppia di primi die a semiconduttore (C2) adiacenti con una coppia di ribbon (14) elettricamente conduttivi, ciascun ribbon (14) elettricamente conduttivo estendendosi su uno dei primi die a semiconduttore (C2), in cui ciascuno dei primi die a semiconduttore (C2) ? situato intermedio tra il substrato (12) e un rispettivo ribbon (14) elettricamente conduttivo nella coppia di ribbon (14) elettricamente conduttivi, e attaccare l?almeno un secondo die a semiconduttore (C1) a guisa di ponte tra detti ribbon (14) elettricamente conduttivi in detta coppia di ribbon (14) elettricamente conduttivi per fornire un impilamento dell?almeno un secondo die a semiconduttore (C1), con ciascun ribbon (14) elettricamente conduttivo nella coppia di ribbon (14) elettricamente conduttivi intermedio tra uno rispettivo dei primi die a semiconduttore (C2) e una estremit? del secondo die a semiconduttore (C1).
3. Procedimento secondo la rivendicazione 2, comprendente di attaccare l?almeno un secondo die a semiconduttore (C1) a guisa di ponte tra detti ribbon (14) elettricamente conduttivi in detta coppia di ribbon (14) elettricamente conduttivi per mezzo di un materiale per attacco elettricamente conduttivo, in cui detti ribbon (14) elettricamente conduttivi sono mutuamente elettricamente accoppiati.
4. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui l?almeno un ribbon (14) elettricamente conduttivo ha una configurazione ondulata e in cui il procedimento comprende fornire almeno una porzione planare (14A) nel ribbon (14) elettricamente conduttivo e attaccare l?almeno un secondo die a semiconduttore (C1) sull?almeno una porzione planare (14A) nel ribbon (14) elettricamente conduttivo.
5. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente:
fornire in detto substrato (12) un ulteriore die pad (12A) adiacente a detto die pad (12A), e
attaccare su detto ulteriore die pad (12A) almeno un terzo die a semiconduttore (C3).
6. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente almeno una tra:
una prima configurazione di wire-bond (16) che accoppia mutuamente l?almeno un primo die a semiconduttore (C2) e l?almeno un secondo die a semiconduttore (C1) in detto impilamento dell?almeno un secondo die a semiconduttore (C1) e dell?almeno un primo die a semiconduttore (C2), e/o
una seconda configurazione di wire-bond (18) che accoppia detto almeno un primo die a semiconduttore (C2) con formazioni elettricamente conduttive (12B) in una schiera di formazioni elettricamente conduttive fornite in detto substrato (12) intorno a detto die pad (12A), e/o una terza configurazione di wire-bond (20) che accoppia detto almeno un secondo die a semiconduttore (C1) con formazioni elettricamente conduttive (12B) in una schiera di formazioni elettricamente conduttive fornite in detto substrato (12) intorno a detto die pad (12A).
7. Dispositivo (10), comprendente:
un substrato (12) che comprende un die pad (12A) avente disposti su di esso almeno un primo die a semiconduttore (C2) con almeno un ribbon (14) elettricamente conduttivo che si estende sull?almeno un primo die a semiconduttore (C2), in cui l?almeno un primo die a semiconduttore (C2) ? situato intermedio tra il substrato (12) e l?almeno un ribbon (14) elettricamente conduttivo, e
almeno un secondo die a semiconduttore (C1) sull?almeno un ribbon (14) elettricamente conduttivo per fornire su detto die pad (12A) un impilamento dell?almeno un secondo die a semiconduttore (C1) e dell?almeno un primo die a semiconduttore (C2), con l?almeno un ribbon (14) elettricamente conduttivo intermedio tra l?almeno un primo die a semiconduttore (C2) e l?almeno un secondo die a semiconduttore (C1).
8. Dispositivo (10) secondo la rivendicazione 7, comprendente:
una coppia di primi die a semiconduttore (C2) adiacenti disposti su detto substrato (12) con una coppia di ribbon (14) elettricamente conduttivi, ciascun ribbon (14) elettricamente conduttivo estendendosi su uno dei primi die a semiconduttore (C2), in cui ciascuno dei primi die a semiconduttore (C2) ? situato intermedio tra il substrato (12) e un rispettivo ribbon (14) elettricamente conduttivo nella coppia di ribbon (14) elettricamente conduttivi, e
almeno un secondo die a semiconduttore (C1) attaccato a guisa di ponte tra detti ribbon (14) elettricamente conduttivi in detta coppia di ribbon (14) elettricamente conduttivi per fornire un impilamento dell?almeno un secondo die a semiconduttore (C1), con ciascun ribbon (14) elettricamente conduttivo nella coppia di ribbon (14) elettricamente conduttivi intermedio tra uno rispettivo dei primi die a semiconduttore (C2) e una estremit? del secondo die a semiconduttore (C1).
9. Dispositivo (10) secondo la rivendicazione 8, comprendente l?almeno un secondo die a semiconduttore (C1) attaccato a guisa di ponte tra detti ribbon (14) elettricamente conduttivi in detta coppia di ribbon (14) elettricamente conduttivi per mezzo di un materiale per attacco elettricamente conduttivo, in cui detti ribbon (14) elettricamente conduttivi sono mutuamente accoppiati elettricamente.
10. Dispositivo (10) secondo una qualsiasi delle rivendicazioni da 7 a 9, in cui l?almeno un ribbon (14) elettricamente conduttivo ha una configurazione ondulata con almeno una porzione planare (14A) nel ribbon (14) elettricamente conduttivo, in cui l?almeno un secondo die a semiconduttore (C1) ? attaccato all?almeno una porzione planare (14A) nel ribbon (14) elettricamente conduttivo.
11. Dispositivo (10) secondo una qualsiasi delle rivendicazioni da 7 a 10, comprendente:
un ulteriore die pad (12A) fornito in detto substrato (12) adiacente a detto die pad (12A), e
almeno un terzo die a semiconduttore (C3) che ? attaccato su detto ulteriore die pad (12A).
12. Dispositivo (10) secondo una qualsiasi delle rivendicazioni da 7 a 11, comprendente almeno una tra:
una prima configurazione di wire-bond (16) che accoppia mutuamente l?almeno un primo die a semiconduttore (C2) e l?almeno un secondo die a semiconduttore (C1) in detto impilamento dell?almeno un secondo die a semiconduttore (C1) e dell?almeno un primo die a semiconduttore (C2), e/o
una seconda configurazione di wire-bond (18) che accoppia detto almeno un primo die a semiconduttore (C2) con formazioni elettricamente conduttive (12B) in una schiera di formazioni elettricamente conduttive fornite in detto substrato (12) intorno a detto die pad (12A), e/o una terza configurazione di wire-bond (20) che accoppia detto almeno un secondo die a semiconduttore (C1) con formazioni elettricamente conduttive (12B) in una schiera di formazioni elettricamente conduttive fornite in detto substrato (12) intorno a detto die pad (12A).
IT102021000020552A 2021-07-30 2021-07-30 Procedimento per assemblare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente IT202100020552A1 (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
IT102021000020552A IT202100020552A1 (it) 2021-07-30 2021-07-30 Procedimento per assemblare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US17/873,749 US20230032786A1 (en) 2021-07-30 2022-07-26 Method of assembling semiconductor devices and corresponding semiconductor device
EP22187591.7A EP4125122A1 (en) 2021-07-30 2022-07-28 Method of assembling semiconductor devices and corresponding semiconductor device
CN202210909307.8A CN115692225A (zh) 2021-07-30 2022-07-29 组装半导体器件的方法和对应的半导体器件
CN202221986369.0U CN218957727U (zh) 2021-07-30 2022-07-29 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102021000020552A IT202100020552A1 (it) 2021-07-30 2021-07-30 Procedimento per assemblare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Publications (1)

Publication Number Publication Date
IT202100020552A1 true IT202100020552A1 (it) 2023-01-30

Family

ID=78049706

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102021000020552A IT202100020552A1 (it) 2021-07-30 2021-07-30 Procedimento per assemblare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Country Status (4)

Country Link
US (1) US20230032786A1 (it)
EP (1) EP4125122A1 (it)
CN (2) CN218957727U (it)
IT (1) IT202100020552A1 (it)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202100020552A1 (it) * 2021-07-30 2023-01-30 St Microelectronics Srl Procedimento per assemblare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120119343A1 (en) * 2009-10-16 2012-05-17 Texas Instruments Incorporated Stacked leadframe implementation for dc/dc convertor power module incorporating a stacked controller and stacked leadframe construction methodology
US20120326287A1 (en) * 2011-06-27 2012-12-27 National Semiconductor Corporation Dc/dc convertor power module package incorporating a stacked controller and construction methodology

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231805A (ja) * 2008-02-29 2009-10-08 Renesas Technology Corp 半導体装置
US9082868B2 (en) * 2013-03-13 2015-07-14 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
IT202100020552A1 (it) * 2021-07-30 2023-01-30 St Microelectronics Srl Procedimento per assemblare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120119343A1 (en) * 2009-10-16 2012-05-17 Texas Instruments Incorporated Stacked leadframe implementation for dc/dc convertor power module incorporating a stacked controller and stacked leadframe construction methodology
US20120326287A1 (en) * 2011-06-27 2012-12-27 National Semiconductor Corporation Dc/dc convertor power module package incorporating a stacked controller and construction methodology

Also Published As

Publication number Publication date
CN218957727U (zh) 2023-05-02
US20230032786A1 (en) 2023-02-02
CN115692225A (zh) 2023-02-03
EP4125122A1 (en) 2023-02-01

Similar Documents

Publication Publication Date Title
US6437429B1 (en) Semiconductor package with metal pads
IT201800020998A1 (it) Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US6798047B1 (en) Pre-molded leadframe
US7808084B1 (en) Semiconductor package with half-etched locking features
KR101189001B1 (ko) 프리-몰드, 클립 본딩 멀티-다이 반도체 패키지 장치
TWI521658B (zh) 半導體裝置及其製造方法
JP2004500718A5 (it)
IT202100020552A1 (it) Procedimento per assemblare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
CN1905145A (zh) 制造层叠芯片封装的方法
KR20040037575A (ko) 사선형 에칭부를 갖는 엠.엘.피（ｍｌｐ）형 반도체 패키지
IT202100021638A1 (it) Procedimento per fabbricare dispositivi a semiconduttore, dispositivo a semiconduttore e assortimento di dispositivi a semiconduttore corrispondenti
US6921967B2 (en) Reinforced die pad support structure
US20230005824A1 (en) Method of manufacturing substrates for semiconductor devices, corresponding substrate and semiconductor device
CN217507315U (zh) 半导体器件和引线框
CN101211886A (zh) 无外引脚导线架的封装结构
US20030038358A1 (en) Semiconductor package without outer leads
CN111276407B (zh) 半导体封装结构及其制作方法
IT202100017207A1 (it) Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US12062625B2 (en) Semiconductor device package mold flow control system and method
KR950005457B1 (ko) 플로트 커패시터를 갖는 반도체 장치
IT202000005767A1 (it) Fabbricazione di prodotti a semiconduttore
IT202200022431A1 (it) Procedimento per fabbricare dispositivi a semiconduttore, componente, dispositivo a semiconduttore e procedimento corrispondenti
IT202100020114A1 (it) Procedimento per fabbricare substrati per dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti
JPH0358453A (ja) 樹脂封止型半導体集積回路装置
CN119275100A (zh) 制造半导体器件的方法、相应的预模制引线框和半导体器件