JPH0870063A - 混成集積回路およびこれを含む回路装置 - Google Patents
混成集積回路およびこれを含む回路装置Info
- Publication number
- JPH0870063A JPH0870063A JP20365494A JP20365494A JPH0870063A JP H0870063 A JPH0870063 A JP H0870063A JP 20365494 A JP20365494 A JP 20365494A JP 20365494 A JP20365494 A JP 20365494A JP H0870063 A JPH0870063 A JP H0870063A
- Authority
- JP
- Japan
- Prior art keywords
- hybrid integrated
- integrated circuit
- solder
- electrodes
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Abstract
(57)【要約】
【目的】樹脂製基板上に混成集積回路を固着して実装す
る半田のクラックを防止して固着力を増大することがで
きる上に、高密度実装を図ることができるリードレス表
面実装タイプの回路装置を提供する。 【構成】表面実装部品（ＳＭＤ）を実装せしめるセラミ
ックス製回路基板１２の少なくとも底面に一対の電極１
３ａ，１３ｂを形成する。回路基板１２の底面に、一対
の電極１３ａ，１３ｂよりも高く外方へ突出する突出部
１４を形成する。
る半田のクラックを防止して固着力を増大することがで
きる上に、高密度実装を図ることができるリードレス表
面実装タイプの回路装置を提供する。 【構成】表面実装部品（ＳＭＤ）を実装せしめるセラミ
ックス製回路基板１２の少なくとも底面に一対の電極１
３ａ，１３ｂを形成する。回路基板１２の底面に、一対
の電極１３ａ，１３ｂよりも高く外方へ突出する突出部
１４を形成する。
Description
【０００１】
【産業上の利用分野】本発明はセラミックス製等の回路
基板上に表面実装部品（ＳＭＤ）を実装してなる混成集
積回路およびこれをＰＣＢを初めとする樹脂製基板のマ
ザーボード上に実装する回路装置に関する。
基板上に表面実装部品（ＳＭＤ）を実装してなる混成集
積回路およびこれをＰＣＢを初めとする樹脂製基板のマ
ザーボード上に実装する回路装置に関する。
【０００２】
【従来の技術】従来、この種の混成集積回路の一例とし
ては図６の側断面図と図７の底面図に示すように構成さ
れたものがある。この混成集積回路１は例えばセラミッ
クス製回路基板２上に、リードレス表面実装部品（ＳＭ
Ｄ）を実装する一方、この基板２の底面と側面とが接合
する角部に、その角部に適合するＬ字状の電極３ａ，３
ｂをそれぞれ一体ないし一体的に取付けている。
ては図６の側断面図と図７の底面図に示すように構成さ
れたものがある。この混成集積回路１は例えばセラミッ
クス製回路基板２上に、リードレス表面実装部品（ＳＭ
Ｄ）を実装する一方、この基板２の底面と側面とが接合
する角部に、その角部に適合するＬ字状の電極３ａ，３
ｂをそれぞれ一体ないし一体的に取付けている。
【０００３】そして、この混成集積回路１は図８に示す
ように、例えばガラスエポキシ基板等の樹脂製基板であ
るマザーボード４の所要の半田ランド５ａ，５ｂ上に半
田６を介して電極３ａ，３ｂを載置し、リフロー炉によ
り半田６を加熱溶融させて固着実装して回路装置７を構
成している。
ように、例えばガラスエポキシ基板等の樹脂製基板であ
るマザーボード４の所要の半田ランド５ａ，５ｂ上に半
田６を介して電極３ａ，３ｂを載置し、リフロー炉によ
り半田６を加熱溶融させて固着実装して回路装置７を構
成している。
【０００４】つまり、マザーボード４の半田ランド５
ａ，５ｂ上に、半田６のパターンを印刷等により形成
し、さらに、これら半田６のパターン上に、混成集積回
路１の電極３ａ，３ｂを載置した状態で、その全体を例
えば図中矢印で示す方向へ移動させてリフロー炉内に通
して加熱する。
ａ，５ｂ上に、半田６のパターンを印刷等により形成
し、さらに、これら半田６のパターン上に、混成集積回
路１の電極３ａ，３ｂを載置した状態で、その全体を例
えば図中矢印で示す方向へ移動させてリフロー炉内に通
して加熱する。
【０００５】すると、各半田６が半田ランド５ａ，５ｂ
上で溶融して混成集積回路１の電極３ａ，３ｂに固着す
る。その半田６の溶融の際に、半田６は混成集積回路１
の電極３ａ，３ｂの側面に、図中上方へ立ち上がって、
末広のフィレット６ａを形成するが、従来は、このフィ
レット６ａの有無を目視によりチェックすることによ
り、半田６の固着が良好であるか否か判断している。
上で溶融して混成集積回路１の電極３ａ，３ｂに固着す
る。その半田６の溶融の際に、半田６は混成集積回路１
の電極３ａ，３ｂの側面に、図中上方へ立ち上がって、
末広のフィレット６ａを形成するが、従来は、このフィ
レット６ａの有無を目視によりチェックすることによ
り、半田６の固着が良好であるか否か判断している。
【０００６】つまり、従来は、この半田６のフィレット
６ａが有ることを目視により確認したときは、その半田
６の固着が良好であると判断し、フィレット６ａが無い
ことを目視により確認したときには、この半田６の固着
が不良であると判断している。
６ａが有ることを目視により確認したときは、その半田
６の固着が良好であると判断し、フィレット６ａが無い
ことを目視により確認したときには、この半田６の固着
が不良であると判断している。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の回路装置７では、混成集積回路１の周りに半
田フィレット６ａを形成するので、その分、混成集積回
路１周りのスペースが必要となり、そのため高密度実装
を阻害し、あるいは混成集積回路１を高密度で実装した
場合には、隣り合う半田フィレット６ａ同士が電気的に
ショートし易くなるという課題がある。
うな従来の回路装置７では、混成集積回路１の周りに半
田フィレット６ａを形成するので、その分、混成集積回
路１周りのスペースが必要となり、そのため高密度実装
を阻害し、あるいは混成集積回路１を高密度で実装した
場合には、隣り合う半田フィレット６ａ同士が電気的に
ショートし易くなるという課題がある。
【０００８】また、例えばマザーボード４がガラスエポ
キシ等の樹脂製であるのに対し、混成集積回路１の回路
基板２がセラミックス製であるので、互いに熱膨張率が
異なるうえに、各電極３ａ，３ｂの底面と半田ランド５
ａ，５ｂとの間の各底部半田６ｂの厚さが混成集積回路
１の自重により押し潰されて薄くなっている。このため
に、混成集積回路１の全体の周囲温度が上昇した際には
回路基板２とマザーボード４が図中白矢印に示すように
水平方向にそれぞれ膨張するが、両者の膨張に差がある
ために、半田６に応力が発生し、特に、肉厚の薄い底部
半田６ｂに応力が集中してクラックが発生し、半田６の
固着力を低下ないし喪失させる場合がある。
キシ等の樹脂製であるのに対し、混成集積回路１の回路
基板２がセラミックス製であるので、互いに熱膨張率が
異なるうえに、各電極３ａ，３ｂの底面と半田ランド５
ａ，５ｂとの間の各底部半田６ｂの厚さが混成集積回路
１の自重により押し潰されて薄くなっている。このため
に、混成集積回路１の全体の周囲温度が上昇した際には
回路基板２とマザーボード４が図中白矢印に示すように
水平方向にそれぞれ膨張するが、両者の膨張に差がある
ために、半田６に応力が発生し、特に、肉厚の薄い底部
半田６ｂに応力が集中してクラックが発生し、半田６の
固着力を低下ないし喪失させる場合がある。
【０００９】そこで本発明はこのような事情を考慮して
なされたもので、その目的は樹脂製基板上に混成集積回
路を固着して実装する半田のクラックを防止する一方、
固着力を増大することができる上に、高密度実装を図る
ことができるリードレス表面実装タイプの回路装置を提
供することにある。
なされたもので、その目的は樹脂製基板上に混成集積回
路を固着して実装する半田のクラックを防止する一方、
固着力を増大することができる上に、高密度実装を図る
ことができるリードレス表面実装タイプの回路装置を提
供することにある。
【００１０】
【課題を解決するための手段】本発明は前記課題を解決
するために次のように構成される。
するために次のように構成される。
【００１１】本願の請求項１に記載の発明（以下、第１
の発明という）は、表面実装部品を実装せしめる基板の
少なくとも底面に電極を形成した表面実装型の混成集積
回路において、前記電極を形成した前記基板の底面に、
この電極の少なくとも一部よりも高く外方へ突出する突
出部を形成したことを特徴とする。
の発明という）は、表面実装部品を実装せしめる基板の
少なくとも底面に電極を形成した表面実装型の混成集積
回路において、前記電極を形成した前記基板の底面に、
この電極の少なくとも一部よりも高く外方へ突出する突
出部を形成したことを特徴とする。
【００１２】また、本願の請求項２に記載の発明（以
下、第２の発明という）は、突出部は、絶縁層と導体層
の少なくとも一方を複数積層してなることを特徴とす
る。
下、第２の発明という）は、突出部は、絶縁層と導体層
の少なくとも一方を複数積層してなることを特徴とす
る。
【００１３】さらに、本願の請求項３に記載の発明（以
下、第３の発明という）は、電極は、基板の底面のみに
形成されていることを特徴とする。
下、第３の発明という）は、電極は、基板の底面のみに
形成されていることを特徴とする。
【００１４】さらにまた、本願の請求項４に記載の発明
（以下、第４の発明という）は、請求項１または２記載
の混成集積回路と、その電極を樹脂製基板の導体層上に
半田付けして実装してなることを特徴とする。
（以下、第４の発明という）は、請求項１または２記載
の混成集積回路と、その電極を樹脂製基板の導体層上に
半田付けして実装してなることを特徴とする。
【００１５】また、本願の請求項５に記載の発明（以
下、第５の発明という）は、混成集積回路がセラミック
ス製銅厚膜印刷基板よりなることを特徴とする。
下、第５の発明という）は、混成集積回路がセラミック
ス製銅厚膜印刷基板よりなることを特徴とする。
【００１６】
〈第１〜第５の発明〉セラミックス製銅厚膜印刷基板等
よりなる混成集積回路の基板の底面に、この底面に設け
た電極よりも高い突出部を絶縁層や導体層の積層等によ
り形成しているので、リフロー半田のためにこの混成集
積回路を半田を介してマザーボードの半田ランド上に載
置すると、その突出部がマザーボード上に立脚して混成
集積回路の電極の底面とマザーボードの半田ランドとの
間に間隙が形成される。
よりなる混成集積回路の基板の底面に、この底面に設け
た電極よりも高い突出部を絶縁層や導体層の積層等によ
り形成しているので、リフロー半田のためにこの混成集
積回路を半田を介してマザーボードの半田ランド上に載
置すると、その突出部がマザーボード上に立脚して混成
集積回路の電極の底面とマザーボードの半田ランドとの
間に間隙が形成される。
【００１７】したがって、この状態でリフロー半田する
と、混成集積回路の電極の底面とマザーボードの半田ラ
ンドとの間には半田が形成される。このために、混成集
積回路の基板とマザーボードとの熱伸び差を、この肉厚
の底部半田により吸収するので、半田のクラックを防止
することができると共に、底部半田の増厚により半田固
着力の増大を図ることができる。さらに各電極とマザー
ボードとの間隔はほぼ等しいので、どの電極部分の半田
もほぼ同じ力を受けるために、その点においてもクラッ
クが発生しにくい。
と、混成集積回路の電極の底面とマザーボードの半田ラ
ンドとの間には半田が形成される。このために、混成集
積回路の基板とマザーボードとの熱伸び差を、この肉厚
の底部半田により吸収するので、半田のクラックを防止
することができると共に、底部半田の増厚により半田固
着力の増大を図ることができる。さらに各電極とマザー
ボードとの間隔はほぼ等しいので、どの電極部分の半田
もほぼ同じ力を受けるために、その点においてもクラッ
クが発生しにくい。
【００１８】また、マザーボード上で混成集積回路を突
出部で支持するので、この混成集積回路の電極の底面と
マザーボードの半田ランドとの間隙で融着される半田は
この間隙内に止まり、混成集積回路の側面に回り込んで
立ち上がる半田フィレットは殆ど形成されない。したが
って、混成集積回路周りのスペースが広くなるので、そ
の分、混成集積回路を樹脂基板上に高密度で実装するこ
とができる上に、隣り合う半田フィレット同士が電気的
にショートするのを防止することができる。
出部で支持するので、この混成集積回路の電極の底面と
マザーボードの半田ランドとの間隙で融着される半田は
この間隙内に止まり、混成集積回路の側面に回り込んで
立ち上がる半田フィレットは殆ど形成されない。したが
って、混成集積回路周りのスペースが広くなるので、そ
の分、混成集積回路を樹脂基板上に高密度で実装するこ
とができる上に、隣り合う半田フィレット同士が電気的
にショートするのを防止することができる。
【００１９】〈第２の発明〉混成集積回路の底面突出部
は、絶縁層または導体層をそれぞれ複数層積層し、ある
いは絶縁層と導体層とを組み合せて複数積層することに
より形成されるので、この突出部をスクリーン印刷によ
り極めて容易かつ迅速に形成することができる。
は、絶縁層または導体層をそれぞれ複数層積層し、ある
いは絶縁層と導体層とを組み合せて複数積層することに
より形成されるので、この突出部をスクリーン印刷によ
り極めて容易かつ迅速に形成することができる。
【００２０】
【実施例】以下、本発明の実施例を図１〜図５に基づい
て説明する。なお、図１〜図５中、同一または相当部分
には同一符号を付している。
て説明する。なお、図１〜図５中、同一または相当部分
には同一符号を付している。
【００２１】図１は本発明の一実施例の要部縦断面図で
あり、図において、混成集積回路１１はセラミックス製
等の回路基板１２上に、所要の回路パターンを銅ペース
トの印刷等により形成して図示しないリードレス表面実
装部品（ＳＭＤ）を実装しており、セラミックス製銅厚
膜印刷基板に構成されている。
あり、図において、混成集積回路１１はセラミックス製
等の回路基板１２上に、所要の回路パターンを銅ペース
トの印刷等により形成して図示しないリードレス表面実
装部品（ＳＭＤ）を実装しており、セラミックス製銅厚
膜印刷基板に構成されている。
【００２２】また、混成集積回路１１は回路基板１２の
底面のみの左右端部に電極１３ａ，１３ｂをそれぞれ形
成しており、従来例のように側面立上り部は形成してい
ない。そして、回路基板１２の底面のほぼ中央部には所
要形状の突出部１４を突設している。この突出部１４は
上下２層の絶縁層１４ａ，１４ｂをスクリーン印刷等に
より積層する等により形成され、その左右の電極１３
ａ，１３ｂよりも所要量ｇ高くなるように形成されてい
る。
底面のみの左右端部に電極１３ａ，１３ｂをそれぞれ形
成しており、従来例のように側面立上り部は形成してい
ない。そして、回路基板１２の底面のほぼ中央部には所
要形状の突出部１４を突設している。この突出部１４は
上下２層の絶縁層１４ａ，１４ｂをスクリーン印刷等に
より積層する等により形成され、その左右の電極１３
ａ，１３ｂよりも所要量ｇ高くなるように形成されてい
る。
【００２３】したがって、このように構成された混成集
積回路１１を図２に示すようにガラスエポキシ樹脂等の
樹脂製基板であるマザーボード１５上に載せると、混成
集積回路１１の突出部１４がマザーボード１５上で立脚
して、その左右の電極１３ａ，１３ｂの底面とマザーボ
ード１５の半田ランド１６ａ，１６ｂとの間には十分な
高さの間隙ｇが形成される。これら半田ランド１６ａ，
１６ｂはスクリーン印刷等によりマザーボード１５上に
形成されると共に、これら半田ランド１６ａ，１６ｂ上
にはスクリーン印刷等により適量の半田１７をそれぞれ
添加している。
積回路１１を図２に示すようにガラスエポキシ樹脂等の
樹脂製基板であるマザーボード１５上に載せると、混成
集積回路１１の突出部１４がマザーボード１５上で立脚
して、その左右の電極１３ａ，１３ｂの底面とマザーボ
ード１５の半田ランド１６ａ，１６ｂとの間には十分な
高さの間隙ｇが形成される。これら半田ランド１６ａ，
１６ｂはスクリーン印刷等によりマザーボード１５上に
形成されると共に、これら半田ランド１６ａ，１６ｂ上
にはスクリーン印刷等により適量の半田１７をそれぞれ
添加している。
【００２４】そこで、この各混成集積回路１１を、その
電極１３ａ，１３ｂが各半田ランド１６ａ，１６ｂの各
半田１７上に載るように位置決めしてマザーボード１５
上に載置してから、その全体を例えば図中矢印に示すよ
うに移動させて図示しないリフロー炉内を通す。する
と、各半田ランド１６ａ，１６ｂ上の半田１７がリフロ
ー炉内で加熱されて溶融し、リフロー炉外へ出てから半
田１７が冷却して混成集積回路１１の各電極１３ａ，１
３ｂが、マザーボード１５上の各半田ランド１６ａ，１
６ｂ上に固着される。
電極１３ａ，１３ｂが各半田ランド１６ａ，１６ｂの各
半田１７上に載るように位置決めしてマザーボード１５
上に載置してから、その全体を例えば図中矢印に示すよ
うに移動させて図示しないリフロー炉内を通す。する
と、各半田ランド１６ａ，１６ｂ上の半田１７がリフロ
ー炉内で加熱されて溶融し、リフロー炉外へ出てから半
田１７が冷却して混成集積回路１１の各電極１３ａ，１
３ｂが、マザーボード１５上の各半田ランド１６ａ，１
６ｂ上に固着される。
【００２５】したがって本実施例によれば、混成集積回
路１１をマザーボード１５上に載せると、突出部１４が
混成集積回路１１の回路基板１２の底面とマザーボード
１５の上面上とに介在されて混成集積回路１１の自重を
支持するので、混成集積回路１１の一対の電極１３ａ，
１３ｂの底面と、マザーボード１５の半田ランド１６
ａ，１６ｂの上面との間に、十分な高さの間隙ｇが形成
され、この間隙ｇ内に介在される半田１７の厚さを十分
に増厚することができる。
路１１をマザーボード１５上に載せると、突出部１４が
混成集積回路１１の回路基板１２の底面とマザーボード
１５の上面上とに介在されて混成集積回路１１の自重を
支持するので、混成集積回路１１の一対の電極１３ａ，
１３ｂの底面と、マザーボード１５の半田ランド１６
ａ，１６ｂの上面との間に、十分な高さの間隙ｇが形成
され、この間隙ｇ内に介在される半田１７の厚さを十分
に増厚することができる。
【００２６】その結果、半田１７の固着力を増強するこ
とができる一方、ガラスエポキシ製のマザーボード１５
とセラミックス製の回路基板１２の熱伸び差を半田１７
により吸収することができるので、半田１７にクラック
が発生して、その固着力が低下ないし喪失するのを有効
に防止することができる。さらに、複数の混成集積回路
１１の各対の電極１３ａ，１３ｂの底面とマザーボード
１５の実装面との間隔がみなほぼ等しいので、これら各
間隙に形成される半田１７がみなほぼ同じ力を受けるの
で、その点においても半田１７にクラックが発しにく
い。
とができる一方、ガラスエポキシ製のマザーボード１５
とセラミックス製の回路基板１２の熱伸び差を半田１７
により吸収することができるので、半田１７にクラック
が発生して、その固着力が低下ないし喪失するのを有効
に防止することができる。さらに、複数の混成集積回路
１１の各対の電極１３ａ，１３ｂの底面とマザーボード
１５の実装面との間隔がみなほぼ等しいので、これら各
間隙に形成される半田１７がみなほぼ同じ力を受けるの
で、その点においても半田１７にクラックが発しにく
い。
【００２７】また、混成集積回路１１の自重を突出部１
４により支持した状態で、一対の電極１３ａ，１３ｂの
底面のみに半田１７を固着するので、この半田１７が溶
融時に回路基板１２の側面に回り込み、立ち上がって形
成される半田フィレット６ａ（図８参照）が形成されな
いので、この混成集積回路１１の複数を高密度で実装す
ることができる上に、隣り合う混成集積回路１１の半田
１７同士が電気的にショートするのを防止することがで
きる。
４により支持した状態で、一対の電極１３ａ，１３ｂの
底面のみに半田１７を固着するので、この半田１７が溶
融時に回路基板１２の側面に回り込み、立ち上がって形
成される半田フィレット６ａ（図８参照）が形成されな
いので、この混成集積回路１１の複数を高密度で実装す
ることができる上に、隣り合う混成集積回路１１の半田
１７同士が電気的にショートするのを防止することがで
きる。
【００２８】なお、上記電極１３ａ，１３ｂは回路基板
１２の底面のみに形成した場合について説明したが、本
発明はこれに限定されるものではなく、例えば図３に示
す電極１３ｃ，１３ｄのようにＬ字状に形成して回路基
板１２の側面に立ち上がる立上り部を一体に連成しても
よい。
１２の底面のみに形成した場合について説明したが、本
発明はこれに限定されるものではなく、例えば図３に示
す電極１３ｃ，１３ｄのようにＬ字状に形成して回路基
板１２の側面に立ち上がる立上り部を一体に連成しても
よい。
【００２９】また、上記突出部１４は２層の絶縁層１４
ａ，１４ｂを上下に積層した場合について説明したが、
その積層数は２層に限定されるものではなく、電極１３
ａ，１３ｂよりも高く積層すればよく、１層でも３層以
上でもよい。
ａ，１４ｂを上下に積層した場合について説明したが、
その積層数は２層に限定されるものではなく、電極１３
ａ，１３ｂよりも高く積層すればよく、１層でも３層以
上でもよい。
【００３０】さらに、本発明は絶縁層１４ａ，１４ｂの
みを積層する場合に限定されず、例えば図４に示すよう
に例えば回路基板１２の底（裏）面にグランドパターン
等の導体層１４ｃを形成し、この導体層１４ｃの底面
に、絶縁層１４ｄを積層してもよい。この場合はマザー
ボード１５上の導体パターン１６ｃを突出部１４の絶縁
層１４ｄにより電気的に絶縁することができる。
みを積層する場合に限定されず、例えば図４に示すよう
に例えば回路基板１２の底（裏）面にグランドパターン
等の導体層１４ｃを形成し、この導体層１４ｃの底面
に、絶縁層１４ｄを積層してもよい。この場合はマザー
ボード１５上の導体パターン１６ｃを突出部１４の絶縁
層１４ｄにより電気的に絶縁することができる。
【００３１】また、図５に示すように、マザーボード１
５の一対の半田ランド１６ａ，１６ｂ間の上面をレジス
ト等により電気的に絶縁被覆１６ｄしている場合には、
この絶縁被覆１６ｄ上で立脚する突出部１４を導体層１
４ｅ，１４ｆの複数積層により形成してもよい。
５の一対の半田ランド１６ａ，１６ｂ間の上面をレジス
ト等により電気的に絶縁被覆１６ｄしている場合には、
この絶縁被覆１６ｄ上で立脚する突出部１４を導体層１
４ｅ，１４ｆの複数積層により形成してもよい。
【００３２】
【発明の効果】以上説明したように本発明は、混成集積
回路のセラミックス製等の基板の底面に、その電極の底
面よりも高く外方へ突出する突出部を形成したので、こ
の混成集積回路を樹脂製基板であるマザーボード上に実
装するために載置すると、この混成集積回路の突出部が
マザーボード上に介在されて、電極底面とマザーボード
の半田ランドとの間に十分な高さの間隙を設定すること
ができるので、この間隙内に介在される半田の厚さを十
分に増厚することができる。
回路のセラミックス製等の基板の底面に、その電極の底
面よりも高く外方へ突出する突出部を形成したので、こ
の混成集積回路を樹脂製基板であるマザーボード上に実
装するために載置すると、この混成集積回路の突出部が
マザーボード上に介在されて、電極底面とマザーボード
の半田ランドとの間に十分な高さの間隙を設定すること
ができるので、この間隙内に介在される半田の厚さを十
分に増厚することができる。
【００３３】したがって、この半田の固着力の増強を図
ることができる上に、この半田により、回路基板とマザ
ーボードとの熱伸び差を吸収することができるので、こ
の半田にクラックが発生して、その固着力を低減ないし
喪失させるのを防止することができる。そして、さら
に、複数の混成集積回路の各対の電極の底面とマザーボ
ードの実装面との間隔がみなほぼ等しいので、これら各
間隙に形成される半田がみなほぼ同じ力を受けるので、
その点においても半田にクラックが発しにくい。また、
混成集積回路の側面に半田フィレットが殆ど形成されな
いので、この混成集積回路の高密度実装を図ることがで
きる。
ることができる上に、この半田により、回路基板とマザ
ーボードとの熱伸び差を吸収することができるので、こ
の半田にクラックが発生して、その固着力を低減ないし
喪失させるのを防止することができる。そして、さら
に、複数の混成集積回路の各対の電極の底面とマザーボ
ードの実装面との間隔がみなほぼ等しいので、これら各
間隙に形成される半田がみなほぼ同じ力を受けるので、
その点においても半田にクラックが発しにくい。また、
混成集積回路の側面に半田フィレットが殆ど形成されな
いので、この混成集積回路の高密度実装を図ることがで
きる。
【００３４】さらに、混成集積回路の突出部は絶縁層と
導体層の少なくとも一方を複数層積層してなるので、こ
の突出部をスクリーン印刷により簡単に形成することが
できる。
導体層の少なくとも一方を複数層積層してなるので、こ
の突出部をスクリーン印刷により簡単に形成することが
できる。
【図１】本発明に係る混成集積回路の一実施例の概略縦
断面図。
断面図。
【図２】図１で示す混成集積回路をマザーボード上に実
装した回路装置の一実施例の概略縦断面図。
装した回路装置の一実施例の概略縦断面図。
【図３】図１で示す実施例の変形例を示す縦断面図。
【図４】本発明に係る回路装置の他の実施例の概略縦断
面図。
面図。
【図５】本発明に係る回路装置のさらに他の実施例の概
略縦断面図。
略縦断面図。
【図６】従来の混成集積回路の概略縦断面図。
【図７】図６の底面図。
【図８】図６と図７で示す従来の混成集積回路をマザー
ボード上に実装した従来の回路装置の縦断面図。
ボード上に実装した従来の回路装置の縦断面図。
１１ 混成集積回路 １２ 回路基板 １３ａ，１３ｂ 一対の電極 １４ 突出部 １４ａ，１４ｂ，１４ｄ 導体絶縁層 １４ｃ，１４ｅ，１４ｆ 導体層 １５ マザーボード（樹脂製基板） １６ａ，１６ｂ 半田ランド １６ｃ 導体層 １６ｄ 絶縁被覆
Claims (5)
- 【請求項１】 表面実装部品を実装した基板の少なくと
も底面に電極を形成した表面実装型の混成集積回路にお
いて、前記電極を形成した前記基板の底面に、この電極
の少なくとも一部よりも高く外方へ突出する突出部を形
成したことを特徴とする混成集積回路。 - 【請求項２】 突出部は、絶縁層と導体層の少なくとも
一方を複数積層してなることを特徴とする請求項１記載
の混成集積回路。 - 【請求項３】 電極は、基板の底面のみに形成されてい
ることを特徴とする請求項１または２記載の混成集積回
路。 - 【請求項４】 請求項１または２記載の混成集積回路
を、その電極を樹脂製基板の導体層上に半田付けして実
装してなることを特徴とする回路装置。 - 【請求項５】 混成集積回路がセラミックス製銅厚膜印
刷基板よりなることを特徴とする請求項４記載の回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20365494A JPH0870063A (ja) | 1994-08-29 | 1994-08-29 | 混成集積回路およびこれを含む回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20365494A JPH0870063A (ja) | 1994-08-29 | 1994-08-29 | 混成集積回路およびこれを含む回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0870063A true JPH0870063A (ja) | 1996-03-12 |
Family
ID=16477640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20365494A Pending JPH0870063A (ja) | 1994-08-29 | 1994-08-29 | 混成集積回路およびこれを含む回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0870063A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004349347A (ja) * | 2003-05-20 | 2004-12-09 | Rohm Co Ltd | 半導体装置 |
| CN115024026A (zh) * | 2020-02-04 | 2022-09-06 | 株式会社电装 | 电子装置 |
-
1994
- 1994-08-29 JP JP20365494A patent/JPH0870063A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004349347A (ja) * | 2003-05-20 | 2004-12-09 | Rohm Co Ltd | 半導体装置 |
| CN115024026A (zh) * | 2020-02-04 | 2022-09-06 | 株式会社电装 | 电子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
| JP2004111897A (ja) | 電子装置 | |
| JPH071821B2 (ja) | 配線基板 | |
| JPH0870063A (ja) | 混成集積回路およびこれを含む回路装置 | |
| JPH0888473A (ja) | 積層複合部品 | |
| JPH113836A (ja) | 積層電子部品 | |
| JP2821070B2 (ja) | 複合プリント基板の接合方法 | |
| JP2004207287A (ja) | はんだ付け用ランド、プリント配線基板 | |
| WO2024023980A1 (ja) | 部品実装基板 | |
| JP2842013B2 (ja) | 混成集積回路装置 | |
| JPH08250841A (ja) | 表面実装部品の接合構造 | |
| JPH11163510A (ja) | 電子部品の実装構造 | |
| JPH0794838A (ja) | 大電流回路基板 | |
| JP2917537B2 (ja) | 表面実装用ｉｃパッケージの実装方法 | |
| JPH0356068Y2 (ja) | ||
| JP2022122467A (ja) | プリント配線板 | |
| JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
| JPH02114595A (ja) | チップ部品の実装方法 | |
| JPH0745927A (ja) | プリント配線板 | |
| JP2605978B2 (ja) | 実装構造体 | |
| JPH0590435A (ja) | 混成集積回路 | |
| JP2950234B2 (ja) | 多層プリント配線板 | |
| JP2003051664A (ja) | チップ部品の取付構造 | |
| JPH10199745A (ja) | 表面実装型電子部品及び回路基板並びに実装方法 | |
| JPH0430502A (ja) | 角形チップ部品 |