JPWO2014020787A1 - 電子部品モジュールとその実装体 - Google Patents

電子部品モジュールとその実装体 Download PDF

Info

Publication number
JPWO2014020787A1
JPWO2014020787A1 JP2014527941A JP2014527941A JPWO2014020787A1 JP WO2014020787 A1 JPWO2014020787 A1 JP WO2014020787A1 JP 2014527941 A JP2014527941 A JP 2014527941A JP 2014527941 A JP2014527941 A JP 2014527941A JP WO2014020787 A1 JPWO2014020787 A1 JP WO2014020787A1
Authority
JP
Japan
Prior art keywords
semiconductor chip
electronic component
component module
substrate
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014527941A
Other languages
English (en)
Other versions
JP6129177B2 (ja
Inventor
福田　敏行
敏行 福田
啓介 小寺
啓介 小寺
伊藤　史人
史人 伊藤
三好　敏博
敏博 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2014020787A1 publication Critical patent/JPWO2014020787A1/ja
Application granted granted Critical
Publication of JP6129177B2 publication Critical patent/JP6129177B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

電子部品モジュール（１００）は、基板（４１）と、基板（４１）の第一面に設けられた複数の外部端子（５１）と、第一面における複数の外部端子（５１）に囲まれた領域に設けられた第１の半導体チップ（１０）とを備える。第１の半導体チップ（１０）は、外部端子（５１）の先端よりも、第一面の法線の向きに突出している。

Description

本開示は、アンテナ機能一体型の電子部品モジュールに関し、特に、無線通信機能を有する機器に用いられるアンテナ機能一体型の電子モジュールに関する。更に、電子部品モジュールの実装体に関する。
放熱が必要なチップが搭載された電子部品モジュールにおける放熱に関し、例えば以下の技術が知られている。
特許文献１では、放熱が必要な電力増幅素子が搭載された部分の基板にビアホールを配置し、当該ビアホールを介して熱を逃がす構造となっている。更に、近傍に実装されている表面弾性波素子に熱が伝わるのを避けるために、基板中に熱伝導性の低い領域を配置している。また、電力増幅素子から表面弾性波素子に熱が伝わるのを抑制するために、これらの素子を基板の対向する面にそれぞれ配置している。
また、特許文献２では、フリップチップ実装されたデバイスのうち放熱が必要なデバイスのみを半田によって覆うことが開示されている。これにより、当該デバイスにて生じる熱を逃がすことができる。
特開２００３−２０４０１３号公報 特開２０１０−０４５２０１号公報
複数の半導体チップ及び電子部品が基板に実装された電子部品モジュール（例えば無線機能を有する電子部品モジュール）においては、１つの半導体チップが発熱することにより電子部品モジュールに熱が蓄積される場合がある。
更に、電子部品モジュールを小型化・高機能化する上で、例えば無線機能を一体にした基板を用いる場合、設計制約がより大きくなる。つまり、電子部品モジュールに熱が蓄積されることにより電気特性にノイズが発生したり、長期間の使用により熱疲労が生じて電子部品モジュールが故障したりすることがあるので、放熱に関する設計が厳しくなる。
以上に鑑み、本開示は、一部の半導体チップにおける発熱が他の半導体チップに影響することを抑制できる電子部品モジュール及び電子部品モジュールの実装体を提供する。
本開示の電子部品モジュールは、基板と、基板の第一面に設けられた複数の外部端子と、第一面における複数の外部端子に囲まれた領域に設けられた第１の半導体チップとを備え、第１の半導体チップは、外部端子の先端よりも、第一面の法線の向きに突出している。
このような構成とすることにより、電子部品モジュールを実装基板に実装した際に、外部端子と実装基板側の端子実装ランドとの間に半田等の接続部材が介在しても、第１の半導体チップの背面（多層基板とは反対側の面）と実装基板とを接触させることができる。これにより、第１の半導体チップにて生じる熱を実装基板側に逃がすことができる。
尚、基板における第一面とは反対側の第二面に設けられた配線部を備え、配線部と少なくとも１つの外部端子とは電気的に接続されていても良い。
また、複数の外部端子の先端上に接続部材を備え、接続部材は、第１の半導体チップよりも、第一面の法線の向きに突出していても良い。
また、第１の半導体チップが外部端子よりも突出する寸法は、外部端子を実装基板に接続する際に実装基板上に設けられる接続部材の高さよりも小さい。
このようにすると、実装基板に実装する際に接続部材の高さは小さくなるので、第１の半導体チップと実装基板とを接触させることができる。
また、配線部は無線機能を有するアンテナ配線であり、第二面にはアンテナ配線の他には電子部品が設けられておらず、基板の第一面における周縁部の少なくとも一部に枠体が設けられ、複数の外部端子は、枠体に埋め込まれるように形成されていても良い。
このように、アンテナ配線を一体化した電子部品モジュールであってもよい。
また、第一面における複数の外部端子に囲まれた領域に、第2の半導体チップを更に備え、第１の半導体チップはベースバンドＩＣであり、第２の半導体チップは高周波ＩＣであり、第１の半導体チップは、第２の半導体チップに比べて面積が大きく、厚さが厚く且つ発熱量が多いようになっていても良い。
このような場合、発熱量の大きいベースバンドＩＣからの熱が高周波ＩＣに影響するのを避ける効果が特に発揮される。
第１の半導体チップ上に金属層を備え、第１の半導体チップ自体に代えて、金属層が、外部端子の先端よりも、第一面の法線の向きに突出していても良い。
つまり、第１の半導体チップ自体については外部端子の先端に比べて突出しておらず、その上の設けられた金属層が外部端子の先端よりも突出している。このようにすると、第１の半導体チップ自体の厚さを変更できない等の場合にも、第１の半導体チップの熱を実装基板側に逃がすことができる。また、金属層を有することにより、放熱性が向上する。
また、第１の半導体チップ及び第２の半導体チップは、多層基板の第一面にバンプ接続されていても良い。
半導体チップをバンプによって接続すると、金属細線を用いて接続する場合に比べて電子部品モジュールを薄型化することができる。
次に、本開示の電子部品モジュール実装体は、本開示のいずれか１つの電子部品モジュールが実装基板に実装され、外部端子と、実装基板上に設けられた端子実装ランドとは、半田を接続部材として接合され、第１の半導体チップは、実装基板の放熱部に接している。
このような電子部品モジュール実装体によると、第１の半導体チップにおいて生じた熱を実装基板側に逃がすことができるので、第２の半導体チップ等に熱の影響が及ぶのを抑えることができる。
尚、放熱部は、実装基板上に設けられた金属層からなっていても良い。
また、放熱部は、実装基板に設けられた凹部に金属が埋め込まれた構造を有していてもよい。
また、放熱部は、実装基板を貫通する放熱ビア上に設けられていても良い。
このようにすると、より効果的に第１の半導体チップの熱を放散することができる。
次に、本開示の他の電子部品モジュール実装体は、基板と、基板の第一面に設けられた複数の外部端子と、第一面における複数の外部端子に囲まれた領域に設けられた半導体チップとを備える電子部品モジュールが実装基板に実装された電子部品モジュール実装体において、実装基板の第一面には、電子部品モジュールとの電気的接続を行う端子実装ランドと、電子部品モジュールに搭載された半導体チップの熱を放熱するための放熱部とが設けられ、放熱部の先端の、端子実装ランドから実装基板の前記第一面の放線の向きに突出した量の方が、外部端子の先端の、半導体チップから基板の第一面の放線の向きに突出した量よりも大きい。
このような電子部品モジュールによると、半導体チップにおいて生じた熱を実装基板側に逃がすことができ、熱の影響を低減することができる。
次に、本開示の実装基板は、電子部品モジュールを実装するための実装基板であって、電子部品モジュールを実装するための実装基板であって、電子部品との電気的接続を行なう端子実装ランドと、電子部品モジュールに搭載された半導体チップの熱を放熱するための熱放散パターンとを備え、熱放散パターン上に、電子部品モジュールの半導体チップと接続される金属層が設けられている。
このような実装基板によると、電子部品モジュールを実装する際に半導体チップと金属層とを接触させることができ、半導体チップの熱を実装基板側に逃がすことができる。更に、金属層によって熱の放散性を向上することができる。
次に、本開示の他の電子部品モジュールは、基板と、基板の第一面に設けられた複数の外部端子と、第一面における外部端子に囲まれた領域に設けられた第１の半導体チップ及び第２の半導体チップとを備え、第１の半導体チップは、第２の半導体チップに比べて発熱量が多く、第１の半導体チップにおける発熱回路領域は、基板の一端に沿って配置されており、外部端子は、発熱回路領域にて生じる熱を逃がすための放熱用端子を含み、放熱用端子は、基板における発熱回路領域が配置されている一端に沿って配置されている。
このような構成とすると、第１の半導体チップにて生じる熱を電子部品モジュールの一方に逃がし、第２の半導体チップに熱の影響が及ぶのを抑えることができる。
尚、発熱回路領域と放熱用端子とは、基板に設けられた熱放散パターンにより接続されていても良い。
また、第１の半導体チップ上に放熱用部材が設けられ、放熱用部材は、放熱用端子と一体化して他の外部端子よりも大きな面積となっていても良い。
このようにすると、第１の半導体チップにおいて生じる熱を実装基板側に逃がすことができる。
次に、本開示の更に他の電子部品モジュールは、基板と、基板の第一面に設けられた複数の外部端子と、第一面における外部端子に囲まれた領域に設けられた第１の半導体チップ及び第２の半導体チップとを備え、第１の半導体チップは、第２の半導体チップに比べて発熱量が多く、基板の第一面における対向する２辺に沿ってそれぞれ枠体が設けられ、外部端子は、枠体に埋め込まれるように形成されている。
このようにすると、第１の半導体チップにおいて生じる熱を電子部品モジュールの一方に逃がし、第２の半導体チップに熱の影響が及ぶのを抑えることができる。
尚、第１の半導体チップ及び第２の半導体チップは、枠体の延びる方向に並んで配置され、枠体は、それぞれ、第１の半導体チップと第２の半導体チップとの間の位置において分離されて隙間を有しており、基板の第一面において、第１の半導体チップと第２の半導体チップとの間を遮るように、複数のチップ部品が設けられていても良い。
このような構成とすると、第１の半導体チップから第２の半導体チップに熱が伝わるのを抑える障壁としてチップ部品を利用できる。また、枠体の隙間から電子部品モジュールの外に熱を逃がすことができる。
また、基板の第一面を第１の半導体チップ側と第２の半導体チップ側とに分離する分離壁を備えていても良い。
このようにすると、第２の半導体チップから第２の半導体チップへの熱の伝達をより確実に抑えることができる。
また、分離壁は、枠体と一体に形成されていても良い。
また、分離壁に、前記外部端子の少なくとも１つが埋め込まれていても良い。
分離壁の構成として、このようになっていても良い。
以上によると、半導体チップにおいて生じた熱は電子部品モジュールから放散しやすくなっている。また、一部の半導体チップにて生じた熱が他の半導体チップに影響するのを抑えることができる。これにより、電子部品モジュール及びその実装体について、熱疲労による故障、誤作動等を抑えることができ、装置の小型化及び薄型化に貢献する。
図１（ａ）、（ｂ）及び（ｃ）は、本開示の第１の実施形態の例示的電子部品モジュールを模式的に示す上面図、断面図及び下面図である。 図２は、図１（ａ）〜（ｃ）の電子部品モジュールを実装基板に実装した実装体の断面を模式的に示す図である。 図３（ａ）及び（ｂ）は、電子部品モジュールに関する熱シミュレーションの結果を示す図である。 図４（ａ）、（ｂ）及び（ｃ）は、本開示の第１の実施形態の変形例１の電子部品モジュールを模式的に示す上面図、断面図及び下面図である。 図５（ａ）は、図４（ａ）〜（ｃ）の電子部品モジュールを実装基板に実装した実装体の断面を模式的に示す図である。図５（ｂ）は、接続部材を電子部品モジュール側ではなく実装基板側に設ける例を示す図である。 図６（ａ）及び（ｂ）は、実装基板に設ける放熱構造につて示す図である。 図７（ａ）及び（ｂ）は、実装基板に凹部を設けずに熱放散パターンを形成し、当該熱放散パターン上に金属層を設けた例を示す図である。 図８（ａ）、（ｂ）及び（ｃ）は、本開示の第２の実施形態の例示的電子部品モジュールを模式的に示す上面図、断面図及び下面図である。 図９（ａ）、（ｂ）及び（ｃ）は、本開示の第２の実施形態の変形例１の電子部品モジュールを模式的に示す上面図、断面図及び下面図である。 図１０（ａ）〜（ｄ）は、図８（ａ）〜（ｃ）に示す電子部品モジュールの製造工程を示す図である。 図１１（ａ）は、本開示の第３の実施形態の例示的電子部品モジュールを模式的に示す下面図であり、図１１（ｂ）及び（ｃ）はその断面図である。 図１２は、図１１（ａ）〜（ｃ）に示す電子部品モジュールの製造工程を示す図である。 図１３（ａ）〜（ｃ）は、本開示の第３の実施形態の電子部品モジュールについて、３種類の例を示す図である。
以下、本開示の各実施形態について、図面を参照しながら説明する。
（第１の実施形態）
図１（ａ）、（ｂ）及び（ｃ）は、本実施形態の例示的電子部品モジュール１００を模式的に示す上面図、断面図及び下面図であり、図１（ｂ）は、図１（ａ）におけるIb-Ib'線及び図１（ｃ）におけるIb-Ib'線に対応する。
電子部品モジュール１００は、多層基板４１を用いて形成されている。以下、多層基板４１の図１（ｃ）において見えている側の面（図１（ｂ）では下面）を第一面、図１（ａ）において見えている側の面（図１（ｂ）では上面）を第二面と呼ぶ。
多層基板４１の第二面には、無線機能を有するアンテナ配線４２が設けられ、且つ、他の半導体チップ、チップ部品（抵抗、キャパシタ等）は設けられていない。
また、第一面には、チップ部品３１と、バンプ１１により取り付けられた第１の半導体チップ１０と、バンプ２１により取り付けられた第２の半導体チップ２０とが設けられている。バンプ１１及びバンプ２１の材料は、Ａｕ、Ｃｕ及び半田等から適宜選択すれば良い。但し、後述の接続部材５７の実装温度において変形しない融点を備える材料が好ましい。
更に、第二面の周縁部に、第１の半導体チップ１０及び第２の半導体チップ２０及びチップ部品３１が設けられた領域を囲むように、枠体５０が設けられている。枠体５０には、アンテナ配線４２、第１の半導体チップ１０及び第２の半導体チップ２０等に対して電気的に接続された外部端子５１が埋め込まれるように形成されている。外部端子５１の先端に、例えば半田からなる接続部材５７が設けられている。
ここで、図１（ｂ）に示す通り、第１の半導体チップ１０は第２の半導体チップ２０よりも厚さが大きい。更に、第１の半導体チップ１０の背面（多層基板４１側とは反対の面）は、枠体５０及び外部端子５１の先端よりも、多層基板４１の第一面の法線の向き（図１（ｂ）では下向き）に突出している。図１（ｂ）では、外部端子５１の先端よりもΔｈ２だけ突出していることが示されている。
また、図１（ｂ）に示す実装前の電子部品モジュール１００において、外部端子５１の先端に設けられた接続部材５７の厚さをΔｈ１とすると、Δｈ１＞Δｈ２である。
従って、第１の半導体チップ１０は外部端子５１の先端よりも第一面の法線の向きに突出しており、且つ、接続部材５７は第１の半導体チップ１０よりも突出している。
次に、図２は、電子部品モジュール１００を実装基板６０に実装した実装体の断面を模式的に示す図である。
実装基板６０の一方の面はレジスト６１によって覆われている。該レジスト６１が部分的に開口されて、外部端子５１に対する接続を行なうための端子実装ランド６２と、第１の半導体チップ１０に対する接続を行なうための熱放散パターン６３とが設けられている。端子実装ランド６２及び熱放散パターン６３は、同じ金属層によって形成され、同じ厚さを有していても良い。尚、熱放散パターン６３は、実装基板６０を貫通する放熱ビア６４上に接続するように設けられている。放熱ビア６４を設けることは必須ではないが、これを設けることによって放熱性能が向上する。
図２に示す通り、実装基板６０に電子部品モジュール１００を実装すると、接続部材５７は、外部端子５１と端子実装ランド６２との間において、厚さΔｈ１’が実装前の厚さΔｈ１よりも小さくなる。ここで、実装後の接続部材５７の厚さΔｈ１’と、第１の半導体チップ１０の突出量Δｈ２とが略同一となる。これにより、第１の半導体チップ１０の背面が実装基板６０に設けられた熱放散パターン６３に接続される。この際、図示は省略しているが、第１の半導体チップ１０と熱放散パターン６３とは絶縁材を介して接続される。
このようにすることで、第１の半導体チップ１０において生じた熱は、実装基板６０側から（熱放散パターン６３、放熱ビア６４等を介して）逃げることができる。これにより、電子部品モジュール１００に熱が蓄積されるのを避けることができ、電子部品モジュール１００の熱による誤動作、故障等を抑制することができる。
図３（ａ）及び（ｂ）は、電子部品モジュールに関する熱シミュレーションの結果を示す図である（実装基板に実装した状態について、実装面側から見た図である。但し、実装基板は示していない）。
図３（ａ）は放熱最適化を実施していない比較例、図３（ｂ）は放熱最適化を実施した本実施形態（電子部品モジュール１００）の場合を示している。つまり、第１の半導体チップ１０の厚さを設定し、実装基板６０に設けた放熱パターン６３に接続させることにより、放熱の状態は図３（ａ）から図３（ｂ）に改善される。
第１の半導体チップ１０における発熱領域１４の周囲に、高温領域１５が生じる。ここで、放熱について設計を行なっていない比較例の場合、最も発熱する領域と他の領域との温度差は、最大で４０℃に達する。このような温度差があると、電子部品モジュールにおける部品が熱疲労を起こしてしまい、故障の原因となる。
これに対し、本実施形態の場合、図３（ｂ）に示すように、発熱領域１４及び高温領域１５は共に縮小している。この結果、熱疲労及びそれに伴う故障を抑制することができる。
ここで、発熱領域１４は、第１の半導体チップ１０における発熱の中心部であって、熱拡散パターンにより発熱された後に最も高温になる領域を指す。また、高温領域１５は、発熱領域１４から熱が伝導して高温になる領域を指す。発熱の範囲及び発熱量は放熱に関する最適設計前後で同じであるが、発熱領域１４は、放熱性の影響を含めて示している。このことから、最適設計により（図３（ａ）と比較して、図３（ｂ）の場合に）発熱領域１４が小さくなっている。
発熱領域１４と高温領域１５との温度差は２０℃である。
この例では、第１の半導体チップ１０はベースバンドＩＣであり、第２の半導体チップ２０は高周波ＩＣ（ＲＦ−ＩＣ）である。ベースバンドＩＣはＲＦ−ＩＣに比べて面積が大きく、厚さが厚く且つ発熱量が多い。従って、第１の半導体チップ１０において生じる熱を実装基板６０の側に逃がす構成としている。
アンテナ配線４２は、通常、受信部と送信部とがあり、２つに分離されている。図１（ａ）に示す通り、本実施形態でもそのような構成である。しかしながら、例えば受信部と送信部とが４つに分離されている等の構成もある。また、アンテナ配線４２は、高周波ＩＣである第２の半導体チップ２０と配線によって電気的に接続されており、配線の構成が送受信特性を劣化させにくい（特に、特性損失を大きくしない）設計とする必要がある。ベースバンドＩＣ（第１の半導体チップ１０）は、高周波ＩＣにて送受信した電気信号を変換（変調）するＩＣである。
本実施形態の電子部品モジュール１００は、主にスマートフォン等の携帯機器に利用されるので、薄型化・小型化が要求される。例えば、平面視における寸法が５ｍｍ×５ｍｍ〜１５ｍ×１５ｍ程度、厚さが０．２ｍｍ〜１．５ｍｍ程度に収めることが望ましい。これは、第１の半導体チップ１０及び第２の半導体チップ２０と、１０個を超えるチップ部品（抵抗、キャパシタ等）を実装し、更にアンテナ配線４２を一体化した電子部品モジュール１００についてのサイズである。
従来では、電子部品モジュールに対してアンテナは外付けされており、また、高周波ＩＣは多層基板に対して金属細線により接続（ワイヤーボンド）されていた。これに対し、本実施形態の電子部品モジュール１００では、アンテナ配線４２を一体化していると共に、高周波ＩＣである第２の半導体チップ２０をバンプ実装することにより、高速伝送におけるアンテナ特性が改善されるという利点を有する。
更に、バンプ実装は金属細線に比べて電子部品モジュール１００の小型化に貢献するので、第１の半導体チップ１０についてもバンプ実装することにより、電子部品モジュール１００を更に薄型化することができる。
以上のように、本実施形態によると、多層基板４１の片面（第二面）にアンテナ配線４２があり、その反対側の面（第一面）にした第１の半導体チップ１０、第２の半導体チップ２０等を設けられない構成においても、発熱量が大きい第１の半導体チップ１０の熱を効率良く放散できる。これにより、熱放散のために第１の半導体チップ１０を樹脂埋めする等は不要となっている。
（第１の実施形態の変形例１）
次に、第１の実施形態の変形例１について説明する。図４（ａ）、（ｂ）及び（ｃ）は、本変形例の電子部品モジュール１００ａを模式的に示す上面図、断面図及び下面図であり、図４（ｂ）は、図４（ａ）におけるIVb-IVb'線及び図４（ｃ）におけるIVb-IVb'線に対応する。尚、図１（ａ）〜（ｃ）に示す電子部品モジュール１００と同じ構成要素には同じ符号を付し、以下では主に相違点を説明する。
本変形例において、第１の半導体チップ１０自体は、図１（ｂ）に示す第１の実施形態の場合に比べて薄く、外部端子５１の先端に対して（多層基板４１の第一面の法線の向き、図４（ｂ）では下向きに）突出はしていない。但し、第１の半導体チップ１０の背面には絶縁シート（図示省略）を介して金属層１３が貼り付けられている。当該金属層１３の露出面（第１の半導体チップ１０に貼り付けられた面とは反対側の面、図４（ｂ）では下面）は、外部端子５１の先端に対して下側に突出している。金属層１３は、例えば金属箔である。
ここで、金属層１３が外部端子５１の先端よりも突出している寸法をΔｈ２とし、第１の実施形態と同様に接続部材５７の厚さをΔｈ１とすると、Δｈ１＞Δｈ２である。従って、金属層１３は外部端子５１の先端よりも突出しており、接続部材５７は金属層１３よりも突出している。
このような電子部品モジュール１００ａを実装基板６０に実装した実装体の断面を、図５（ａ）に模式的に示す。
実装基板６０一方の面はレジスト６１によって覆われており、且つ、その一部が開口されて、外部端子５１に対する接続を行なうための端子実装ランド６２が形成されている。本変形例では、実装基板６０に熱放散パターンは形成されていない。
実装基板６０に電子部品モジュール１００ａを実装すると、金属層１３の露出面が実装基板６０のレジスト６１に接する。ここで、図示は省略しているが、金属層１３は絶縁材（例えば、放熱性の良好なグリース等）を介してレジスト６１に接している。
実装により、第１の実施形態の場合と同様に、実装後の接続部材５７の厚さはΔｈ１’となる。Δｈ１’は、実装前の接続部材５７の厚さΔｈ１よりは小さく、金属層１３が外部端子５１の先端よりも突出している寸法Δｈ２と略同一となる。
以上により、第１の実施形態の場合と同様に、第１の半導体チップ１０において生じた熱を実装基板６０の側に放熱することができる。ここで、金属層１３は第１の半導体チップ１０自体よりも放熱性に優れるので、放熱性能は更に向上している。
また、第１の半導体チップ１０の厚さを設計変更できない（外部端子５１の先端よりも突出する厚さにはできない）場合にも、金属層１３を貼り付けることによって放熱性向上が実現する。
尚、図５（ａ）では、金属層１３を実装基板６０上のレジスト６１に接続する構成を示した。しかしながら、図２（ｂ）に示したのと同様に、レジスト６１を開口して設けられた熱放散パターン６３を有する実装基板６０を用いても良い。このようにすると、放熱性が更に向上する。放熱ビア６４についても、設けることによって放熱性が更に向上する。
（第１の実施形態の変形例２）
第１の実施形態及びその変形例１において、外部端子５１の先端に接続部材５７が設けられていると説明した。しかしながら、接続部材は、実装基板６０の側に設けられていても良い。
図５（ｂ）に、実装基板６０の端子実装ランド６２上に接続部材５７ａが設けられている例を示している。このような実装基板６０に対し、接続部材５７を有していない点を除いて変形例１の電子部品モジュール１００ａと同じ構造の電子部品モジュール１００ｂを実装する。実装後の構造は、図５（ａ）と同様である。
ここで、実装前の接続部材５７ａの厚さをΔｈ３、実装後の接続部材５７ａの厚さをΔｈ３’とすると、Δｈ３＞Δｈ３’、Δｈ２≒Δｈ３’となる。
無論、熱放散パターン６３、放熱ビア６４等を備える実装基板６０において、端子実装ランド６２上に接続部材５７ａを設けても良い。更に、端子実装ランド６２上に接続部材５７ａを有する構成を、第１の実施形態に適用することも当然可能である。
（第１の実施形態の変形例３）
次に、図６（ａ）及び（ｂ）には、実装基板６０に設ける放熱構造について更に示している。
図２の場合、レジスト６１だけが開口されて、実装基板６０上に熱放散パターン６３が設けられている。これに対し、図６（ａ）及び（ｂ）の電子部品モジュール１００ｃの場合、実装基板６０に対して凹部が開口されており、その底部に熱放散パターン６３が設けられている。更に、当該熱放散パターン６３上に金属層７２が形成されている。金属層７２を設けることにより、放熱性が向上する。また、実装基板６０中に設けられている中間Ｃｕ層を利用して熱放散パターン６３を形成することもできる。
図６（ａ）及び（ｂ）には、第１の半導体チップ１０の背面が外部端子５１の先端よりも突出している（第１の実施形態の場合に類似した）電子部品モジュール１００ｃを実装する例を示している。実装基板６０に設けた開口の深さ、金属層７２の厚さ等に依存するが、金属層７２の上面は、端子実装ランド６２の上面とは異なる高さになる場合もある。従って、第１の半導体チップ１０の厚さは、実装時にその背面が金属層７２に接するように設計する。尚、ここでも、第１の半導体チップ１０と金属層７２との間にはグリース等の絶縁材が介在していても良い。
また、端子実装ランド６２上に接続部材５７ａを有する場合を例示しているが、電子部品モジュール側に接続部材５７を形成することも当然可能である。
（第１の実施形態の変形例４）
図７（ａ）及び（ｂ）は、実装基板６０に凹部を設けることなく熱放散パターン６３を形成し、当該熱放散パターン６３上に金属層７１を設けた変形例を示している。熱放散パターン６３と金属層７１との間には、グリース等の絶縁材が介在しても良い。
本変形例の電子部品モジュール１００ｄは、第１の半導体チップ１０が外部端子５１の先端よりも突出した構造ではない（外部端子５１の先端の方が第１の半導体チップ１０よりも突出している）。
実装基板６０の熱放散パターン６３上に設けられた金属層７１により、第１の半導体チップ１０が突出していなくても、実装後には第１の半導体チップ１０と金属層７１とが接することができる（図７（ｂ）を参照）。これにより、第１の半導体チップ１０から実装基板６０側に熱が放散される。
以上において、電子部品モジュールの構成と実装基板の構成については、種々組み合わせることができる。接続部品と電子部品モジュール側及び実装基板側のいずれに設けるかについても、必要に応じて選択して良い。
（第２の実施形態）
次に、第２の実施形態の例示的電子部品モジュール１００ｅについて説明する。図８（ａ）、（ｂ）及び（ｃ）は、本実施形態の例示的電子部品モジュール１００ｅを模式的に示す上面図、断面図及び下面図であり、図８（ｂ）は、図８（ａ）におけるVIIIb-VIIIb'線及び図８（ｃ）におけるVIIIb-VIIIb'線に対応する。尚、図１（ａ）〜（ｃ）に示す電子部品モジュール１００と同じ構成要素には同じ符号を付している。
図８（ｂ）に示すように、本実施形態の電子部品モジュール１００ｅにおいて、第１の半導体チップ１０の厚さは第２の半導体チップ２０の厚さと同じ程度である。従って、第１の実施形態の場合とは異なり、第１の半導体チップ１０が外部端子５１の先端に対して突出した構成にはなっていない。
第１の半導体チップ１０において特に発熱の大きい発熱回路１２を、多層基板４１の一方の辺に沿うように配置する。また、多層基板４１の第一面に、発熱回路１２と接するように熱放散パターン４３を形成する。熱放散パターン４３は、放熱用端子５２に接続されている。ここで、放熱用端子５２は、外部端子５１と同様に枠体５０に埋め込まれた端子であり、外部端子５１よりも大きな面積を有するのが望ましい。また、放熱用端子５２は、電気的な接続を行なう端子である必要はない。
このように、発熱回路１２を多層基板４１の一方の辺に沿って配置すると共に、熱放散パターン６３及び放熱用端子５２を設けることにより、第１の半導体チップ１０において生じた熱を電子部品モジュール１００ｅの一方の辺の側に逃がす構造となる。この結果、第１の半導体チップ１０の熱が第２の半導体チップ２０等に影響を及ぼすことは避けられている。
尚、枠体５０について、放熱用端子５２を内包する部分（熱が放散される辺の部分）と、他の辺の部分とが分離して隙間を有するように形成されている。これにより隙間から熱を逃がすことができる。また、枠体５０を介して熱が第２の半導体チップ２０側に伝わることを避けている。
（第２の実施形態の変形例１）
次に、第２の実施形態の変形例における例示的電子部品モジュール１００ｆについて説明する。図９（ａ）、（ｂ）及び（ｃ）は、本変形例の例示的電子部品モジュール１００ｆを模式的に示す上面図、断面図及び下面図であり、図９（ｂ）は、図９（ａ）におけるIXb-IXb'線及び図８（ｃ）におけるIXb-IXb'線に対応する。尚、図８（ａ）〜（ｃ）に示す電子部品モジュール１００ｅと同じ構成要素には同じ符号を付している。
本変形例においても、第１の半導体チップ１０は発熱回路１２を有し、当該発熱回路１２は多層基板４１の一方の辺に沿って配置されている。
本変形例では、多層基板４１に熱放散パターンは設けられていない。その代りに、第１の半導体チップ１０の背面に、金属層１３が絶縁材（図示は省略）を介して設けられ、更にその上に放熱用端子５２が設けられている。金属層１３及び放熱用端子５２は、枠体５０の内側に納まっていても良い。しかし、図９（ａ）〜（ｃ）に示されている通り、枠体５０の一部が除去され、その部分から金属層１３及び放熱用端子５２が枠体５０の外側にはみ出していても良い。本変形例では、放熱用端子５２は枠体に埋め込まれた構造ではない。
尚、枠体５０の一部が除去されることで、枠体５０の厚さが薄くなった段差部５５が形成され、当該段差部５５上に金属層１３及び放熱用端子５２が配置されている。多層基板４１よりも外側にはみ出している部分について、実装基板側に半田等により接続しても良い。また、例えば実装基板の寸法に余裕が無い場合等には、放熱用端子５２がセット（電子部品モジュール実装体を含む装置）の金属シャーシ（骨組み）等に接するように設計し、ここに熱を逃がす構造としても良い。
尚、金属層１３の材料としてはＣｕ箔、アルミ箔、鉄等を用いることができる。更に、金属層に代えて、他の物質、例えば高放熱材料のカーボン素材を用いても良い。
このような構成によっても、第１の半導体チップ１０（特に発熱回路１２）において生じる熱を、電子部品モジュール１００ｆの一方の辺に放散させることができる。この結果、第１の半導体チップ１０の熱が第２の半導体チップ２０等に影響を及ぼすことは避けられている。
（電子部品モジュールの製造方法）
図１０（ａ）〜（ｄ）に、第２の実施形態の電子部品モジュール１００ｅの製造工程を模式的な断面図にて示す。
図１０（ａ）は、電子部品モジュール１００ｅとなる領域を複数含む多層基板４１（集合基板）に、チップ部品３１（抵抗、キャパシタ等）を取り付ける工程を示している。
ここで、多層基板４１は、一方の面（第一面）に枠体５０を備える枠体一体型の基板である。また、枠体５０に内包される外部端子５１、外部端子５１の接続部材５７、熱放散パターン４３が設けられており、他方の面にはアンテナ配線４２が設けられている。
このような多層基板４１に対して、チップ部品３１が取り付けられる。
次に、図１０（ｂ）は、多層基板４１の前記各領域に、第１の半導体チップ１０及び第２の半導体チップ２０をバンプ接続する工程を示している。これらは、いずれも第一面（アンテナ配線４２とは反対側の面）における枠体５０に囲まれた部分に取り付けられる。また、第１の半導体チップ１０における発熱回路１２が、多層基板４１に設けられた熱放散パターン４３に接続される。
次に、図１０（ｃ）に示す通り、多層基板４１（集合基板）を基板分離ライン４４にて分離する。これには、例えば、ブレード４５を用いる。
多層基板４１を分離すると、図１０（ｄ）に示す個々の電子部品モジュール１００ｅを得ることができる。
尚、以上では、チップ部品３１を取り付ける前に、多層基板４１には枠体５０（及び外部端子５１、接続部材５７）が設けられている場合を説明した。しかしながら、枠体５０は、第１の半導体チップ１０及び第２の半導体チップ２０並びにチップ部品３１と同時に面実装にて形成しても良い。
（第３の実施形態）
次に、第３の実施形態における例示的電子部品モジュール１００ｇについて説明する。図１１（ａ）は、本実施形態の例示的電子部品モジュール１００ｆを模式的に示す下面図、であり、図１１（ｂ）及び（ｃ）は、図１１（ａ）におけるXIb-XIb'線及びXIc-XIc'線に対応する断面を模式的に示す図である。尚、図１（ａ）〜（ｃ）に示す電子部品モジュール１００と同じ構成要素には同じ符号を付している。
本実施形態の電子部品モジュール１００ｇにおいて、外部端子５１を内包した枠体５０は、多層基板４１の対向する２辺のみに沿って形成されている。また、第１の半導体チップ１０及び第２の半導体チップ２０は、枠体５０の延びる方向（図１１（ａ）の例では左右方向）に並んで配置され、その間に複数のチップ部品３１が配置されている。
また、枠体５０は、それぞれ分離されて隙間５６を有する。隙間５６は、第１の半導体チップ１０と第２の半導体チップ２０との間に位置している。
以上により、半導体チップから生じた熱は、放熱ルート５３として示すように、主として枠体５０の形成されていない部分から逃げる設計にすることができる。特に、第１の半導体チップ１０と第２の半導体チップ２０の間にチップ部品３１が設けられているので、第１の半導体チップ１０による熱と第２の半導体チップ２０による熱とは互いに逆向きに逃げやすくなっている。また、枠体５０に設けられた隙間５６からも熱が逃げるので、第１の半導体チップ１０（熱の発生量が大きい）からの熱が第２の半導体チップ２０に到達するのを抑制できる。
次に、図１２（ａ）は、本実施形態の電子部品モジュール１００ｇの製造工程を示す下面図であり、そのXIIb-XIIb'線による断面が図１２（ｂ）である。
図１２（ａ）及び（ｂ）に示す通り、電子部品モジュール１００ｇとなる領域を複数含む集合基板として多層基板４１に各種の部品が取り付けられた後に、基板分離ライン４４においてブレード４５、レーザー（図示せず）等によって個々の電子部品モジュール１００ｇを分離する。
このように、複数の電子部品モジュール１００ｇを基板分離ライン４４によって接続しておくと、枠体５０が分離された箇所（隙間５６）を、多層基板４１に枠体５０を取り付けた形で加工することは不要となる。
つまり、電子部品モジュールとして分離した後に隙間５６を形成するには切削が必要になるので、これに比べると、隙間５６を有する枠体５０を一括して多層基板に実装し、その後に分離する方が容易である。
尚、基板分離ライン４４は、ブレード又はレーザ等により分離する際に、基板本体が切削されないだけの幅を有する。また、基板分離ライン４４に、基板の配線と繋がった構造物は設けられていない。基板部分の枠体は、実装前の枠体５０をつなぎ止めておく機能を果たしている。
基板分離ライン４４を有することにより、隙間５６を有する枠体５０も一繋がりの部品として扱えるので、実装時の位置決め等、製造のための作業が容易になる。
更に、第１の半導体チップ１０及び第２の半導体チップ２０、チップ部品３１の構成を変更した場合にも、製造条件を変えること無しに、隙間５６の位置、寸法等を容易に変更することができる。
分離後の電子部品モジュールに対して切削等により枠体の隙間を設ける場合、チップ部品の追加等を行なうためには、切削の際にブレードが当たらない位置に追加のチップ部品を配置する、隙間の寸法を変更する等が必要になる。これに対し、基板分離ライン４４を利用する場合、予め隙間５６が設けられているので、チップ部品の配置、隙間５６の寸法等に関係なく枠体５０を実装できる。更には、隙間５６の近くに意図的に半導体チップ又は電子部品を配置し、隙間５６から放熱されやすくする設計も可能となる。
（第４の実施形態）
次に、第４の実施形態における例示的電子部品モジュール１００ｈについて説明する。図１３（ａ）〜（ｃ）は、それぞれ本実施形態の例示的電子部品モジュールを模式的に示す下面図であり、３種類の例を示している。尚、図８（ａ）に示す第３の実施形態の電子部品モジュール１００ｇと同じ構成要素には同じ符号を付している。
図１３（ａ）の電子部品モジュール１００ｈは、第３の実施形態における電子部品モジュール１００ｇと同様に、多層基板４１の対向する２辺に沿って枠体５０が形成されている。
更に、第１の半導体チップ１０側と第２の半導体チップ２０側とを分離するように、分離壁５８が形成されている。枠体５０と分離壁５８とによって、Ｈ型が構成されている。分離壁５８は、枠体５０と同じ材料によって形成しても良いし、熱伝導性の低い異なる材料によって形成しても良い。また、図示されているように、分離壁５８にも外部端子５１を内包させることができる。
このような分離壁５８を形成することにより、発熱量の大きい第１の半導体チップ１０にて発生した熱が第２の半導体チップ２０側に伝わるのを抑えることができる。つまり、多層基板４１において、第１の半導体チップ１０側の枠体５０が形成されていない辺に熱が逃げるようにすることができる（放熱ルート５３として示している）。
これにより、第１の半導体チップ１０の発熱が第２の半導体チップ２０に影響するのを避けることができる。
図１３（ａ）の場合、分離壁５８の幅Ｈ１は、枠体５０の幅と同等である。しかしながら、図１３（ｂ）に示す電子部品モジュール１００ｉのように、分離壁５８の幅Ｈ２を枠体の幅よりも大きくしても良い（結果、Ｈ１＜Ｈ２となる）。これにより、第２の半導体チップ２０側への熱の放散をより確実に抑えることができる。電子部品モジュールの熱許容量と、第１の半導体チップ１０の発熱量との関係に応じて、分離壁５８の幅を決定すればよい。
また、図１３（ｃ）には、分離壁５８の位置を変更した電子部品モジュール１００ｊを示している。つまり、図１３（ａ）及び（ｂ）では、分離壁５８は枠体５０の延びる方向のほぼ中央に位置している。これに対し、図１３（ｃ）の場合、電子部品モジュールにおいて、分離壁５８の中央から第１の半導体チップ１０側の端までの距離Ｌ１が、分離壁５８の中央から第２の半導体チップ２０側の端までの距離Ｌ２よりも長い。
このように、発熱量の大きい第１の半導体チップ１０側が広くなるように分離壁５８を設ける（Ｌ１＞Ｌ２とする）ことが望ましい。但し、第２の半導体チップ２０を搭載するためには一定のスペースは必要である。
以上のように、分離壁５８の位置及び幅を調整することにより、電子部品モジュールの熱設計を最適化することができる。
以上のような電子部品モジュール及びその実装体を用いると、特に電子部品モジュールにアンテナ配線を一体化することにより、モバイル機器の小型化・高性能化を実現することができる。これにより、例えば、多数の映画を短時間でスマートフォンにダウンロードする、高画質の動画をスマートフォンに録画しながら複数のユーザに配信する等のことも可能となる。
以上のように、本開示の電子部品モジュール及びその実装体は、アンテナ機能を一体化し且つ放熱性が改善されているのでより小型化・薄型化が可能であり、スマートフォン、タブレット端末、携帯電話及びノートパソコン等の無線機能が必要なモバイル機器等にも利用できる。
１０ 第１の半導体チップ
１１ バンプ
１２ 発熱回路
１３ 金属層
１４ 発熱領域
１５ 高温領域
２０ 第２の半導体チップ
２１ バンプ
３１ チップ部品
４１ 多層基板
４２ アンテナ配線
４３ 熱放散パターン
４４ 基板分離ライン
４５ ブレード
５０ 枠体
５１ 外部端子
５２ 放熱用端子
５３ 放熱ルート
５５ 段差部
５６ 隙間
５７ 接続部材
５７ａ 接続部材
５８ 分離壁
６０ 実装基板
６１ レジスト
６２ 端子実装ランド
６３ 熱放散パターン
６４ 放熱ビア
７１ 金属層
７２ 金属層
１００ 電子部品モジュール
１００ａ 電子部品モジュール
１００ｅ 電子部品モジュール
１００ｆ 電子部品モジュール
１００ｇ 電子部品モジュール
１００ｈ 電子部品モジュール
１００ｉ 電子部品モジュール
１００ｊ 電子部品モジュール

Claims (21)

  1. 基板と、
    前記基板の第一面に設けられた複数の外部端子と、
    前記第一面における前記複数の外部端子に囲まれた領域に設けられた第１の半導体チップとを備え、
    前記第１の半導体チップは、前記外部端子の先端よりも、前記第一面の法線の向きに突出していることを特徴とする電子部品モジュール。
  2. 請求項１において、
    前記基板における前記第一面とは反対側の第二面に設けられた配線部を備え、
    前記配線部と少なくとも１つの前記外部端子とは電気的に接続されていることを特徴とする電子部品モジュール。
  3. 請求項１又は２において、
    前記複数の外部端子の先端上に接続部材を備え、
    前記接続部材は、前記第１の半導体チップよりも、前記第一面の法線の向きに突出していることを特徴とする電子部品モジュール。
  4. 請求項１又は２において、
    前記第１の半導体チップが前記外部端子よりも突出する寸法は、前記外部端子を実装基板に接続する際に前記実装基板上に設けられる接続部材の高さよりも小さいことを特徴とする電子部品モジュール。
  5. 請求項１〜４のいずれか１つにおいて、
    前記配線部は無線機能を有するアンテナ配線であり、
    前記第二面には前記アンテナ配線の他には電子部品が設けられておらず、
    前記基板の前記第一面における周縁部の少なくとも一部に枠体が設けられ、
    前記複数の外部端子は、前記枠体に埋め込まれるように形成されていることを特徴とする電子部品モジュール。
  6. 請求項１〜５のいずれか１つにおいて、
    前記第一面における前記複数の外部端子に囲まれた領域に、第2の半導体チップを更に備え、
    前記第１の半導体チップはベースバンドＩＣであり、
    前記第２の半導体チップは高周波ＩＣであり、
    前記第第１の半導体チップは、前記第２の半導体チップに比べて面積が大きく、厚さが厚く且つ発熱量が多いことを特徴とする電子部品モジュール。
  7. 請求項１〜６のいずれか１つにおいて、
    前記第１の半導体チップ上に金属層を備え、
    前記第１の半導体チップ自体に代えて、前記金属層が、前記外部端子の先端よりも、前記第一面の法線の向きに突出していることを特徴とする電子部品モジュール。
  8. 請求項６又は７において、
    前記第１の半導体チップ及び前記第２の半導体チップは、前記多層基板の前記第一面にバンプ接続されていることを特徴とする電子部品モジュール。
  9. 請求項１〜８のいずれか１つの電子部品モジュールが実装基板に実装され、
    前記外部端子と、前記実装基板上に設けられた端子実装ランドとは、半田を接続部材として接合され、
    前記第１の半導体チップは、前記実装基板の放熱部に接していることを特徴とする電子部品モジュール実装体。
  10. 請求項９において、
    前記放熱部は、前記実装基板上に設けられた金属層からなることを特徴とする電子部品モジュール実装体。
  11. 請求項９において、
    前記放熱部は、前記実装基板に設けられた凹部に金属が埋め込まれた構造を有することを特徴とする電子部品モジュール実装体。
  12. 請求項９〜１１のいずれか１つにおいて、
    前記放熱部は、前記実装基板を貫通する放熱ビア上に設けられていることを特徴とする電子部品モジュール実装体。
  13. 基板と、前記基板の第一面に設けられた複数の外部端子と、前記第一面における前記複数の外部端子に囲まれた領域に設けられた半導体チップとを備える電子部品モジュールが実装基板に実装された電子部品モジュール実装体において、
    前記実装基板の第一面には、前記電子部品モジュールとの電気的接続を行う端子実装ランドと、前記電子部品モジュールに搭載された前記半導体チップの熱を放熱するための放熱部とが設けられ、
    前記放熱部の先端の、前記端子実装ランドから前記実装基板の前記第一面の放線の向きに突出した量の方が、
    前記外部端子の先端の、前記半導体チップから前記基板の前記第一面の放線の向きに突出した量よりも大きいことを特徴とする電子部品モジュール実装体。
  14. 基板と、
    前記基板の第一面に設けられた複数の外部端子と、
    前記第一面における前記外部端子に囲まれた領域に設けられた第１の半導体チップ及び第２の半導体チップとを備え、
    前記第１の半導体チップは、前記第２の半導体チップに比べて発熱量が多く、
    前記第１の半導体チップにおける発熱回路領域は、前記基板の一端に沿って配置されており、
    前記外部端子は、前記発熱回路領域にて生じる熱を逃がすための放熱用端子を含み、
    前記放熱用端子は、前記基板における前記発熱回路領域が配置されている一端に沿って配置されていることを特徴とする電子部品モジュール。
  15. 請求項１４において、
    前記発熱回路領域と前記放熱用端子とは、前記基板に設けられた熱放散パターンにより接続されていることを特徴とする電子部品モジュール。
  16. 請求項１４又は１５において、
    前記第１の半導体チップ上に放熱用部材が設けられ、
    前記放熱用部材は、前記放熱用端子と一体化して他の前記外部端子よりも大きな面積となっていることを特徴とする電子部品モジュール。
  17. 基板と、
    前記基板の第一面に設けられた複数の外部端子と、
    前記第一面における前記外部端子に囲まれた領域に設けられた第１の半導体チップ及び第２の半導体チップとを備え、
    前記第１の半導体チップは、前記第２の半導体チップに比べて発熱量が多く、
    前記基板の前記第一面における対向する２辺に沿ってそれぞれ枠体が設けられ、
    前記外部端子は、前記枠体に埋め込まれるように形成されていることを特徴とする電子部品モジュール。
  18. 請求項１７において、
    前記第１の半導体チップ及び前記第２の半導体チップは、前記枠体の延びる方向に並んで配置され、
    前記枠体は、それぞれ、前記第１の半導体チップと前記第２の半導体チップとの間の位置において分離されて隙間を有しており、
    前記基板の前記第一面において、前記第１の半導体チップと前記第２の半導体チップとの間を遮るように、複数のチップ部品が設けられていることを特徴とする電子部品モジュール。
  19. 請求項１７又は１８において、
    前記基板の前記第一面を前記第１の半導体チップ側と前記第２の半導体チップ側とに分離する分離壁を備えることを特徴とする電子部品モジュール。
  20. 請求項１９において、
    前記分離壁は、前記枠体と一体に形成されていることを特徴とする電子部品モジュール。
  21. 請求項１９又は２０において、
    前記分離壁に、前記外部端子の少なくとも１つが埋め込まれていることを特徴とする電子部品モジュール。
JP2014527941A 2012-08-03 2013-03-06 電子部品モジュールとその実装体 Active JP6129177B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012172685 2012-08-03
JP2012172685 2012-08-03
PCT/JP2013/001402 WO2014020787A1 (ja) 2012-08-03 2013-03-06 電子部品モジュールとその実装体

Publications (2)

Publication Number Publication Date
JPWO2014020787A1 true JPWO2014020787A1 (ja) 2016-07-21
JP6129177B2 JP6129177B2 (ja) 2017-05-17

Family

ID=50027505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014527941A Active JP6129177B2 (ja) 2012-08-03 2013-03-06 電子部品モジュールとその実装体

Country Status (3)

Country Link
US (1) US9545026B2 (ja)
JP (1) JP6129177B2 (ja)
WO (1) WO2014020787A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437295B2 (en) 2017-08-16 2022-09-06 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and electronic device having the same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083923B2 (en) * 2015-09-21 2018-09-25 Intel Corporation Platform with thermally stable wireless interconnects
US10887439B2 (en) * 2015-12-22 2021-01-05 Intel Corporation Microelectronic devices designed with integrated antennas on a substrate
CN110731032B (zh) * 2017-05-02 2021-10-29 阿莫技术有限公司 天线模块
US10332862B2 (en) 2017-09-07 2019-06-25 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US11658089B2 (en) 2017-12-14 2023-05-23 Mitsubishi Electric Corporation Semiconductor device
JP6939982B2 (ja) * 2018-03-20 2021-09-22 株式会社村田製作所 高周波モジュール
WO2020054001A1 (ja) * 2018-09-12 2020-03-19 三菱電機株式会社 空中線
CN111566876B (zh) * 2018-10-18 2021-07-30 阿莫技术有限公司 具有腔体结构的天线封装组件
JP2021099229A (ja) * 2019-12-20 2021-07-01 ソニーセミコンダクタソリューションズ株式会社 電位測定装置
KR20210117587A (ko) * 2020-03-19 2021-09-29 삼성전자주식회사 반도체 모듈
WO2021245907A1 (ja) * 2020-06-05 2021-12-09 日本電信電話株式会社 光電子集積モジュール
JP2022025294A (ja) * 2020-07-29 2022-02-10 トレックス・セミコンダクター株式会社 半導体装置
CN111863745B (zh) * 2020-08-17 2022-04-08 天津大学 一种针对介质集成悬置线功放的散热结构

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200860A (ja) * 1998-12-31 2000-07-18 Texas Instr Inc <Ti> ボ―ル・グリッド・アレイ・パッケ―ジ
JP2002100698A (ja) * 2000-09-26 2002-04-05 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
JP2003007910A (ja) * 2001-06-19 2003-01-10 Matsushita Electric Ind Co Ltd 半導体装置
JP2003124435A (ja) * 2001-10-17 2003-04-25 Matsushita Electric Ind Co Ltd 高周波半導体装置
JP2003203943A (ja) * 2001-12-28 2003-07-18 Matsushita Electric Ind Co Ltd フリップチップ実装基板、製造方法及び無線装置
JP2005117139A (ja) * 2003-10-03 2005-04-28 Mitsubishi Electric Corp マイクロ波モジュール、及びこれを用いたアレーアンテナ装置
JP2006210777A (ja) * 2005-01-31 2006-08-10 Nec Electronics Corp 半導体装置
JP2009105327A (ja) * 2007-10-25 2009-05-14 Toyota Motor Corp 放熱板付き半導体装置、及びその製造方法
JP2010239344A (ja) * 2009-03-31 2010-10-21 Fujikura Ltd 無線回路モジュール
JP2011124251A (ja) * 2009-12-08 2011-06-23 Renesas Electronics Corp 半導体装置およびその製造方法
JP2013546191A (ja) * 2010-12-03 2013-12-26 インテル・コーポレーション 扁平形状の超小型電子パッケージ、扁平形状の超小型電子パッケージの製造方法、および、扁平形状の超小型電子パッケージを含む電子アセンブリ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331835A (ja) * 1999-05-21 2000-11-30 Taiyo Yuden Co Ltd 積層電子部品及び回路モジュール
JP3937840B2 (ja) 2002-01-10 2007-06-27 株式会社日立製作所 高周波モジュール
US7235880B2 (en) * 2004-09-01 2007-06-26 Intel Corporation IC package with power and signal lines on opposing sides
JP4308797B2 (ja) * 2005-05-02 2009-08-05 株式会社アドバンストシステムズジャパン 半導体パッケージおよびソケット付き回路基板
JP4555369B2 (ja) * 2008-08-13 2010-09-29 富士通メディアデバイス株式会社 電子部品モジュール及びその製造方法
US8474726B2 (en) * 2010-08-12 2013-07-02 Feinics Amatech Teoranta RFID antenna modules and increasing coupling
US9112272B2 (en) * 2010-08-12 2015-08-18 Feinics Amatech Teoranta Antenna modules for dual interface smart cards, booster antenna configurations, and methods
US9634391B2 (en) * 2011-08-08 2017-04-25 Féinics Amatech Teoranta RFID transponder chip modules
CN104471707B (zh) * 2012-07-26 2017-07-04 株式会社村田制作所 半导体模块
US9331058B2 (en) * 2013-12-05 2016-05-03 Apple Inc. Package with SoC and integrated memory

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200860A (ja) * 1998-12-31 2000-07-18 Texas Instr Inc <Ti> ボ―ル・グリッド・アレイ・パッケ―ジ
JP2002100698A (ja) * 2000-09-26 2002-04-05 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
JP2003007910A (ja) * 2001-06-19 2003-01-10 Matsushita Electric Ind Co Ltd 半導体装置
JP2003124435A (ja) * 2001-10-17 2003-04-25 Matsushita Electric Ind Co Ltd 高周波半導体装置
JP2003203943A (ja) * 2001-12-28 2003-07-18 Matsushita Electric Ind Co Ltd フリップチップ実装基板、製造方法及び無線装置
JP2005117139A (ja) * 2003-10-03 2005-04-28 Mitsubishi Electric Corp マイクロ波モジュール、及びこれを用いたアレーアンテナ装置
JP2006210777A (ja) * 2005-01-31 2006-08-10 Nec Electronics Corp 半導体装置
JP2009105327A (ja) * 2007-10-25 2009-05-14 Toyota Motor Corp 放熱板付き半導体装置、及びその製造方法
JP2010239344A (ja) * 2009-03-31 2010-10-21 Fujikura Ltd 無線回路モジュール
JP2011124251A (ja) * 2009-12-08 2011-06-23 Renesas Electronics Corp 半導体装置およびその製造方法
JP2013546191A (ja) * 2010-12-03 2013-12-26 インテル・コーポレーション 扁平形状の超小型電子パッケージ、扁平形状の超小型電子パッケージの製造方法、および、扁平形状の超小型電子パッケージを含む電子アセンブリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437295B2 (en) 2017-08-16 2022-09-06 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and electronic device having the same

Also Published As

Publication number Publication date
US9545026B2 (en) 2017-01-10
US20150181739A1 (en) 2015-06-25
JP6129177B2 (ja) 2017-05-17
WO2014020787A1 (ja) 2014-02-06

Similar Documents

Publication Publication Date Title
JP6129177B2 (ja) 電子部品モジュールとその実装体
US10404226B2 (en) Power amplifier module
US8373997B2 (en) Semiconductor device
JP4610414B2 (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP2006073651A (ja) 半導体装置
KR20060051982A (ko) 반도체 장치 및 전자기기
JP2007073849A (ja) 電子回路モジュールとその製造方法
KR102461278B1 (ko) Rf 전력 증폭기 모듈의 제조 방법과 rf 전력 증폭기 모듈, rf 모듈 및 기지국
JP6516011B2 (ja) 無線機
CN105762138A (zh) 整合式毫米波芯片封装结构
EP3065167B1 (en) High-frequency module and microwave transceiver
JP2012182395A (ja) 電子デバイス
JP5577694B2 (ja) 部品内蔵モジュール
JP2008109044A (ja) 配線回路基板および電子部品装置
US6922119B2 (en) Surface acoustic wave filter adapted to restrain undue temperature rise
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JP2006120996A (ja) 回路モジュール
US9922918B2 (en) Substrate for stacked module, stacked module, and method for manufacturing stacked module
JP2005311230A (ja) 回路モジュールおよびこの回路モジュールを用いた回路装置
JP2011077075A (ja) 発熱性電子素子内蔵のモジュール基板及びその製造方法
JP2015201538A (ja) 高周波モジュール
JP6579396B2 (ja) 半導体装置、及び基板
WO2020203506A1 (ja) 電力増幅装置
CN111213234B (zh) 半导体组装件
JP2005228811A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170411

R151 Written notification of patent or utility model registration

Ref document number: 6129177

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250