KR20230015006A - 고주파 전력 증폭기용 반도체 패키지, 그의 실장 구조 및 그의 제조 방법 - Google Patents

고주파 전력 증폭기용 반도체 패키지, 그의 실장 구조 및 그의 제조 방법 Download PDF

Info

Publication number
KR20230015006A
KR20230015006A KR1020210096247A KR20210096247A KR20230015006A KR 20230015006 A KR20230015006 A KR 20230015006A KR 1020210096247 A KR1020210096247 A KR 1020210096247A KR 20210096247 A KR20210096247 A KR 20210096247A KR 20230015006 A KR20230015006 A KR 20230015006A
Authority
KR
South Korea
Prior art keywords
layer
wiring layer
semiconductor chip
base substrate
cavity
Prior art date
Application number
KR1020210096247A
Other languages
English (en)
Other versions
KR102609629B1 (ko
Inventor
박세훈
유종인
Original Assignee
한국전자기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자기술연구원 filed Critical 한국전자기술연구원
Priority to KR1020210096247A priority Critical patent/KR102609629B1/ko
Publication of KR20230015006A publication Critical patent/KR20230015006A/ko
Application granted granted Critical
Publication of KR102609629B1 publication Critical patent/KR102609629B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 고주파 전력 증폭기용 반도체 패키지, 그의 실장 구조 및 그의 제조 방법에 관한 것이다. 본 발명에 따른 반도체 패키지는 고주파 전력 증폭기용 반도체 칩이 임베디드(embedded) 기판에 내장되고, 임베디드 기판의 하부면에 인쇄회로기판에 접속될 수 있는 외부 접속 단자들이 형성된 구조를 갖는다. 반도체 칩은 하부면에 그라운드층이 형성되고, 상부면에 입출력 단자들이 형성되어 있다. 임베디드 기판은 반도체 칩을 내장한다. 외부 접속 단자들은 임베디드 기판의 하부면에 형성되며, 임베디드 기판을 매개로 입출력 단자들과 전기적으로 연결된다. 그리고 임베디드 기판은 하부면 대부분이 그라운드 영역으로 사용된다.

Description

고주파 전력 증폭기용 반도체 패키지, 그의 실장 구조 및 그의 제조 방법{Semiconductor package for high frequency power amplifier, mounting structure thereof, and manufacturing method thereof}
본 발명은 반도체 패키지 기술에 관한 것으로, 더욱 상세하게는 5G 대역 주파수에서 사용되는 고주파 전력 증폭기용 반도체 패키지, 그의 실장 구조 및 그의 제조 방법에 관한 것이다.
휴대하면서 고해상도의 동영상을 시청할 수 있는 스마트 폰, 자율 주행 차량, IOT 기기 등에 모바일 네트워크를 통한 데이터 요구사항이 계속적으로 증가함에 따라서, 새로운 5G 네트워크는 밀리미터파(mmWave) 주파수까지 사용하고 있다.
이러한 mmWave 주파수 대역에서 부하에 전력을 공급하는 목적으로 고주파 전력 증폭기가 사용된다. 예컨대 고주파 전력 증폭기는 5G를 지원하는 스마트 폰의 전력 사용 효율성과 통화시간을 좌우하는 핵심부품이다. 고주파 전력 증폭기는 송신부의 미약한 신호를 증폭하여 안테나를 통해 기지국까지 송출하는 전력 증폭 역할을 하며, 스마트 폰 하나에 반드시 하나 이상이 사용된다.
이러한 고주파 전력 증폭기에 사용되는 반도체 칩은 외부 기기와 신호를 입출력하는 입출력 단자들이 상부면에 형성되어 있고, 하부면에 도체 물질을 이용하여 그라운드층이 형성된 구조를 갖는다.
고주파 전력 증폭기용 반도체 칩은 패키징되어 반도체 패키지 형태로 인쇄회로기판에 실장되어 사용된다. 이러한 반도체 패키지는 베이스 기판 위에 반도체 칩의 하부면이 접합되어 실장된다. 반도체 칩의 하부면에 형성된 그라운드층은 베이스 기판의 상부면에 전기적으로 연결된다. 반도체 칩의 입출력 단자는 본딩 와이어를 이용하여 베이스 기판과 전기적으로 연결된다. 베이스 기판 위의 반도체 칩이 실장된 영역은 수지로 봉합된다. 그리고 베이스 기판의 하부면에 인쇄회로기판과 접속될 수 있는 솔더 볼이 형성된 구조를 갖는다. 즉 반도체 패키지는 솔더 볼을 매개로 인쇄회로기판에 실장된다.
이러한 기존의 고주파 전력 증폭기용 반도체 패키지는 본딩 와이어를 이용하여 반도체 칩을 베이스 기판을 경유하여 인쇄회로기판과 전기적으로 연결된다. 그런데 mmWave 주파수 대역에 사용되는 반도체 패키지는 본딩 와이어의 길이 때문에, 신호 손실이 커지게 되는 문제점이 발생한다.
등록특허 제10-2038602호 (2019.10.24. 등록)
따라서 본 발명의 목적은 반도체 칩과 인쇄회로기판 간의 접속 길이를 줄여 신호 손실을 줄일 수 있는 고주파 전력 증폭기용 반도체 패키지, 그의 실장 구조 및 그의 제조 방법을 제공하는 데 있다.
본 발명의 다른 목적은 반도체 패키지의 두께를 줄이고, 이를 통하여 반도체 칩과 인쇄회로기판 간의 접속 길이를 줄여 신호 손실을 줄일 수 있는 고주파 전력 증폭기용 반도체 패키지, 그의 실장 구조 및 그의 제조 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 그라운드 면적을 넓게 확보함으로써 기생성분을 줄여 성능을 향상시킬 수 있는 고주파 전력 증폭기용 반도체 패키지, 그의 실장 구조 및 그의 제조 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 그라운드 면적을 넓게 확보함으로써 열방출 효율를 높여 성능을 향상시킬 수 있는 고주파 전력 증폭기용 반도체 패키지, 그의 실장 구조 및 그의 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 하부면에 그라운드층이 형성되고, 상부면에 입출력 단자들이 형성된 고주파 전력 증폭기용 반도체 칩; 상기 반도체 칩이 내장되는 임베디드(embedded) 기판; 및 상기 임베디드 기판의 하부면에 형성되며, 상기 임베디드 기판을 매개로 상기 입출력 단자들과 전기적으로 연결되는 외부 접속 단자들;을 포함하는 고주파 전력 증폭기용 반도체 패키지를 제공한다.
상기 임베디드 기판은, 하부면에 상기 외부 접속 단자들이 형성되는 하부 배선층; 상기 하부 배선층 위에 형성되며, 중심 부분에 상기 하부 배선층이 노출되는 캐버티가 형성되어 있고, 상기 캐버티 내에 상기 반도체 칩이 삽입되며, 상기 캐버티를 통하여 상기 반도체 칩의 그라운드층이 상기 하부 배선층 위에 접합되는 베이스 기판; 상기 베이스 기판의 상부면과 상기 캐버티를 덮어 상기 반도체 칩을 봉합하는 절연층; 상기 절연층 위에 형성되며, 상기 입출력 단자들과 각각 전기적으로 연결되는 상부 배선층; 및 상기 하부 배선층, 상기 절연층, 상기 베이스 기판 및 상기 상부 배선층을 관통하여 형성되며, 상기 하부 배선층과 상기 상부 배선층을 전기적으로 연결하는 비아;를 포함한다.
상기 하부 배선층은, 상기 반도체 칩의 그라운드층이 접합되는 그라운드 패드; 및 상기 그라운드 패드와 이격되게 형성되며, 상기 외부 접속 단자들이 각각 형성되는 외부 접속 패드;를 포함할 수 있다.
상기 그라운드 패드 내에 상기 캐버티가 위치한다.
상기 절연층은 상기 반도체 칩과 상기 캐버티 사이에도 충전된다.
상기 절연층에는 상기 입출력 단자들이 노출되는 단자 구멍이 형성되어 있다.
상기 캐버티의 외측에 상기 절연층, 상기 베이스 기판 및 상기 하부 배선층을 관통하는 관통 구멍이 형성되어 있다.
상기 관통 구멍에 상기 비아를 형성하는 도금층이 형성된다.
상기 상부 배선층은, 한 쪽이 상기 단자 구멍을 통하여 상기 입출력 단자에 연결되고, 상기 한 쪽과 연결된 다른 쪽이 상기 비아에 연결된다.
상기 하부 배선층, 상기 상부 배선층 및 상기 비아는 각각, 씨드층; 및 상기 씨드층 위에 형성되는 도금층;을 포함할 수 있다.
상기 베이스 기판은, 절연성 소재의 기판 몸체; 및 상기 기판 몸체의 하부면에 형성된 금속박;을 포함할 수 있다.
상기 금속박의 하부면에 상기 하부 배선층이 형성되며, 상기 금속박은 상기 하부 배선층에 대응되게 패터닝될 수 있다.
상기 외부 접속 단자들은 금속 범프일 수 있다.
본 발명은 또한, 인쇄회로기판; 및 상기 인쇄회로기판 위에 실장된 상기 고주파 전력 증폭기용 반도체 패키지;를 포함하는 고주파 전력 증폭기용 반도체 패키지의 실장 구조를 제공한다.
그리고 본 발명은, 베이스 기판의 중심 부분에 관통되게 캐버티를 형성하는 단계; 상기 베이스 기판의 하부면에 상기 캐버티를 덮는 점착 테이프를 부착하는 단계; 하부면에 그라운드층이 형성되고, 상부면에 입출력 단자들이 형성되어 있는 반도체 칩을 상기 캐버티를 통하여 상기 점착 테이프 위에 부착하되, 상기 반도체 칩의 그라운드층을 상기 점착 테이프 위에 부착하는 단계; 상기 베이스 기판의 상부면과 상기 캐버티를 덮어 반도체 칩을 봉합하는 절연층을 형성하는 단계; 상기 베이스 기판의 하부면에서 점착 테이프를 제거하는 단계; 상기 절연층에 상기 입출력 단자들이 노출되게 단자 구멍과, 상기 캐버티의 외측에 상기 절연층과 상기 베이스 기판을 관통하는 관통 구멍을 형성하는 단계; 도금으로 상기 절연층의 상부면, 상기 단자 구멍, 상기 관통 구멍, 상기 입출력 단자 및 상기 베이스 기판의 하부면을 덮는 도금층을 형성하는 단계; 상기 베이스 기판 하부면의 도금층을 패터닝하여 하부 배선층을 형성하고, 상기 절연층 상부면의 도금층을 패터닝하여 상기 입출력 단자들과 각각 전기적으로 연결되는 상부 배선층을 형성하고, 상기 관통 구멍에 형성된 도금층은 상기 하부 배선층과 상기 상부 배선층을 연결하는 비아를 형성하는 회로 배선 단계; 및 상기 하부 배선층에 외부 접속 단자들을 형성하는 단계;를 포함하는 고주파 전력 증폭기용 반도체 패키지의 제조 방법을 제공한다.
상기 절연층을 형성하는 단계에서, 상기 베이스 기판 위에 절연 필름을 진공 열압착하여 상기 절연 필름의 소재가 상기 반도체 칩과 상기 캐버티 사이에도 충전되게 상기 절연층을 형성할 수 있다.
그리고 상기 회로 배선 단계에서, 상기 하부 배선층은 상기 반도체 칩의 그라운드층이 접합되는 그라운드 패드와, 상기 그라운드 패드와 이격되게 형성되며 상기 외부 접속 단자들이 각각 형성되는 외부 접속 패드를 포함하도록 패터닝될 수 있다.
본 발명에 따르면, 고주파 전력 증폭기용 반도체 칩을 베이스 기판에 임베딩하고, 베이스 기판의 양면에 반도체 칩의 입출력 단자와 연결되는 배선층을 형성함으로써, 반도체 칩과 인쇄회로기판 간의 접속 길이를 줄여 신호 손실을 줄일 수 있다.
본 발명에 따른 고주파 전력 증폭기용 반도체 패키지는 반도체 칩이 베이스 기판에 임베디드된 구조를 갖기 때문에, 반도체 패키지의 두께를 반도체 칩의 두께 수준으로 줄이고, 이를 통하여 반도체 칩과 인쇄회로기판 간의 접속 길이를 줄여 신호 손실을 줄일 수 있다.
본 발명에 따른 주파 전력 증폭기용 반도체 패키지는 반도체 칩이 임베디드된 베이스 기판의 하부면 대부분을 그라운드 패드를 통하여 그라운드 영역으로 사용할 수 있기 때문에, 그라운드 면적을 넓게 확보함으로써 기생성분을 줄여 성능을 향상시킬 수 있다.
그리고 그라운드 패드를 통하여 그라운드 영역을 넓게 확보함으로써, 베이스 기판 아래의 그라운드 패드를 통하여 반도체 칩의 구동 중 발생되는 열을 효과적으로 외부로 방출하여 성능을 향상시킬 수 있다.
도 1은 본 실시예에 따른 고주파 전력 증폭기용 반도체 패키지를 보여주는 단면도이다.
도 2는 도 1의 반도체 패키지의 상부면을 보여주는 평면도이다.
도 3은 도 1의 반도체 패키지의 하부면을 보여주는 평면도이다.
도 4는 도 1의 반도체 패키지가 인쇄회로기판에 실장된 상태를 보여주는 도면이다.
도 5 내지 도 14는 본 실시예에 따른 고주파 전력 증폭기용 반도체 패키지의 제조 방법에 따른 각 단계를 보여주는 도면들로서,
도 5는 베이스 기판을 보여주는 단면도이고,
도 6은 베이스 기판에 캐버티를 형성한 상태를 보여주는 단면도이고,
도 7은 베이스 기판의 하부면에 캐버티를 덮도록 점착 테이프를 부착한 상태를 보여주는 단면도이고,
도 8은 베이스 기판의 캐버티 내에 반도체 칩을 삽입한 상태를 보여주는 단면도이고,
도 9는 베이스 기판의 상부면과 캐버티를 덮도록 절연층을 형성한 상태를 보여주는 단면도이고,
도 10은 베이스 기판으로 점착 테이프가 제거된 상태를 보여주는 단면도이고,
도 11은 단자 구멍과 관통 구멍을 형성한 상태를 보여주는 단면도이고,
도 12는 씨드층을 형성한 상태를 보여주는 단면도이고,
도 13은 씨드층 위에 도금층을 형성하여 배선층을 상태를 보여주는 단면도이고,
도 14는 배선층에 대한 패터닝을 통하여 하부 배선층 및 상부 배선층을 형성하여 임베디드 기판을 형성한 상태를 보여주는 단면도이고,
하기의 설명에서는 본 발명의 실시예를 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 벗어나지 않는 범위에서 생략될 것이라는 것을 유의하여야 한다.
이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
[고주파 전력 증폭기용 반도체 패키지]
도 1은 본 실시예에 따른 고주파 전력 증폭기용 반도체 패키지를 보여주는 단면도이다. 도 2는 도 1의 반도체 패키지의 상부면을 보여주는 평면도이다. 그리고 도 3은 도 1의 반도체 패키지의 하부면을 보여주는 평면도이다. 여기서 도 1은 도 2의 I-I 선 단면도이다.
도 1 내지 도 3을 참조하면, 본 실시예에 따른 고주파 전력 증폭기용 반도체 패키지(100; 이하 '반도체 패키지'라 함)는 고주파 전력 증폭기용 반도체 칩(10; 이하 '반도체 칩'이라 함)이 임베디드(embedded) 기판(20)에 내장되고, 임베디드 기판(20)의 하부면(23)에 인쇄회로기판(200)에 접속될 수 있는 외부 접속 단자(90)들이 형성된 구조를 갖는다. 반도체 칩(10)은 하부면에 그라운드층(11)이 형성되고, 상부면에 입출력 단자(13)들이 형성되어 있다. 임베디드 기판(20)은 반도체 칩(10)을 내장한다. 외부 접속 단자(90)들은 임베디드 기판(20)의 하부면(23)에 형성되며, 임베디드 기판(20)을 매개로 입출력 단자(13)들과 전기적으로 연결된다. 그리고 임베디드 기판(20)은 하부면(23) 대부분이 그라운드 영역으로 사용된다.
임베디드 기판(20)은 반도체 칩(10)이 내장되는 베이스 기판(30), 반도체 칩(10)이 내장된 영역을 봉합하는 절연층(60), 및 베이스 기판(30)에 형성되는 배선층(40)을 포함한다. 배선층(40)은 하부 배선층(50), 상부 배선층(70) 및 비아(80)를 포함한다.
이러한 임베디드 기판(20)은 상부면(21)에 상부 배선층(70)과 절연층(60)이 위치하고, 하부면(23)에 하부 배선층(50)이 위치한다. 비아(80)는 임베디드 기판(20)을 관통하여 하부 배선층(50)과 상부 배선층(70)을 전기적으로 연결한다.
하부 배선층(50)은 하부면에 외부 접속 단자(90)들이 형성된다. 베이스 기판(30)은 하부 배선층(50) 위에 형성되며, 중심 부분에 하부 배선층(50)이 노출되는 캐버티(31)가 형성되어 있다. 캐버티(31) 내에 반도체 칩(10)이 삽입되며, 캐버티(31)를 통하여 반도체 칩(10)의 그라운드층(11)이 하부 배선층(50) 위에 접합된다. 절연층(60)은 베이스 기판(30)의 상부면과 캐버티(31)를 덮어 반도체 칩(10)을 봉합한다. 상부 배선층(70)은 절연층(60) 위에 형성되며, 입출력 단자(13)들과 각각 전기적으로 연결된다. 그리고 비아(80)는 하부 배선층(50), 절연층(60), 베이스 기판(30) 및 상부 배선층(70)을 관통하여 형성되며, 하부 배선층(50)과 상부 배선층(70)을 전기적으로 연결한다.
여기서 베이스 기판(30)은 절연성 소재의 기판 몸체(33)와, 기판 몸체(33)의 하부면에 형성된 금속박(35)을 포함한다. 금속박(35)의 하부면에 하부 배선층(50)이 형성된다. 금속박(35)은 하부 배선층(50)에 대응되게 패터닝된다.
기판 몸체(33)의 소재로는 FR4가 사용될 수 있다. 금속박(35)의 소재로는 구리가 사용될 수 있다. 베이스 기판(30)은 기판 몸체(33)의 하부면에 금속박(35)을 적층한 후 라미네이션하여 형성할 수 있다.
베이스 기판(30)은 중심 부분에 캐버티(31)가 형성된다. 캐버티(31)는 레이저 가공, 금형 또는 펀치 등을 이용한 물리적인 가공을 통하여 형성할 수 있다. 캐버티(31)에 반도체 칩(10)을 안정적으로 삽입할 수 있도록, 캐버티(31)는 반도체 칩(10) 보다는 크게 형성된다. 예컨대 캐버티(31)는 반도체 칩(10) 보다 가로 및 세로가 50 내지 100㎛ 크게 형성될 수 있다.
절연층(60)은 베이스 기판(30)의 상부면을 덮어 베이스 기판(30)에 삽입된 반도체 칩(10)을 봉합한다. 절연층(60)은 반도체 칩(10)을 외부환경으로부터 보호하고, 상부 배선층(70)이 형성될 수 있는 기반층을 제공한다. 절연층(60)은 반도체 칩(10)과 캐버티(31)) 사이에도 충전된다.
이러한 절연층(60)은 절연 필름을 진공 열압착하여 형성할 수 있다. 즉 절연 필름을 베이스 기판(30)의 상부면에 탑재한 후, 진공 열압착을 통하여 반도체 칩(10)이 실장된 캐버티(31)를 봉합한다. 절연 필름을 진공 열압착하는 과정에서 절연 필름의 소재가 반도체 칩(10)과 캐버티(31) 사이를 채울 수 있다. 그 외 절연층(60)은 액상의 수지를 도포하는 방식으로 형성할 수 있다. 도포 방법으로 일반적인 인쇄 방식이 사용될 수 있다. 절연층(60)의 소재로는 폴리미이드, 에폭시 수지 등이 사용될 수 있다.
절연층(60)과 베이스 기판(30)에 단자 구멍(61)과 관통 구멍(81)을 형성한다. 단자 구멍(61)이 절연층(60)에 입출력 단자(13)들이 노출되게 형성된다. 관통 구멍(81)이 캐버티(31)의 외측에 절연층(60)과 베이스 기판(30)을 수직으로 관통하게 형성된다. 이러한 단자 구멍(61)과 관통 구멍(81)은 레이저 가공, 포토리소그래피 공정, 또는 드릴링을 통하여 형성할 수 있다. 예컨대 단자 구멍(61)은 레이저 가공 또는 포토리소그리피 공정으로 형성하고, 관통 구멍(81)은 드릴링으로 형성할 수 있다.
전술된 바와 같이 배선층(40)은 하부 배선층(50), 상부 배선층(70) 및 비아(80)를 포함한다. 이러한 배선층(40)은 씨드층(41)과, 씨드층(41) 위에 형성되는 도금층(43)을 포함한다. 씨드층(41) 및 도금층(43)은 각각 단일 층 또는 복수 층으로 형성될 수 있다. 씨드층(41)은 도금층(43)을 형성하기 위한 기초층이다. 씨드층(41)은 베이스 기판(30)과 도금층(43) 간에 안정적인 접합을 매개할 수 있는 소재가 사용될 수 있다. 예컨대 도금층(43)의 소재가 구리 또는 금인 경우, 씨드층(41)의 소재는 구리, 티타늄 또는 크롬 중에서 선택될 수 있다.
씨드층(41)은 무전해 도금 또는 진공증착방법으로 형성할 수 있다.
도금층(43)은 씨드층(41)을 기반으로 하여 전해 도금으로 형성할 수 있다. 도금층(43)은 씨드층(41) 보다는 두껍게 형성된다. 예컨대 5 내지 25㎛의 두께로 형성될 수 있다.
씨드층(41)과 도금층(43)은 각각 절연층(60)의 상부면, 관통 구멍(81), 및 금속박(35)의 하부면에 형성된다.
씨드층(41)과 도금층(43)은 포토리소그리피 공정을 이용한 패터닝을 통하여 하부 배선층(50), 상부 배선층(70) 및 비아(80)로 형성된다. 패터닝 공정에서 베이스 기판(30)의 금속박(35)은 하부 배선층(50)에 대응되게 패터닝된다.
하부 배선층(50)은 그라운드 패드(51)와 외부 접속 패드(53)를 포함한다. 그라운드 패드(51)는 반도체 칩(10)의 그라운드층(11)이 접합된다. 외부 접속 패드(53)는 그라운드 패드(51)와 이격되게 형성되며, 외부 접속 단자(90)들이 각각 형성된다.
그라운드 패드(51) 내에 캐버티(31)가 위치한다. 즉 그라운드 패드(51)가 베이스 기판(30)의 하부면에 캐버티(31)를 덮도록 형성된다. 그라운드 패드(51)는 캐버티(31)를 통하여 삽입되는 반도체 칩(10)을 지지한다. 그라운드 패드(51)의 상부면에 반도체 칩(10)의 그라운드층(11)이 접합되어 전기적으로 연결된다.
베이스 기판(30)의 하부면에 있어서, 그라운드 패드(51)가 대부분의 면적을 차지한다. 외부 접속 패드(53)는 베이스 기판(30)의 하부면에 그라운드 패드(51)에 대해서 아일랜드 형태로 형성된다. 그라운드 패드(51)를 통하여 그라운드 영역을 넓게 확보함으로써, 반도체 패키지(100)의 구동 중 발생될 수 있는 기생성분을 최소화할 수 있다. 그라운드 패드(51)를 이용하여 기생성분을 최소화함으로써, 반도체 패키지(100)의 성능을 향상시킬 수 있다.
상부 배선층(70)은 한 쪽이 단자 구멍(61)을 통하여 입출력 단자(13)에 연결되고, 한 쪽과 연결된 다른 쪽이 비아(80)에 연결된다. 이러한 상부 배선층(70)은 반도체 칩(10)을 중심으로 입출력 단자(13)를 외측으로 재배선한다. 이러한 상부 배선층(70)은 입출력 단자(13) 중 접지 단자에 연결되는 접지 배선(71)과, 입출력 단자(13) 중 신호 단자에 연결되는 신호 배선(73)을 포함할 수 있다. 상부 배선층(70)은 입출력 단자(13)에 연결되지 않는 더미 배선(75)을 더 포함할 수 있다.
그리고 비아(80)는 상부 배선층(70)과 하부 배선층(50)을 전기적으로 연결한다. 비아(80)는 접지 배선(71)과 그라운드 패드(51)를 연결하는 접지 비아(83)와, 신호 배선(73)과 외부 접속 패드(53)를 연결하는 신호 비아(85)를 포함할 수 있다. 비아(80)는 더미 배선(75)과 그라운드 패드(51)를 연결하는 더미 비아(87)를 포함할 수 있다.
더미 비아(87)를 매개로 연결된 더미 배선(75)과 그라운드 패드(51)를 통하여, 반도체 패키지(100)의 구동 중 발생될 수 있는 기생성분을 더 줄일 수 있다.
그리고 외부 접속 단자(90)는 외부 접속 패드(33)에 형성된다. 외부 접속 단자(90)는 금속 범프일 수 있다. 금속 범프는 볼 또는 기둥 형태일 수 있다. 금속 범프로는 솔더 범프가 사용될 수 있다.
그리고 외부 접속 단자(90)는 외부 접속 패드(53)에 형성된 신호 비아(85)에 형성되거나, 신호 비아(85)에서 이격된 외부 접속 패드(53) 부분에 형성될 수 있다.
도시하진 않았지만, 그라운드 패드(51)에 접지용 솔더 범프가 형성될 수 있다.
[고주파 전력 증폭기용 반도체 패키지의 실장 구조]
이와 같은 본 실시예에 따른 반도체 패키지(100)는 도 4에 도시된 바와 같이 인쇄회로기판(200)에 실장될 수 있다. 도 4는 도 1의 반도체 패키지(100)가 인쇄회로기판(200)에 실장된 구조를 보여주는 단면도이다.
도 4를 참조하면, 반도체 패키지(100)는 인쇄회로기판(200)에 실장된다.
인쇄회로기판(200)은 반도체 패키지(100)가 실장될 수 있는 기판 패드(110)를 포함한다. 기판 패드(110)는 반도체 패키지(100)의 외부 접속 단자(90)가 접합되는 제1 기판 패드(112)와, 반도체 패키지(100)의 그라운드 패드(51)가 접합되는 제2 기판 패드(114)를 포함한다.
그라운드 패드(51)는 제2 기판 패드(114)에 전도성 부재(120)를 매개로 접합된다. 전도성 부재(120)는 솔더, 전도성 접착제 또는 전도성 접착 테이프가 사용될 수 있다.
이와 같이 본 실시예에 따르면, 반도체 칩(10)을 베이스 기판(30)에 임베딩하고, 베이스 기판(30)의 양면에 반도체 칩(10)의 입출력 단자(13)와 연결되는 배선층(40)을 형성함으로써, 반도체 칩(10)과 인쇄회로기판(200) 간의 접속 길이를 줄여 신호 손실을 줄일 수 있다.
본 실시예에 따른 반도체 패키지(100)는 반도체 칩(10)이 베이스 기판(30)에 임베디드된 구조를 갖기 때문에, 반도체 패키지(100)의 두께를 반도체 칩(10)의 두께 수준으로 줄이고, 이를 통하여 반도체 칩(10)과 인쇄회로기판(200) 간의 접속 길이를 줄여 신호 손실을 줄일 수 있다.
본 실시예에 따른 반도체 패키지(100)는 반도체 칩(10)이 임베디드된 베이스 기판(30)의 하부면 대부분을 그라운드 패드(51)를 통하여 그라운드 영역으로 사용하기 때문에, 그라운드 면적을 넓게 확보함으로써 기생성분을 줄여 성능을 향상시킬 수 있다.
그리고 그라운드 패드(51)를 통하여 그라운드 영역을 넓게 확보함으로써, 베이스 기판(30) 아래의 그라운드 패드(51)를 통하여 반도체 칩(10)의 구동 중 발생되는 열을 효과적으로 외부로 방출하여 반도체 패키지(100)의 성능을 향상시킬 수 있다.
[고주파 전력 증폭기용 반도체 패키지의 제조 방법]
이와 같은 본 실시예에 따른 반도체 패키지(100)의 제조 방법에 대해서, 도 1, 도 5 내지 도 14를 참조하여 설명하면 다음과 같다. 여기서 도 5 내지 도 14는 본 실시예에 따른 고주파 전력 증폭기용 반도체 패키지(100)의 제조 방법에 따른 각 단계를 보여주는 도면들이다.
먼저 도 5에 도시된 바와 같이, 베이스 기판(30)을 준비한다. 베이스 기판(30)은 기판 몸체(33)와, 기판 몸체(33)의 하부면에 형성된 금속박(35)을 포함한다.
다음으로 도 6에 도시된 바와 같이, 베이스 기판(30)의 중심 부분에 관통되게 캐버티(31)를 형성한다. 캐버티(31)는 레이저 가공, 금형 또는 펀치 등을 이용한 물리적인 가공을 통하여 형성할 수 있다. 캐버티(31)는 삽입되는 반도체 칩(10)의 형상에 대응되는 형태를 가지며, 반도체 칩(10) 보다는 크게 형성된다.
다음으로 도 7에 도시된 바와 같이, 베이스 기판(30)의 하부면에 점착 테이프(37)를 부착한다. 점착 테이프(37)는 베이스 기판(30)의 캐버티(31)를 덮도록 베이스 기판(30)의 하부면에 부착된다. 점착 테이프(37)는 캐버티(31)로 삽입되는 반도체 칩을 임시적으로 고정한다. 점착 테이프(37)는 캐버티(31)에 반도체 칩을 삽입한 이후에 진행되는 절연층을 형성하는 공정에서 절연층의 소재가 캐버티(31)와 반도체 칩 사이에 안정적으로 채워질 수 있도록 한다. 점착 테이프(37)는 절연층의 소재가 캐버티(31)를 통하여 베이스 기판(30)의 하부면으로 누출되는 것을 방지한다.
다음으로 도 8에 도시된 바와 같이, 베이스 기판(30)의 캐버티(31)에 반도체 칩(10)을 삽입한다. 캐버티(31)에 반도체 칩(10)을 삽입할 때, 반도체 칩(10)의 그라운드층(11)을 캐버티(31)에 노출된 점착 테이프(37) 위에 부착한다. 반도체 칩(10)의 입출력 패드(13)는 베이스 기판(30)의 상부면을 향한다.
다음으로 도 9에 도시된 바와 같이, 베이스 기판(30)의 상부면과 캐버티(31)를 덮어 반도체 칩(10)을 봉합하는 절연층(60)을 형성한다. 예컨대 절연층(60)은 절연 필름을 진공 열압착하여 형성할 수 있다. 절연 필름을 진공 열압착하는 과정에서 절연 필름의 소재가 반도체 칩(10)과 캐버티(31) 사이를 채우게 된다.
다음으로 도 10에 도시된 바와 같이, 베이스 기판(30)의 하부면에서 점착 테이프(도 9의 37)를 제거한다.
다음으로 도 11에 도시된 바와 같이, 단자 구멍(61)과 관통 구멍(81)을 형성한다. 즉 절연층(60)에 입출력 단자(13)들이 노출되게 단자 구멍(61)을 형성한다. 캐버티(31)의 외측에 절연층(60)과 베이스 기판(30)을 관통하는 관통 구멍(81)을 형성한다. 단자 구멍(61)과 관통 구멍(81)은 레이저 가공, 포토리소그래피 공정, 또는 드릴링을 통하여 형성할 수 있다.
다음으로 도 12에 도시된 바와 같이, 절연층(60)이 형성된 베이스 기판(30)의 표면에 씨드층(41)을 형성한다. 즉 씨드층(41)은 도금층이 형성된 절연층(60)의 상부면, 단자 구멍(61), 관통 구멍(81), 베이스 기판(30)의 하부면에 무전해 도금 또는 진공증착방법으로 형성된다.
다음으로 도 13에 도시된 바와 같이, 씨드층(41) 위에 도금층(43)을 형성하여 배선층(40)을 형성한다. 즉 도금층(43)은 씨드층(41) 위에 전해 도금으로 형성한다.
이때 도금층(43)의 소재가 구리 또는 금인 경우, 씨드층(41)의 소재는 구리, 티타늄 또는 크롬 중에서 선택될 수 있다.
이어서 도 14에 도시된 바와 같이, 배선층(40)이 포토리소그리피 공정으로 패터닝되어 하부 배선층(50), 상부 배선층(70) 및 비아(80)로 형성된다. 이때 절연층(60) 위의 배선층(40)이 패터닝되어 상부 배선층(70)으로 형성된다. 기판 몸체(33) 아래의 금속박(35)과 배선층(40)이 패터닝되어 하부 배선층(50)으로 형성된다. 그리고 관통 구멍(81)에 형성된 배선층(40)이 하부 배선층(50)과 상부 배선층(70)을 연결하는 비아(80)로 형성된다.
그리고 도 1에 도시된 바와 같이, 하부 배선층(50)에 포함된 외부 접속 패드(53)에 외부 접속 단자(90)를 형성함으로써, 본 실시예에 따른 반도체 패키지(100)를 획득할 수 있다.
한편, 본 명세서와 도면에 개시된 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 자명한 것이다.
10 : 반도체 칩 11 : 그라운드층
13 : 입출력 단자 20 : 임베디드 기판
21 : 상부면 23 : 하부면
30 : 베이스 기판 31 : 캐버티
33 : 기판 몸체 35 : 금속박
37 : 점착 테이프 40 : 배선층
41 : 씨드층 43 : 도금층
50 : 하부 배선층 51 : 그라운드 패드
53 : 외부 접속 패드 60 : 절연층
61 : 단자 구멍 70 : 상부 배선층
71 : 접지 배선 73 : 신호 배선
75 : 더미 배선 80 : 비아
81 : 관통 구멍 83 : 접지 비아
85 : 신호 비아 87 : 더미 비아
90 : 외부 접속 단자 100 : 반도체 패키지
110 : 기판 패드 112 : 제1 기판 패드
114 : 제2 기판 패드 120 : 전도성 부재
200 : 인쇄회로기판

Claims (12)

  1. 하부면에 그라운드층이 형성되고, 상부면에 입출력 단자들이 형성된 고주파 전력 증폭기용 반도체 칩;
    상기 반도체 칩이 내장되는 임베디드(embedded) 기판; 및
    상기 임베디드 기판의 하부면에 형성되며, 상기 임베디드 기판을 매개로 상기 입출력 단자들과 전기적으로 연결되는 외부 접속 단자들;을 포함하고,
    상기 임베디드 기판은,
    하부면에 상기 외부 접속 단자들이 형성되는 하부 배선층;
    상기 하부 배선층 위에 형성되며, 중심 부분에 상기 하부 배선층이 노출되는 캐버티가 형성되어 있고, 상기 캐버티 내에 상기 반도체 칩이 삽입되며, 상기 캐버티를 통하여 상기 반도체 칩의 그라운드층이 상기 하부 배선층 위에 접합되는 베이스 기판;
    상기 베이스 기판의 상부면과 상기 캐버티를 덮어 상기 반도체 칩을 봉합하는 절연층;
    상기 절연층 위에 형성되며, 상기 입출력 단자들과 각각 전기적으로 연결되는 상부 배선층; 및
    상기 하부 배선층, 상기 절연층, 상기 베이스 기판 및 상기 상부 배선층을 관통하여 형성되며, 상기 하부 배선층과 상기 상부 배선층을 전기적으로 연결하는 비아;
    를 포함하는 고주파 전력 증폭기용 반도체 패키지.
  2. 제1항에 있어서, 상기 하부 배선층은,
    상기 반도체 칩의 그라운드층이 접합되는 그라운드 패드; 및
    상기 그라운드 패드와 이격되게 형성되며, 상기 외부 접속 단자들이 각각 형성되는 외부 접속 패드;
    를 포함하는 것을 특징으로 하는 고주파 전력 증폭기용 반도체 패키지.
  3. 제2항에 있어서,
    상기 그라운드 패드 내에 상기 캐버티가 위치하는 것을 특징으로 하는 고주파 전력 증폭기용 반도체 패키지.
  4. 제1항에 있어서,
    상기 절연층은 상기 반도체 칩과 상기 캐버티 사이에도 충전되는 것을 특징으로 하는 고주파 전력 증폭기용 반도체 패키지.
  5. 제1항에 있어서,
    상기 절연층에는 상기 입출력 단자들이 노출되는 단자 구멍이 형성되어 있고,
    상기 캐버티의 외측에 상기 절연층, 상기 베이스 기판 및 상기 하부 배선층을 관통하는 관통 구멍이 형성되어 있고,
    상기 관통 구멍에 상기 비아를 형성하는 도금층이 형성된 것을 특징으로 하는 고주파 전력 증폭기용 반도체 패키지.
  6. 제5항에 있어서, 상기 상부 배선층은,
    한 쪽이 상기 단자 구멍을 통하여 상기 입출력 단자에 연결되고, 상기 한 쪽과 연결된 다른 쪽이 상기 비아에 연결되는 것을 특징으로 하는 고주파 전력 증폭기용 반도체 패키지.
  7. 제5항에 있어서,
    상기 하부 배선층, 상기 상부 배선층 및 상기 비아는 각각,
    씨드층; 및
    상기 씨드층 위에 형성되는 도금층;
    을 포함하는 것을 특징으로 하는 고주파 전력 증폭기용 반도체 패키지.
  8. 제1항에 있어서, 상기 베이스 기판은,
    절연성 소재의 기판 몸체; 및
    상기 기판 몸체의 하부면에 형성된 금속박;을 포함하며,
    상기 금속박의 하부면에 상기 하부 배선층이 형성되며, 상기 금속박은 상기 하부 배선층에 대응되게 패터닝되는 것을 특징으로 하는 고주파 전력 증폭기용 반도체 패키지.
  9. 제1항에 있어서,
    상기 외부 접속 단자들은 금속 범프인 것을 특징으로 하는 고주파 전력 증폭기용 반도체 패키지.
  10. 인쇄회로기판; 및
    상기 인쇄회로기판 위에 실장된 고주파 전력 증폭기용 반도체 패키지;를 포함하고,
    상기 반도체 패키지는,
    하부면에 그라운드층이 형성되고, 상부면에 입출력 단자들이 형성된 고주파 전력 증폭기용 반도체 칩;
    상기 반도체 칩이 내장되는 임베디드(embedded) 기판; 및
    상기 임베디드 기판의 하부면에 형성되며, 상기 인쇄회로기판에 접합되어 상기 임베디드 기판을 매개로 상기 입출력 단자와 상기 인쇄회로기판을 전기적으로 연결하는 외부 접속 단자들;을 포함하고,
    상기 임베디드 기판은,
    하부면에 상기 외부 접속 단자들이 형성되는 하부 배선층;
    상기 하부 배선층 위에 형성되며, 중심 부분에 상기 하부 배선층이 노출되는 캐버티가 형성되어 있고, 상기 캐버티 내에 상기 반도체 칩이 삽입되며, 상기 캐버티를 통하여 상기 반도체 칩의 그라운드층이 상기 하부 배선층 위에 접합되는 베이스 기판;
    상기 베이스 기판의 상부면과 상기 캐버티를 덮어 상기 반도체 칩을 봉합하는 절연층;
    상기 절연층 위에 형성되며, 상기 입출력 단자들과 각각 전기적으로 연결되는 상부 배선층; 및
    상기 하부 배선층, 상기 절연층, 상기 베이스 기판 및 상기 상부 배선층을 관통하여 형성되며, 상기 하부 배선층과 상기 상부 배선층을 전기적으로 연결하는 비아;
    를 포함하는 고주파 전력 증폭기용 반도체 패키지의 실장 구조.
  11. 베이스 기판의 중심 부분에 관통되게 캐버티를 형성하는 단계;
    상기 베이스 기판의 하부면에 상기 캐버티를 덮는 점착 테이프를 부착하는 단계;
    하부면에 그라운드층이 형성되고, 상부면에 입출력 단자들이 형성되어 있는 반도체 칩을 상기 캐버티를 통하여 상기 점착 테이프 위에 부착하되, 상기 반도체 칩의 그라운드층을 상기 점착 테이프 위에 부착하는 단계;
    상기 베이스 기판의 상부면과 상기 캐버티를 덮어 반도체 칩을 봉합하는 절연층을 형성하는 단계;
    상기 베이스 기판의 하부면에서 점착 테이프를 제거하는 단계;
    상기 절연층에 상기 입출력 단자들이 노출되게 단자 구멍과, 상기 캐버티의 외측에 상기 절연층과 상기 베이스 기판을 관통하는 관통 구멍을 형성하는 단계;
    도금으로 상기 절연층의 상부면, 상기 단자 구멍, 상기 관통 구멍, 상기 입출력 단자 및 상기 베이스 기판의 하부면을 덮는 도금층을 형성하는 단계;
    상기 베이스 기판 하부면의 도금층을 패터닝하여 하부 배선층을 형성하고, 상기 절연층 상부면의 도금층을 패터닝하여 상기 입출력 단자들과 각각 전기적으로 연결되는 상부 배선층을 형성하고, 상기 관통 구멍에 형성된 도금층은 상기 하부 배선층과 상기 상부 배선층을 연결하는 비아를 형성하는 회로 배선 단계; 및
    상기 하부 배선층에 외부 접속 단자들을 형성하는 단계;
    를 포함하는 고주파 전력 증폭기용 반도체 패키지의 제조 방법.
  12. 제10항에 있어서, 상기 절연층을 형성하는 단계에서,
    상기 베이스 기판 위에 절연 필름을 진공 열압착하여 상기 절연 필름의 소재가 상기 반도체 칩과 상기 캐버티 사이에도 충전되게 상기 절연층을 형성하고,
    상기 회로 배선 단계에서,
    상기 하부 배선층은 상기 반도체 칩의 그라운드층이 접합되는 그라운드 패드와, 상기 그라운드 패드와 이격되게 형성되며 상기 외부 접속 단자들이 각각 형성되는 외부 접속 패드를 포함하도록 패터닝되는 것을 특징으로 하는 고주파 전력 증폭기용 반도체 패키지의 제조 방법.
KR1020210096247A 2021-07-22 2021-07-22 고주파 전력 증폭기용 반도체 패키지, 그의 실장 구조 및 그의 제조 방법 KR102609629B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210096247A KR102609629B1 (ko) 2021-07-22 2021-07-22 고주파 전력 증폭기용 반도체 패키지, 그의 실장 구조 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210096247A KR102609629B1 (ko) 2021-07-22 2021-07-22 고주파 전력 증폭기용 반도체 패키지, 그의 실장 구조 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20230015006A true KR20230015006A (ko) 2023-01-31
KR102609629B1 KR102609629B1 (ko) 2023-12-04

Family

ID=85109131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210096247A KR102609629B1 (ko) 2021-07-22 2021-07-22 고주파 전력 증폭기용 반도체 패키지, 그의 실장 구조 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR102609629B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116682741A (zh) * 2023-08-01 2023-09-01 广东佛智芯微电子技术研究有限公司 嵌入式芯片扇出型封装结构及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060053282A (ko) * 2004-11-08 2006-05-19 신꼬오덴기 고교 가부시키가이샤 관통 비아 및 그 관통 비아에 접속되는 배선을 갖는 기판과그 제조 방법
KR101364088B1 (ko) * 2012-09-12 2014-02-20 전자부품연구원 인터포저, 그리고 이의 제조 방법
KR20160134435A (ko) * 2015-05-15 2016-11-23 삼성전기주식회사 전자부품 패키지 및 패키지 온 패키지 구조
KR20170138605A (ko) * 2016-06-07 2017-12-18 주식회사 네패스 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
KR102036825B1 (ko) * 2018-04-20 2019-10-24 전자부품연구원 반도체 패키지 및 그 제조방법
KR102038602B1 (ko) 2017-07-14 2019-10-31 전자부품연구원 고방열 팬아웃 패키지 및 그 제조방법
KR20200134596A (ko) * 2019-05-22 2020-12-02 한국전자기술연구원 수동소자가 내장된 반도체 패키지 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060053282A (ko) * 2004-11-08 2006-05-19 신꼬오덴기 고교 가부시키가이샤 관통 비아 및 그 관통 비아에 접속되는 배선을 갖는 기판과그 제조 방법
KR101364088B1 (ko) * 2012-09-12 2014-02-20 전자부품연구원 인터포저, 그리고 이의 제조 방법
KR20160134435A (ko) * 2015-05-15 2016-11-23 삼성전기주식회사 전자부품 패키지 및 패키지 온 패키지 구조
KR20170138605A (ko) * 2016-06-07 2017-12-18 주식회사 네패스 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
KR102038602B1 (ko) 2017-07-14 2019-10-31 전자부품연구원 고방열 팬아웃 패키지 및 그 제조방법
KR102036825B1 (ko) * 2018-04-20 2019-10-24 전자부품연구원 반도체 패키지 및 그 제조방법
KR20200134596A (ko) * 2019-05-22 2020-12-02 한국전자기술연구원 수동소자가 내장된 반도체 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116682741A (zh) * 2023-08-01 2023-09-01 广东佛智芯微电子技术研究有限公司 嵌入式芯片扇出型封装结构及其制备方法

Also Published As

Publication number Publication date
KR102609629B1 (ko) 2023-12-04

Similar Documents

Publication Publication Date Title
US7268426B2 (en) High-frequency chip packages
US7923791B2 (en) Package and packaging assembly of microelectromechanical system microphone
KR100714917B1 (ko) 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지
US8373997B2 (en) Semiconductor device
JP3890947B2 (ja) 高周波半導体装置
US8592959B2 (en) Semiconductor device mounted on a wiring board having a cap
US20090230541A1 (en) Semiconductor device and manufacturing method of the same
KR20190018812A (ko) 반도체 패키지와 이를 구비하는 전자 기기
US11764163B2 (en) Semiconductor encapsulation structure and encapsulation method
US20100213616A1 (en) Semiconductor device and a method of manufacturing the same, and an electronic device
TW201407745A (zh) 半導體封裝件及其製造方法
WO2022247294A1 (zh) 芯片封装结构以及制作方法、电子设备
JP2007318076A (ja) Ｓｉｐモジュール
KR20020050112A (ko) 배선 기판, 반도체 장치 및 배선 기판의 제조방법
KR20100021899A (ko) 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
EP4030475A1 (en) Encapsulation structure and electronic apparatus
WO2020012598A1 (ja) 半導体装置
US11538774B2 (en) Wireless transmission module and manufacturing method
TW201622503A (zh) 天線整合式封裝結構及其製造方法
JP2002100698A (ja) 半導体装置用パッケージおよび半導体装置
US20040124516A1 (en) Circuit device, circuit module, and method for manufacturing circuit device
KR102609629B1 (ko) 고주파 전력 증폭기용 반도체 패키지, 그의 실장 구조 및 그의 제조 방법
US20180090408A1 (en) Semiconductor package assembly
KR20140079204A (ko) 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 그 제조 방법
JP2010040721A (ja) 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant