KR20060053282A - 관통 비아 및 그 관통 비아에 접속되는 배선을 갖는 기판과그 제조 방법 - Google Patents

관통 비아 및 그 관통 비아에 접속되는 배선을 갖는 기판과그 제조 방법 Download PDF

Info

Publication number
KR20060053282A
KR20060053282A KR1020050096848A KR20050096848A KR20060053282A KR 20060053282 A KR20060053282 A KR 20060053282A KR 1020050096848 A KR1020050096848 A KR 1020050096848A KR 20050096848 A KR20050096848 A KR 20050096848A KR 20060053282 A KR20060053282 A KR 20060053282A
Authority
KR
South Korea
Prior art keywords
hole
layer
substrate
core member
conductive core
Prior art date
Application number
KR1020050096848A
Other languages
English (en)
Inventor
다카하루 야마노
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20060053282A publication Critical patent/KR20060053282A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 개시된 기판은 관통공(through-hole)을 갖는 기재(base member)와 상기 관통공에 도전성 금속을 충전하여 형성되는 관통 비아(penetrating via)를 포함한다. 관통 비아는 실질적으로 관통공의 중심축에 위치되는 도전성 코어 부재를 내포한다.
기판, 관통공, 기재, 관통 비아, 도전성 금속, 도전성 코어 부재

Description

관통 비아 및 그 관통 비아에 접속되는 배선을 갖는 기판과 그 제조 방법{A SUBSTRATE HAVING A PENETRATING VIA AND WIRING CONNECTED TO THE PENETRATING VIA AND A METHOD FOR MANUFACTURING THE SAME}
도 1은 종래의 기판을 나타내는 단면도.
도 2는 본 발명의 제1 실시예에 따른 기판을 나타내는 단면도.
도 3은 도 2에 나타낸 기판의 C-C 선을 따라 취한 단면도.
도 4는 본 실시예에 따른 기판을 제조하는 데 사용되는 기재의 평면도.
도 5 내지 도 32는 제1 실시예에 따른 기판을 제조하는 단계를 나타내는 도면.
도 33은 도전성 금속의 성장 과정을 나타내는 도면.
도 34는 본 발명의 제2 실시예에 따른 기판을 나타내는 단면도.
*도면의 주요 부분에 대한 부호의 설명*
10, 50, 120 : 기판 11 : 실리콘 부재
12, 52, 122 : 관통공 13, 53, 65 : 절연층
13a, 13b, 51c : 표면 15, 55, 125 : 관통 비아
15a, 15b : 단부 17, 21, 68, 127 : 배선
18, 22, 69, 128 : 외부 접속 단자
19, 24, 75, 131 : 솔더 레지스트 25 : 반도체 소자
26 : 마더보드 51 : 기재
51a, 65a, 10la : 상면 51b : 하면
57 : 관통부 56 : 배선 접속부
58, 123 : 도전성 코어 부재 59 : 접속 패드
61, 71 : 확산 방지층 63, 72 : Ni 층
62, 64, 73 : Au 층 65b : 측면
66 : 시드층 67, 104, 124 : 도전성 금속
76, 95, 102, 103, 106, 109, 132 : 개구부
91 : 지지판 92 : 접착 테이프
93 : 금속박
94, 101, 105, 108, 111 : 드라이 필름 레지스트층
96 : 레지스트층 97 : 공간
114 : 내열 테이프
A : 기판 형성 영역 B : 영역
D, G : 중심축 F : 방향
L1 내지 L4 : 길이 M1 내지 M4 : 두께
N : 깊이 R1 : 직경
R2, W5 : 직경
W1 내지 W4 : 폭
본 발명은 일반적으로 기판 및 그 제조 방법에 관한 것으로, 특히 기재(base member)를 관통하는 관통 비아(penetrating via)와, 그 관통 비아에 접속되는 배선을 갖는 기판 및 그 제조 방법에 관한 것이다.
최근, 반도체 미세 가공 기술을 이용하여, MEMS(Micro Electro Mechanical Systems)라 불리는 마이크로 머신용 패키지와, 내부에 반도체 소자를 실장하는 인터포저 등의 기판이 개발되고 있다. 이러한 기판에 있어서는, 기재를 관통하는 관통공(through-hole)에 관통 비아를 형성하여 기재의 양면에 형성된 배선을 전기적으로 접속하는 구성이 채용되어 있다.
도 1은 종래의 기판을 나타내는 단면도이다. 도 1에 나타나 있는 바와 같이, 기판(10)은 실리콘 부재(11), 절연층(13), 관통 비아(15), 배선(17, 21), 및 솔더 레지스트층(19, 24)을 포함한다. 실리콘 부재(11)에는, 실리콘 부재(11)를 관통하는 관통공(12)이 형성되어 있다. 절연층(13)은 관통공(12)이 형성된 실리콘 부재(11)의 표면을 덮도록 형성되어 있다. 절연층(13)은 관통 비아(15) 및 배선(17, 21)을 실리콘 부재(11)로부터 절연하기 위해 제공된다.
관통 비아(15)는 절연층(13)이 형성된 관통공(12)에 설치되어 있다. 관통 비아(15)는 원통 형상으로 되어 있어, 관통 비아(15)의 단부(15a)와 절연층(13)의 표면(13a)은 공면(共面)으로 되고, 관통 비아(15)의 다른 단부(15b)와 절연층(13) 의 다른 표면(13b)도 공면으로 된다. 관통 비아(15)는 실리콘 부재(11)의 양면에 형성된 배선(17, 21)과 접속되어 있다. 관통 비아(15)는 실리콘 부재(11)의 양면에 형성된 배선(17)과 배선(21)을 전기적으로 접속하기 위해 제공된다.
관통 비아(15)는, 절연층(13)이 형성된 실리콘 부재(11)의 상면에 스퍼터링법에 의해 시드층(seed layer)을 형성하는 단계와, 전해 도금법에 의해 시드층 위로 도전성 금속층을 증착시키는 단계에 의해 형성된다(예를 들면, 특허문헌1 참조).
관통 비아(15)의 단부(15a)에 접속되는 배선(17)은 외부 접속 단자(18)를 포함한다. 외부 접속 단자(18)는 마더보드(26) 등의 다른 기판에 접속된다. 외부 접속 단자(18)를 노출시키는 솔더 레지스트층(19)은 외부 접속 단자(18) 이외의 배선(17)을 덮도록 기재(11)의 상면에 형성된다.
관통 비아(15)의 단부(15b)에 접속되는 배선(21)은 외부 접속 단자(22)를 포함한다. 외부 접속 단자(22)에는 MEMS나 반도체 소자(25)가 설치된다. 외부 접속 단자(22)를 노출시키는 솔더 레지스트층(24)은 외부 접속 단자(22) 이외의 배선(21)을 덮도록 실리콘 부재(11)의 하면에 설치된다.
[특허문헌1] 일본국 특개평1-258457호 공보
그러나, 종래의 관통 비아(15)의 형상은 원통 형상이기 때문에, 관통 비아(15)에 면하는 절연층(13)과 관통 비아(15) 사이의 갭에 수분 등이 침입하고, 그에 따라 관통 비아(15)가 열화되어, 배선(17, 21)과 관통 비아(15) 사이의 전기적인 접속 신뢰성이 저하하게 되는 문제가 있다.
또한, 종래의 관통 비아(15)의 형성 방법에 따르면, 시드층의 표면에 석출한 도전성 금속층이 관통공(12)의 내주면에 형성되어, 관통공(12)의 내주면을 따라 도전성 금속층이 성장되기 때문에, 관통 비아(15)의 중심 부근에 보이드(void)(공동(cavity))가 잔존하게 된다. 그러므로, 배선(17, 21)에 접속되는 관통 비아(15)의 전기적인 접속 신뢰성이 저하하게 되는 문제가 있다.
본 발명은 관통 비아 및 관통 비아에 접속되는 배선을 갖는 기판을 제공하여, 하나 이상의 상술한 문제점을 실질적으로 제거한다.
본 발명의 일실시예의 특징 및 장점은 하기의 설명에 나타나 있으며, 부분적으로는 하기의 설명 및 첨부도면으로부터 보다 분명해지거나, 하기의 설명에 제공된 기술에 따른 본 발명의 실시에 의해 이해될 수 있을 것이다. 본 발명의 목적 및 다른 특징과 장점은, 본 발명이 속하는 기술분야의 숙련자가 본 발명을 실시할 수 있도록 완전하고, 명료하며, 간결하고, 정확한 용어로 명세서에 제시된, 관통 비아 및 관통 비아에 접속되는 배선을 갖는 기판에 의해 실현 및 달성될 것이다.
본 발명의 목적에 따른 상술한 장점을 이루기 위해, 본 발명의 일실시예는 관통공을 갖는 기재와, 그 관통공에 도전성 금속을 충전하여 형성된 관통 비아를 포함하는 기판에 있어서, 상기 관통 비아는 내부에 도전성 코어 부재를 포함하고, 상기 도전성 코어 부재는 실질적으로 상기 관통공의 중심축에 배치되는 것을 특징으로 하는 기판을 제공한다.
본 발명의 일실시예에 따르면, 도전성 코어 부재는 실질적으로 관통공의 중심축에 배치되어 전극으로서 사용되며, 그에 따라 도전성 코어 부재로부터 관통공을 형성하는 기재의 표면까지 도전성 금속이 성장함으로써, 관통 비아에 보이드(공동)가 잔존하는 것을 방지할 수 있다.
본 발명의 일양태에 따르면, 관통공을 갖는 기재와, 상기 관통공에 도전성 금속을 충전하여 형성된 관통 비아로 이루어지는 기판이 제공되고, 상기 관통 비아는 상기 관통공에 설치된 관통부와, 상기 기재로부터 돌출하여 상기 관통부의 양단에 접속되는 돌출부를 포함하고, 상기 관통부는 내부에 도전성 코어 부재를 포함하며, 상기 도전성 코어 부재는 실질적으로 상기 관통공의 중심축에 배치된다.
본 발명의 적어도 하나의 실시예에 따르면, 실질적으로 관통공의 중심축에 배치되는 도전성 코어 부재는 전극으로서 사용되고, 그에 따라 도전성 코어 부재로부터 관통공을 형성하는 기재의 표면까지 도전성 금속이 성장하게 된다. 따라서, 관통 비아에 보이드(공동)가 잔존하는 것이 방지된다. 또한, 관통부의 양단에 관통부의 직경보다도 폭이 넓은 돌출부가 배치되고, 그에 따라 관통부에 면하는 기재와 관통부 사이의 갭에 수분 등이 침입하는 것이 방지된다. 따라서, 관통 비아의 열화를 억제할 수 있다.
본 발명의 다른 양태에 따르면, 관통공을 갖는 기재와, 상기 관통공을 충전하는 도전성 금속과, 실질적으로 상기 관통공의 중심축에 배치되는 도전성 코어 부재를 내부에 포함하는 관통 비아를 포함하는 기판의 제조 방법이 제공되고, 상기 기판 제조 방법은 실질적으로 상기 관통공의 중심축에 상기 도전성 코어 부재를 배 치하는 단계와, 상기 도전성 부재를 전극으로서 사용함으로써 전해 도금법에 따라 상기 관통공에 상기 도전성 금속을 충전하는 단계를 포함한다.
본 발명의 적어도 하나의 실시예에 따르면, 도전성 코어 부재는 전극으로서 사용되고, 전해 도금법에 의해, 도전성 코어 부재로부터 관통공을 형성하는 기재의 표면까지 도전성 금속이 석출 및 성장되어, 관통 비아에 보이드(공동)가 잔존하는 것이 방지된다.
본 발명의 다른 목적 및 추가의 특징은 첨부도면과 함께 취해지는 하기의 상세한 설명으로부터 분명해질 것이다.
다음에 첨부도면에 의거하여 본 발명의 실시예를 설명한다.
(제1 실시예)
먼저, 도 2 및 도 3을 참조로, 본 발명의 제1 실시예에 따른 기판(50)의 구성에 관하여 설명한다. 도 2는 본 발명의 제1 실시예에 따른 기판의 단면도이며, 도 3은 도 2에 나타낸 기판의 C-C 선을 따라 취한 단면도이다. 또한, 도 2에 있어서, Y←→Y 방향은 도전성 코어 부재(58)의 길이 방향, Y←→Y 방향과 직교하는 X←→X 방향은 기재(51)의 횡단 방향을 각각 나타낸다는 점에 유의해야 한다.
기판(50)은 기재(51), 절연층(53, 65), 관통 비아(55), 배선(68), 확산 방지층(61, 71), 및 솔더 레지스트층(75)으로 이루어진다. 기판(50)은 인터포저이다. 도 2에 나타내는 바와 같이, 기판(50)의 하면측에는, 예를 들면 반도체 미세 가공 기술을 이용한 MEMS(Micro Electro Mechanical Systems)나 반도체 소자 등이 설치되어 있고, 기판(50)의 상면측(배선(68)이 형성되어 있는 측)에는, 예를 들면 마더 보드 등의 다른 기판이 설치된다.
기재(51)는 실리콘으로 이루어지는 실리콘 부재를 포함한다. 기재(51)의 두께 M1은, 예를 들면 100 내지 200㎛이다. 기재(51)에는 복수의 관통공(52)이 형성되어 있다. 관통공(52)의 직경 R2는, 예를 들면 80㎛ 이상이다. 또한, 기재(51)에는, 글래스 부재 등의 실리콘 부재 이외의 부재가 사용될 수 있다는 점에 유의해야 한다. 또한, 글래스 부재 등의 절연 부재를 사용하면, 절연층(53)을 형성할 필요가 없다.
절연층(53)은 관통공(52)을 포함하는 기재(51)의 표면을 덮도록 형성된다. 절연층(53)은 실리콘으로 이루어지는 기재(51)를 관통 비아(55)로부터 절연하기 위해 제공된다.
관통 비아(55)는 관통부(57), 제1 돌출부인 접속 패드(59), 제2 돌출부인 배선 접속부(56), 및 도전성 코어 부재(58)로 구성된다. 관통 비아(55)는 도전성 코어 부재(58)를 전극으로 사용하여 도전성 금속을 석출 및 성장시킴으로써 형성된다. 도전성 금속으로서는, 예를 들면 Ni-Co 합금이 이용될 수 있다. Ni-Co 합금의 조성은, 예를 들면 Ni:Co = 6:4 내지 7:3이다.
원통 형상을 갖는 관통부(57)는 절연층(53)이 형성된 관통공(52)에 형성된다. 관통부(57)의 직경은 R1이다(이하, 관통부(57)의 직경을 "직경 R1"이라 함). 관통부(57)의 직경 R1은 실질적으로 관통공(52)의 직경 R2와 동일하다.
배선 접속부(56)는 관통부(57)의 상단부에 설치된다. 기재(51)의 상면(51a)으로부터 돌출하는 배선 접속부(56)는 관통부(57)의 직경 R1보다도 폭이 넓다. 즉 , 배선 접속부(56)의 폭 W1은 관통부(57)의 직경 R1보다도 크다(W1 > R1). 배선 접속부(56)는 관통부(57)와 일체로 형성되어 있다. 또한, 배선 접속부(56)는 외부 접속 단자(69)를 갖는 배선(68)에 접속된다.
접속 패드(59)는 관통부(57)의 하단부에 설치된다. 기재(51)의 하면(51b)으로부터 돌출하는 접속 패드(59)는 관통부(57)의 직경 R1보다도 폭이 넓다. 즉, 접속 패드(59)의 폭 W2는 관통부(57)의 직경 R1보다도 크다(W2 > R1). 접속 패드(59)는 MEMS나 반도체 소자를 설치하기 위한 것이다. 관통부(57), 배선 접속부(56), 및 접속 패드(59)는 도전성 금속에 의해 일체로 형성되어 있다.
이와 같이, 관통부(57)의 일측 단부에는, 기재(51)의 상면(51a)으로부터 돌출하는 동시에, 관통부(57)의 직경 R1보다도 폭이 넓은 배선 접속부(56)가 배치되고, 관통부(57)의 타측 단부에는, 기재(51)의 하면(51b)으로부터 돌출하는 동시에, 관통부(57)의 직경 R1보다도 폭이 넓은 접속 패드(59)가 배치됨으로써, 절연층(53)이 형성되는 동시에, 관통부(57)에 면하는 기재(51)와 관통부(57) 사이의 갭에 수분 등이 침입하는 것이 방지되고, 그에 따라 관통 비아(55)(특히, 관통부(57))의 열화가 억제된다.
도전성 코어 부재(58)는 도전성을 가진 선형 재료이다. 도전성 코어 부재(58)는 관통공(52)의 중심축 D와 실질적으로 일치하도록 도전성 부재인 확산 방지층(61)에 의해 지지되어 있다. 도전성 코어 부재(58)로서는, 예를 들면 와이어 본딩법에 의해 형성된 골드(gold) 와이어가 이용될 수 있다. 도전성 코어 부재(58)로서 골드 와이어가 이용될 경우에는, 골드 와이어의 직경은, 예를 들면 20 내지 30㎛(바람직하게는, 25㎛)이다. 와이어 본딩법은, 예를 들면 관통공(52)의 직경 R2가 80㎛ 이상, 관통공(52)의 깊이가 100 내지 200㎛인 경우에 적용될 수 있다. 또한, 와이어 본딩법을 적용할 수 있는 관통공(52)의 형상은 와이어 본딩 장치의 모세관 선단부의 형상에 의존한다는 점에 유의해야 한다.
도전성 코어 부재(58)의 길이 L2는 관통 비아(55)의 길이 L1보다도 짧아야 한다(L2 < L1). 이와 같이, 도전성 코어 부재(58)의 길이 L2를 관통 비아(55)의 길이 L1보다도 짧게 설정함으로써, 배선 접속부(56)에 배선(68)을 배치할 때, 도전성 코어 부재(58)에 의해 방해받는 일 없이 배선(68)을 배선 접속부(56)에 접속할 수 있다. 또한, 관통 비아(55)의 길이 L1은 배선(68)에 접속되는 배선 접속부(56)의 단부로부터 확산 방지층(61)에 접속되는 접속 패드(59)의 단부까지의 길이라는 점에 유의해야 한다.
또한, 도전성 코어 부재(58)의 길이 L2는 관통부(57)의 길이 L3보다 길고, 관통 비아(55)의 길이 L1보다 짧게 이루어질 수 있으며(L3 < L2 < Ll), 도전성 코어 부재(58)는 관통부(57)를 관통하도록 배치될 수 있다. 이와 같이, 관통 비아(55)를 형성할 때, 관통부(57)를 관통하는 도전성 코어 부재(58)가 전극으로서 사용되도록 형성되고, 도전성 코어 부재(58)로부터 관통공(52)을 갖는 기재(51)의 표면까지 도전성 금속이 성장됨으로써, 관통 비아(55)(특히, 관통부(57))에 보이드가 잔존하는 것이 억제된다.
확산 방지층(61)은 접속 패드(59)의 단부에 형성되는 도전성 부재이다. 확산 방지층(61)은, 솔더(solder)의 습윤성 개선을 위한, 그리고 관통 비아(55)에 포 함되는 Cu가 접속 패드(59)에 접속되는 솔더(도시 생략) 내로 확산되는 것을 방지하기 위한 것이다. 확산 방지층(61)에는 도전성 코어 부재(58)가 접속된다. 이와 같이, 확산 방지층(61)에 도전성 코어 부재(58)를 접속함으로써, 실질적으로 관통공(52)의 중심축 D에 일치하도록 도전성 코어 부재(58)를 지지할 수 있다. 또한, 도전성 부재로서 확산 방지층(61)을 사용함으로써, 확산 방지층(61)을 통해 반도체 소자나 다른 기판 등을 관통 비아(55)에 접속할 수 있다. 확산 방지층(61)으로서는, 예를 들면 Au 층(62), Ni 층(63), 및 Au 층(64)으로 이루어지는 Au/Ni/Au 층이 이용될 수 있다. Au 층(64)은 도전성 코어 부재(58)를 접속하기 위한 층이다. 도전성 코어 부재(58)로서 골드 와이어를 이용했을 경우, 도전성 코어 부재(58)에 접속되는 부분에 Au 층(64)을 형성함으로써, 확산 방지층(61)과 골드 와이어 사이의 접합 강도를 충분히 확보할 수 있다. 또한, Au 층(62, 64)의 두께는, 예를 들면 0.2 내지 0.5㎛이며, Ni 층(63)의 두께는, 예를 들면 2 내지 5㎛라는 점에 유의해야 한다. 또한, Au/Ni/Au 층 이외에, 예를 들면 Pd/Ni/Pd 층이나 Au/Pd/Ni/Pd/Au 층 등이 확산 방지층(61)으로서 사용될 수 있다.
절연층(65)은 배선 접속부(56)를 노출시키도록 기재(51)의 상면(51a)에 형성된다. 절연층(65)으로서는, 예를 들면 수지 중에 금속 입자를 분산시키거나 금속 화합물 입자를 분산시킨 것이 이용될 수 있다. 이 경우에, 수지로서는, 예를 들면 에폭시계 수지나 폴리이미드계 수지 등이 이용될 수 있다. 도금 촉매용 금속으로서는, 예를 들면 팔라듐이나 백금이 사용될 수 있다. 특히, 팔라듐이 바람직하다. 또한, 금속 화합물로서는, 예를 들면 염화 팔라듐이나 황산 팔라듐이 사용될 수 있 다. 또한, 본 실시예에 있어서, 절연층(65)으로서는, 에폭시계 수지에 팔라듐 입자를 분산시킨 것이 이용된다는 점에 유의해야 한다. 에폭시계 수지에 팔라듐 입자를 분산시킨 것을 절연층(65)으로서 이용함으로써, 무전해 도금층(후술하는 시드층(66))을 형성할 때, 절연층(65)에 대하여 디스미어(desmear) 처리 및 팔라듐 활성화 처리 등의 사전처리를 행하지 않고도, 무전해 도금법에 의해, 절연층(65)에 무전해 도금층(후술하는 시드층(66))을 직접적으로 형성할 수 있다(도 19 참조). 이와 같이, 기판(50)의 제조 공정을 간략화할 수 있다. 절연층(65)의 두께 M2는, 예를 들면 5㎛이다.
배선(68)은 배선 접속부(56)에 접속되도록 절연층(65) 위에 형성된다. 외부 접속 단자(69)를 갖는 배선(68)은 도전성 금속부(67)와 시드층(66)으로 이루어진다. 외부 접속 단자(69)는 마더보드 등의 기판에 접속되는 것이다. 이와 같이, 배선(68)에 외부 접속 단자(69)를 설치함으로써, 마더보드 등의 기판에 설치된 외부 접속 단자에 상응하도록 외부 접속 단자(69)를 배치할 수 있다. 도전성 금속부(67)로서는, 예를 들면 Cu를 이용할 수 있다. 도전성 금속부(67)로서 Cu를 이용할 경우, 도전성 금속부(67)의 두께 M3은, 예를 들면 3 내지 10㎛이다. 시드층(66)으로서는, 예를 들면 Ni 층을 이용할 수 있다. 시드층(66)의 두께는, 예를 들면 0.1㎛ 정도이다.
외부 접속 단자(69)를 노출시키는 솔더 레지스트층(75)은 외부 접속 단자(69) 이외의 배선(68)과 절연층(65)을 덮도록 형성된다. 솔더 레지스트층(75)은 외부 접속 단자(69)를 노출시키는 개구부(76)를 갖는다. 솔더 레지스트층(75)은 배선(68)을 보호하기 위한 것이다.
확산 방지층(71)은 외부 접속 단자(69)에 형성된다. 확산 방지층(71)은, 솔더의 습윤성 개선을 위한, 그리고 배선(68)에 포함되는 Cu가 외부 접속 단자(69)에 접속되는 솔더(도시 생략) 내로 확산되는 것을 방지하기 위한 것이다. 확산 방지층(71)은, 예를 들면 Ni 층(72)과 Au 층(73)을 포함하는 적층막에 의해 구성될 수 있다. Ni 층(72)의 두께는, 예를 들면 2 내지 5㎛이고, Au 층(73)의 두께는, 예를 들면 0.2 내지 0.5㎛이다.
또한, 확산 방지층(71)으로서는, Ni/Pd 층이나 Ni/Pd/Au 층(Ni 층이 외부 접속 단자에 접속되는 측임) 등이 사용될 수 있다는 점에 유의해야 한다.
도 4는 본 실시예에 따른 기판을 제조하는 데 사용되는 기재(51)의 평면도이다. 또한, 도 4에 있어서, "A"는 기판(50)이 형성되는 영역(이하, "기판 형성 영역 A"라 함)을 나타낸다는 점에 유의해야 한다. 도 4에 나타나 있는 바와 같이, 본 실시예에서는, 기판(50)을 제조할 때, 기재(51)로서, 복수의 기판 형성 영역 A를 갖는 원통형 실리콘 부재가 이용된다. 이와 같이, 기판 형성 영역 A를 갖는 실리콘 부재를 이용하여, 후술하는 제조 방법에 따라 기판(50)을 제조하고, 기재(51)를 절단함으로써 한번에 복수의 기판(50)이 제조되므로, 기판(50)의 생산성을 개선할 수 있다.
다음으로, 도 5 내지 도 32를 참조하여, 제1 실시예에 따른 기판(50)의 제조 방법에 관하여 설명한다. 또한, 도 4에 나타낸 실리콘 부재가 기재(51)로서 사용된다는 점에 유의해야 한다.
먼저, 도 5에 나타나 있는 바와 같이, 지지판(91) 위에 접착 테이프(92)를 붙인다. 지지판(91)은 기재(51)가 변형되는 것을 방지하도록 기재(51)를 지지하기 위한 것이다. 지지판(91)으로서는, 예를 들면 글래스 부재나 실리콘 부재(구체적으로는, 실리콘 웨이퍼) 등을 이용할 수 있다. 지지판(91)으로서 실리콘 부재를 이용할 경우, 지지판(91)의 두께 M4는, 예를 들면 725㎛이다. 접착 테이프(92)는 후술하는 금속박(93)을 지지판(91)에 접착하기 위한 것이다. 접착 테이프(92)로서는, 예를 들면 가열시에 접착성을 잃는 서모 필 테이프(thermo peal tape)를 이용할 수 있다. 또한, 접착 테이프(92) 대신에, 열박리 접착제를 사용해도 된다.
다음으로, 도 6에 나타나 있는 바와 같이, 접착 테이프(92)를 통해 Cu 등의 금속박(93)을 지지판(91)에 접착한다. 계속해서, 도 7에 나타나 있는 바와 같이, 개구부(95)를 갖는 드라이 필름 레지스트층(94)을 금속박(93) 위에 형성한다. 확산 방지층(61)이 형성되는 금속박(93)상의 영역은 드라이 필름 레지스트층(94)의 개구부(95)로부터 노출된다.
다음으로, 도 8에 나타나 있는 바와 같이, 금속박(93)을 전극으로서 사용함으로써, 전해 도금법에 의해, 개구부(95)에 노출된 금속박(93) 위에, Au 층(62), Ni 층(63), 및 Au 층(64)을 순차적으로 설치하여, 확산 방지층(61)을 형성한다. Au 층(62, 64)의 두께는, 예를 들면 0.2 내지 0.5㎛이며, Ni 층(63)의 두께는, 예를 들면 2 내지 5㎛이다. 이와 같이, 전해 도금법에 의해, 무전해 도금법에 의해 형성한 층에 비해 우수한 층을 갖는 확산 방지층(61)을 형성할 수 있다. 계속해서, 도 9에 나타나 있는 바와 같이, 드라이 필름 레지스트층(94)을 레지스트 박리 액에 의해 제거한다.
다음으로, 도 10에 나타나 있는 바와 같이, 확산 방지층(61) 및 금속박(93)을 덮도록 노광되어 있지 않은 상태의 레지스트층(96)을 형성한다. 레지스트층(96)은 접착성을 갖는 레지스트 재료를 포함하고, 예를 들면 감광성 드라이 필름 레지스트나 액상의 레지스트를 레지스트층(96)으로서 이용할 수 있다.
접착성을 갖는 레지스트층(96)을 이용함으로써, 관통공(52)이 형성된 기재(51)를 레지스트층(96)을 통해 지지판(91)에 고정할 수 있다(도 11 참조). 또한, 레지스트층(96)의 두께는, 예를 들면 10 내지 15㎛이라는 점에 유의해야 한다. 또한, 접착제가 임의의 처리액에 의해 용해될 수 있는 경우에는, 레지스트층(96) 대신에 에폭시나 폴리이미드 등의 접착제를 사용할 수도 있다.
다음으로, 도 11에 나타나 있는 바와 같이, 개구 직경 R2를 갖는 관통공(52)이 기재(51)에 형성되고, 기재(51)의 표면(관통공(52)에 상응하는 기재(51) 부분도 포함)을 덮도록 절연층(53)이 형성되며, 기재(51)는 접착성을 갖는 레지스트층(96) 위에 배치되어, 레지스트층(96)을 통해 지지판(91)에 고정된다. 관통공(52)은, 예를 들면 드릴 가공, 레이저 가공, 및 이방성 에칭 중 어느 한가지 방법에 의해 형성될 수 있다. 관통공(52)의 개구 직경 R2는, 예를 들면 80㎛ 이상이다.
절연층(53)으로서는, 예를 들면 CVD법에 의해 형성된 산화층(SiO2)이나, 산화 로(oxidizing furnace)에 의해 형성된 열산화층(SiO2) 등을 이용할 수 있다. 기재(51)의 두께 M1은, 예를 들면 150㎛이다.
다음으로, 도 12에 나타나 있는 바와 같이, 관통공(52)의 내부에 현상액을 공급함으로써, 관통공(52)에 노출된 레지스트층(96)을 용해하여 공간(97)을 형성한다. 공간(97)은 관통공(52)의 개구 직경 R2보다도 폭이 넓기 때문에, 공간(97)의 폭 W4는 관통공(52)의 개구 직경 R2보다도 크다(W4 > R2). 공간(97)의 폭 W4는 접속 패드(59)의 폭 W2와 실질적으로 동일하다. 또한, 확산 방지층(61)은 공간(97)으로부터 노출되어 있다.
관통공(52)의 내부에 현상액을 공급하는 방법으로서는, 예를 들면 도 12에 나타내는 바와 같은 구조체를 현상액에 담그는 딥 현상(dip development)이나, 관통공(52)의 상방으로부터 현상액을 샤워 형식으로 분사하는 스프레이 현상(spray development)이 사용될 수 있다. 어느 쪽의 현상 방식에 있어서도, 현상액의 침윤 시간을 제어하여 공간(97)을 형성한다. 스프레이 현상을 이용하여 공간(97)을 형성할 경우의 조건으로서는, 예를 들면 현상액을 분사하는 압력을 2.0kgf/㎠, 온도를 25 내지 30℃ 범위, 분사 시간을 6분으로 할 수 있다(레지스트층(96)의 두께가 10 내지 15㎛인 경우).
계속해서, 도 12에 나타낸 구조체를 열처리하고, 노광되어 있지 않은 상태의 레지스트층(96)을 중합 반응시켜서, 레지스트층(96)을 경화시킨다(제1 레지스트층 경화 단계). 이와 같이, 레지스트층(96)을 경화시켜, 레지스트층(96)에 도금액에 대한 내성을 가지게 할 수 있다.
다음으로, 도 13에 나타나 있는 바와 같이, 기재(51)의 상면(51a)에 형성된 절연층(53)에 관통공(52)을 노출시키는 개구부(102)를 갖는 드라이 필름 레지스트 층(101)을 형성한다. 개구부(102)의 직경 W5는 관통공(52)의 개구 직경 R2보다도 폭이 넓다(W5 > R2). 개구부(102)의 직경 W5는 배선 접속부(56)의 폭 W1과 실질적으로 동일하다. 계속해서, 도 14에 나타나 있는 바와 같이, 와이어 본딩법에 의해, 실질적으로 관통공(52)의 중심축 D에 위치되도록 도전성 코어 부재(58)로서 사용되는 골드 와이어를 Au 층(64)에 접속시킨다(도전성 코어 부재 설치 단계).
도 33은 도전성 금속의 성장 과정을 나타내는 도면이다. 또한, 도 33에 있어서, Y←→Y 방향은 도전성 코어 부재(58)의 길이 방향, Y←→Y 방향과 직교하는 X←→X 방향은 수평 방향을 각각 나타낸다는 점에 유의해야 한다. F←→F 방향은 도전성 금속이 성장하는 방향이다(이하, F←→F 방향을 "방향 F"라 함). 다음으로, 도 15에 나타나 있는 바와 같이, 금속박(93)을 통해 전류가 흐르고, 도전성 코어 부재(58)를 전극으로서 사용함으로써, 전해 도금법에 의해, 공간(97), 관통공(52), 및 개구부(102)를 충전하도록 도전성 금속(104)을 석출 및 성장시킨다(도전성 금속 충전 단계). 이 경우에, 도 33에 나타나 있는 바와 같이, 관통공(52)에서는, 도전성 코어 부재(58)로부터 관통공(52)에 상응하는 기재(51)의 표면(51c)까지 도전성 금속(104)이 성장하기 때문에, 관통부(57)(종래의 원통형 관통 비아(15)에 대응)에 보이드(공극)가 잔존하는 것이 억제된다. 도전성 금속(104)으로서는, 예를 들면 Ni-Co 합금을 이용할 수 있다. Ni-Co 합금의 조성은, 예를 들면 Ni:Co = 6:4 내지 7:3이다.
또한, 본 실시예와 같이, 골드 와이어를 전극으로서 사용함으로써, 공간(97), 관통공(52), 및 개구부(102)를 충전하도록 Ni-Co 합금을 석출 및 성장시켜서 관통 비아(55)를 형성한다. 따라서, 공간(97), 관통공(52), 및 개구부(102)에 Cu를 충전해서 관통 비아(55)를 형성하는 경우보다도 짧은 시간에 관통 비아(55)를 형성할 수 있다. 그에 따라, 기판(50)의 생산성을 개선할 수 있다.
또한, 도전성 금속 충전 단계에 있어서, 도전성 코어 부재(58)의 표면에 우선 전해 도금법에 의해 Ni를 석출시켜, 도전성 코어 부재(58)의 표면과 확산 방지층(61)의 표면을 피복하고, 이어서, Cu를 석출시켜, 공간(97), 관통공(52), 및 개구부(102)를 충전하는 단계에 의해, 도전성 금속(104)을 형성해도 좋다.
다음으로, 도 16에 나타나 있는 바와 같이, 도전성 금속(104)이 드라이 필름 레지스트층(101)의 표면과 공면이 되도록, 드라이 필름 레지스트층(101)로부터 돌출한 도전성 금속(1O4)을 연마에 의해 제거한다. 그에 따라, 공간(97)에서 폭 W2를 갖는 접속 패드(59)(제1 돌출부)와, 관통공(52)에서 직경 R1을 갖는 관통부(57)와, 개구부(102)에서 폭 W1을 갖는 배선 접속부(56)(제2 돌출부)가 한번에 형성되어, 내부에 도전성 코어 부재(58)를 포함하는 관통 비아(55)가 형성된다. 배선 접속부(56)의 폭 W1 및 접속 패드(59)의 폭 W2는 관통부(57)의 직경 R1보다도 폭이 넓다는 점에 유의해야 한다(W1 > Rl, W2 > R1).
이와 같이, 관통부(57)의 직경 R1보다도 폭이 넓은 접속 패드(59) 및 배선 접속부(56)를 관통부(57)에 접속함으로써, 관통부(57)에 면하는 기재(51)와 관통부(57) 사이의 갭에 수분 등이 침입하는 것이 방지되므로, 관통 비아(55)의 열화를 억제할 수 있다.
다음으로, 도 17에 나타나 있는 바와 같이, 드라이 필름 레지스트층(101)을 레지스트 박리액에 의해 제거한다. 계속해서, 도 18에 나타나 있는 바와 같이, 배선 접속부(56)를 노출시키는 개구부(103)를 갖는 절연층(65)을 기재(51)의 상면(51a)에 형성한다. 절연층(65)으로서는, 예를 들면 팔라듐을 함유한 수지를 이용할 수 있다. 절연층(65)의 두께 M2는, 예를 들면 5㎛이다.
다음으로, 도 19에 나타나 있는 바와 같이, 무전해 도금법에 의해, 절연층(65)의 상면(65a) 및 절연층(65)의 측면(65b)에 시드층(66)을 형성한다. 그런데, 종래에, 무전해 도금법에 의해 수지층에 시드층을 형성할 경우에는, 사전에 디스미어 처리를 행하여 수지(절연층)의 표면을 거칠게 만든 후, 수지의 표면에 팔라듐 활성화 처리를 실시한다. 팔라듐 활성화 처리란, 피도금 샘플을 카탈라이징 처리액이나, 액셀러레이팅 처리액에 침지시켜, 수지의 표면에 무전해 도금의 코어로 되는 팔라듐을 석출시키는 처리이다. 종래 기술에서는, 이 팔라듐 활성화 처리가 실시되기 전에는, 무전해 도금법에 의해 도금층을 형성할 수 없다. 그러므로, 이러한 종래 기술은, 제조 단계가 매우 번잡했다. 한편, 본 실시예에서는, 절연층(65)으로서, 에폭시계 수지를 적용하고 있기 때문에, 절연층(65)에 대하여 디스미어 처리 및 팔라듐 활성화 처리 등의 사전처리를 행할 필요가 없어져, 무전해 도금법에 의해, 절연층(65)에 시드층(66)을 직접적으로 형성할 수 있다. 이에 따라, 기판(50)의 제조 공정을 간략화할 수 있다. 시드층(66)으로서는, 예를 들면 Ni 층을 이용할 수 있다. 또한, 본 실시예와 같이, 절연층(65)으로서 팔라듐을 함유한 수지를 이용했을 경우에는, Ni-B 층을 형성할 수 있다.
다음으로, 도 20에 나타나 있는 바와 같이, 시드층(66) 위에 개구부(106)를 갖는 드라이 필름 레지스트층(105)을 형성한다. 개구부(106)는 배선(68)이 형성되는 영역에 상응한다. 드라이 필름 레지스트층(105)의 두께는, 예를 들면 10 내지 15㎛이다. 다음으로, 도 21에 나타나 있는 바와 같이, 배선 접속부(56) 및 시드층(66)을 전극으로서 사용하고, 전해 도금법에 의해, 개구부(103, 106)를 충전하도록 도전성 금속부(67)를 형성한다. 이에 따라, 도전성 금속부(67)와 관통 비아(55)가 전기적으로 접속된다. 도전성 금속부(67)에는, 예를 들면 Cu를 이용할 수 있다. 드라이 필름 레지스트층(105)은 도전성 금속부(67)를 형성한 후에 레지스트 박리액에 의해 제거된다.
다음으로, 도 22에 나타나 있는 바와 같이, 도 21에 나타낸 구조체에, 외부 접속 단자가 형성되는 영역 B에 상응하는 도전성 금속부(67)를 노출시키도록, 드라이 필름 레지스트층(108)을 형성한다. 드라이 필름 레지스트층(108)은 영역 B에 상응하는 도전성 금속부(67)를 노출시키는 개구부(109)를 갖는다.
다음으로, 도 23에 나타나 있는 바와 같이, 도전성 금속부(67)를 전극으로서 사용함으로써, 전해 도금법에 의해, 개구부(109)로부터 노출된 도전성 금속부(67)상에, Ni 층(72)과 Au 층(73)을 순차적으로 석출 및 성장시켜서, 확산 방지층(71)을 형성한다. Ni 층(72)의 두께는, 예를 들면 2 내지 5㎛이고, Au 층(73)의 두께는, 예를 들면 0.2 내지 0.5㎛이다. 이와 같이, 전해 도금법을 이용하여 확산 방지층(71)을 형성함으로써, 무전해 도금법에 의해 형성된 층에 비해 우수한 층을 갖는 확산 방지층을 형성할 수 있다. 드라이 필름 레지스트층(108)은 제2 확산 방지층(71)을 형성한 후에 제거된다.
다음으로, 도 24에 나타나 있는 바와 같이, 도전성 금속부(67)와 확산 방지층(71)을 덮도록 드라이 필름 레지스트층(111)을 형성한다. 계속해서, 도 25에 나타나 있는 바와 같이, 에칭에 의해, 절연층(65) 위에 노출된 시드층(66)을 제거한다. 그에 따라, 시드층(66)과 도전성 금속부(67)로 구성되며, 외부 접속 단자(69)를 갖는 배선(68)이 형성된다. 도 26에 나타나 있는 바와 같이, 드라이 필름 레지스트층(111)을 레지스트 박리액에 의해 제거한다.
다음으로, 도 27에 나타나 있는 바와 같이, 절연층(65)의 상면(65a), 배선(68), 및 확산 방지층(71)을 덮도록 내열 테이프(114)를 부착한다. 이 내열 테이프(114)는 에칭액에 대한 내성을 갖는다. 이와 같이, 절연층(65)의 상면(65a), 배선(68), 및 확산 방지층(71)을 덮도록 내열 테이프(114)를 설치함으로써, 기재(51)로부터 지지판(91)을 제거할 경우에 수행되는 열처리(도 28 참조)로부터 배선(68) 및 확산 방지층(71)을 보호할 수 있다. 또한 금속박(93)을 에칭에 의해 제거(도 29 참조)할 때, 배선(68)이 에칭되는 것을 방지할 수 있다. 내열 테이프(114)로서는, 예를 들면 난연성의 PET나 PEN 등을 이용할 수 있다. 또한, 내열 테이프(114)는 적어도 배선(68)과 확산 방지층(71)만을 덮도록 설치되어도 무방하다는 점에 유의해야 한다.
다음으로, 도 28에 나타나 있는 바와 같이, 도 27에 나타낸 구조체를 가열(열처리)함으로써, 접착 테이프(92) 및 지지판(91)을 기재(51)로부터 분리시킨다. 이 경우, 접착 테이프(92)로서는, 가열시에 접착성을 잃는 서모 필 테이프를 이용한다. 또한, 열처리 조건으로서는, 예를 들면 가열 온도가 150℃, 가열 시간이 30 분이다. 계속해서, 도 29에 나타나 있는 바와 같이, 에칭에 의해 금속박(93)을 제거한다. 이에 따라, 레지스트층(94)과 확산 방지층(61)이 노출된다. 또한, 상술한 바와 같이, 배선(68)은 에칭액에 대한 내성을 가진 내열 테이프(114)에 의해 덮여 있기 때문에, 금속박(93)의 제거시에도 배선(68)은 에칭되지 않는다.
다음으로, 도 30에 나타나 있는 바와 같이, 레지스트층(94)의 제거를 실시한다. 계속해서, 도 31에 나타나 있는 바와 같이, 내열 테이프(114)를 박리한다. 레지스트층(94) 및 내열 테이프(114)를 제거한 후에, 도 32에 나타나 있는 바와 같이, 확산 방지층(71)을 노출시키는 동시에, 배선(68) 및 절연층(65)을 덮도록 솔더 레지스트층(75)을 형성한다. 솔더 레지스트층(75)은 확산 방지층(71)을 노출시키는 개구부(76)를 갖는다. 솔더 레지스트층(75)을 형성한 후에, 기재(51)의 스크라이브 라인(도 4에 나타낸 바와 같이 기판 형성 영역 A 사이의 경계부분)을 분할하여, 개개의 기판(50)으로 절단함으로써, 도 2에 나타나 있는 바와 같은 기판(50)을 형성한다.
상술한 바와 같이, 도전성 코어 부재(58)를 전극으로 사용함으로써, 도전성 코어 부재(58)로부터 관통공(52)을 갖는 기재(51)의 표면(51c)까지 도전성 금속(104)을 성장시켜서 관통 비아(55)를 형성한다. 그에 따라, 관통 비아(55)에 보이드가 잔존하는 것을 억제할 수 있어, 배선(68)과 관통 비아(55) 사이의 전기적인 접속 신뢰성을 개선할 수 있다. 또한, 관통부(57)의 일측 단부에는 관통부(57)의 직경 R1보다도 폭이 넓은 배선 접속부(56)가 접속되고, 관통부(57)의 타측 단부에는 관통부(57)의 직경 R1보다도 폭이 넓은 접속 패드(59)가 접속되며, 그에 따라 관통부(57)에 면하는 기재(51)와 관통부(57) 사이의 갭에 수분 등이 침입하기 어려워져, 관통 비아(55)의 열화가 억제되어, 배선(68)과 관통 비아(55) 사이의 전기적인 접속 신뢰성을 개선할 수 있다. 또한, 관통부(57)의 직경 R1보다도 폭이 넓은 배선 접속부(56)에 배선(68)이 접속되므로, 배선 접속부(56)에 대하여 배선(68)을 용이하게 접속할 수 있다.
(제2 실시예)
다음으로, 도 34를 참조하여, 본 발명의 제2 실시예에 따른 기판(120)에 관하여 설명한다. 도 34는 본 발명의 제2 실시예에 따른 기판을 나타내는 단면도이다. 또한, 도 34에 나타낸 G는 관통공(122)의 중심축이다(이하, 이 중심축을 "중심축 G"라 함).
기판(120)은 기재(51), 절연층(53), 확산 방지층(61, 71), 관통 비아(125), 배선(127), 및 솔더 레지스트층(131)을 포함한다. 기재(51)는 복수의 관통공(122)을 포함한다. 또한, 관통공(122)을 포함하는 기재(51)의 표면에는 절연층(53)이 형성되어 있다. 관통공(122)에 설치되어 있는 관통 비아(125)는 도전성 금속부(124)와 도전성 코어 부재(123)로 구성되어 있다. 관통 비아(125)의 형상은 원통 형상으로 되어 있다. 도전성 코어 부재(123)는 확산 방지층(61)에 의해 관통공(122)의 중심축 G와 실질적으로 일치하는 위치에 설치되어 있다. 도전성 코어 부재(123)의 길이 L4는 관통공(122)의 깊이 N과 실질적으로 동일하게 이루어진다.
이와 같이, 도전성 코어 부재(123)의 길이 L4를 관통공(122)의 깊이 N과 실질적으로 동일하게 설정하고, 도전성 코어 부재(123)을 전극으로서 사용함으로써, 도전성 코어 부재(123)로부터 관통공(122)을 갖는 기재(51)의 표면까지 도전성 금속부(124)를 성장시켜서 관통공(122)을 충전하므로, 관통 비아(125)에 보이드가 잔존하는 것을 억제할 수 있다. 이에 따라, 배선(127)과 관통 비아(125) 사이의 전기적인 접속 신뢰성을 개선할 수 있다.
도전성 코어 부재(123)로서는, 예를 들면 와이어 본딩법에 의해 형성된 골드 와이어를 이용할 수 있다. 도전성 코어 부재(123)로서 골드 와이어를 이용할 경우, 골드 와이어의 두께는, 예를 들면 20 내지 30㎛(바람직하게는, 25㎛)로 될 수 있다.
도전성 금속부(124)는 도전성 코어 부재(123)가 배치된 관통공(122)을 충전하도록 설치되어 있다. 도전성 금속부(124)에는, 예를 들면 Ni-Co 합금을 이용할 수 있다. Ni-Co 합금의 조성은, 예를 들면 Ni:Co = 6:4 내지 7:3이다.
관통 비아(125)의 하단부에는 확산 방지층(61)이 형성되어 있다. 확산 방지층(61)은 Au 층(62), Ni 층(63), 및 Au 층(64)으로 구성되어 있다. Au 층(64)에는 도전성 금속부(124)와 도전성 코어 부재(123)가 접속되어 있다.
배선(127)은 절연층(53)이 형성된 기재(51)의 상면(51a)에 설치되어 있다. 외부 접속 단자(128)를 갖는 배선(127)은 관통 비아(125)의 상단부에 접속되어 있다. 확산 방지층(71)은 외부 접속 단자(128)에 형성되어 있다. 확산 방지층(71)은 Ni 층(72)과 Au 층(73)으로 구성되어 있다. 솔더 레지스트층(131)은, 확산 방지층(71)을 노출시키는 동시에, 절연층(53)이 형성된 기재(51)의 상면(51a) 및 배선(127)을 덮도록 형성된다. 솔더 레지스트층(131)은 외부 접속 단자(128)를 노출 시키는 개구부(132)를 구비한다.
상술한 바와 같이, 원통 형상의 관통 비아(125)에 도전성 코어 부재(123)를 설치한 경우에 있어서도, 도전성 금속을 석출하여, 도전성 코어 부재(123)로부터 관통공(122)을 포함하는 기재(51)의 표면까지 도전성 금속부(124)를 성장시킴으로써, 관통 비아(125)에 보이드가 잔존하는 것을 억제할 수 있고, 그에 따라 배선(127)과 관통 비아(125) 사이의 전기적인 접속 신뢰성을 개선할 수 있다.
또한, 본 발명은 상술한 실시예에만 한정되는 것은 아니며, 본 발명의 범위로부터 일탈함이 없이 변경 및 변형될 수 있다.
본 발명은 관통 비아에 보이드가 잔존하는 것을 억제하는 동시에, 관통 비아의 열화를 억제하고, 그에 따라 배선과 접속되는 관통 비아의 전기적인 접속 신뢰성을 개선할 수 있는 기판 및 그 제조 방법에 적용할 수 있다.
본 발명의 적어도 하나의 실시예에 따르면, 도전성 코어 부재는 실질적으로 관통공의 중심축에 도전성 코어 부재가 위치되도록 확산 방지층에 의해 지지된다.
또한, 도전성 코어 부재의 길이는 관통공의 깊이와 실질적으로 동일하고, 관통공에는 도전성 금속이 충전되어, 관통 비아에 보이드(공동)가 잔존하는 것이 억제된다.
상술한 바와 같은 기판은 관통 비아의 단부에 접속되는 외부 접속 단자를 갖는 배선을 포함한다.
배선은 관통 비아에 접속되고, 관통 비아의 내측에 보이드가 잔존하는 것이 억제되므로, 배선과 관통 비아 사이의 전기적인 접속 신뢰성이 개선될 수 있다.
또한, 도전성 코어 부재의 길이는 관통 비아의 길이보다 짧기 때문에, 배선은 도전성 코어 부재에 의해 차단되지 않고 관통 비아에 용이하게 접속된다.
또한, 도전성 부재는 실질적으로 관통공의 중심축에 도전성 코어 부재를 위치시키도록 도전성 코어 부재를 지지하기 위한 것이다.
또한, 확산 방지층이 도전성 부재로서 사용되므로, 반도체 소자 및 다른 기판이 확산 방지층을 통해 관통 비아에 접속될 수 있다.
본 발명의 실시예의 다른 양태에 따르면, 제2 돌출부가 외부 접속 단자를 갖는 배선에 접속된다.
본 발명의 실시예의 상기 양태에 따르면, 배선이 관통 비아에 접속되고, 관통 비아의 내측에 보이드가 잔존하는 것이 억제되어, 배선과 관통 비아 사이의 전기적인 접속 신뢰성이 개선될 수 있다.
본 발명에 의하면, 관통 비아에 보이드가 잔존하는 것을 억제하는 동시에, 관통 비아의 열화를 억제하고, 배선과 관통 비아 사이의 전기적인 접속 신뢰성을 개선할 수 있다.

Claims (10)

  1. 관통공(through-hole)을 갖는 기재(base member)와,
    상기 관통공에 도전성 금속을 충전하여 형성되는 관통 비아(penetrating via)를 포함하는 기판으로서,
    상기 관통 비아는 내부에 도전성 코어 부재를 포함하고, 상기 도전성 코어 부재는 실질적으로 상기 관통공의 중심축에 배치되는 것을 특징으로 하는 기판.
  2. 제1 항에 있어서,
    상기 관통 비아의 단부에 형성되는 확산 방지층을 더 포함하는 것을 특징으로 하는 기판.
  3. 제1 항에 있어서,
    상기 도전성 코어 부재의 길이는 상기 관통공의 깊이와 실질적으로 동일한 것을 특징으로 하는 기판.
  4. 제1 항에 있어서,
    상기 관통 비아의 단부에 접속되는 외부 접속 단자를 갖는 배선을 더 포함하는 것을 특징으로 하는 기판.
  5. 관통공을 갖는 기재와,
    상기 관통공에 도전성 금속을 충전하여 형성되는 관통 비아를 포함하는 기판으로서,
    상기 관통 비아는,
    상기 관통공에 설치된 관통부, 및
    상기 관통부의 양단에 접속되며 상기 기재로부터 돌출하는 돌출부를 구비하고,
    상기 관통부는 내부에 도전성 코어 부재를 포함하며, 상기 도전성 코어 부재는 실질적으로 상기 관통공의 중심축에 배치되는 것을 특징으로 하는 기판.
  6. 제5 항에 있어서,
    상기 도전성 코어 부재의 길이는 상기 관통 비아의 길이보다도 짧은 것을 특징으로 하는 기판.
  7. 제5 항에 있어서,
    상기 돌출부는 제1 돌출부 및 제2 돌출부를 포함하고,
    상기 제1 돌출부의 단부에는, 상기 도전성 코어 부재에 접속되는 도전성 부재가 설치되는 것을 특징으로 하는 기판.
  8. 제7 항에 있어서,
    상기 도전성 부재에 대해서는 확산 방지층이 이용되는 것을 특징으로 하는 기판.
  9. 제7 항에 있어서,
    상기 제2 돌출부는 외부 접속 단자를 갖는 배선에 접속되는 것을 특징으로 하는 기판.
  10. 관통공을 갖는 기재와, 상기 관통공을 충전하는 도전성 금속과, 내부에 도전성 코어 부재를 포함하는 관통 비아를 포함하는 기판의 제조 방법으로서,
    상기 도전성 코어 부재를 실질적으로 상기 관통공의 중심축에 배치하는 단계와,
    상기 도전성 코어 부재를 전극으로서 사용함으로써, 전해 도금법에 의해, 상기 관통공에 상기 도전성 금속을 충전시키는 단계를 포함하는 것을 특징으로 하는 기판 제조 방법.
KR1020050096848A 2004-11-08 2005-10-14 관통 비아 및 그 관통 비아에 접속되는 배선을 갖는 기판과그 제조 방법 KR20060053282A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004323940A JP4369348B2 (ja) 2004-11-08 2004-11-08 基板及びその製造方法
JPJP-P-2004-00323940 2004-11-08

Publications (1)

Publication Number Publication Date
KR20060053282A true KR20060053282A (ko) 2006-05-19

Family

ID=35841853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050096848A KR20060053282A (ko) 2004-11-08 2005-10-14 관통 비아 및 그 관통 비아에 접속되는 배선을 갖는 기판과그 제조 방법

Country Status (6)

Country Link
US (1) US7365436B2 (ko)
EP (1) EP1656005A3 (ko)
JP (1) JP4369348B2 (ko)
KR (1) KR20060053282A (ko)
CN (1) CN100517679C (ko)
TW (1) TWI384604B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230015006A (ko) * 2021-07-22 2023-01-31 한국전자기술연구원 고주파 전력 증폭기용 반도체 패키지, 그의 실장 구조 및 그의 제조 방법

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5194537B2 (ja) * 2007-04-23 2013-05-08 株式会社デンソー 半導体装置およびその製造方法
TWI341554B (en) * 2007-08-02 2011-05-01 Enthone Copper metallization of through silicon via
EP2051294A3 (en) * 2007-10-16 2012-10-31 Honeywell International Inc. Hypersensitive sensor comprising SOI flip-chip
JP2009224492A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
TWI392069B (zh) * 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
US20110186940A1 (en) * 2010-02-03 2011-08-04 Honeywell International Inc. Neutron sensor with thin interconnect stack
US20110269307A1 (en) * 2010-04-30 2011-11-03 Sonavation, Inc. Method for Making Integrated Circuit Device Using Copper Metallization on 1-3 PZT Composite
JP5730654B2 (ja) * 2010-06-24 2015-06-10 新光電気工業株式会社 配線基板及びその製造方法
US8310021B2 (en) 2010-07-13 2012-11-13 Honeywell International Inc. Neutron detector with wafer-to-wafer bonding
US8440554B1 (en) * 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
JP5714361B2 (ja) * 2011-03-01 2015-05-07 日本碍子株式会社 端子電極形成方法及びそれを用いた圧電／電歪素子の製造方法
US8623763B2 (en) * 2011-06-01 2014-01-07 Texas Instruments Incorporated Protective layer for protecting TSV tips during thermo-compressive bonding
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9653123B2 (en) * 2012-07-20 2017-05-16 Marvell International Ltd. Direct data connectors for a sealed device and methods for forming a direct data connector for a sealed device
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US9123780B2 (en) * 2012-12-19 2015-09-01 Invensas Corporation Method and structures for heat dissipating interposers
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
JP2016039512A (ja) * 2014-08-08 2016-03-22 キヤノン株式会社 電極が貫通配線と繋がったデバイス、及びその製造方法
US9397038B1 (en) 2015-02-27 2016-07-19 Invensas Corporation Microelectronic components with features wrapping around protrusions of conductive vias protruding from through-holes passing through substrates
US9881884B2 (en) 2015-08-14 2018-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
KR101886134B1 (ko) * 2016-07-26 2018-08-07 주식회사 신성씨앤티 멤스 센서 및 그 제조 방법
US10872864B2 (en) * 2017-06-30 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4170819A (en) * 1978-04-10 1979-10-16 International Business Machines Corporation Method of making conductive via holes in printed circuit boards
JPH01258457A (ja) 1988-04-08 1989-10-16 Nec Corp 半導体集積回路の実装構造およびその製造方法
US6195883B1 (en) * 1998-03-25 2001-03-06 International Business Machines Corporation Full additive process with filled plated through holes
KR100214545B1 (ko) * 1996-12-28 1999-08-02 구본준 칩 사이즈 반도체 패키지의 제조 방법
US6833613B1 (en) * 1997-12-18 2004-12-21 Micron Technology, Inc. Stacked semiconductor package having laser machined contacts
US6259039B1 (en) * 1998-12-29 2001-07-10 Intel Corporation Surface mount connector with pins in vias
US6252779B1 (en) * 1999-01-25 2001-06-26 International Business Machines Corporation Ball grid array via structure
US6365974B1 (en) * 1999-03-23 2002-04-02 Texas Instruments Incorporated Flex circuit substrate for an integrated circuit package
US6984576B1 (en) * 2000-10-13 2006-01-10 Bridge Semiconductor Corporation Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
US6849805B2 (en) * 2000-12-28 2005-02-01 Canon Kabushiki Kaisha Printed wiring board and electronic apparatus
US6784377B2 (en) * 2001-05-10 2004-08-31 International Business Machines Corporation Method and structure for repairing or modifying surface connections on circuit boards
US6700079B2 (en) * 2001-08-13 2004-03-02 Autosplice, Inc. Discrete solder ball contact and circuit board assembly utilizing same
US6734568B2 (en) * 2001-08-29 2004-05-11 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
KR100435813B1 (ko) * 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
GB2420912B (en) 2002-12-11 2006-07-26 Dainippon Printing Co Ltd Multilayer wiring board and manufacture method thereof
JP4137659B2 (ja) * 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
US7408258B2 (en) * 2003-08-20 2008-08-05 Salmon Technologies, Llc Interconnection circuit and electronic module utilizing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230015006A (ko) * 2021-07-22 2023-01-31 한국전자기술연구원 고주파 전력 증폭기용 반도체 패키지, 그의 실장 구조 및 그의 제조 방법

Also Published As

Publication number Publication date
TWI384604B (zh) 2013-02-01
EP1656005A3 (en) 2007-11-14
EP1656005A2 (en) 2006-05-10
JP4369348B2 (ja) 2009-11-18
CN1779964A (zh) 2006-05-31
TW200620615A (en) 2006-06-16
US7365436B2 (en) 2008-04-29
US20060097378A1 (en) 2006-05-11
CN100517679C (zh) 2009-07-22
JP2006135175A (ja) 2006-05-25

Similar Documents

Publication Publication Date Title
KR20060053282A (ko) 관통 비아 및 그 관통 비아에 접속되는 배선을 갖는 기판과그 제조 방법
TWI402956B (zh) 基材之製造方法
KR101178823B1 (ko) 반도체 칩 및 그 제조 방법
US7256490B2 (en) Test carrier for semiconductor components having conductors defined by grooves
US7288481B2 (en) Semiconductor device having through electrode and method of manufacturing the same
KR101376265B1 (ko) 배선 기판 및 그 제조 방법
US7028400B1 (en) Integrated circuit substrate having laser-exposed terminals
KR100721489B1 (ko) 회로 장치 및 그 제조 방법
US20080315239A1 (en) Thin double-sided package substrate and manufacture method thereof
KR20080106844A (ko) 관통 전극을 갖는 기판의 제조 방법
EP1489658B1 (en) Method for manufacturing semiconductor package
KR100288405B1 (ko) 반도체 칩에 대한 전기적 접착 방법 및 그 장치
EP0926726A1 (en) Fabrication process and electronic device having front-back through contacts for bonding onto boards
JP2006054307A (ja) 基板の製造方法
US7510962B2 (en) Method for producing an anisotropic conductive film on a substrate
KR100560825B1 (ko) 배선 기판 및 그 제조 방법, 반도체 장치 및 전자기기
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
JP2001144398A (ja) 配線基板および配線基板の製造方法
KR100593211B1 (ko) 웨이퍼 관통형 전극 제조 방법
JP5057139B2 (ja) 半導体装置用テープキャリアの製造方法
JP2011205010A (ja) 配線基板およびその製造方法
CN118053837A (zh) 防止扩散的基板结构和其制作方法
CN116435284A (zh) 由非金属材料制成的半导体封装基板及其制造方法
WO2000017924A2 (en) Method and device for buried chips
JPS61247097A (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid