CN117174691A - 一种射频模组芯片及其制备方法 - Google Patents

Abstract

本申请属于半导体制造技术领域，涉及一种射频模组芯片及其制备方法。所述射频模组芯片包括：封装基板、模组芯片和引脚组件，所述引脚组件设于所述封装基板的一侧，所述模组芯片包括有源芯片和无源芯片；所述有源芯片设于所述封装基板远离所述引脚组件的一侧；所述无源芯片设于所述封装基板靠近所述引脚组件的一侧；和/或，所述无源芯片设于所述封装基板远离所述引脚组件的一侧，并与所述有源芯片间隔设置。本申请提高了芯片封装的集成度，且为有源芯片的散热提供良好的条件；另外，将引脚组件设于封装基板的一侧，以满足射频模组芯片的表面贴装加工。

Description

一种射频模组芯片及其制备方法

技术领域

本申请涉及半导体制造技术领域，更具体地，涉及一种射频模组芯片及其制备方法。

背景技术

随着电子技术的发展，移动通信射频模组芯片集成度越来越高，射频模组芯片中集成了有源芯片、无源芯片以及模组内部电路匹配相关的(电容、电阻、电感)等元器件。在封装过程中需要把上述元器件集成为一个射频前端模组系统，集成后的射频前端模组系统封装成一颗射频模组芯片，射频模组芯片相比分立器件组成的射频前端系统具有小型化和高集成度优势；

但是，目前射频模组芯片大多采用有源芯片、无源芯片、匹配电路元件等器件统一集成于封装基板一侧表面，引脚组件集成于封装基板的另一侧的设计，此类封装集成设计只能在封装基板一侧集成，导致集成度低，无法进行多层多维度集成。

发明内容

本申请实施例在于提供一种射频模组芯片及其制备方法，用于解决现有技术中射频模组芯片单侧集成空间有限、集成度低的问题。

为了解决上述技术问题，本申请实施例提供一种射频模组芯片，采用了如下所述的技术方案：

一种射频模组芯片，包括：封装基板、模组芯片和引脚组件，所述引脚组件设于所述封装基板的一侧，所述模组芯片包括有源芯片和无源芯片；

所述有源芯片设于所述封装基板远离所述引脚组件的一侧；

所述无源芯片设于所述封装基板靠近所述引脚组件的一侧；和/或，所述无源芯片设于所述封装基板远离所述引脚组件的一侧，并与所述有源芯片间隔设置。

进一步地，所述引脚组件包括第一引脚和第二引脚，所述第一引脚和所述第二引脚设于所述封装基板远离所述有源芯片一侧的两端，所述第一引脚、所述第二引脚和所述封装基板围合形成安装腔，所述无源芯片位于所述安装腔内。

进一步地，所述射频模组芯片还包括封装层，所述封装层设于所述封装基板远离所述引脚组件的一侧以及所述安装腔内，所述封装层覆盖所述模组芯片；

所述封装层的表面与所述模组芯片的表面具有第一高度差；

所述封装层的表面与所述引脚组件的表面平齐，或者，所述引脚组件凸出于所述封装层，所述封装层的表面与所述第一引脚和所述第二引脚的表面具有第二高度差。

进一步地，所述第一高度差大于50um且小于1500um；所述第二高度差大于10um且小于100um。

进一步地，所述封装基板包括至少两个金属层，相邻的两个所述金属层之间设有绝缘层；所述模组芯片和所述引脚组件均设于所述金属层上。

进一步地，所述金属层包括焊盘和信号端；所述焊盘和所述信号端间隔设于所述绝缘层上，所述模组芯片与所述焊盘电连接，所述引脚组件与所述信号端电连接。

进一步地，所述封装基板还包括金属过孔，所述金属过孔穿设于所述绝缘层上，相邻的两个所述金属层通过所述金属过孔连接；所述焊盘与所述信号端分别通过导线与所述金属过孔连接。

进一步地，所述射频模组芯片还包括阻焊层，所述阻焊层设于所述金属层上，所述阻焊层对应所述焊盘处形成开口。

进一步地，所述有源芯片包括有源晶圆和有源凸块，所述有源晶圆通过所述有源凸块倒装于所述封装基板上；

所述无源芯片包括无源晶圆和无源凸块，所述无源晶圆通过所述无源凸块倒装于所述封装基板上。

为了解决上述技术问题，本申请实施例还提供一种射频模组芯片的制备方法，采用了如下所述的技术方案：

一种射频模组芯片的制备方法，用于制备如上所述的射频模组芯片，包括以下步骤：

提供封装基板；

在所述封装基板上制作引脚组件；

将有源芯片设于所述封装基板远离所述引脚组件的一侧；

将无源芯片设于所述封装基板靠近所述引脚组件的一侧；和/或，将所述无源芯片设于所述封装基板远离所述引脚组件的一侧，并与所述有源芯片间隔设置。

与现有技术相比，本申请实施例主要有以下有益效果：将有源芯片和无源芯片分别设于封装基板的两侧，有效减小了封装基板的尺寸，同时提升了封装基板利用率，且提高了芯片封装的集成度，实现射频模组芯片的小型化集成的设计；且将有源芯片设于封装基板远离引脚组件的一侧，防止引脚组件进行后续焊接时，影响有源芯片的散热性，为有源芯片的散热提供良好的条件；另外，将引脚组件设于封装基板的一侧，以满足射频模组芯片的表面贴装加工。

附图说明

为了更清楚地说明本申请的方案，下面将对实施例描述中所需要使用的附图作一个简单介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种射频模组芯片的结构示意图；

图2是本申请实施例提供的一种射频模组芯片的制备方法的流程图；

图3a～3e分别是本申请实施例射频模组芯片制备过程中各阶段的结构变化示意图。

附图标记：1、封装基板；11、金属层；111、焊盘；112、信号端；12、绝缘层；13、金属过孔；21、有源芯片；211、有源晶圆；212、有源凸块；22、无源芯片；221、无源晶圆；222、无源凸块；3、引脚组件；31、第一引脚；32、第二引脚；4、安装腔；5、封装层；6、阻焊层。

具体实施方式

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请技术领域的技术人员通常理解的含义相同；本文中在申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请；本申请的说明书和权利要求书及上述附图说明中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。本申请的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

为了使本技术领域的人员更好地理解本申请方案，下面将结合附图，对本申请实施例中的技术方案进行清楚、完整地描述。

本申请实施例提供一种射频模组芯片，如图1所示，所述射频模组芯片包括：封装基板1、模组芯片和引脚组件3，所述引脚组件3设于所述封装基板1的一侧，所述模组芯片包括有源芯片21和无源芯片22；所述有源芯片21设于所述封装基板1远离所述引脚组件3的一侧；所述无源芯片22设于所述封装基板1靠近所述引脚组件3的一侧；和/或，所述无源芯片22设于所述封装基板1远离所述引脚组件3的一侧，并与所述有源芯片21间隔设置。

在本实施例中，将有源芯片21和无源芯片22分别设于封装基板1的两侧，与传统的单侧封装射频模组芯片相比，本申请有效减小了封装基板1的尺寸，同时提升了封装基板1利用率，且提高了芯片封装的集成度，实现射频模组芯片的小型化集成的设计。

在本实施例中，需要使有源芯片21具有的良好的散热性，故将有源芯片21设于封装基板1远离引脚组件3的一侧，防止引脚组件3进行后续焊接时，影响有源芯片21的散热性，本申请利于有源芯片21的散热。

在本实施例中，射频模组芯片用于与PCB板焊接贴装，将引脚组件3设于封装基板1的一侧，以满足射频模组芯片的表面贴装加工。

在本实施例中，在封装基板1的一侧进行金属镀膜或者植球处理，形成引脚组件3。

进一步地，所述有源芯片21为射频开关、功率放大器、低噪声放大器等。

进一步地，所述无源芯片22为体声波滤波器或体表波滤波器。

进一步地，所述引脚组件3包括第一引脚31和第二引脚32，所述第一引脚31和所述第二引脚32设于所述封装基板1远离所述有源芯片21一侧的两端，所述第一引脚31、所述第二引脚32和所述封装基板1围合形成安装腔4，所述无源芯片22位于所述安装腔4内。

在本实施例中，由于有源芯片21厚度大于无源芯片22的厚度，因此将有源芯片21设于封装基板1远离引脚组件3的一侧、无源芯片22位于安装腔4内，可以有效缩短第一引脚31和第二引脚32的高度，从而降低射频模组芯片的整体厚度。

进一步地，所述第一引脚31与所述第二引脚32的表面平齐；以保证射频模组芯片为平整结构，进而便于射频模组芯片的表面贴装加工。

进一步地，所述射频模组芯片还包括封装层5，所述封装层5设于所述封装基板1远离所述引脚组件3的一侧以及所述安装腔4内，所述封装层5覆盖所述模组芯片；所述封装层5的表面与所述模组芯片的表面具有第一高度差H₁；所述封装层5的表面与所述引脚组件3的表面平齐，或者，所述引脚组件3凸出于所述封装层5，所述封装层5的表面与所述第一引脚31和所述第二引脚32的表面具有第二高度差H₂。

在本实施例中，在封装基板1相对的两侧面形成封装层5，以确保有源芯片21和无源芯片22良好地封装于封装基板1的两侧，使射频模组芯片封装后，封装层5与封装基板1形成一体化平整结构，进而方便所述射频模组芯片后续的表面贴装加工。

在本实施例中，封装层5的表面与模组芯片的表面具有第一高度差H₁，使得封装层5完全覆盖模组芯片，进而使模组芯片与外界隔离，起到防潮、绝缘、防止模组芯片脱落的效果。

在本实施例中，封装层5的表面与引脚组件3的表面平齐，或者，引脚组件3凸出于封装层5，封装层5的表面与引脚组件3的表面具有第二高度差H₂，使封装层5不超出引脚组件3，以保证贴装射频模组芯片时，引脚组件3在后续贴装时与PCB板接触良好。

具体地，位于所述封装基板1远离所述引脚组件3一侧的所述封装层5，其表面与所述有源芯片21的表面具有第一高度差H₁；位于所述安装腔4内的所述封装层5，其表面与无源芯片22的表面具有第一高度差H₁。

具体地，位于所述安装腔4内的所述封装层5的表面与所述第一引脚31和所述第二引脚32的表面平齐，或者，所述第一引脚31和所述第二引脚32凸出于位于所述安装腔4内的所述封装层5。

进一步地，所述第一高度差H₁大于50um。

在本实施例中，第一高度差H₁大于50um使得封装层5完全覆盖模组芯片，进而使模组芯片与外界隔离，起到防潮、绝缘、防止模组芯片脱落的效果。

进一步地，所述第一高度差H₁小于1500um。

在本实施例中，第一高度差H₁小于1500um，以避免射频模组芯片的整体厚度过大。

优选地，所述第一高度差H₁小于200um。

进一步地，所述第二高度差H₂大于10um。

在本实施例中，第二高度差H₂大于10um，封装层5不超过第一引脚31和第二引脚32，以保证基板焊盘111贴片时与印制电路板焊盘111的良好接触，以保证贴装射频模组芯片时，引脚组件3与PCB板接触良好。

进一步地，所述第二高度差H₂小于100um。

在本实施例中，第二高度差H₂小于100um，以避免第一引脚31与第二引脚32之间的封装层5过薄，而影响射频模组芯片的封装强度。

优选地，所述第二高度差H₂小于18um。

进一步地，所述封装基板1包括至少两个金属层11，相邻的两个所述金属层11之间设有绝缘层12；所述模组芯片和所述引脚组件3均设于所述金属层11上。

在本实施例中，金属层11用于实现无源芯片22与有源芯片21之间的信号互联；绝缘层12用于金属层11之间，实现相邻两个金属层11之间的支撑与绝缘隔离。

进一步地，所述金属层11包括焊盘111和信号端112；所述焊盘111和所述信号端112间隔设于所述绝缘层12上，所述模组芯片与所述焊盘111电连接，所述引脚组件3与所述焊盘111电连接。

在本实施例中，位于所述封装基板1的相对两侧表面的金属层11，通过刻蚀工艺形成间隔设置的焊盘111和信号端112，其中，所述焊盘111用于与模组芯片电连接，信号端112用作射频模组芯片各信号的互连导线以及接地信号。

进一步地，所述封装基板1还包括金属过孔13，所述金属过孔13穿设于所述绝缘层12上，相邻的两个所述金属层11通过所述金属过孔13连接；所述焊盘111与所述信号端112分别通过导线(图未示)与所述金属过孔13连接。

在本实施例中，金属过孔13连接于相邻两个金属层11的焊盘111之间，用于实现不同金属层11之间的信号互连。

进一步地，所述射频模组芯片还包括阻焊层6，所述阻焊层6设于所述金属层11上，所述阻焊层6对应所述焊盘111处形成开口。

在本实施例中，阻焊层6通过沉积的方式形成于所述封装基板1的相对两侧表面的金属层11上，并在对应焊盘111的位置进行显影开窗处理，形成暴露焊盘111的开口，以便于焊盘111与所述模组芯片电连接。

在本实施例中，经过曝光与显影处理后的阻焊层6形成于信号端112上、相邻的两个信号端112之间、信号端112与焊盘111之间、相邻的两个焊盘111之间，以避免模组芯片贴装于金属层11上时发生短路现象，对金属层11进行保护，从而提高射频模组芯片的使用寿命。

进一步地，所述有源芯片21包括有源晶圆211和有源凸块212，所述有源晶圆211通过所述有源凸块212倒装于所述封装基板1上；所述无源芯片22包括无源晶圆221和无源凸块222，所述无源晶圆221通过所述无源凸块222倒装于所述封装基板1上。

在本实施例中，有源芯片21的数量为一个，无源芯片22的数量为两个；有源晶圆211倒装于封装基板1远离引脚组件3的一侧，且通过有源凸块212与封装基板1顶面暴露的焊盘111连接；其中一个无源芯片22的无源晶圆221倒装于封装基板1远离引脚组件3的一侧，且通过无源凸块222与封装基板1顶面暴露的焊盘111连接，且与有源芯片21间隔设置；另一个无源芯片22的无源晶圆221倒装于封装基板1靠近引脚组件3的一侧，且通过无源凸块222与封装基板1底面暴露的焊盘111连接。

在本实施例中，通过将有源芯片21和无源芯片22以倒装的方式装设于封装基板1上，起到降低模组芯片高度的目的，且减少封装基板1上的模组芯片所需空间，从而提升封装基板1利用率，提升封装基板1上的模组芯片集成程度。

本申请还提供一种射频模组芯片的制备方法，用于制备如上所述的射频模组芯片，如图2所示，所述方法包括以下步骤：

S10、提供封装基板；

S30、在所述封装基板上制作引脚组件；

S40、将有源芯片设于所述封装基板远离所述引脚组件的一侧；

S50、将无源芯片设于所述封装基板靠近所述引脚组件的一侧；和/或，将所述无源芯片设于所述封装基板远离所述引脚组件的一侧，并与所述有源芯片间隔设置。

本申请提供的射频模组芯片的制备方法，将有源芯片和无源芯片分别设于封装基板的两侧，有效减小了封装基板的尺寸，同时提升了封装基板利用率，且提高了芯片封装的集成度，实现射频模组芯片的小型化集成的设计；且将有源芯片设于封装基板远离引脚组件的一侧，防止引脚组件进行后续焊接时，影响有源芯片的散热性，为有源芯片的散热提供良好的条件；另外，将引脚组件设于封装基板的一侧，以满足射频模组芯片的表面贴装加工。

进一步地，所述步骤S10、提供封装基板，具体包括：

提供金属层与介质层，通过压合堆叠的方式形成封装基板。

在本实施例中，所述封装基板包括多个金属层与多个绝缘层，相邻的两个所述金属层之间设有绝缘层，通过压合堆叠的方式，使多个金属层与多个绝缘层形成封装基板，其中，相邻的两个金属层通过金属化孔电连接。

在本实施例中，所述金属层包括焊盘和信号端；所述焊盘和所述信号端间隔设于所述绝缘层上。

在本实施例中，通过步骤S10处理后的封装基板如图3a所示。

进一步地，所述步骤S30、在所述封装基板上制作引脚组件之前，还包括：

S20、在所述金属层上形成阻焊层。

具体地，所述步骤S20、在所述金属层上形成阻焊层，具体包括：

在所述金属层上形成初始阻焊层；

对所述初始阻焊层进行曝光处理，生成金属层所需开窗图形；

对曝光处理后的所述初始阻焊层进行显影开窗处理，以暴露所述焊盘，形成阻焊层。

在本实施例中，通过步骤S20处理后的封装基板和阻焊层如图3b所示。

在本实施例中，所述初始组焊层的厚度大于所述金属层的厚度，以便于初始阻焊层能够完全覆盖于金属层上。

在本实施例中，通过在金属层上形成初始阻焊层，并对初始阻焊层进行曝光、显影开窗处理，以暴露焊盘形成阻焊层；阻焊层避免模组芯片贴装于金属层上时发生短路现象，对金属层进行保护，从而提高射频模组芯片的使用寿命。

进一步地，所述步骤S30、在所述封装基板上制作引脚组件，具体包括：

在位于所述封装基板底面两端的焊盘上，进行金属镀膜或者植球处理，形成包括第一引脚和第二引脚的引脚组件。

在本实施例中，所述金属层、所述第一引脚和所述第二引脚的材料，分别独立地选自铜、银、铝、锡、铅、镍、钛、铂、金中的至少一种。

在本实施例中，在封装基板上制作包括第一引脚和第二引脚的引脚组件，使第一引脚、第二引脚和封装基板围合形成安装腔。

在本实施例中，经过步骤S30处理后的封装基板、阻焊层和引脚组件如图3c所示。

进一步地，所述步骤S40、将有源芯片设于所述封装基板远离所述引脚组件的一侧，具体包括：

所述有源芯片包括有源晶圆和有源凸块；

所述有源晶圆倒装于所述封装基板远离所述引脚组件的一侧，且通过所述有源凸块与所述封装基板顶面暴露的所述焊盘连接。

在本实施例中，有源凸块为金属材料，并与金属层的焊盘材料一致。

进一步地，所述步骤S50、将无源芯片设于所述封装基板靠近所述引脚组件的一侧；和/或，将所述无源芯片设于所述封装基板远离所述引脚组件的一侧，并与所述有源芯片间隔设置，具体包括：

所述无源芯片的数量为两个，所述无源芯片包括无源晶圆和无源凸块；

其中一个所述无源芯片的所述无源晶圆倒装于所述封装基板远离所述引脚组件的一侧，且通过所述无源凸块与所述封装基板顶面暴露的所述焊盘连接，且与所述有源芯片间隔设置；

另一个所述无源芯片的所述无源晶圆倒装于所述封装基板靠近所述引脚组件的一侧，且通过所述无源凸块与所述封装基板底面暴露的所述焊盘连接。

在本实施例中，先进行位于封装基板同一侧的有源芯片和无源芯片的焊接，完成封装基板一侧的集成；再在封装基板的另一侧进行无源芯片的焊接，完成封装基板相对两侧的集成。

在本实施例中，所述无源晶圆通过所述无源凸块倒装于所述第一引脚和第二引脚之间的安装腔内。由于有源芯片厚度大于无源芯片的厚度，因此将有源芯片设于封装基板远离引脚组件的一侧、无源芯片位于安装腔内，可以有效缩短第一引脚和第二引脚的高度，从而降低射频模组芯片的整体厚度。

在本实施例中，经过步骤S40和S50处理后的封装基板、阻焊层、引脚组件和模组芯片如图3d所示。

进一步地，所述步骤S50之后，还包括：

S60、封装模组芯片。

具体地，所述步骤S60、封装模组芯片，具体包括：

在所述封装基板远离所述引脚组件的一侧以及所述安装腔内形成封装层，且所述封装层覆盖所述模组芯片；

其中，所述封装层的表面与所述模组芯片的表面具有第一高度差H₁；

所述封装层的表面与所述引脚组件的表面平齐，或者，所述引脚组件凸出于所述封装层，所述封装层的表面与所述第一引脚和所述第二引脚的表面具有第二高度差H₂。

在本实施例中，在封装基板相对的两侧面形成封装层，以确保有源芯片和无源芯片良好地封装于封装基板的两侧，使射频模组芯片封装后，封装层与封装基板形成一体化平整结构，进而方便所述射频模组芯片后续的表面贴装加工。且封装层的表面与模组芯片的表面具有第一高度差H₁，使得封装层完全覆盖模组芯片，进而使模组芯片与外界隔离，起到防潮、绝缘、防止模组芯片脱落的效果。另外，封装层的表面与引脚组件的表面平齐，或者，引脚组件凸出于封装层，封装层的表面与引脚组件的表面具有第二高度差H₂，使封装层不超出引脚组件，以保证贴装射频模组芯片时，引脚组件在后续贴装时与PCB板接触良好。

在本实施例中，经过步骤S60处理后的射频模组芯片如图3e所示。

显然，以上所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例，附图中给出了本申请的较佳实施例，但并不限制本申请的专利范围。本申请可以以许多不同的形式来实现，相反地，提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。尽管参照前述实施例对本申请进行了详细的说明，对于本领域的技术人员来而言，其依然可以对前述各具体实施方式所记载的技术方案进行修改，或者对其中部分技术特征进行等效替换。凡是利用本申请说明书及附图内容所做的等效结构，直接或间接运用在其他相关的技术领域，均同理在本申请专利保护范围之内。

Claims (10)

1.一种射频模组芯片，其特征在于，包括：封装基板、模组芯片和引脚组件，所述引脚组件设于所述封装基板的一侧，所述模组芯片包括有源芯片和无源芯片；

所述有源芯片设于所述封装基板远离所述引脚组件的一侧；

所述无源芯片设于所述封装基板靠近所述引脚组件的一侧；和/或，所述无源芯片设于所述封装基板远离所述引脚组件的一侧，并与所述有源芯片间隔设置。

2.根据权利要求1所述的射频模组芯片，其特征在于，所述引脚组件包括第一引脚和第二引脚，所述第一引脚和所述第二引脚设于所述封装基板远离所述有源芯片一侧的两端，所述第一引脚、所述第二引脚和所述封装基板围合形成安装腔，所述无源芯片位于所述安装腔内。

3.根据权利要求2所述的射频模组芯片，其特征在于，所述射频模组芯片还包括封装层，所述封装层设于所述封装基板远离所述引脚组件的一侧以及所述安装腔内，所述封装层覆盖所述模组芯片；

所述封装层的表面与所述模组芯片的表面具有第一高度差；

所述封装层的表面与所述引脚组件的表面平齐，或者，所述引脚组件凸出于所述封装层，所述封装层的表面与所述第一引脚和所述第二引脚的表面具有第二高度差。

4.根据权利要求3所述的射频模组芯片，其特征在于，所述第一高度差大于50um且小于1500um；所述第二高度差大于10um且小于100um。

5.根据权利要求1至4任一项所述的射频模组芯片，其特征在于，所述封装基板包括至少两个金属层，相邻的两个所述金属层之间设有绝缘层；所述模组芯片和所述引脚组件均设于所述金属层上。

6.根据权利要求5所述的射频模组芯片，其特征在于，所述金属层包括焊盘和信号端；所述焊盘和所述信号端间隔设于所述绝缘层上，所述模组芯片与所述焊盘电连接，所述引脚组件与所述信号端电连接。

7.根据权利要求6所述的射频模组芯片，其特征在于，所述封装基板还包括金属过孔，所述金属过孔穿设于所述绝缘层上，相邻的两个所述金属层通过所述金属过孔连接；所述焊盘与所述信号端分别通过导线与所述金属过孔连接。

8.根据权利要求6所述的射频模组芯片，其特征在于，所述射频模组芯片还包括阻焊层，所述阻焊层设于所述金属层上，所述阻焊层对应所述焊盘处形成开口。

9.根据权利要求1至4任一项所述的射频模组芯片，其特征在于，所述有源芯片包括有源晶圆和有源凸块，所述有源晶圆通过所述有源凸块倒装于所述封装基板上；

所述无源芯片包括无源晶圆和无源凸块，所述无源晶圆通过所述无源凸块倒装于所述封装基板上。

10.一种射频模组芯片的制备方法，用于制备如上权利要求1至9任一项所述的射频模组芯片，其特征在于，包括以下步骤：

提供封装基板；

在所述封装基板上制作引脚组件；

将有源芯片设于所述封装基板远离所述引脚组件的一侧；

将无源芯片设于所述封装基板靠近所述引脚组件的一侧；和/或，将所述无源芯片设于所述封装基板远离所述引脚组件的一侧，并与所述有源芯片间隔设置。