JP3818896B2 - 分波器及びこれを用いた電子装置 - Google Patents

分波器及びこれを用いた電子装置 Download PDF

Info

Publication number
JP3818896B2
JP3818896B2 JP2001359567A JP2001359567A JP3818896B2 JP 3818896 B2 JP3818896 B2 JP 3818896B2 JP 2001359567 A JP2001359567 A JP 2001359567A JP 2001359567 A JP2001359567 A JP 2001359567A JP 3818896 B2 JP3818896 B2 JP 3818896B2
Authority
JP
Japan
Prior art keywords
duplexer
phase matching
matching line
pattern
ground pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001359567A
Other languages
English (en)
Other versions
JP2003163570A (ja
Inventor
康秀 岩本
理 伊形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Media Devices Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Media Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Media Devices Ltd filed Critical Fujitsu Ltd
Priority to JP2001359567A priority Critical patent/JP3818896B2/ja
Priority to US10/295,910 priority patent/US6919778B2/en
Priority to KR1020020073496A priority patent/KR100593339B1/ko
Priority to CNB021528829A priority patent/CN100397782C/zh
Publication of JP2003163570A publication Critical patent/JP2003163570A/ja
Application granted granted Critical
Publication of JP3818896B2 publication Critical patent/JP3818896B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72Networks using surface acoustic waves
    • H03H9/725Duplexers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/213Frequency-selective devices, e.g. filters combining or separating two or more different frequencies
    • H01P1/2135Frequency-selective devices, e.g. filters combining or separating two or more different frequencies using strip line filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/0538Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0576Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including surface acoustic wave [SAW] devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • H03H9/64Filters using surface acoustic waves
    • H03H9/6423Means for obtaining a particular transfer characteristic
    • H03H9/6433Coupled resonator filters
    • H03H9/6483Ladder SAW filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72Networks using surface acoustic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Description

【0001】
【発明の属する技術分野】
本発明は、帯域通過型の弾性表面波フィルタを用いて構成される分波器に関し、特に、インピーダンス整合回路を有する分波器に関する。
【0002】
【従来の技術】
近年、移動体通信システムの発展に伴って携帯電話、携帯情報端末等が急速に普及しており、これら端末の小型・高性能化の競争が各メーカ間で行なわれている。また、携帯電話のシステムもアナログとディジタルの両方が用いられ、使用周波数も800MHz〜1GHz帯と1.5GHz〜2.0GHz帯と多岐にわたっている。
【0003】
また、近年の携帯電話器の開発では、システムの多様化によりデュアルモード(アナログとディジタルの併用、ディジタルのTDMA:時間分割変調方式、とCDMAコード分割変調方式の併用)あるいはデュアルバンド(800MHz帯と1.9GHz帯、900MHz帯と1.8GHz帯又は1.5GHz帯の併用)化を行なうことで端末を高機能化することが行なわれている。これらに用いられる部品も高機能化が求められいろいろな開発がなされている。一方、機能以外に小型且つ低コスト化の要求も当然のように求められている。
【0004】
このような携帯端末において、信号を分岐、生成する目的で分波器が用いられる。分波器は一般に、フィルタとインピーダンス整合回路とを具備する。フィルタは誘電体を用いた帯域通過フィルタ、帯域阻止フィルタ、あるいはこれらの組み合わせにより構成されたものが多い。しかしながら、最近は、より小型化、高性能化のために弾性表面波フィルタを用いたものが研究、開発されている。
【0005】
図1は、分波器を説明するための図であって、同図(a)は分波器の構成を示すブロック図、同図(b)は分波器の周波数特性を示す図である。なお、図(b)の横軸は周波数(右に向かって周波数が高くなる)、縦軸は通過強度(上に向かって高くなる)である。図(a)に示すように、分波器10は2つのフィルタ12、13、インピーダンス整合回路(以下、単に整合回路という)11、共通端子14、及び個別端子15及び16を有する。フィルタ12と13は弾性表面波フィルタで構成され、それぞれ互いに異なる通過帯域中心周波数f、fを持つ(f>f)。
【0006】
整合回路11は、フィルタ12、13のフィルタ特性を互いに劣化させないようにするために設けられている。今、共通端子14からフィルタ12を見た場合の特性インピーダンスをZ1、フィルタ13を見た場合の特性インピーダンスをZ2とする。整合回路11の作用により、共通端子14から入力する信号の周波数がfの場合はフィルタ12側の特性インピーダンスZ1は共通端子14の特性インピーダンス値と一致し、フィルタ13側の特性インピーダンスは無限大であってかつ反射係数は1となる。また、信号の周波数がfの場合はフィルタ12側の特性インピーダンスは無限大かつ反射係数は1、フィルタ13の特性インピーダンスZ2は共通端子14の特性インピーダンスと一致する。
【0007】
図1に示す分波器10は、例えば特開平6−310979号公報や特開平10−126213号公報に開示がある。これらの公報には、多層セラミクスパッケージを用いて分波器を小型化する構成や、整合回路をストリップラインやマイクロストリップラインなどの線路で形成することが記載されている。また、多層パッケージ内の中間層に位相整合用線路を埋め込み、これを上下から接地パターンで挟んだ構造の整合回路について記載されている。具体的には、位相整合用線路が形成された層に隣り合う上下層にそれぞれ接地パターンを設けて、位相整合用線路を挟み込む構造である。
【0008】
【発明が解決しようとする課題】
しかしながら、上記構造では、上下の接地パターンが位相整合用線路に近接して設けられているので、位相整合用線路の特性インピーダンスが低下し、フィルタ特性が悪化するという問題点があった。この問題点を解決する一つの手法として、多層パッケージを構成する各層の厚みを増やして、接地パターンと位相整合用線路との間の距離を稼ぐことが考えられる。しかしながら、この手法では、多層パッケージの厚みが増えてしまい、分波器を小型化することはできない。
【0009】
従って、本発明は上記従来技術の問題点を解決し、小型で優れたフィルタ特性を持つ分波器及びこれを用いた電子装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明は、異なる帯域中心周波数を有する複数の弾性表面波フィルタと、該複数の弾性表面波フィルタ同士の位相を整合させる位相整合用線路を多層パッケージに収容する分波器において、前記位相整合用線路に対する第1の接地パターンを前記多層パッケージのチップ搭載面に設け、第2の接地パターンを前記多層パッケージの実装面に設けて、前記位相整合用線路を前記第1及び第2の接地パターンで挟み、前記位相整合用線路と前記第2の接地パターンとの間隔は、前記位相整合用線路と前記第1の接地パターンとの間隔よりも大であることを特徴とする分波器である。位相整合用線路に対する接地を多層パッケージの実装面に設けたことにより、位相整合用線路と接地パターンとの間の距離を適切に設定することが容易となり、位相整合用線路の特性インピーダンスの低下を防止でき、フィルタ特性を向上させることができる。
【0021】
【課題を解決するための手段】
本発明は、異なる帯域中心周波数を有する複数の弾性表面波フィルタと、該複数の弾性表面波フィルタ同士の位相を整合させる位相整合用線路を多層パッケージに収容する分波器において、前記複数の弾性表面波フィルタの下に設けられた第1の接地パターンと、該第1の接地パターンに対向する位置に形成された開口部を有し、前記多層パッケージの内部に設けられた第2の接地パターンと、前記多層パッケージの実装面上であって、前記開口部に対向する位置であって前記開口部を介して前記第1の接地パターンに対向するように前記実装面の中央部に部分的に設けられた第3の接地パターンと、前記多層パッケージ上に設けられて前記複数の弾性表面波フィルタと前記位相整合用線路を封止する、金属材料で形成されたキャップとを有し、前記第3の接地パターンは、前記位相整合用線路の一部分を覆う大きさであって、前記位相整合用線路に対する接地層は、前記第1及び第3の接地パターンとの組み合わせと、当該組み合わせの外側に位置する前記第2の接地パターンと前記キャップとの組み合わせで形成されており、前記位相整合用線路と前記第3の接地パターンとの間隔は、前記位相整合用線路と前記第1の接地パターンとの間隔よりも大であることを特徴とする分波器である。これにより、位相整合用線路と接地パターンとの間の距離を適切かつ容易に設定、制御することが容易となり、位相整合用線路の特性インピーダンスの低下を防止でき、フィルタ特性を向上させることができる。
【0022】
例えば、前記開口部と前記第1の接地パターンとは、実質的に同一形状である。
【0023】
例えば、前記開口部と前記第3の接地パターンとは、実質的に同一形状である。
【0024】
例えば、前記第1、第2及び第3の接地パターンは共通に接続されている。
【0025】
前記位相整合用線路と前記第2の接地パターンは、前記多層パッケージを構成する複数の層のうち、少なくとも隣り合う2層を隔てた部位に設けられている構成とすることができる。また、前記分波器は、前記複数の弾性表面波フィルタを封止するキャップを更に含む構成とすることができる。更に、前記分波器は、前記位相整合用線路を挟むように設けられた接地パターンを更に有する構成とすることもできる。
【0031】
例えば、前記複数の弾性表面波フィルタは、単一のフィルタチップに形成されている。
【0032】
また、本発明は、分波器と、配線基板とを有し、前記分波器は上記の分波器である電子装置である。
【0033】
更に、本発明は、アンテナと、これに接続される分波器と、該分波器に接続される送信系及び受信系回路とを具備し、前記分波器は上記の分波器であることを特徴とする電子装置である。
【0034】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面を参照して詳細に説明する。
第1実施形態
図2(a)は本発明の第1実施形態による分波器の縦断面図、図2(b)は図2(a)の構成を変形して得られる分波器(比較例)の縦断面図である。
(第1実施形態の構成)
図2(a)に示す分波器は、多層パッケージ20、フィルタチップ26、位相整合用線路30及びキャップ36を有する。多層パッケージ20は、5つの層21〜25が図示するように積層されている。層21はキャップ搭載層である。層22はワイヤボンディングパッド層である。層23はダイアタッチ層である。層24は位相整合用線路パターン層である。層25は共通接地層である。これらの層21〜25の各々は、例えば誘電率(ε)が9.5程度のアルミナやガラスセラミクスの材料で作成されている。キャップ搭載層21とワイヤボンディングパッド層22とはパッケージ内部に階段状部分を形成する。この階段状の空間が、フィルタチップ26を収容するキャビティを形成している。フィルタチップ26は、このキャビティ中に置かれている。フィルタチップ26は、導電ペースト27を用いてダイアタッチ層23上に形成されたダイアタッチ部28上に固定されている。ダイアタッチ部28はチップ搭載面を形成し、例えばAlなどの導電性材料で作成されている。なお、多層パッケージの寸法は例えば、約5×5×1.5mm又は、3.8mm×3.8mm×1.5mmである(1.5mmはパッケージの高さ(厚み)である)。
【0035】
キャップ搭載層21上には、キャップ36が取り付けられている。図3(a)は、図2(a)に示す分波器の平面図である。キャップ36は、フィルタチップ26を密封封止する。キャップ36はAuメッキあるいはNiメッキなどの金属材料で作られている。また、多層パッケージ20の側面には、半球状の溝38が形成されている。図示する例では、この溝38は一側面当り3つ形成されている。これらの溝は、キャップ搭載層21から共通接地層25まで連続している。溝38には導電層が形成可能であり、導通路(サイドキャステレーション)が形成されている。
【0036】
図3(b)は、図3(a)のキャップ36を外した状態の平面図である。キャップ36を外すと、フィルタチップ26、キャップ搭載層21及びワイヤボンディングパッド層22の一部が現れる。キャップ搭載層21の平面図を図3(c)に、ワイヤボンディングパッド層22の平面図を図3(d)に示す。
【0037】
図3(c)に示すように、キャップ搭載層21上には、Alなどの導電材料で形成されたシールリング35が形成されている。キャップ36はシールリング35上に搭載される。また、キャップ搭載層21は中央に開口部39を有する。この開口部39は、フィルタチップ26を収容するキャビティを形成する。シールリング35は、12個の導通路38のうち3つの導通路38、38及び38を除く各導通路38に接続されている。なお、3つの導通路38、38及び38については後述する。
【0038】
フィルタチップ26は、1ポート弾性表面波共振器を梯子型に接続した回路構成である。図6に、本実施形態による分波器の回路構成を示す。フィルタチップ26は、2つの弾性表面波フィルタ26及び26を有する。例えば、フィルタ26は帯域通過中心周波数がf1の送信用であり、フィルタ26は帯域通過中心周波数がf2の受信用である(f1<f2)。これらのフィルタ26と26はそれぞれ、梯子型に接続された5つの1ポート弾性表面波共振器を有する。この共振器は、すだれ状電極(くしの歯状電極ともいう)を用いたインターディジタルトランスデューサとその両側に位置する反射器を持つ。
【0039】
図6に示すように、弾性表面波フィルタ26は1ポート弾性表面波共振器R1〜R5を有し、弾性表面波フィルタ26は1ポート弾性表面波共振器R6〜R10を有する。共振器26の共振器R1〜R3は直列腕に配され、共振器R4、R5は並列腕に配される。並列腕には共振器R4、R5に直列に接続されるインダクタンス成分L1、L2を有する。インダクタンス成分L1、L2はフィルタ特性を改善する効果があり、ボンディングワイヤなどで形成される(後述するボンディングワイヤ29が、これらのインダクタンス成分を形成する)。フィルタ26の端子T3とT5は信号端子で、それぞれ直列腕に接続されている。なお、端子T4とT6は接地端子である。
【0040】
また、共振器26の共振器R6、R7は直列腕に配され、共振器R8〜R10は並列腕に配される。並列腕には共振器R8〜R10に直列に接続されるインダクタンス成分L3〜L5を有する。インダクタンス成分L3〜L5はフィルタ特性を改善する効果があり、ワイヤなどで形成される(後述するボンディングワイヤ29が、これらのインダクタンス成分を形成する)。フィルタ26の端子T7とT9は信号端子で、並列腕に接続されている。なお、端子T8とT10は接地端子である。
【0041】
なお、端子T1、T2は分波器の共通端子で、T1が信号入出力用端子、T2が接地端子である。端子T1は端子T3及び位相整合用線路30の一端に接続されている。また、端子T2は、端子T4及びT8に接続されている。
【0042】
図3(b)に戻り、フィルタチップ26は、単一の基板に電極を設けた構成である。参照番号40で示す5つのブロックが弾性表面波フィルタ26の共振器R1〜R5(電極及び反射器のパターンともいえる)に相当し、参照番号41で示す5つのブロックが弾性表面波フィルタ26の共振器R6〜R10(同様に、電極及び反射器のパターンともいえる)に相当する。これらの共振器R1〜R10は、基板上に形成された配線パタ−ンを介して図6に示すように配線されるとともに、基板上に形成された複数のワイヤボンディングパッド42に接続されている。基板材料は例えば、LiTaO3(例えば方位:42Yrot−X伝播)などの圧電単結晶で作成されている。基板上に形成される電極は例えば、Alを主成分とする合金(Al−Cu、Al−Mgなど)及びその多層膜(例えば、Al−Cu/Cu/Al−Cu、Al/Cu/Al、Al/Mg/Al、Al−Mg/Mg/Al−Mg)をスパッタにより形成し、露光、エッチングによりパターンニングして形成する。
【0043】
ワイヤボンディングパッド42は、ボンディングワイヤ29を用いて、ワイヤボンディングパッド層22上に形成された複数のワイヤボンディングパッド43に接続されている。ボンディングワイヤ29は例えば、Al−Siで作成されている。
【0044】
図3(d)に示すように、ワイヤボンディングパッド層22は、その中央に開口部44を有する。開口部44は、キャップ搭載層21の開口部39よりも小さい。開口部44の対向する辺にそって、それぞれ5つのワイヤボンディングパッド43が一列配列されている。参照番号43が付与されているワイヤボンディングパッド43を除き、各ワイヤボンディングパッド43は引き出し配線45を介して、対応する導通路38に電気的に接続されている。参照番号46で示す円形の部分は、ワイヤボンディングパッド43に接続されるビアである。ワイヤボンディングパッド43は、対応するビア46を介して、後述する位相整合用線路30の一端に接続される。また、ワイヤボンディングパッド43は、対応するビア46を介して、位相整合用線路30の他端に接続される。また、導通路38のうち、導通路38は図6の端子T5に相当し、導通路38は端子T9に相当し、導通路38は端子T1に相当する。
【0045】
ダイアタッチ層23は、図4(a)に示すように構成されている。ダイアタッチ層23上に矩形状のダイアタッチ部28が形成されている。図2(a)に示すように、ダイアタッチ部28上に、導電ペースト27を用いてフィルタチップ26が取り付けられている。ダイアタッチ部28は、引き出し線パターン52を介して接地として機能する導通部38に接続されている。なお、図2(a)の断面図は、図4(a)に示す一点鎖線IIa−IIaの断面図に相当する。
【0046】
ダイアタッチ層23は、図4(b)に示す位相整合用線路パターン層24の上に設けられている。図4(b)に示すように、位相整合用線路パターン層24上には、位相整合用線路30が形成されている。位相整合用線路30は、所望の長さを確保するために、折れ曲がったパターンで形成されている。位相整合用線路30の長さと幅は、位相整合用線路30所定の特性インピーダンス(例えば、50Ω)を考慮して設定する。位相整合用線路30は例えば、銅(Cu)、銀(Ag)、タングステン(W)などを主成分とする導電材料で作成されている。位相整合用線路30は、位相整合用線路パターン層24上に導電膜を形成し、これをレーザトリミングなどの手法でパターニングすることで形成される。また、位相整合用線路パターン層24には、複数のビア53が形成されている。図示する例では、ビア53は二列に配列されている。ビア53は、位相整合用線路パターン層24の上下の両方又はどちらか一方に位置する回路パターンとの電気的接続をとるために設けられている。具体的には、ビア53は、図3(d)に示すワイヤボンディングパッド層22の対応するビア46と連通している。ビア53のうちビア53はビア43に連通し、ビア53はビア43に連通している。
【0047】
位相整合用線路パターン層24の下には、共通接地層25が設けられている。図4(c)は共通接地層25の上面を示す図、図4(d)は下面(底面)をこの上面から透かして見た場合の図である。共通接地層25の上面には、内部接地パターン32が形成されている。内部接地パターン32は中央部に開口部56を有する。開口部56の大きさは、この開口部を介して図2に示すダイアタッチ部28の下に位置する位相整合用線路30の部分が下から臨める程度の大きさである。図2の例では、位相整合用線路30の5つの断面部分のうち、両端をのぞく中央の3つの断面部部(図2の”A”で囲んだ部分)が、開口部56を介して下から臨める。勿論、完成したパッケージ構造では、共通接地層25の存在により、分波器外部からは内部の位相整合用線路30を見ることはできない。このような開口部56は、ダイアタッチ部28と実質的に同一形状であるといえる。内部接地パターン32の矩形リング状部分は、位相整合用線路30の両端部分に向かい合っている。換言すれば、内部接地パターン32は、位相整合用線路30の一部分を覆っている。これにより、位相整合用線路30の両端にある断面部分(図2(a))は、共通接地層25とキャップ搭載層21とで挟まれている。この配置については、後で詳述する。
【0048】
なお、本明細書において、接地パターンとはその形状や大きさ、製造方法などを問わず、接地として用いられる導電体で形成された層(導電層)や膜(導電膜)のすべてを含むものである。
【0049】
更に、共通接地層25は、導通路38に接続するパターン部分を有している。このパターン部分に接続する導通路38は、図4(c)に示す導通路38〜3812である。
【0050】
共通接地層25の底面は、分波器の実装面である。実装面を配線基板上に向けて、分波器を配線基板上に実装する。図4(d)に示すように、この実装面には外部接続用端子33、60、61及び62並びに外部接地パターン37が形成されている。これらの電極はキャステレーション又はフットパットとも言う。分波器を配線基板に実装した際、これらの外部接続端子が配線基板上の対応する電極に接触して、電気的接続が形成される。
【0051】
外部接続用端子33は接地端子として用いられ、図示する例では、8つ形成されている。導通路38に接続される端子33は、外部接地パターン37から延びる引き出し部63と一体に形成されている。導通路38は、外部接地パターン37、内部接地パターン32、ダイアタッチ部28、シールリング35及びキャップ36を共通に接続する。また、その他の電極33も、対応する導通路38を介してシールリング35及びキャップ36に電気的に接続されている。図6に示す接地端子T2、T4、T6、T8及びT10は上記接地構成により形成されている。
【0052】
外部接続端子60はアンテナ端子(共通端子)として機能し、図6の端子T1に相当する。外部接続端子60は、対応する導通路38を介して、図3(d)に示すワイヤボンディングパッド43に接続されている。外部接続端子61は送信端子として機能し、図6の端子T5に相当する。外部接続端子61は、対応する導通路38及び対応するボンディングパッド43を介して、図6に示す弾性表面波フィルタ26の共振器R3に接続されている。外部接続端子62は、対応する導通路38及び対応するボンディングパッド43を介して、図6に示す弾性表面波フィルタ26の共振器R7、R10に接続されている。
【0053】
外部接地パターン37は、図2に示すダイアタッチ部28の下に位置する位相整合用線路30の部分を覆う程度の大きさである。これは、これらの部分に対する接地層を提供するためである。この外部接地パターン37は、ダイアタッチ部28と実質的に同一形状であるといえる。また、外部接地パターン37は、図4(c)に示す開口部56と実質的に同一形状であるといえる。また、外部接地パターン37は開口部56を介して、位相調整用線路30の一部、具体的には中央部分に向かい合っているともいえる。
(位相整合用線路30の特性インピーダンス)
次に、位相整合用線路30の特性インピーダンスについて説明する。
【0054】
位相整合用線路30の特性インピーダンスを決める要素として、位相整合用線路30に対する容量成分がある。図2に示す構成において、位相整合用線路30に対する容量成分を決める要素は、この周囲にあるダイアタッチ部28、キャップ36、内部接地パターン32及び外部接地パターン37である。
【0055】
これを具体的に特定すると、図2(a)に示す分波器は、前記2つの弾性表面波フィルタ26、26の下に設けられたダイアタッチ部28(第1の接地パターン)と、該第1の接地パターンに対向する位置に形成された開口部56を有し、前記多層パッケージ20の内部に設けられた内部接地パターン32(第2の接地パターン)と、前記多層パッケージ20の実装面上であって、前記開口部56に対向する位置に設けられた外部接地パターン37(第3の接地パターン)と、前記多層パッケージ上に設けられたキャップ36とを有し、位相整合用線路30に対する接地層は、前記第1及び第3の接地パターンとの組み合わせと、前記第2の接地パターンと前記キャップとの組み合わせで形成されている。言い換えれば、位相整合用パターン30は、異なる接地パターンからなる複数の組み合わせで挟まれたストリップライン構成である。また、位相整合用線路30に対する接地層の構成は、位相整合用線路30を境として2つの弾性表面波フィルタ26、26とは反対側にある多層パッケージの部分に、位相整合用線路30に対する接地パターンを複数個、第1実施形態では内部接地パターン32と外部接地パターン37の2つを設けた構成である。
【0056】
これらの接地パターンと位相整合用線路30との間で容量が形成される。図2の上下の矢印は、位相調整用線路30に対して容量を形成する要素との関係(及びこれらの距離)を示している。前述したように、容量は、周囲の導電層と位相調整用線路との間隔が狭くなると、容量成分が大きくなり、位相調整用線路の特性インピーダンス値が低下してしまう。第1実施形態は、位相調整用線路の特性インピーダンス値を低下させずに所望の値(例えば、50Ω)に設定できる構成を持つ。
【0057】
具体的には、外部接地パターン37は、分波器の実装面、つまり共通接地層25の下面に形成されている。外部接地パターン37は、位相整合用線路30から見て、隣り合う位相整合用パターン層24と共通接地層25を隔てた部位に形成されている。つまり、外部接地パターン37は、位相整合用線路30を境として、2つの弾性表面波フィルタ26、26とは反対側(フィルタチップ26とは反対側)にある多層パッケージ20の複数層のうち、少なくとも隣り合う2層(層24と25)を隔てた部分に設けられている。これにより、位相整合用線路30とこれに対する外部接地パターン37とを、容量成分の低減による特性インピーダンスの変動を抑え、所望の特性インピーダンスが得られる程度の距離d1(図2)だけ離すことができる。また、外部接地パターン37は、位相整合用線路30を覆っているので、外部からの干渉に対するシールドの機能を持つ。従って、位相整合用線路30が外部からの干渉を受けてフィルタ特性が変動することはない。
【0058】
これに対し、図2(b)に示す比較例では、内部接地パターン32Aが共通接地層25の上面全面を覆っている。この様子を図5(a)に示す。また、図2(b)の共通接地層25の底面を図5(b)に示す。図4(d)に示すような外部接地パターン37は設けられていない。図2(b)のAの部分を含む位相整合用線路30の全体に対する接地層は、内部接地パターン32Aである。図2(a)に示す距離d1に比べ距離d2は短い。よって、図2(b)の比較例では、位相整合用線路30に対する容量成分が大きくなり、位相整合用線路30の特性インピーダンス値が低下してしまう。
【0059】
図7に、図2(a)、(b)の構成における位相整合用線路30の長さと特性インピーダンス値との関係を示す。横軸が位相整合用線路30の長さ(mm)を示し、縦軸が特性インピーダンス値(Ω)である。太い実線は図2(a)の構成の特性であり、細い実線は図2(b)の構成の特性である。図2(a)の構成では、位相整合用線路30と外部接地パターン37とが十分な距離d1だけ離間配置されている。これにより、位相整合用線路30の特性インピーダンスが一様に50Ω近傍、更に言えば50Ωよりも若干高い数値となっている。これに対し、図2(b)の比較例の構成では、位相整合用線路30の特性インピーダンスは長さ約8mmから17mmの範囲で50Ωを下回っている。このように、図2(a)の構成は、位相整合用線路30の特性インピーダンスが低下せず、インピーダンス整合が良い。
【0060】
また、第1実施形態の位相整合用線路30に対する接地層の配置は、前述したように、位相整合用線路30の特性インピーダンス値を容易に調整することを可能にする。例えば、ダイアタッチ部28と外部接地パターン37とで挟む位相整合用線路30の部分と、キャップ36と内部接地パターン32で挟む部分との面積の割合を変えることで、特性インピーダンス値を制御することができる。また、図2に示す距離d1を変化させることで、特性インピーダンス値を容易に制御することができる。同様に、位相整合用線路30からダイアタッチ部28、内部接地パターン32及びキャップ36までの距離を調整することで、位相整合用線路30の特性インピーダンスを容易に制御することができる。つまり、多層パッケージの設計を容易に最適化することができる。
(フィルタ特性)
次に、以上のように構成された第1実施形態の分波器と、図2(b)及び図5の構成を有する比較例の分波器とのフィルタ特性の相違を説明する。分波器は図6の回路構成を有する。弾性表面波フィルタ26は送信用であり(以下、送信フィルタともいう)、弾性表面波フィルタ26は受信用である(以下、受信フィルタともいう)。弾性表面波フィルタ26と26のそれぞれの帯域通過中心周波数f1、f2の関係はf1<f2である。また、図6に示すように、位相整合用線路30は受信系に設けられ、送信系には設けられていない。
【0061】
図8に送信フィルタ特性を示し、図9に受信フィルタ単体(送信フィルタ26は未接続)の反射特性を示す。図8の横軸は周波数(MHz)、縦軸は減衰量(dB)である。図8の実線は第1実施形態の特性を示し、破線は比較例の特性を示す。また図9はポーラ・チャートである。図9からわかるように、第1実施形態では、比較例よりも位相整合用線路の特性インピーダンス値が高いため、送信フィルタ26の通過帯域の反射係数を高くすることが実現できている。このため、送信信号(図6の端子T5、T6間に与えられる信号)が受信フィルタ26に流れ込み難くなり、送信フィルタ26の挿入損失が向上する。この結果、図8に示すように、比較例に比べ、第1実施形態の送信フィルタ26の通過帯域での減衰量が小さい。また、比較例に比べ、第1実施形態の送信フィルタ26の帯域幅も向上している。更に、抑圧度も向上している。挿入損失の向上は分波器が搭載される携帯電話などの携帯通信装置の電池寿命向上につながり、帯域幅の向上により製造の歩留りを向上させることができる。抑圧度の向上も製造の歩留りの向上に寄与する。
【0062】
なお、外部接地パターン37は他の接地パターンと共通化されているため、浮き導体となることはない。よって、外部からの干渉を受けることはなく、フィルタ特性は安定化する。
【0063】
以上の通り、第1実施形態によれば、特性インピーダンスの低下を防止し、フィルタ特性を向上させた分波器を提供することができる。
【0064】
以上、本発明の第1実施形態を説明した。第1実施形態の様々な変形例が構成可能である。例えば、多層パッケージ20は5層に限定されず、任意の数の層を含むものであってもよい。例えば、図2(a)の層24と25の間に新たな層が設けられている場合には、図2の距離d1が更に大きくなり、位相整合用線路30の特性インピーダンスがより好ましい値となる場合がある。また、外部接地パターン37に相当する層を、上記新たな層の下面に形成して距離d1を確保する構成であってもよい。内部接地パターン32に形成された開口部56は矩形であったが、他の形状であっても良い。図2では、位相整合用線路30は5個の断面部分を有するが、より多い断面部分(つまり、パターンの屈曲数が多い)又は少ない断面部分(パターンの屈曲数が少ない)を有するものであってもよい。この場合、内部接地パターン32が覆う位相整合用線路30の部分は図2(a)のように、その両端部分に限られるものではなく、複数個の断面部分を覆う構成であってもよい。位相整合用線路30は図4(b)に示すパターン以外の任意のパターンであってもよい。フィルタチップ26は単一の圧電材料で形成された基板を持つが、この点は位相整合用線路30に対する接地パターンの配置という観点からは、本質的なものではない。勿論、単一の圧電基板にフィルタ26、26を形成することは、分波器の小型化を可能とする点で好ましい。また、分波器の各部の材料は前述したものに限定されるものではなく、適宜任意の材料を選択することができる。弾性表面波フィルタは2つに限られるものではなく、3つ以上の弾性表面波フィルタを用いた場合も同様に実施できる。
【0065】
また、図10(a)に示すように、共通接地層25に設けられたビア64を介して内部接地パターン32と外部接地パターン37とを接続するようにしてもよい。この場合の分波器の実装面、つまり共通接地層25の底面を図10(b)に示すように形成することができる。外部接地パターン37は矩形で孤立しており、図4(d)のような引き出し部63が形成されていない。勿論、図4(d)の接地パターンと図10(a)に示すビア64の両方を用いても良い。
【0066】
以上の通り、第1実施形態によれば、小型で優れたフィルタ特性を持つ分波器を提供することができる。
第2実施形態
次に、本発明の第2実施形態を、図11を参照して説明する。図11(a)は、第2実施形態の縦断面図である。図示する断面は、第2実施形態の分波器において、図4(a)に示す線IIa−IIaの断面に相当する。なお、図11中、第1実施形態の構成要素と同一のものには同一の参照番号を付してある。
【0067】
図11に示す分波器は、第1実施形態が有する外部接地パターン37を持たない。よって、共通接地層25の底面(下面又は実装面)は、図11(b)の通りである。実装面の中央部は、共通接地層25が露出している。第2実施形態は、外部接地パターン37に代えてプリント配線板などの配線基板65上に接地パターン66を設け、この接地パターン66が分波器の共通接地層25の底面の中央部分に位置するように、分波器を配線基板65上に実装する。なお、参照番号67や68は配線基板65上に形成された接続端子(パッド)で、分波器の共通接地層25の実装面に形成されている外部接続用端子に接続する。分波器が実装された状態で、位相整合用配線30に対する下側からの接地が提供され、第1実施形態と同様の作用、効果が得られる。
【0068】
以上説明したように、第2実施形態の分波器は、異なる帯域中心周波数を有する2つの弾性表面波フィルタ26、26と、2つの弾性表面波フィルタ同士の位相を整合させる位相整合用線路30を多層パッケージ20に収容する分波器であって、2つの弾性表面波フィルタ26、26の下に設けられたダイアタッチ部28(第1の接地パターン)と、第1の接地パターンに対向する位置に形成された開口部56を有し、前記多層パッケージの内部に設けられた内部接地パターン32(第2の接地パターン)と、多層パッケージ20上に設けられたキャップ36とを有し、位相整合用線路30に対する接地層は、第2の接地パターン32とキャップ36との組み合わせ、及び分波器が実装される基板65上の導電パターン66と前記第1の接地パターン28との組み合わせで形成されているものである。
【0069】
また、上記分波器が配線基板65に実装された状態は、1つの電子装置(配線基板やカード)を形成する。
第3実施形態
図12は、本発明の第3実施形態による分波器の断面図である。図中、前述した構成要素と同一のものには同一の参照番号を付してある。
【0070】
図12に示すように、外部接地パターン37Bは、図2(a)に示す外部接地パターンよりも幅広である。外部接地パターン37Bは、位相整合用線路30をほぼ完全に覆う大きさである。従って、位相整合用線路30は、キャップ36と外部接地パターンで挟まれた構造である。換言すれば、位相整合用線路30は、1組の接地パターンでのみ覆われている。従って、位相整合用線路30の断面両端部分も内部接地パターン32Bではなく外部接地パターン37Bで覆われることになり(図12の距離d1が記載されている部分)、特性インピーダンスの低下をより効果的に抑制することができる。内部接地パターン32Bは位相整合用線路30に対する接地として機能しないので、図2(a)に示す内部接地パターン32よりも小さいパターンでよい。換言すれば、内部接地パターン32Bに形成された開口部56Aは、図2(a)に示す開口56よりも大きく、位相整合用線路30全体を実質的に臨める大きさである。また、内部接地パターン32を省略することもできる。
【0071】
なお、外部接地パターン37Bは、図4(d)に示すように導通路38に電気的に接続され、他の接地パターンと共通に接続されている。
【0072】
また、図13に示すように、外部接地パターン37Bと内部接地パターン32Bとを、ビア64Aを用いて電気的に接続する構成とすることもできる。この場合には、外部接地パターン37Bを図10(b)に示すように孤立したパターンとしてもよい。
【0073】
更に、図11に示す構成と同様にして、外部接地パターン37Bに相当する接地パターンを配線基板側に設け、外部接地パターン37Bを省略した分波器とすることもできる。
第4実施形態
図14は、本発明の第4実施形態による電子装置のブロック図である。この電子装置は携帯電話であって、図14はその送受信系を示している。携帯電話の音声処理系などその他の構成は、便宜上省略してある。図14に示す携帯電話に、前述した分波器が用いられている。
【0074】
携帯電話は、RF(高周波)部70、変調器71及びIF(中間周波数)部72を有する。RF部はアンテナ73、分波器74、ローノイズアンプ83、段間フィルタ84、ミキサ(乗算器)75、局部発振器76、段間フィルタ77、ミキサ(乗算器)78、段間フィルタ79及びパワーアンプ80を有する。音声処理系からの音声信号は変調器71で変調され、RF部70のミキサ78で局部発振器76の発振信号を用いて周波数変換(混合)される。ミキサ78の出力は段間フィルタ79及びパワーアンプ80を通り、分波器74に与えられる。分波器74は、送信フィルタ74と受信フィルタ74と、図示を省略してある整合回路とを有し、本発明の分波器である。パワーアンプ80からの送信信号は、分波器74を通りアンテナ73に供給される。
【0075】
アンテナ73からの受信信号は分波器74の受信フィルタ74を通り、ローノイズアンプ83、段間フィルタ84を経て、ミキサ75に与えられる。ミキサ75は、局部発振器76の発振周波数を段間フィルタ77を介して受け取り、受信信号の周波数を変換して、IF部72に出力する。IF部72は、この信号をIFフィルタ81を介して受け取り、復調器82で復調して図示しない音声処理系に復調した音声信号を出力する。
【0076】
図14に示す通信装置は本発明の分波器を具備しているため、高性能、低消費電力、低製造コストの通信装置を提供することができる。
【0077】
【発明の効果】
以上説明したように、本発明によれば、小型で優れたフィルタ特性を持つ分波器及びこれを用いた電子装置を提供することができる。
【図面の簡単な説明】
【図1】分波器の構成を示すブロック図(a)及び分波器の周波数特性を示す図(b)である。
【図2】本発明の第1実施形態による分波器の縦断面図(a)、及び(a)の構成を変形して得られる分波器(比較例)の縦断面図(b)である。
【図3】図2(a)に示す分波器の平面図(a)、キャップを取り外した状態の分波器の平面図(b)、キャップ搭載層の平面図(c)、及びワイヤボンディングパッド層の平面図(d)である。
【図4】図2(a)に示す分波器のダイアタッチ層の平面図(a)、位相整合用線路パターン層の平面図(b)、共通接地層の平面図(c)、及び共通接地層の底面図(d)である。
【図5】図2(b)に示す比較例分波器の共通接地層の平面図(a)及び底面図(b)である。
【図6】分波器に用いるフィルタ構成例を示す図である。
【図7】第1実施形態及び比較例の特性インピーダンスを示す図である。
【図8】第1実施形態と比較例の送信フィルタ特性を示す図である。
【図9】受信フィルタ単体の反射特性を示す図である。
【図10】第1実施形態の変形例の縦断面図(a)及び共通接地層の底面図(b)である。
【図11】本発明の第2実施形態による分波器の縦断面図(a)及び共通接地層の底面図(b)である。
【図12】本発明の第3実施形態による分波器の縦断面図である。
【図13】第3実施形態の変形例の縦断面図である。
【図14】本発明の第4実施形態による通信装置のブロック図である。
【符号の説明】
10 分波器
11 整合回路
12、13 フィルタ
14 共通端子
15、16 個別端子
20 多層パッケージ
21 キャップ搭載層
22 ワイヤボンディングパッド層
23 ダイアタッチ層
24 位相整合用線路パターン層
25 共通接地層
26 フィルタチップ
27 導電ペースト
28 ダイアタッチ部
29 ボンディングワイヤ
30 位相整合用線路
32、32A、32B 内部接地パターン
33 外部接続端子
35 シールリング
36 キャップ
37、37B 外部接地パターン
38、38〜3812 導通路(サイドキャステレーション)
39 開口部
40、41 共振器群
42、43、43、43 ワイヤボンディングパッド
44 開口部
45 引き出し配線
46 ビア
52 引き出し線パターン
53、53、53 ビア
56、56A 開口部
60、61、62 外部接続用端子
63 引き出し部
64、64A ビア
65 配線基板
66 接地パターン
67、68 接続端子

Claims (9)

  1. 異なる帯域中心周波数を有する複数の弾性表面波フィルタと、該複数の弾性表面波フィルタ同士の位相を整合させる位相整合用線路を多層パッケージに収容する分波器において、
    前記複数の弾性表面波フィルタの下に設けられた第1の接地パターンと、
    該第1の接地パターンに対向する位置に形成された開口部を有し、前記多層パッケージの内部に設けられた第2の接地パターンと、
    前記多層パッケージの実装面上であって、前記開口部に対向する位置であって前記開口部を介して前記第1の接地パターンに対向するように前記実装面の中央部に部分的に設けられた第3の接地パターンと、
    前記多層パッケージ上に設けられて前記複数の弾性表面波フィルタと前記位相整合用線路を封止する、金属材料で形成されたキャップとを有し、
    前記第3の接地パターンは、前記位相整合用線路の一部分を覆う大きさであって、
    前記位相整合用線路に対する接地層は、前記第1及び第3の接地パターンとの組み合わせと、当該組み合わせの外側に位置する前記第2の接地パターンと前記キャップとの組み合わせで形成されており、
    前記位相整合用線路と前記第3の接地パターンとの間隔は、前記位相整合用線路と前記第1の接地パターンとの間隔よりも大であることを特徴とする分波器。
  2. 前記開口部と前記第1の接地パターンとは、実質的に同一形状であることを特徴とする請求項記載の分波器。
  3. 前記開口部と前記第3の接地パターンとは、実質的に同一形状であることを特徴とする請求項項記載の分波器。
  4. 前記第1、第2及び第3の接地パターンは共通に接続されていることを特徴とする請求項記載の分波器。
  5. 前記位相整合用線路と前記第2の接地パターンは、前記多層パッケージを構成する複数の層のうち、少なくとも隣り合う2層を隔てた部位に設けられていることを特徴とする請求項1記載の分波器。
  6. 前記分波器は、前記位相整合用線路を挟むように設けられた接地パターンを更に有することを特徴とする請求項1記載の分波器。
  7. 前記複数の弾性表面波フィルタは、単一のフィルタチップに形成されていることを特徴とする請求項1ないしのいずれか一項記載の分波器。
  8. 分波器と、配線基板とを有し、前記分波器は請求項1ないしのいずれか一項記載の分波器であることを特徴とする電子装置。
  9. アンテナと、これに接続される分波器と、該分波器に接続される送信系及び受信系回路とを具備し、
    前記分波器は請求項1ないしのいずれか一項記載の分波器であることを特徴とする電子装置。
JP2001359567A 2001-11-26 2001-11-26 分波器及びこれを用いた電子装置 Expired - Fee Related JP3818896B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001359567A JP3818896B2 (ja) 2001-11-26 2001-11-26 分波器及びこれを用いた電子装置
US10/295,910 US6919778B2 (en) 2001-11-26 2002-11-18 Duplexer with an impedance matching circuit and an electronic device using the same
KR1020020073496A KR100593339B1 (ko) 2001-11-26 2002-11-25 분파기 및 이것을 이용한 전자 장치
CNB021528829A CN100397782C (zh) 2001-11-26 2002-11-26 双工器和使用此双工器的电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001359567A JP3818896B2 (ja) 2001-11-26 2001-11-26 分波器及びこれを用いた電子装置

Publications (2)

Publication Number Publication Date
JP2003163570A JP2003163570A (ja) 2003-06-06
JP3818896B2 true JP3818896B2 (ja) 2006-09-06

Family

ID=19170549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001359567A Expired - Fee Related JP3818896B2 (ja) 2001-11-26 2001-11-26 分波器及びこれを用いた電子装置

Country Status (4)

Country Link
US (1) US6919778B2 (ja)
JP (1) JP3818896B2 (ja)
KR (1) KR100593339B1 (ja)
CN (1) CN100397782C (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030087869A (ko) * 2002-05-10 2003-11-15 엘지이노텍 주식회사 세라믹 패키지
JP3778902B2 (ja) * 2003-04-28 2006-05-24 富士通メディアデバイス株式会社 分波器及び電子装置
JP3967289B2 (ja) * 2003-04-30 2007-08-29 富士通メディアデバイス株式会社 分波器及び電子装置
JP4381113B2 (ja) * 2003-11-27 2009-12-09 三洋電機株式会社 アンテナ共用器
JP4291164B2 (ja) * 2004-01-08 2009-07-08 富士通メディアデバイス株式会社 弾性表面波装置
JP2005260915A (ja) 2004-02-09 2005-09-22 Murata Mfg Co Ltd 分波器、通信機
JP3910187B2 (ja) * 2004-04-27 2007-04-25 富士通メディアデバイス株式会社 分波器及び電子装置
JPWO2005107068A1 (ja) 2004-04-30 2008-03-21 三洋電機株式会社 フィルターデバイス用基体及びフィルターデバイス
JP4634861B2 (ja) * 2004-05-27 2011-02-16 京セラ株式会社 弾性表面波装置及び通信機器
JPWO2006040923A1 (ja) * 2004-10-08 2008-05-15 株式会社村田製作所 分波器
JP4091043B2 (ja) * 2004-12-22 2008-05-28 富士通メディアデバイス株式会社 分波器
DE102007046728B4 (de) * 2007-09-28 2013-08-22 Epcos Ag Elektrisches Bauelement
KR101032809B1 (ko) * 2009-10-23 2011-05-04 신동구 가변 구동 축선의 커터를 갖는 장식장 문짝의 유리 끼움 홈 가공장치
JP5018858B2 (ja) * 2009-10-27 2012-09-05 株式会社村田製作所 高周波モジュール
JP5583612B2 (ja) 2011-01-31 2014-09-03 太陽誘電株式会社 分波器
CN103441746B (zh) * 2013-09-02 2017-03-15 扬州大学 声表面波滤波器集成封装结构及其封装方法
JP2014082800A (ja) * 2014-02-12 2014-05-08 Kyocera Corp 弾性波装置、実装体および携帯電話端末装置
CN106575816B (zh) 2014-07-24 2019-08-16 弗拉克托斯天线股份有限公司 电子设备的超薄发射系统
US10200013B2 (en) * 2016-02-18 2019-02-05 X-Celeprint Limited Micro-transfer-printed acoustic wave filter device
US10361677B2 (en) 2016-02-18 2019-07-23 X-Celeprint Limited Transverse bulk acoustic wave filter
JP6673764B2 (ja) * 2016-03-29 2020-03-25 京セラ株式会社 半導体素子実装用基板および半導体装置
WO2018212025A1 (ja) * 2017-05-16 2018-11-22 株式会社村田製作所 マルチプレクサ、送信装置および受信装置
TWI672840B (zh) * 2017-07-25 2019-09-21 矽品精密工業股份有限公司 電子封裝件暨基板結構與製法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03206653A (ja) * 1990-01-08 1991-09-10 Shinko Electric Ind Co Ltd 電子部品用セラミック端子
JPH0435202A (ja) 1990-05-25 1992-02-06 Sharp Corp マイクロ波回路
JP3161831B2 (ja) 1992-09-09 2001-04-25 株式会社日立製作所 回路素子モジュール
JP3433430B2 (ja) 1992-09-14 2003-08-04 富士通株式会社 分波器
JPH06310979A (ja) 1993-04-26 1994-11-04 Fujitsu Ltd 分波器パッケージ
JPH07226607A (ja) * 1994-02-10 1995-08-22 Hitachi Ltd 分波器、分波器モジュールおよび無線通信装置
JP2905094B2 (ja) * 1994-07-01 1999-06-14 富士通株式会社 分波器パッケージ
US5786738A (en) * 1995-05-31 1998-07-28 Fujitsu Limited Surface acoustic wave filter duplexer comprising a multi-layer package and phase matching patterns
JP3198252B2 (ja) 1995-05-31 2001-08-13 富士通株式会社 分波器及びその製造方法
TW325607B (en) * 1995-08-24 1998-01-21 Fujitsu Ltd Filter device and dual-band radio system in which the filter device is used
JP3227645B2 (ja) * 1996-09-17 2001-11-12 株式会社村田製作所 弾性表面波装置
JP3222072B2 (ja) 1996-10-15 2001-10-22 富士通株式会社 分波器パッケージ
JP3982876B2 (ja) * 1997-06-30 2007-09-26 沖電気工業株式会社 弾性表面波装置
JP2000059176A (ja) * 1998-08-06 2000-02-25 Toshiba Corp 弾性表面波素子
JP3375936B2 (ja) * 2000-05-10 2003-02-10 富士通株式会社 分波器デバイス

Also Published As

Publication number Publication date
KR20030043706A (ko) 2003-06-02
KR100593339B1 (ko) 2006-06-26
CN100397782C (zh) 2008-06-25
CN1421999A (zh) 2003-06-04
US6919778B2 (en) 2005-07-19
JP2003163570A (ja) 2003-06-06
US20030098757A1 (en) 2003-05-29

Similar Documents

Publication Publication Date Title
JP3818896B2 (ja) 分波器及びこれを用いた電子装置
US7053731B2 (en) Duplexer using surface acoustic wave filters
US6380823B1 (en) Antenna duplexer with receiving, transmitting, and antenna terminal groups separated planarly
JP3833569B2 (ja) 分波器及びこれを用いた電子装置
KR100697767B1 (ko) 분파기 및 전자 장치
JP4000960B2 (ja) 分波器、通信装置
US6566981B2 (en) Surface acoustic wave device having plural ground conductor films in the housing cavity
JP3967289B2 (ja) 分波器及び電子装置
US20130307639A1 (en) Branching filter and communication module component
JPH0818393A (ja) 分波器パッケージ
JP4091043B2 (ja) 分波器
KR100642612B1 (ko) 듀플렉서 장치
JP2005124139A (ja) 分波器、通信機
JP3525408B2 (ja) 分波器パッケージ
JP3710445B2 (ja) アンテナ分波器
US6023204A (en) Packaged surface acoustic wave filter chips utilizing an on-chip relay terminal
US7183878B2 (en) Surface acoustic wave filter
JP3198252B2 (ja) 分波器及びその製造方法
JP2002300006A (ja) 高周波部品及びアンテナ共用器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060420

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060613

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees