附图说明
在没有必要按比例绘制的附图中,在不同的图中类似的数字可以描述类似的部件。具有不同字母后缀的类似数字可以表示类似部件的不同示例。附图通常只是以示例方式而不是以限制方式来说明在本文件中所讨论的不同实施例。
图1A示出了根据示例的包括半刻蚀导电框和齐平绝缘体的已封装硅管芯的顶视图。
图1B示出了图1A的已封装硅管芯的底视图。
图1C示出了图1A的已封装硅管芯的导电框的部分截面图。
图1D示出了图1A的已封装硅管芯的导电框和粘合剂的部分截面图。
图1E示出了图1A的已封装硅管芯的导电框、粘合剂和硅管芯的部分截面图。
图1F示出了图1A的沿1F-1F线得到的截面图。
图2示出了根据示例的已封装硅管芯的截面图,所述已封装硅管芯包括两个半刻蚀的导电框。
图3A示出了根据示例的包括模制腔体的已封装硅管芯的顶视图。
图3B示出了图3A的已封装硅管芯的底视图。
图3C示出了图3A的已封装硅管芯的导电框和绝缘体的部分截面图。
图3D示出了图3A的已封装硅管芯的导电框、粘合剂和硅管芯的部分截面图。
图3E示出了图3A的沿3E-3E线得到的截面图。
图4A示出了根据示例的已封装硅管芯的顶视图,所述已封装硅管芯包括具有腔体的衬底和支架(standoff)。
图4B示出了图4A的沿4B-4B线得到的截面图。
图5A示出了根据示例的已封装硅管芯的顶视图,包括具有腔体的衬底和内部导体。
图5B示出了图5A的已封装硅管芯的底视图。
图5C示出了图5A的已封装硅管芯的衬底的部分截面图。
图5D示出了图5A的已封装硅管芯的衬底、粘合剂和硅管芯的部分截面图。
图5E示出了图5A的沿线5E-5E得到的截面图。
图6A示出了根据示例的已封装硅管芯的顶视图,所述已封装硅管芯包括具有两个腔体的衬底和支架。
图6B示出了图6A的沿线6B-6B得到的截面图。
图7A示出了根据示例的已封装硅管芯的底视图,所述已封装硅管芯包括具有通道(via)的帽层。
图7B示出了图7A的沿线7B-7B得到的截面图。
图7C示出了图7A的沿线7C-7C得到的截面图。
图8A示出了根据示例的已封装硅管芯的顶视图,所述已封装硅管芯包括通道和具有通道和端子的帽层。
图8B示出了图8A的沿线8B-8B得到的截面图。
图9A示出了根据示例的已封装硅管芯的顶视图,所述已封装硅管芯包括端子之间的帽层。
图9B示出了图9A的沿线9B-9B得到的截面图。
图10A示出了根据示例的硅管芯的顶视图。
图10B示出了根据示例的硅管芯的硅底座的底视图。
图10C示出了根据示例的图10B的硅底座沿线10B-10B得到的截面图,图10A的硅管芯安装到所述硅底座上。
图11是根据示例的安装到衬底端子之间的硅管芯的截面图。
图12A示出了根据示例的已封装硅管芯的顶视图,所述已封装硅管芯包括支架和模制导电框。
图12B示出了图12A的沿线12B-12B得到的截面图。
图13A示出了根据示例的已封装硅管芯的顶视图,所述已封装硅管芯包括衬底和支架。
图13B示出了图13A的沿线13B-13B得到的截面图。
具体实施方式
本文件中讨论了基于MEMs的麦克风的封装。基于MEMs的麦克风迅速成为手机和其他便携音频设备的技术选择。性能、成本和大小是对于任何便携/手持麦克风技术最终成功有贡献的关键因素。本质上,MEMs麦克风是精巧的,并且封装技术不但必须允许声音撞击在声学振动膜上,而且也必须在制造和使用期间保护该振动膜免于外部环境污染物和压力的威胁。当前的MEMs麦克风封装技术利用昂贵并且相对较大的封装,手持设备制造商特别希望更小形状因子、更低成本的设备。
本主题提供对于诸如MEMs麦克风之类的硅管芯的改进封装。一个示例提出了用于形成密封腔体的封装,硅管芯的振动膜可以靠着密封腔体振动。一个示例提出了提供从MEMs管芯结合焊盘到系统电路的电接触的封装。在示例中,示范了制造简单并且使用时耐用的封装,改善了可靠性。在示例中,提供了将硅管芯与其他部件集成的封装,其他部件例如是封装和/或诸如专用集成电路(ASIC)之类的处理电子装置,以提供可以在制造诸如个人电子设备之类的设备时利用的独立计算机部件或芯片,以提供麦克风和/或扬声器功能。
图1A示出了根据示例的包括半刻蚀导电框和齐平绝缘体的已封装硅管芯的顶视图。图1B示出了图1A的已封装硅管芯的顶视图。图1C示出了图1A的已封装硅管芯的导电框的部分截面图。图1D示出了图1A的已封装硅管芯的导电框和粘合剂的部分截面图。图1E示出了图1A的已封装硅管芯的导电框、粘合剂和硅管芯的部分截面图。图1F示出了图1A的沿1F-1F线得到的截面图。
一个示例包括导电框102。根据示例,导电框102包括引线框。这里公开的引线框示例包括铜,但是其他材料和合金也可以。在示例中,引线框包括镀层。在示例中,引线框镀层包括NiPdAu镀层。根据示例,导电框102包括微引线封装。根据示例,导电框包括芯片安装框。在示例中,引线框为硅管芯提供电磁干扰屏蔽。在各个示例中,导电框102限定了一个或更多空隙104。在一些示例中,空隙104穿过导电框从导电框102的顶部106延伸至底部108。在一些示例中,空隙104部分地延伸穿过导电框102。在一些示例中,腔体110部分地延伸到导电框102中。在示例中,通过半刻蚀导电框102产生了腔体,但是本发明主题不局限于此。通过其他形式的刻蚀、碾磨、布线(routing)等,形成其他示例。在示例中,使用薄膜辅助模制对引线框条进行模制,以减小和防止模制化合物(mold compound)进入硅管芯部分或者腔体。在示例中,将组装部件锯成单个来产生最终封装。
在示例中,将硅管芯112与导电框102相连。在示例中,硅管芯112的一个或多个端子与导电框102的一个或多个端子115导电相连。在示例中,硅管芯包括薄膜或振动膜113。管芯具有与底部117相对的顶部114,硅管芯的端口116穿过硅管芯延伸到振动膜113。根据示例,硅管芯112包括电接触或端子118。根据示例,电接触或端子118包括焊盘。在示例中,硅管芯112与导电框102电连通。在示例中,诸如焊料球120之类的端子球与硅管芯112的端子118和导电框102电学和物理相连。这里所公开的端子示例可选地包括倒装芯片凸块、焊料凸块或金突起凸块。在示例中,硅管芯112具有诸如用于模拟通信之类的四个接触。在示例中,硅管芯112具有诸如用于数字通信的6个接触。根据示例,焊接区(land)或焊接球与硅管芯的一个或多个端子相连。
在示例中,诸如包括振动膜113的硅管芯112之类的硅管芯(例如MEMs麦克风)是可翻转的,可以将密封腔体设置在振动薄膜的任一侧上。在各个示例中,振动膜或薄膜的厚度约为400微米,但是可以使用其他厚度。在示例中,硅管芯从硅管芯的底部117到硅管芯的顶部114的高度小于或等于约1毫米。在示例中,硅管芯包括与管芯的一侧齐平的振动膜或薄膜。根据示例,硅管芯包括通向振动膜的顶部端口以及通向振动膜的底部端口。在示例中,硅管芯包括在振动膜一侧上的硅管芯端口或声学端口,以及振动薄膜的相对一侧上的腔体。在示例中,所示硅管芯112包括MEMs麦克风,MEMs麦克风具有从硅管芯的顶部114延伸到振动膜113的端口116,其中暴露第一端口。
在示例中,粘合剂122将导电框102与硅管芯112密封以限定腔体124。在示例中,粘合剂包括分配的环氧树脂、各向异性导电膜(ACF)和/或不导电膜(NCF)。根据示例,对设置为靠着振动膜的腔体进行声学密封。根据示例,腔体从约0.25mm3到约0.325mm3。在示例中,腔体是0.277mm3。在其中管芯具有通向振动薄膜的声学端口的示例中,将管芯安装到与声学端口相对一侧上的另一个部件,例如衬底或盖层。
根据方法示例,在湿法管芯锯切之后,将管芯从包括薄膜的一侧释放。根据方法示例,在干法管芯锯切之前,将管芯从包括薄膜的一侧释放。在方法示例中,从与包括薄膜的一侧相对的硅管芯一侧释放薄膜。在方法示例中,使硅管芯分成单个而不会影响薄膜或振动膜。根据示例,将隐形激光锯切(stealth laser sawing)用于使硅管芯分成单个。根据示例,为了在硅管芯上产生可焊接表面而不会通过音频端口损坏薄膜,不利用刻蚀开的端口执行镀敷。在示例中,在端口刻蚀之前执行凸块下金属化(UBM)。在示例中,在安装硅管芯之后没有清洗焊接剂。
在示例中,可以在任何湿处理之后释放MEMs膜。在示例中,等离子处理促进了膜释放。在示例中,可以在组装期间保护薄膜免于污染物。在示例中,在组装工艺期间不需用施加真空。在示例中,在振动膜区域中设置电磁干扰屏蔽。
在示例中,将绝缘体126附着于导电框102和硅管芯112。根据示例,绝缘体126包括在导电框102和硅管芯112周围模制的模制化合物。在示例中,绝缘体126包括预先模制的化合物。在示例中,在模制期间保护端口116,例如通过使用膜辅助模制。根据示例,绝缘体126穿过导电框102中的空隙104延伸至导电框28的底部。在示例中,绝缘体126在硅管芯的外部130周围延伸至硅管芯的顶部114,绝缘体126物理地附着于硅管芯112和导电框102。根据示例,将已封装硅管芯100的外部136整形为类似包括六个实质上连续表面的六面体。本发明主题包括具有其他形状的外形。在示例中,将硅管芯端口116暴露于气氛131。在示例中,将导电框端子115设置在导电框128的底部128上,由绝缘体126包围,与硅管芯112的端子118电连通。在示例中,导电框包括设置在导电框顶部106中的导电框腔体132,将振动膜113暴露于腔体。根据示例,腔体124包括导电框腔体132和需要容纳粘合剂122的空间。
图2示出了根据示例的已封装硅管芯的截面图,已封装硅管芯包括两个半刻蚀的导电框。在示例中,导电框202与硅管芯204相连。硅管芯204包括振动膜206。在示例中,硅管芯包括与底部210相对的顶部208,硅管芯端口212穿过硅管芯204延伸至振动膜206,硅管芯204的端子214与导电框202电连通,例如延伸到导电框202的端子216。在示例中,绝缘体218附着于导电框202和硅管芯204,绝缘体218穿过导电框中的空隙220延伸到导电框202的底部222,并且在硅管芯204外部224周围延伸,绝缘体218物理地附着于硅管芯204和导电框202,硅管芯端口212暴露,并且将导电框端子216设置在导电框的底部与硅管芯的端子214电连通。在示例中,第二导电框226覆盖硅管芯204的顶部,绝缘体126延伸穿过第二导电框226的空隙228。第二导电框226限定了导电框端口230,通过端口暴露硅管芯204。在示例中,通过导电框端口230暴露硅管芯端口212。在示例中,硅管芯与第二导电框的一个活多个端子233电连接,通过绝缘体暴露第二导电框的一个或多个端子233。
在示例中,第二导电框226包括第二腔体232,硅管芯204的顶部208设置在第二腔体232中。根据示例,第二腔体是半刻蚀腔体,但是其他腔体也可以,例如布线腔体(routed cavity)、钻孔腔体、刻蚀腔体等。
图3A示出了根据示例的包括模制腔体的已封装硅管芯的顶视图。图3B示出了图3A的已封装硅管芯的底视图。图3C示出了图3A的已封装硅管芯的导电框和绝缘体的部分截面图。图3D示出了图3A的已封装硅管芯的导电框、粘合剂和硅管芯的部分截面图。图3E示出了图3A的沿3E-3E线得到的截面图。在示例中,硅管芯302包括振动膜304、与底部308相对的顶部306,硅管芯端口310穿过硅管芯302延伸到振动膜304,硅管芯302包括在硅管芯302的底部308上设置的端子312。在示例中,绝缘体314连接在管芯下面,绝缘体314沿第一部分316是第一厚度T1,沿第一部分包围的第二部分318是小于第一厚度T1的第二厚度T2,第一部分316和第二部分318至少部分地限定了腔体320,硅管芯302的振动膜304设置在腔体320上,腔体320向振动膜304开口。在示例中,密封剂322包围在腔体和振动膜之间限定的空间,以限定密封腔体324,导体326与硅管芯302的端子312之间导电,并且从硅管芯302的端子312延伸到绝缘体314的底部328。示例包括:导电框330,具有与导电框底部332相对的导电框顶部334;硅管芯302安装到导电框顶部334,框端口336穿过导电框330从导电框顶部334延伸到导电框底部332,其中,绝缘体314模制在导电框端口336中。在示例中,导体326包括导电框330的底部332的一部分,并且与绝缘体314的底部328齐平。在示例中,绝缘体314在导体326周围延伸以限定焊盘338。硅管芯302包括具有振动膜304的MEMs麦克风,硅管芯端口310从硅管芯的顶部306延伸到振动膜304。
图4A示出了根据示例的已封装硅管芯的顶视图,已封装硅管芯包括具有腔体的衬底和支架。图4B示出了图4A的沿4B-4B线得到的截面图。在示例中,硅管芯402包括振动膜404、与底部408相对的顶部406,硅管芯端口410穿过硅管芯402延伸到振动膜404,硅管芯402包括设置在硅管芯402底部408上的端子412。在示例中,绝缘体414连接在管芯下面,绝缘体414沿第一部分416是第一厚度T1,沿第一部分包围的第二部分418是小于第一厚度T1的第二厚度T2,第一部分416和第二部分418至少部分地限定了腔体420,硅管芯402的振动膜404设置在腔体420上,腔体420向振动膜404开口。在示例中,密封剂422包围在腔体和振动膜之间限定的空间,以限定密封腔体424,导体426与硅管芯402的端子412之间导电,并且从硅管芯402的端子412延伸到绝缘体414的底部428。示例包括基于有机衬底的封装。在示例中,绝缘体414包括:具有与底部428相对的顶部430的印刷电路板;安装到印刷电路板顶部430的硅管芯402,其中将腔体420设置到印刷电路板中。在示例中,绝缘体包括基于树脂的双马来酰亚胺三嗪(BT)衬底,具有与底部相对的顶部,硅管芯安装到BT衬底的顶部。根据示例,将腔体420设置到BT衬底中。根据示例,在印刷电路板中切出腔体。根据示例,导体426包括穿过印刷电路板的通道。根据示例,密封剂包括粘合剂435,将硅管芯402粘合到印刷电路板。
根据示例,诸如电路板之类的绝缘体414包括在端子412和导体426之间延伸的迹线。示例包括诸如金属划线之类的划线438,在镀敷之后刻蚀划线以将第一衬底440与第二衬底442隔离。一个或多个衬底包括测试点444,根据示例,迹线436从测试点延伸到导体426。
图5A示出了根据示例的已封装硅管芯的顶视图,包括具有腔体的衬底和内部导体。图5B示出了图5A的已封装硅管芯的底视图。图5C示出了图5A的已封装硅管芯的衬底的部分截面图。图5D示出了图5A的已封装硅管芯的衬底、粘合剂和硅管芯的部分截面图。图5E示出了图5A的沿线5E-5E得到的截面图。在示例中,硅管芯502包括振动膜504、与底部508相对的顶部506,硅管芯端口510穿过硅管芯502延伸到振动膜504,硅管芯502包括设置在硅管芯502的底部508上的端子512。在示例中,绝缘体514连接在管芯下面,绝缘体514沿第一部分516是第一厚度T1,沿第一部分包围的第二部分518是小于第一厚度T1的第二厚度T2,第一部分516和第二部分518至少部分地限定了腔体520,硅管芯502的振动膜504设置在腔体520上,腔体520向振动膜504开口。在示例中,密封剂522包围在腔体和振动膜之间限定的空间,以限定密封腔体524,导体526与硅管芯502的端子512之间导电,并且从硅管芯502的端子512延伸到绝缘体514的底部528。在示例中,印刷电路板是多层印刷电路板,硅管芯502的端子512与在印刷电路板的两层532、534之间设置的导电层530相连。在示例中,印刷电路板包括腔体的EMI屏蔽。
图6A示出了根据示例的已封装硅管芯的顶视图,已封装硅管芯包括具有两个腔体的衬底和支架。图6B示出了图6A的沿线6B-6B得到的截面图。在示例中,硅管芯602包括振动膜604、与底部608相对的顶部606,硅管芯端口610穿过硅管芯602延伸到振动膜604,硅管芯602包括设置在硅管芯602的底部608上的端子612。在示例中,绝缘体614连接在管芯下面,绝缘体614沿第一部分616是第一厚度T1,沿第一部分包围的第二部分618是小于第一厚度T1的第二厚度T2,第一部分616和第二部分618至少部分地限定了腔体620,硅管芯602的振动膜604设置在腔体620上,腔体620向振动膜604开口。在示例中,密封剂622包围在腔体和振动膜之间限定的空间,以限定密封腔体624,导体626与硅管芯602的端子612之间导电,并且从硅管芯602的端子612延伸到绝缘体614的底部628。在示例中,绝缘体614包括第三厚度T3的第三部分630,第三厚度T3小于第一厚度T1并且大于第二厚度T2。在示例中,腔体620是第一腔体,并且绝缘体限定出第二腔体632,第一腔体620限定在第二腔体632的底部中,硅管芯602设置在第二腔体632中。在示例中,密封剂622是第一密封剂,并且包括第二腔体632内部的第二密封剂634,第二密封剂在绝缘体614和硅管芯602之间延伸,以在第二腔体632内限定第二密封腔体636。根据示例,硅管芯602的顶部606与绝缘体614的顶部638实质上齐平。迹线640将导体626与硅管芯602的端子612相连。
图7A示出了根据示例的已封装硅管芯的顶视图,已封装硅管芯包括具有通道的帽层。图7B示出了图7A的沿线7B-7B得到的截面图。图7C示出了图7A的沿线7C-7C得到的截面图。在示例中,硅管芯702包括振动膜704、与底部708相对的顶部706,硅管芯端口710穿过硅管芯702延伸到振动膜704,硅管芯702包括设置在硅管芯702的底部708上的端子712。在示例中,绝缘体714连接在管芯下面,绝缘体714沿第一部分716是第一厚度T1,沿第一部分包围的第二部分718是小于第一厚度T1的第二厚度T2,第一部分716和第二部分718至少部分地限定了腔体720,硅管芯702的振动膜704设置在腔体720上,腔体720向振动膜704开口。在示例中,密封剂722包围在腔体和振动膜之间限定的空间,以限定密封腔体724,导体726与硅管芯702的端子712之间导电,并且从硅管芯702的端子712延伸到绝缘体714的底部728。在示例中,端子球730与导体726物理和电学相连。在示例中,将焊盘设置在绝缘体727的底部,焊盘经由导体726与硅管芯端子712电连通。
绝缘体714包括具有与底部728相对的顶部734的硅盖层,腔体720设置在硅盖层中,根据示例,导体726例如经由贯穿硅通道延伸穿过硅盖层。示例包括晶片级别芯片尺度封装。在示例中,单个的硅管芯包括附加的电子部件,例如用于信号处理的ASIC。
图8A示出了根据示例的已封装硅管芯的顶视图,已封装硅管芯包括通道和具有通道和一个或多个端子的帽层。图8B示出了图8A的沿线8B-8B得到的截面图。在示例中,硅管芯802包括振动膜804、与底部808相对的顶部806,硅管芯端口810穿过硅管芯802延伸到振动膜804,硅管芯802包括设置在硅管芯802的底部808上的端子812。在示例中,绝缘体814连接在管芯下面,绝缘体814沿第一部分816是第一厚度T1,沿第一部分包围的第二部分818是小于第一厚度T1的第二厚度T2,第一部分816和第二部分818至少部分地限定了腔体820,硅管芯802的振动膜804设置在腔体820上,腔体820向振动膜804开口。在示例中,密封剂822包围在腔体和振动膜之间限定的空间,以限定密封腔体824,导体826与硅管芯802的端子812之间导电,并且从硅管芯802的端子812延伸到绝缘体814的底部828。
在示例中,硅管芯802包括与硅管芯802的端子812电连通的第二导体830,并且第二导体穿过硅管芯802延伸到硅管芯802的顶部806,诸如焊料球之类的第二端子832设置在硅管芯顶部,与第二导体之间导电。在示例中,硅管芯包括与底部表面808相对的顶部表面806上的接触。在示例中,底部表面808包括振动薄膜804。根据示例,顶部触点用于测试或者信号通信。在示例中,延伸穿过硅管芯802的第二导体包括贯穿硅通道。
在示例中,金-锡共熔体或其等价物用于硅之间的电连接,并且也用作声学腔密封剂。在示例中,按照晶片形式处理封装结构,或者作为晶片进行晶片安装或者是晶片的分成单个的单元。
图9A示出了根据示例的已封装硅管芯的顶视图,已封装硅管芯包括端子之间的帽层。图9B示出了图9A的沿线9B-9B得到的截面图。示例包括振动膜组件900,振动膜组件900包括硅管芯902,硅管芯902包括振动膜904,硅管芯端口910穿过硅管芯902延伸到振动膜904,硅管芯902包括硅管芯端子912。在示例中,将盖层914设置在硅管芯端口910上以限定腔体916。在示例中,盖层914是导电的。在示例中,盖层914是金属。在示例中,将腔体916设置在硅管芯902的振动膜049上,腔体916向振动膜904开口。在示例中,端子918可以与振动膜组件900相连,振动膜组件900与硅管芯端子912电连通,端子设置在振动膜组件900的底部表面020上,腔体916位于振动膜组件900的底部表面920下面,端子918与腔体916的相对两侧922、924侧向间隔开。盖层沿第一部分926是第一厚度T1,沿第一部分926包围的第二部分928是小于第一厚度T1的第二厚度T2。在示例中,第一部分926和第二部分928限定了腔体916。在示例中,端子918附着于硅管芯902。
图10A示出了根据示例的硅管芯的顶视图。图10B示出了根据示例的硅管芯的硅底座的底视图。图10C示出了根据示例的图10B的硅底座沿线10B-10B得到的截面图,图10A的硅管芯安装到硅底座上。示例包括振动膜组件1000,振动膜组件1000包括硅管芯1002,硅管芯1002包括振动膜1004,硅管芯端口1010穿过硅管芯1002延伸到振动膜1004,硅管芯1002包括硅管芯端子1012。在示例中,盖层1014设置在硅管芯端口1010上以限定腔体1016。在示例中,腔体1016设置在硅管芯1002的振动膜1004上,腔体1016向振动膜1004开口。在示例中,端子1018可以与振动膜组件1000相连,振动膜组件1000与硅管芯端子1012电连通,端子设置在振动膜组件1000的底部表面1020上,腔体1016位于振动膜组件1000的底部表面1020下面,端子1018与腔体1016的相对两侧1022、1024侧向间隔开。
在示例中,硅载体1026限定了载体腔体1028,硅管芯1002设置在硅载体1026的底部表面1035上的载体腔体1028中。导体1032在端子1018中的一个和硅管芯端子1030之间延伸,并且将导体设置在硅载体1026的底部表面1035上。在示例中,硅载体1026限定了在振动膜1004上设置的端口1036。在示例中,盖层1014包括在硅管芯端口1010上、振动膜1004下设置的硅帽层。在示例中,盖层限定了向硅管芯端口1010开口的可选盖层腔体1034。
图11是根据示例的安装到衬底端子之间的硅管芯的截面图。示例包括振动膜组件1100,振动膜组件1100包括硅管芯1102,硅管芯1102包括振动膜1104,硅管芯端口1110穿过硅管芯1102延伸到振动膜1104,硅管芯1102包括硅管芯端子1112。在示例中,盖层1114设置在硅管芯端口1110上以限定腔体1116。在示例中,腔体1116设置在硅管芯1102的振动膜1104上,腔体1116向振动膜1104开口。在示例中,端子1118可以与振动膜组件1100相连,振动膜组件1100与硅管芯端子1112电连通,端子设置在振动膜组件1100的底部表面1120上,腔体1116位于振动膜组件1100的底部表面1120下面,端子1118与腔体1116的相对两侧1122、1124侧向间隔开。示例包括衬底1126,硅管芯1102与衬底1126相连,以及端子118与衬底1126相连。
图12A示出了根据示例的已封装硅管芯的顶视图,已封装硅管芯包括支架和模制导电框。图12B示出了图12A的沿线12B-12B得到的截面图。在示例中,模制导电框1202包括预模制平板框,预模制平板框包括模制化合物1201和导体1203。根据示例,诸如焊料球之类的端子球1204在硅管芯1208和预模制平板框1202之间产生腔体。根据示例,粘合剂1210贡献于密封腔体1206。
图13A示出了根据示例的已封装硅管芯的顶视图,已封装硅管芯包括衬底和支架。图13B示出了图13A的沿线13B-13B得到的截面图。在示例中,衬底1302包括印刷电路板,印刷电路板包括有机材料1301和导体1303。根据示例,诸如焊料球之类的端子球1304在硅管芯1308和衬底1302之间产生腔体。根据示例,粘合剂1310贡献于密封腔体1306。可选的端子球1312与衬底的导体1303相连。
附加注释
示例1可选地包括:导电框;与导电框相连的硅管芯,硅管芯包括振动膜,管芯具有与硅管芯底部相对的硅管芯顶部,硅管芯端口穿过硅管芯延伸到振动膜,硅管芯端子与导电框电连通;以及绝缘体或绝缘体装置,附着于导电框和硅管芯,绝缘体或绝缘体装置穿过导电框中的空隙延伸到导电框的导电框底部,并且在硅管芯外部周围延伸到硅管芯顶部,绝缘体或绝缘体装置物理附着于硅管芯和导电框,硅管芯端口暴露,并且在导电框底部设置的导电框端子与硅管芯端子电连通。
示例2可选地包括示例1,其中硅管芯可选地包括微机电系统(MEMs)麦克风,以及振动膜可选地包括MEMs麦克风的薄膜,其中硅管芯端口延伸到薄膜,并且暴露硅管芯。
示例3可选地包括示例1-2的任一个或多个,其中导电框可选地包括设置在导电框顶部中的腔体,将振动膜暴露于腔体。
示例4可选地包括示例1-3的任一个或多个,其中腔体是半刻蚀的腔体。
示例5可选地包括示例1-4的任一个或多个,其中绝缘体或绝缘体装置可选地包括模制化合物。
示例6可选地包括示例1-5的任一个或多个,其中设备的外部形状是六面体,六面体包括六个实质上连续的表面。
示例7可选地包括示例1-6的任一个或多个,其中球端子将硅管芯与导电框物理和电学相连。
示例8可选地包括示例1-7的任一个或多个,其中第二导电框覆盖硅管芯顶部,绝缘体或绝缘体装置延伸穿过第二导电框的空隙,其中第二导电框限定了导电框端口,通过导电框端口暴露硅管芯。
示例9可选地包括示例8,其中硅管芯端子与第二导电框的第二导电框端子电连接,在第二导电框的顶部处暴露第二导电框端子。
示例10可选地包括示例1-8的任一个或多个,其中第二导电框可选地包括第二腔体,硅管芯顶部设置在第二腔体中。
示例11可选地包括示例1-10的任一个或多个,其中第二腔体是半刻蚀腔体。
示例12可选地包括:包括振动膜的硅管芯,管芯具有与硅管芯底部相对的硅管芯顶部,硅管芯端口穿过硅管芯延伸到振动膜,硅管芯包括设置在硅管芯底部上的硅管芯端子;绝缘体或绝缘体装置,连接在管芯下面,绝缘体或绝缘体装置沿第一部分是第一厚度,并且沿由第一部分包围的第二部分是小于第一厚度的第二厚度,第一部分和第二部分限定出腔体,硅管芯的振动膜设置在腔体上,并且腔体向振动膜开口;密封剂,包围腔体和振动膜之间限定的空间,以限定密封腔体;以及导体,与硅管芯端子之间导电,并且从硅管芯端子延伸到绝缘体装置的底部。
示例13可选地包括示例12,包括具有与导电框底部相对的导电框顶部的导电框,硅管芯安装到导电框顶部,导电框端口穿过导电框从导电框顶部延伸到导电框底部,其中在导电框端口中模制绝缘体或绝缘体装置。
示例14可选地包括示例12-13的任一个或多个,其中导体可选地包括导电框底部的一部分,并且导体与绝缘体或绝缘体装置的底部齐平。
示例15可选地包括示例12-14中的任一个或多个,其中硅管芯可选地包括MEMs麦克风,MEMs麦克风可选地包括振动膜,硅管芯端口从硅管芯顶部延伸到振动膜。
示例16可选地包括示例12-15的任一个或多个,其中绝缘体或绝缘体装置可选地包括具有与底部相对的顶部的印刷电路板,硅管芯安装到印刷电路板的顶部,腔体设置到印刷电路板中。
示例17可选地包括示例16,其中在印刷电路板中切出腔体。
示例18可选地包括示例12-17的任一个或多个,其中导体可选地包括贯穿印刷电路板的通道。
示例19可选地包括示例12-18的任一个或多个,其中密封剂可选地包括粘合剂,用于将硅管芯粘合到印刷电路板。
示例20可选地包括示例12-19的任一个或多个,其中印刷电路板是多层印刷电路板,硅管芯端子与设置在印刷电路板的两层之间的导电层相连。
示例21可选地包括示例12-20的任一个或多个,其中腔体是第一腔体,并且绝缘体或绝缘体装置限定了第二腔体,第一腔体限定在第二腔体的底部中,硅管芯设置在第二腔体中。
示例22可选地包括示例21,其中硅管芯顶部与绝缘体或绝缘体装置的顶部实质上齐平。
示例23可选地包括示例1-21的任一个或多个,其中密封剂是第一密封剂,并且包括第二腔体内的第二密封剂,第二密封剂在绝缘体或绝缘体装置和硅管芯之间延伸,以限定第二腔体内的第二密封腔体。
示例24可选地包括示例12-23的任一个或多个,其中绝缘体或绝缘体装置包括具有与底部相对的顶部的硅盖层,腔体设置在硅盖层中,导体延伸穿过硅盖层。
示例25可选地包括示例24,其中导体可选地包括贯穿硅通道。
示例26可选地包括示例12-25的任一个或多个,其中第二导体与硅管芯端子电连通,并且第二导体穿过硅管芯延伸到硅管芯顶部,第二硅管芯端子设置在与第二导体之间导电的硅管芯顶部上。
示例27可选地包括示例12-26的任一个或多个,其中第二导体与第二硅管芯端子电连通,并且穿过硅管芯延伸到硅管芯顶部。
示例28可选地包括:振动膜组件,包括:具有振动膜的硅管芯,硅管芯端口穿过硅管芯延伸到振动膜,硅管芯包括硅管芯端子;以及与管芯相连以限定腔体的盖层,腔体设置在硅管芯的振动膜上,腔体向振动膜开口;以及与振动膜之间相连的端子,振动膜组件与硅管芯端子电连通,端子设置在振动膜组件的底部表面上,腔体位于振动膜组件的底部表面以下,端子在腔体的相对两侧上侧向间隔开。
示例29可选地包括示例28,其中盖层沿第一部分是第一厚度,并且沿由第一部分包围的第二部分是小于第一厚度的第二厚度。
示例30包括示例29,其中第一部分和第二部分限定腔体。
示例31可选地包括示例28-30的任一个或多个,其中端子附着于硅管芯。
示例32可选地包括示例28-31的任一个或多个,包括限定出载体腔体的硅载体,硅管芯设置在硅载体的底部表面上的腔体中。
示例33可选地包括示例32,其中导体在端子之一和硅管芯端子之间延伸,并且导体设置在硅载体的底部表面上。
示例34可选地包括示例28-33的任一个或多个,其中硅载体限定在振动膜上设置的载体端口。
示例35可选地包括示例34,其中盖层可选地包括在硅管芯端口上、在振动膜下设置的硅帽层。
示例36可选地包括示例28-35的任一个或多个,其中盖层限定向硅管芯端口开口的盖层腔体。
示例37可选地包括示例28-36的任一个或多个,包括衬底,硅管芯与衬底相连,并且端子与衬底相连。
在示例38中,系统或设备可以包括、或者可以可选地与任意部分结合、或者与示例1-37的任一个或多个的任意部分的组合相结合,包括:用于执行示例1-37的一个或多个功能的装置,或者具有指令的机器可读介质,当机器执行指令时,使得机器执行示例1-37的一个或多个功能。
设想了各种方法示例。示例包括:将硅管芯与导电框相连,硅管芯包括振动膜,管芯具有与硅管芯底部相对的硅管芯顶部,硅管芯端口穿过硅管芯延伸到振动膜。示例包括将硅管芯端子与导电框电连通。示例包括在导电框和硅管芯上形成绝缘体或绝缘体装置,绝缘体或绝缘体装置穿过导电框中的空隙延伸到导电框的导电框底部,并且在硅管芯外部周围延伸到硅管芯顶部,绝缘体或绝缘体装置物理附着于硅管芯和导电框,硅管芯端口暴露,并且在导电框底部设置的导电框端子与硅管芯端子电连通。示例包括形成绝缘体或绝缘体装置,使得硅管芯端口暴露于气氛。示例包括在导电框顶部中设置腔体,振动膜暴露于腔体。示例包括在导电框中半刻蚀腔体。示例包括使用模制化合物将一个或两个导电框与硅管芯绝缘。示例包括将封装硅管芯形成为包括六个实质上连续表面的六面体形状。示例包括将球端子物理和电学地附着于硅管芯和导电框的每一个。示例包括将第二导电框覆盖在硅管芯顶部上,绝缘体或绝缘体装置穿过第二导电框的空隙延伸,其中第二导电框限定出端口,通过端口暴露硅管芯。示例包括将硅管芯端子与第二导电框的端子电连接,在第二导电框的顶部处暴露第二导电框的端子。示例包括将硅管芯设置在第二导电框中设置的第二腔体中。示例包括在第二导电框中半刻蚀第二腔体。
示例包括连接绝缘体或绝缘体装置下面的硅管芯,硅管芯包括振动膜,管芯具有与硅管芯底部相对的硅管芯顶部,硅管芯端口穿过硅管芯延伸到振动膜,硅管芯包括在硅管芯的底部上设置的端子。示例包括连接管芯下面的绝缘体或绝缘体装置,绝缘体或绝缘体装置沿第一部分是第一厚度,并且沿由第一部分包围的第二部分是小于第一厚度的第二厚度,第一部分和第二部分限定出腔体。示例包括将硅管芯的振动膜设置在腔体上,腔体向振动膜开口。示例包括密封腔体和振动膜周围的空间以限定密封腔体。示例包括将导体与硅的端子电连接,并且通过形成绝缘体或绝缘体装置在绝缘体或绝缘体装置的底部暴露导体。示例包括:在具有与导电框底部相对的导电框顶部的导电框周围形成绝缘体或绝缘体装置;以及将硅管芯安装到导电框顶部,框端口穿过导电层从导电框顶部延伸到导电框底部;以及在导电框端口中模制绝缘体或绝缘体装置。示例包括形成与导电框的底部齐平的绝缘体或绝缘体装置。示例包括:提供包括MEMs麦克风的硅管芯,MEMs麦克风包括振动膜;以及确定硅管芯的取向,管芯端口从硅管芯顶部延伸到振动膜。示例包括提供具有电路板的绝缘体或绝缘体装置,印刷电路板具有与底部相对的顶部,硅管芯安装到印刷电路板的顶部,腔体设置到印刷电路板中。示例包括在印刷电路板中切出腔体。示例包括设置贯穿印刷电路板的导体通道。示例包括用粘合剂密封腔体,粘合剂将硅管芯粘合到印刷电路板。示例包括印刷多层电路板,并且将硅管芯端子与在印刷电路板的两层之间设置的导电层相连。示例包括形成绝缘体或绝缘体装置,其中腔体是第一腔体,并且绝缘体或绝缘体装置限定出第二腔体,第一腔体限定在第二腔体中,硅管芯设置在第二腔体中。示例包括将硅管芯顶部安装为与绝缘体或绝缘体装置的顶部实质上齐平。示例包括用第二密封剂密封第二腔体,第二密封剂在绝缘体或绝缘体装置之间延伸,以将第二密封腔体限定在第二腔体内。示例包括将绝缘体或绝缘体装置设置到硅管芯上,绝缘体或绝缘体装置包括具有与底部相对的顶部的硅盖层,腔体设置在硅盖层中,导体延伸穿过硅盖层。示例包括在盖层中形成贯穿硅通道。示例包括;形成贯穿硅管芯的第二导体,第二导体与硅管芯端子电连通;以及将第二端子设置在与第二导体之间导电的硅管芯顶部上。示例包括:将第二导体放置为与第二硅管芯端子电连通,第二硅管芯端子穿过硅管芯延伸到硅管芯顶部。
示例包括组装振动膜组件,振动膜组件包括:具有振动膜的硅管芯,管芯具有与第二侧相对的第一侧,硅管芯端口穿过硅管芯延伸到振动膜,硅管芯包括设置在硅管芯的第一侧上的端子,盖层与管芯相连以限定出腔体,硅管芯的振动膜设置在腔体上,腔体向振动膜开口。示例包括:将端子形成到与硅管芯电连接的振动膜组件上;以及将端子设置到振动膜组件的底部表面上,腔体位于振动膜组件的底部表面下面。示例包括在腔体的相对两侧上间隔开端子。示例包括盖层,盖层沿第一部分是第一厚度,并且沿由第一部分包围的第二部分是小于第一厚度的第二厚度。示例包括利用第一部分和第二部分形成腔体。示例包括将端子附着于硅管芯。示例包括:提供限定载体腔体的硅载体;以及将硅管芯设置在硅载体的底部表面上的腔体中。示例包括:在端子之一和硅管芯端子之间延伸导体;以及将导体设置在硅载体的底部表面上。示例包括:在硅载体上形成载体端口;以及将载体端口设置在振动膜上。示例包括:将硅帽层设置在振动膜下面的硅管芯端口上面。示例包括限定向硅管芯端口开口的盖层腔体。示例包括:将端子附着于盖层;将硅管芯附着于盖层;其中盖层包括衬底;将端子与衬底相连;以及将硅管芯与衬底相连。
上文的详细描述包括对附图的引用,该附图形成详细说明书的一部分。通过示意的方式,附图示出了能够实现本发明的特定实施例。这些实施例在本文中也被称作“示例”。将本文件中提到的所有出版物、专利和专利文档的全部内容在此引入作为参考,如同这些出版物、专利和专利文档单独被并入作为参考。在本文件与所引用的那些文档之间出现不一致用法的情况下,所引用的文档中的用法应当被看作是对本文件的补充;对于无法调和的不一致,以本文件中的用法为准。
在本文件中,使用专利文档中常见的“一”或“一个”,包括一个或多于一个的含义,与“至少一个”或“一个或更多个”的任何其他实例或用法无关。在本文件中,术语“或”是指非排他的或,从而“A或B”包括“只有A没有B”、“只有B没有A”和“A和B”,除非另有说明。在所附权利要求中,术语“包括”和“其中”用作术语“包括”和“其中”的浅近英文的对等词。此外,在随后的权利要求中,术语“包括”和“包括”是开放的,即,在权利要求中,除了位于该术语之后的系统、设备、制品或方法之外的系统、设备、制品或方法仍将被看作落入该权利要求的范围。此外,在随后的权利要求中,术语“第一”、“第二”、“第三”等仅用作标记,并非意在对其对象施加数量要求。
上述说明是示意性的而非限制性的。例如,上述示例(或其一个或更多个方面)可以彼此结合使用。在阅读了上文描述后,本领域的普通技术人员可以使用其他实施例。提供摘要以满足37C.F.R.§1.72(b),以允许读者快速确定技术内容的性质。可以理解,其不应用于解释或限制权利要求的范围或含义。此外,在上文的具体描述中,多个特征可以组合在一起以使公开的内容作用更大。这不应被解释为未要求保护的已公开的特征对于任何权利要求来说是必要的。相反,本发明的主题可以存在于少于所公开的具体实施例的全部特征。因此,将如下权利要求并入具体描述中,每一个权利要求自身作为单独的实施例。应当参考所附权利要求以及该权利要求的所有等同物,来确定本发明的范围。