JP2015046552A - 電子装置、多数個取り枠体および多数個取り電子装置 - Google Patents

電子装置、多数個取り枠体および多数個取り電子装置 Download PDF

Info

Publication number
JP2015046552A
JP2015046552A JP2013178178A JP2013178178A JP2015046552A JP 2015046552 A JP2015046552 A JP 2015046552A JP 2013178178 A JP2013178178 A JP 2013178178A JP 2013178178 A JP2013178178 A JP 2013178178A JP 2015046552 A JP2015046552 A JP 2015046552A
Authority
JP
Japan
Prior art keywords
frame
electronic component
regions
silicon
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013178178A
Other languages
English (en)
Other versions
JP6279857B2 (ja
Inventor
佐藤 慎吾
Shingo Sato
慎吾 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013178178A priority Critical patent/JP6279857B2/ja
Publication of JP2015046552A publication Critical patent/JP2015046552A/ja
Application granted granted Critical
Publication of JP6279857B2 publication Critical patent/JP6279857B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Abstract

【課題】 小型化および薄型化が容易な電子装置等を提供すること。【解決手段】 絶縁材料からなる枠体1と、枠体1の内側に設けられた電極パッド2と、枠体1の外側に設けられた外部パッド3とを含む枠状封止体1Aと、第1シリコン基板4と、第1シリコン基板4の上面に設けられた電極5とを含む電子部品6と、第2シリコン基板7を含む蓋体8とを備えており、前記第1シリコン基板の前記上面の外周部が前記枠体の下面に接合されているとともに、前記第2シリコン基板の下面の外周部が前記枠体の上面に接合されている電子装置である。【選択図】 図1

Description

本発明は、互いに接合された電子部品と枠体とを含む電子装置、その電子装置用の多数個取り枠体、および多数個取り電子装置に関する。
従来、センサ素子、光半導体素子を含む半導体素子および圧電素子等の種々の電子部品を気密封止して電子装置とするために、セラミックパッケージ等の電子部品収納用パッケージが多用されている。
電子部品収納用パッケージは、一般に、セラミック材料等からなる絶縁基板の上面に凹部を有し、この凹部の内部から外表面にかけて配線導体が設けられてなる構造を有している。凹部内に電子部品が収容され、電子部品の電極が配線導体と電気的に接続され、蓋体等で凹部が封止されて電子装置が作製される。この電子装置が、センサ機器、コンピュータ、携帯電話等の各種の電子機器に実装される。
特開2004−200621号公報
電子装置等においては、電子機器の小型化、高機能化等に伴い、より一層の小型化(平面視における小型化および薄型化)が求められている。このような小型化に対しては、例えば平面視および断面視において、絶縁基板の寸法を電子部品の寸法に近づけることが有効であり、そのためには、例えば凹部の底部分における絶縁基板の厚みのより一層の低減等、絶縁基板の厚みを従来よりもさらに薄くするという手段が考えられる。しかしながら、この場合、凹部の底部分等において絶縁基板の厚みが薄くなるため、絶縁基板の機械的強度の低下等の新たな問題点が誘発される可能性が高い。
本発明の一つの態様の電子装置は、絶縁材料からなる枠体と、該枠体の内側に設けられた電極パッドと、前記枠体の外側に設けられた外部パッドとを含む枠状封止体と、第1シリコン基板と、該第1シリコン基板の上面に設けられた電極とを含む電子部品と、第2シリコン基板を含む蓋体とを備えており、前記第1シリコン基板の前記上面の外周部が前記枠体の下面に接合されているとともに、前記第2シリコン基板の下面の外周部が前記枠体の上面に接合されていることを特徴とする。
本発明の一つの態様の多数個取り枠体は、それぞれに内側部および外側部を有する複数の枠体領域が配列された母基板と、前記複数の枠体領域のそれぞれの前記内側部に設けられた電極パッドと、前記複数の枠体領域のそれぞれの前記外側部に設けられた外部パッドとを備えており、前記複数の枠体領域のそれぞれの下面が、複数の電子部品領域が配列された第1シリコン母基板を含む多数個取り電子部品の前記第1シリコン母基板の上面に接合されるとともに、前記複数の枠体領域のそれぞれの上面が、複数の蓋体領域が配列された第2シリコン母基板を含む多数個取り蓋体の前記第2シリコン母基板の下面に接合されることを特徴とする。
本発明の一つの態様の多数個取り電子装置は、上記構成の多数個取り枠体と、複数の電
子部品領域が配列された第1シリコン母基板と、前記複数の電子部品領域のそれぞれにおいて前記第1シリコン母基板の上面に設けられた電極とを含む多数個取り電子部品と、複数の蓋体領域が配列された第2シリコン母基板を含む多数個取り蓋体とを備えており、前記第1シリコン母基板の前記上面のうち前記複数の電子部品領域のそれぞれの外周部が、前記多数個取り枠体の前記枠体領域のそれぞれの上面に接合されているとともに、前記第2シリコン母基板の前記下面のうち前記複数の蓋体領域のそれぞれの外周部が、前記多数個取り枠体の前記枠体領域のそれぞれの上面に接合されており、前記電子部品領域の前記電極と前記電極パッドとが互いに電気的に接続されていることを特徴とする。
本発明の一つの態様の電子装置によれば、上記構成を有していることから、小型化が容易である。すなわち、枠体を介して電子部品と蓋体とが接合されて電子部品が気密封止されることから、平面視における電子装置の外形寸法が枠体と同じ程度に小さく抑えられる。また、第1シリコン基板自体が電子部品を気密封止する基体になっているため、従来のように凹部を有する電子部品収納用パッケージが不要であり、その凹部の底部分の厚み程度の薄型化が可能になる。
また、本発明の一つの態様の多数個取り枠体によれば、複数の電子部品領域を有する多数個取り電子部品と、複数の蓋体領域を有する多数個取り蓋体との間に挟まれてそれぞれに接合されて、それぞれの枠体領域の内側において電子部品の気密封止が可能である。そのため、上記構成の複数の電子装置を容易に製作することができる。
また、本発明の一つの態様の多数個取り電子装置によれば、上記構成の多数個取り枠体の下面が多数個取り電子部品に接合され、上面が多数個取り蓋体に接合されていることから、それぞれの枠体領域の内側に電子部品が気密封止されてなる、個片の電子装置における小型化および薄型化が容易な多数個取り電子装置を提供することができる。
本発明の実施形態の電子装置を示す断面図である。 図1のA部分を拡大して示す断面図である。 (a)および(b)はそれぞれ図2の変形例を示す断面図である。 (a)および(b)はそれぞれ図1に示す電子装置の変形例を示す断面図である。 本発明の実施形態の多数個取り枠体および多数個取り電子装置を示す断面図(分解図)である。
本発明の実施形態の電子装置、多数個取り枠体および多数個取り電子装置について、添付の図面を参照して説明する。なお、以下の説明における上下の区別は説明上の便宜的なものであり、実際に電子装置等が使用される際の上下を特定するものではない。
図1は本発明の実施形態の電子装置を示す断面図であり、図2は図1のA部分を拡大して示す断面図である。絶縁材料からなる枠体1と、枠体1の内側に設けられた電極パッド2と、枠体1の外側に設けられた外部パッド3とによって、電子部品封止用の容器の一部を形成する枠状封止体1Aが基本的に構成されている。なお、枠体1の内側および外側は、それぞれ、枠体1の内側面および外側面と、それらの内側面または外側面に設けられたくぼみ部分および段状部分等の凹凸部分の表面を含んでいる。
微小電子機械機構(MEMS、Micro Electro Mechanical System)等の機能部分4aを含
む上面を有する第1シリコン基板4と、第1シリコン基板の上面に機能部分4aと電気的
に接続されて設けられた電極5とにより微小電子機械機構素子(MEMS素子)等の電子部品6が形成されている。電子部品6の第1シリコン基板4の上面に、平面視で機能部分4aを囲むように枠体1(下面)が接合され、枠体1の上面に、第2シリコン基板7を含む蓋体8が接合されて電子装置が基本的に形成されている。
この電子装置において、第2シリコン基板7は、その下面の外周部が枠体1の上面に、枠体1の内側を塞ぐように接合されている。これにより、電子部品4の第1シリコン基板4と、枠体1と、第2シリコン基板7とにより形成される容器内に、電子部品4の機能部分4aが気密封止されている。
このような電子装置によれば、枠体1を挟んで電子部品6と蓋体8とが接合されて電子部品6の機能部分4が気密封止されているため、平面視における小型化、および薄型化が容易である。
すなわち、電子部品6の第1シリコン基板4自体が機能部分4aを気密封止するための容器の底部分になっている。この底部分の上面の外周に枠体1が接合され、枠体1の上面に蓋体8の第2シリコン基板の下面の外周部が接合されている。そのため、平面視における電子装置としての外形寸法は、ほぼ第1シリコン基板4、つまりは電子部品6の外形寸法とほぼ同じ程度に抑えられている。そのため、平面視における小型化が容易である。また、第1シリコン基板自体が電子部品を気密封止する基体になっているため、従来のように凹部を有する電子部品収納用パッケージ等(図示せず)が不要であり、その凹部の底部分の厚み程度の薄型化ができる。したがって、平面視における小型化、および薄型化が容易な電子装置の提供が可能になっている。
電子部品4は、例えば上記のようにMEMS素子であるが、第1シリコン基板4の上面
に機能部分4aを有する他の電子部品(半導体集積回路素子や表面弾性波フィルタ、水晶振動子等)でも構わない。また、一つの電子部品に限らず、スタックドメモリやSIC(シ
ステムインチップ)のような、半導体集積回路素子や半導体記憶素子等の複数の素子が積み重ねられて回路形成された実装構造体等であっても構わない。
MEMS素子としては、例えば多数の微細な赤外線検知画素が第1シリコン基板4の上面に設けられた赤外線センサ素子、静電容量の変化を感知する微細電極が第1シリコン基板4の上面に設けられた加速度センサ素子、および大気圧力の変化を感知する微細中空電極が第1シリコン基板4の上面に設けられた圧力センサ素子等が挙げられる。
上記の赤外線検知画素および微細電極等の、電子部品4としての主要な機能を行なう部分が機能部分4aである。電子部品4の機能部分4aは、例えば酸素、水分等の外部環境からの保護、または真空度の確保等のために、気密封止されている必要がある。電子部品が赤外線センサ素子であるときには、真空封止による気密封止が必要になる。
また、電子部品6は、上記のように第1シリコン基板4の上面に設けられた電極5を有している。電極5は、機能部分4aを外部電気接続する際の導電路を形成する部分であり、機能部分4aと電気的に接続されている。電極5が外部電気回路(図示せず)と電気的に接続されることにより、機能部分4aと外部電気回路と電気的に接続される。なお、機能部分4aと電極5との電気的な接続は、例えば第1シリコン基板4の上面に設けられた配線(図示せず)を介して行なわれる。
電極5は、例えば、アルミニウム、銅、チタン、クロム、ニッケル、白金および金等の金属材料から選択された一つまたは複数の金属材料によって形成されている。電極5を有する電子部品4は、第1シリコン基板4の上面に上記の金属材料が、蒸着法およびめっき
法等の薄膜形成法で被着されることによって形成されている。
なお、電極5は、機能部分4aとの電気的な接続、および外部環境からの保護等を考慮して、第1シリコン基板4の上面に、機能部分4aが気密封止される容器内に位置するように設けられている。
電子部品4は、例えば、第1シリコン基板4の上面の中央部に、フォトリソグラフ等の微細加工を施すことによって機能部分4aを形成し、蒸着法およびめっき法等の加工法で上記の金属材料を電極5の所定パターンで被着させることによって作製することができる。
電子部品4の気密封止および外部電気接続のための部材が上記枠状封止体であり、枠体1、電極パッド2および外部パッド3を含んでいる。
枠体1は、例えば、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体,ムライト質焼結体,ガラスセラミック焼結体等の絶縁材料からなる。
枠体1は、例えば酸化アルミニウム質焼結体からなる場合であれば、酸化アルミニウムを主成分とし、酸化ケイ素や酸化カルシウム、酸化マグネシウム等を添加してなるセラミック粉末を有機溶剤およびバインダとともにシート状に成形して複数のセラミックグリーンシートを作製し、これらのセラミックグリーンシートを枠状に成形するとともに必要に応じて複数積層した後に、焼成することにより作製される。セラミックグリーンシートの枠状にする成形は、例えば金型を用いた機械的な打ち抜き加工、またはレーザー加工等の孔あけ加工により行なわれる。
図1および図2に示す例では、枠体1は複数の枠状の絶縁層(符号なし)が積層されて形成されている。また、上側の絶縁層の開口寸法の方が、下側の絶縁層の開口寸法よりも大きい。この寸法差により、枠体1の内側面に段状部が設けられ、この段状部上に電極パッド2が設けられている。また、上側の絶縁層の外側面の下端部分に溝状のくぼみ部が設けられ、このくぼみ部内に外部パッド3が設けられている。
電極パッド2は、電子部品6の電極5が電気的に接続される部分であり、外部パッド3は、外部電気回路に電気的に接続される部分である。電極パッド2および外部パッド3は、互いに電気的に接続されて、電極5と外部電気回路とを電気的に接続するための導電路の一部を形成している。なお、図1および図2に示す例では、枠体1の内側から外側にかけて枠体1を貫通する導体層(符号なし)が設けられ、この導体層のうち枠体1の内側で露出した部分が電極パッド2になり、枠体1の外側で露出した部分が外部パッド3になっている。なお、電極パッド2および外部パッド3は、このような一続きの導体層からなるものに限らず、別々に形成されて、例えば枠体1の内部に別途設けられた接続用の導体を介して互いに電気的に接続されたものでも構わない。
電子部品6の電極5と電極パッド2との電気的な接続は、ボンディングワイヤ15等の導電性接続材を介して行なわれている。導電性接続材としては、ボンディングワイヤ15以外にはんだ、または導電性接着剤等が用いられる。
電極パッド2および外部バッド3(導体層)は、例えば、タングステン、モリブデン、マンガン、銅、銀、パラジウム、金、白金、ニッケルまたはコバルト等の金属材料からなる。これらの金属材料は、例えばメタライズ層、めっき層または蒸着層等の形態で枠体1に被着されている。電極パッド2および外部バッド3(導体層)は、例えば、タングステンからなる場合であれば、タングステンの粉末を有機溶剤およびバインダと混練して作製
した金属ペーストを、枠体1となるセラミックグリーンシートに所定のパターンで印刷しておくことによって形成される。電極パッド2および外部バッド3(導体層)は、上記メタライズ層に加えて、その表面にニッケルおよび金等の金属材料がめっき層として被着されたものでもよい。
また、電子部品4の機能部分を気密封止する容器の蓋部分となっている蓋体8は、第2シリコン基板7を含んでいる。第2シリコン基板7は、例えば平面視において第1シリコン基板と同様の外形を有する平板状の部材である。上記のように、この第2シリコン基板7の下面の外周部が枠体1の上面に接合されて、枠体1の開口部分が塞がれ、機能部分4aが気密封止される。
枠体1と第1シリコン基板4との接合は、例えば枠体1の下面と第1シリコン基板4の上面との間に介在する第1ろう材11によって行なわれている。また、枠体1と第2シリコン基板7との接合は、例えば枠体1の上面と第2シリコン基板7の下面との間に介在する第2ろう材12によって行なわれている。第1および第2ろう材11、12は、例えば金−スズ合金、金−シリコン合金、金−ゲルマニウム合金、銀−銅合金等からなる。第1および第2ろう材11、12は互いに同じろう材であてもよい。第1および第2ろう材11、12が互いに同じろう材であれば、枠体1に対する電子部品6(第1シリコン基板4)および蓋体8(第2シリコン基板7)の接合が同じ加熱工程で行なわれ得る。そのため、生産性等の点で有利である。
なお、電子部品6、枠体1および蓋体8それぞれの接合の順番、生産性および経済性等の条件に応じて、第1ろう材11と第2ろう材12とが互いに異なるろう材からなるものとされていてもよい。例えば第1シリコン基板4の上面に形成された機能部分4aの特性調整をレーザートリミング等で行なう場合は、枠体1と第1シリコン基板4の第1ろう材11は比較的融点の高い金−シリコン合金や金−ゲルマニウム合金であらかじめ接合し、第1シリコン基板4と枠体1をワイヤボンディング等で電気的に接続する。その後、この枠体1と第1シリコン基板4とが互いに接合されたものを特性測定用のソケットに入れ、特性をモニターしながら、機能部分4aの配線幅調整(レーザートリミング)を行なう。その後、比較的融点の低い金−錫合金等を第2ろう材12として使用し、枠体1と蓋体8とを接合する。
また、第1および第2シリコン基板4、7の平面視における外形寸法、および厚みが互いに同じ程度であれば、ろう付けに伴う加熱時に第1および第2シリコン基板4、7間で(枠体1に対して)生じる熱応力を低減することができる。そのため、第1および第2シリコン基板4、7の平面視における外形寸法、および厚みが互いに同じ程度であれば、電子装置としての反り等の変形の抑制、および気密封止の信頼性等をさらに向上させる上でより有利になる。
実施形態の電子装置においては、外部パッド3の外部電気回路に対する電気的な接続をより容易なものとするために、外部パッド3にリード端子13が第3ろう材14によって接合されている。リード端子13は、その一端部が外部パッド3に接合され、これと反対側の他端部が外部電気回路の所定部位に、はんだ等のろう材によって接続される。
リード端子13は、例えば鉄−ニッケル合金、鉄−クロム合金またはニオブ金属等の金属材料からなる。リード端子13は、これらの金属材料に対して切断、圧延およびエッチング等の金属加工を施すことによって作製することができる。
第3ろう材14となるろう材としては、例えばスズ−銀合金、スズ−銀−銅合金、スズ−銀−ビスマス合金、スズ−銀−銅−ビスマス合金、スズ−鉛合金、金−スズ合金および金
−シリコン合金等が挙げられる。この例において、第3ろう材14はくぼみ部内を充填し、さらにくぼみ部内から外側にはみ出る程度の量に、比較的多い量で設定されている。これにより、第3ろう材14によるリード端子13の外部パッド3に対する機械的な接続の強度が高められている。
なお、リード端子13を介して電子部品の外部電気回路に対する接続(外部実装)が行なわれる場合には、電子部品に含まれる第1および第2シリコン基板4、7および枠体1等と、外部電気回路が設けられている外部基板(マザーボード等)との熱膨張率の差に起因して生じる熱応力が、リード端子13の変形によって吸収され得る。そのため、この場合には外部実装における長期信頼性の高い電子装置とすることができる。
また、図1および図2に示す例において、枠体1の外側のうち外部パッド3が設けられた部位が、平面透視において枠体1の外周よりも内側に位置している。つまり、前述したように、この例においては、枠体1の内側面の下部にくぼみ部が設けられ、このくぼみ部内に外部パッド3が設けられている。この場合には、平面透視において外部パッド3が枠体1の外周よりも内側に位置しているため、電子装置としての平面視における小型化がより容易になる。
図3(a)および(b)は、それぞれ図2の変形例を示す断面図である。図3において図1および図2と同様の部位には同様の符号を付している。図3(a)および(b)に示す例は、いずれも、枠体1の外側のうち外部パッド3が設けられた部位(外側の一部)が、平面透視において枠体1の外周よりも内側に位置している形態の他の例である。このような形態でも、図1および図2の例と同様に、電子装置としての平面視における小型化がより容易なものとなる。
図3(a)の例は、枠体1の外側面の下部に比較的浅いくぼみ部が設けられ、このくぼみ部の底面(内側の垂直面)に外部パッド3が設けられている例である。この場合には、くぼみ部3が比較的浅いため、枠体1の幅が一部において狭くなり過ぎるようなことが抑制され、枠体3としての機械的な強度の確保等においてより有利である。
図3(b)の例は、枠体1の外側面が段状部とされ、この段状部上に外部パッド3が設けられている例である。この場合には、段状部上の外部パッド3に対するリード端子の位置合わせ、および接続後の第3ろう材14の接続状態等の目視による検査がより容易である。そのため、生産性の向上等においてより有利な電子装置を提供することができる。
以上の電子装置において、気密封止された電子部品4の機能部分4aと外部電気回路との間で種々の電気信号が送受され、赤外線、加速度または圧力等の物理量の検知、電位の供給または演算等の各種の操作が行なわれる。
第2シリコン基板7の下面等の表面には、赤外線の検知精度等の、電子装置としての各種の特性の向上のための補助膜21が設けられていてもよい。例えば以下の通りである。
すなわち、電子部品6が赤外線センサ素子である場合には、赤外線が外部から第2シリコン基板7を透過して容器内に入り、電子部品4の機能部分(赤外線検知画素)でその赤外線が検知される。この電子装置の場合には、容器の底部分である第1シリコン基板4も赤外線を透過する性質を有するため、不要な赤外線がノイズとして電子部品4側(下側)から機能部分4aに入り込む可能性がある。このようなノイズの抑制のため、図1および図2に示す例において、電子部品6の第1シリコン基板4の下面には、赤外線の反射層21Aが設けられている。
反射層21Aは、上記ノイズの抑制のためには、第1シリコン基板4の下面のうち少なくとも平面透視において枠体1の内側部よりも内側に位置する部分に設けられていることが好ましい。枠体1の内側よりも外側に位置する部分、つまり平面透視において枠体1に重なる部分においては、枠体1自体が赤外線を透過しにくいため、反射層21の必要性は比較的低いと考えられる。ただし、第1シリコン基板4内での乱反射による機能部分4aへの赤外線の入り込みの可能性も考えられるため、第1シリコン基板4の下面のほぼ全面に反射層21Aが設けられていることがより好ましい。
また、赤外線の反射膜21Aの下側に、さらに赤外線の吸収層21Bと他の反射層(赤外線の反射層)21AAとが順次設けられていることがより一層好ましい。この場合には、反射層21で反射されずに透過した一部の赤外線が吸収層21Bで吸収される。また、その透過した赤外線のうち吸収層21Bで吸収されなかった赤外線は他の反射層21AAでさらに反射される。そのため、外部から機能部分4aに赤外線が入り込む可能性がさらに低減され、ノイズの可能性が低減された電子装置を提供することができる。
なお、赤外線の反射層21A、21AAとしては、例えば金、金−錫合金、白金および鉄−ニッケル−クロム合金等が挙げられる。
また、赤外線の吸収層21Bとしては、例えばアルミナおよびアルミナを含む蒸着膜、ジルコニアおよびジルコニアを含む蒸着膜等が挙げられる。
図4(a)および(b)は、それぞれ図1に示す電子装置の変形例を示す断面図である。図4において図1と同様の部位には同様の符号を付している。
図4(a)の電子装置は、リード端子13の下端部分が内側に(第1シリコン基板4の方向に)曲がっている例である。この場合には、リード端子13の下端部分が外側に広がっている図1のような例に比べて、平面視における電子装置のより一層の小型化の点で有利である。
図4(b)の電子装置は、いわゆる縦実装の形態であり、リード端子13の長手方向の外側面が外部電気回路に対向して接続されている。この場合には、さらに電子装置の実装時の平面視における小型化(外部基板における占有面積の低減)の点でより有利である。なお、この場合、外部電気回路に接続されるリード端子13が接続された一部の外部パッド3以外の他の外部パッド3(例えば図4(b)において枠体1の上側を向いた外側の一部に配置された外部パッド3)の外部電気回路に対する電気的な接続は、例えば、他の外部パッドと一部の外部パッドとを、枠体1の内部に設けた接続用の導体(図示せず)を介して接続することによって行なうことができる。
なお、図1および図4に示す例において、第2シリコン基板7の上面および下面に保護膜22(22A、22B)が設けられている。保護膜22は、第2シリコン基板7の表面を保護するためのものであり、例えば赤外線透過膜からなる。赤外線透過膜としては、例えば硫化亜鉛、ゲルマニウム、カルコゲナイトおよびDLC(ダイヤモンドライクカーボン)等が挙
げられる。
上記の電子装置は、例えばこのような電子装置となる複数の領域が配列された、いわゆる多数個取りの形態で製作された後に、個片の電子装置に分割されてなるものであってもよい。この場合、例えば図5に示すように、それぞれが電子部品6となる複数の電子部品領域106aが設けられた第1シリコン母基板104を含む多数個取り電子部品106と、それぞ
れが枠体1となる複数の枠体領域101aを有する多数個取り枠体101と、それぞれが蓋体8となる複数の蓋体領域108aが設けられた第2シリコン母基板107を含む多数個取り蓋体10
8とが互いに接合されて多数個取り電子装置が形成される。この多数個取り電子装置にお
いて、第1シリコン母基板104の上面のうち複数の電子部品領域106aのそれぞれの外周部が、多数個取り枠体101の枠体領域101aのそれぞれの上面に接合されている。また、第2シリコン母基板107の下面のうち複数の蓋体領域108aのそれぞれの外周部が、多数個取り枠体101の枠体領域101aのそれぞれの上面に接合されている。また、電子部品領域106a
の電極5と電極パッド2とが互いに電気的に接続されている。 なお、図5は、本発明の実施形態の多数個取り枠体101および多数個取り電子装置を示す断面図(分解図)である
。図5において図1と同様の部位には同様の符号を付している。以下の説明において、前述した個片の電子装置等と同様の点については説明を省略する。
多数個取り電子部品104のそれぞれの電子部品領域106aは、前述した個片の電子装置における電子部品4と同様の構成を有している。すなわち、それぞれの電子部品領域106a
の上面の中央部等には、赤外線検知画素等を含む機能部分4aが含まれている。また、機能部分4aの近くに、その機能部分4aと電気的に接続された電極5が設けられている。
多数個取り電子部品104は、個片の電子部品の場合と同様に、第1シリコン母基板104のそれぞれの電子部品領域104において、上面の中央部に機能部分4aおよび電極5を形成
することによって作製することができる。
多数個取り枠体101のそれぞれの枠体領域101aは、前述した個片の電子装置における枠体1と同様の構成を有している。すなわち、それぞれの枠体領域101aは、平面視におい
て電子部品領域106aの機能部分4aを囲むような形状および寸法を有しているとともに
、電極パッド2が設けられた内側部と外部パッド3が設けられた外側部とを有している。なお、上記の内側部および外側部は、複数の枠体領域が上記のような個片の枠体1に分割されたときに、それぞれの個片の枠体1の内側または外側になる部分である。
図5の例において、枠体領域101aの外側部の一部は、隣り合う他の多数個取り枠体101の外側部とつながっている。なお、これらの外側部は、少なくとも外部パッド3が設けられた部分では隣り合うもの同士がつながらず、外部パッド3を露出されたものになっている。
すなわち、多数個取り枠体101は、それぞれに内側部および外側部を有する複数の枠体
領域が配列された母基板201と、複数の枠体領域101aのそれぞれの内側部に設けられた電極パッド2と、複数の枠体領域101aのそれぞれの外側部に設けられた外部パッド3とを
含んでいる。複数の枠体領域101aのそれぞれの下面が、複数の電子部品領域106aが配列された第1シリコン母基板104を含む多数個取り電子部品106の第1シリコン母基板104の
上面に接合される。また、複数の枠体領域101aのそれぞれの上面が、後述する複数の蓋
体領域108aが配列された第2シリコン母基板107を含む多数個取り蓋体108の第2シリコ
ン母基板107の下面に接合される。
多数個取り枠体101は、個片の枠体1の場合と同様に、複数のセラミックグリーンシー
ト(複数の枠状部分が打ち抜き加工等で設けられたもの)に電極パッド2および外部パッド3となる金属ペーストを印刷し、焼成することによって作製することができる。
多数個取り蓋体108のそれぞれの蓋体領域108aは、前述した個片の電子装置における蓋体8と同様の構成を有している。すなわち、それぞれの蓋体領域108aは、枠体101の開口部分を塞ぐことができる程度の大きさ(平面視における外形の寸法)を有し、例えば平面視において個々の電子部品領域106aおよび枠体領域101aと同じ程度の形状および寸法を有している。
多数個取り蓋体108は、複数の蓋体領域107を有する第2シリコン母基板107を準備する
ことによって作製することができる。
複数の電子部品領域106aのそれぞれの機能部分4aが気密封止され、電極5が外部電
気回路に電気的に接続できるような形態とされて、多数個取り電子部品が作製される。この電子部品領域106aの気密封止および外部接続が、多数個取り枠体101および多数個取り蓋体108によって行なわれる。
すなわち、複数の電子部品領域106aのそれぞれの機能部分4aを平面視で複数の枠体
領域101aがそれぞれに囲み、その枠体領域101aの開口部分が多数個取り蓋体108の複数
の蓋体領域108aでそれぞれに塞がれることによって、複数の電子部品領域106aの機能部分4aが一括して気密封止される。この際に、複数の電子部品領域106aのそれぞれの電
極5が複数の枠体領域101aのそれぞれの電極パッド2に、ボンディングワイヤ15等の導
電性接続材を介して電気的にされる。これにより、個片の電子装置において電子部品6の外部電気回路に対する電気的な接続が可能になる。
なお、第1シリコン母基板104および第2シリコン母基板107と多数個取り枠体101の母
基板201との接合は、例えば前述した個片の電子装置の場合と同様に、金−スズ合金等か
らなる第1および第2ろう材11、12によって行なわれる。この場合も、第1および第2ろう材11、12は、互いに同じ材料であってもよく、互いに異なる材料であってもよい。
上記実施形態の多数個取り枠体101によれば、複数の電子部品領域106aを有する多数個取り電子部品106と、複数の蓋体領域108aを有する多数個取り蓋体108との間に挟まれて
接合されて、それぞれの枠体領域101の内側に電子部品(個々の電子部品領域106aの機能部分4a)の気密封止が可能である。そのため、前述したような実施形態の電子装置を容易に製作することができる。
多数個取り電子装置において、それぞれの枠体領域101aの内側に電子部品(電子部品
領域106aの機能部分4a)がそれぞれに気密封止されている。この多数個取り電子装置
が分割されて、多数の個片の電子装置が作製される。多数個取り電子装置の分割は、例えばダイシング加工等の切断加工によって行なわれる。
このような多数個取り電子装置は、上記構成の多数個取り枠体101と、多数個取り電子
部品106と、多数個取り蓋体108とが順次接合されてなり、電子部品領域の電極5と電極パッド2とが互いに電気的に接続されていることから、個片の電子装置における小型化および薄型化が容易な多数個取り電子装置を提供することができる。すなわち、個片の電子装置の平面視における大きさは個々の電子部品領域106aと同じ程度に小さく抑えられてい
る。また、電子部品領域106aの機能部分4aは、第1シリコン母基板104の一部(個片の電子部品における第1シリコン基板4に相当)自体を底部分として気密封止されているため、従来の電子部品収納用パッケージにおける凹部の底部分の厚み程度の薄型化ができる。
なお、実施形態の多数個取り電子装置においても、第1シリコン母基板104の下面に前
述したのと同様の補助膜21が設けられ、多数個取り蓋体108の上下面に前述したのと同様
の保護膜22が設けられている。
1・・・枠体
1A・・枠状封止体
2・・・電極パッド
3・・・外部パッド
4・・・第1シリコン基板
4a・・・機能部分
5・・・電極
6・・・電子部品
7・・・第2シリコン基板
8・・・蓋体
11・・・第1ろう材
12・・・第2ろう材
13・・・リード端子
14・・・第3ろう材
21・・・補助膜
21A・・・反射層
21AA・・他の反射層
21B・・・吸収層
22・・・保護膜
101・・・多数個取り枠体
101a・・・枠体領域
104・・・第1シリコン母基板
106・・・多数個取り電子部品
106a・・・電子部品領域
107・・・第2シリコン母基板
108・・・多数個取り蓋体
108a・・・蓋体領域
201・・・母基板

Claims (6)

  1. 絶縁材料からなる枠体と、該枠体の内側に設けられた電極パッドと、前記枠体の外側に設けられた外部パッドとを含む枠状封止体と、
    第1シリコン基板と、該第1シリコン基板の上面に設けられた電極とを含む電子部品と、第2シリコン基板を含む蓋体とを備えており、
    前記第1シリコン基板の前記上面の外周部が前記枠体の下面に接合されているとともに、前記第2シリコン基板の下面の外周部が前記枠体の上面に接合されていることを特徴とする電子装置。
  2. 前記枠体の前記外側のうち前記外部パッドが設けられた部位が、平面透視において前記枠体の外周よりも内側に位置していることを特徴とする請求項1記載の電子装置。
  3. 前記第1シリコン基板に、少なくとも平面透視において前記枠体の前記内側部よりも内側に位置する部分に赤外線の反射層が設けられていることを特徴とする請求項1または請求項2記載の電子装置。
  4. 前記赤外線の反射層の下側に、さらに赤外線の吸収層と他の反射層とが順次設けられていることを特徴とする請求項3記載の電子装置。
  5. 絶縁材料からなり、それぞれに内側部および外側部を有する複数の枠体領域が配列された母基板と、
    前記複数の枠体領域のそれぞれの前記内側部に設けられた電極パッドと、
    前記複数の枠体領域のそれぞれの前記外側部に設けられた外部パッドとを備えており、
    前記複数の枠体領域のそれぞれの下面が、複数の電子部品領域が配列された第1シリコン母基板を含む多数個取り電子部品の前記シリコン基板の上面に接合されるとともに、
    前記複数の枠体領域のそれぞれの上面が、複数の蓋体領域が配列された第2シリコン母基板を含む多数個取り蓋体の前記第2シリコン母基板の下面に接合されることを特徴とする多数個取り枠体。
  6. 請求項5記載の多数個取り枠体と、
    複数の電子部品領域が配列された第1シリコン母基板と、前記複数の電子部品領域のそれぞれにおいて前記第1シリコン母基板の上面に設けられた電極とを含む多数個取り電子部品と、
    複数の蓋体領域が配列された第2シリコン母基板を含む多数個取り蓋体とを備えており、前記第1シリコン母基板の前記上面のうち前記複数の電子部品領域のそれぞれの外周部が、前記多数個取り枠体の前記枠体領域のそれぞれの上面に接合されているとともに、
    前記第2シリコン母基板の前記下面のうち前記複数の蓋体領域のそれぞれの外周部が、前記多数個取り枠体の前記枠体領域のそれぞれの上面に接合されており、前記電子部品領域の前記電極と前記電極パッドとが互いに電気的に接続されていることを特徴とする多数個取り電子装置。
JP2013178178A 2013-08-29 2013-08-29 電子装置、多数個取り枠体および多数個取り電子装置 Active JP6279857B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013178178A JP6279857B2 (ja) 2013-08-29 2013-08-29 電子装置、多数個取り枠体および多数個取り電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013178178A JP6279857B2 (ja) 2013-08-29 2013-08-29 電子装置、多数個取り枠体および多数個取り電子装置

Publications (2)

Publication Number Publication Date
JP2015046552A true JP2015046552A (ja) 2015-03-12
JP6279857B2 JP6279857B2 (ja) 2018-02-14

Family

ID=52671832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013178178A Active JP6279857B2 (ja) 2013-08-29 2013-08-29 電子装置、多数個取り枠体および多数個取り電子装置

Country Status (1)

Country Link
JP (1) JP6279857B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018139416A1 (ja) * 2017-01-26 2018-08-02 京セラ株式会社 センサ用配線基板、センサ用パッケージおよびセンサ装置
JP2018186480A (ja) * 2017-04-27 2018-11-22 セイコーエプソン株式会社 Mems素子、電子機器および移動体
JPWO2018078680A1 (ja) * 2016-10-24 2019-02-28 三菱電機株式会社 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259426A (ja) * 1992-03-11 1993-10-08 Fujitsu Ltd 赤外線検知素子
JP2004209585A (ja) * 2002-12-27 2004-07-29 Shinko Electric Ind Co Ltd 電子デバイス及びその製造方法
JP2005311255A (ja) * 2004-04-26 2005-11-04 Kyocera Corp 光半導体装置
JP2007165696A (ja) * 2005-12-15 2007-06-28 Sanyo Electric Co Ltd 半導体装置及びその製造方法
WO2009069807A1 (ja) * 2007-11-29 2009-06-04 Kyocera Corporation 光学装置、封止用基板および光学装置の製造方法
JP2009135296A (ja) * 2007-11-30 2009-06-18 Nec Corp 真空パッケージ及びその製造方法
JP2011506106A (ja) * 2007-12-07 2011-03-03 エプコス アクチエンゲゼルシャフト Memsパッケージおよび該memsパッケージの製造方法
JP2011192706A (ja) * 2010-03-12 2011-09-29 Alps Electric Co Ltd センサの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259426A (ja) * 1992-03-11 1993-10-08 Fujitsu Ltd 赤外線検知素子
JP2004209585A (ja) * 2002-12-27 2004-07-29 Shinko Electric Ind Co Ltd 電子デバイス及びその製造方法
JP2005311255A (ja) * 2004-04-26 2005-11-04 Kyocera Corp 光半導体装置
JP2007165696A (ja) * 2005-12-15 2007-06-28 Sanyo Electric Co Ltd 半導体装置及びその製造方法
WO2009069807A1 (ja) * 2007-11-29 2009-06-04 Kyocera Corporation 光学装置、封止用基板および光学装置の製造方法
JP2009151297A (ja) * 2007-11-29 2009-07-09 Kyocera Corp 光学装置および光学装置の製造方法
JP2009135296A (ja) * 2007-11-30 2009-06-18 Nec Corp 真空パッケージ及びその製造方法
JP2011506106A (ja) * 2007-12-07 2011-03-03 エプコス アクチエンゲゼルシャフト Memsパッケージおよび該memsパッケージの製造方法
JP2011192706A (ja) * 2010-03-12 2011-09-29 Alps Electric Co Ltd センサの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018078680A1 (ja) * 2016-10-24 2019-02-28 三菱電機株式会社 半導体装置
WO2018139416A1 (ja) * 2017-01-26 2018-08-02 京セラ株式会社 センサ用配線基板、センサ用パッケージおよびセンサ装置
JP2018186480A (ja) * 2017-04-27 2018-11-22 セイコーエプソン株式会社 Mems素子、電子機器および移動体
JP7069586B2 (ja) 2017-04-27 2022-05-18 セイコーエプソン株式会社 Mems素子、電子機器および移動体

Also Published As

Publication number Publication date
JP6279857B2 (ja) 2018-02-14

Similar Documents

Publication Publication Date Title
US11394362B2 (en) Electronic component housing package, electronic apparatus, and electronic module
US11342899B2 (en) Crystal resonator device
JP2007258670A (ja) 半導体装置
JP6279857B2 (ja) 電子装置、多数個取り枠体および多数個取り電子装置
JP2008235864A (ja) 電子装置
JP6652367B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP2019129224A (ja) パッケージおよび電子装置
JP2002026679A (ja) 圧電振動デバイス用パッケージ
JP7237609B2 (ja) 電子部品用パッケージおよび電子装置
JP2002107254A (ja) 圧力検出装置用パッケージ
JP2013110214A (ja) 電子部品収納用パッケージ
JP6993220B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP6010394B2 (ja) 電子素子収納用パッケージおよび電子装置
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP7118632B2 (ja) マイクロフォン用パッケージおよびマイクロフォン装置
JP2010087714A (ja) 圧電発振器
JP4601399B2 (ja) 圧力検出装置用パッケージおよび圧力検出装置
JP2009016951A (ja) 圧電デバイス
JP2022175865A (ja) 圧電デバイス
JP3878836B2 (ja) 圧力検出装置用パッケージ
JP5448392B2 (ja) センサー用窓部材およびそれを用いたセンサー用パッケージならびにセンサー装置
JP2019079951A (ja) 受光装置
JP2005064821A (ja) 表面弾性波素子の実装構造
JP2004205377A (ja) 圧力検出装置用パッケージ
JP2005049146A (ja) 圧力検出装置用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180118

R150 Certificate of patent or registration of utility model

Ref document number: 6279857

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150