JPH0760870B2 - チツプキヤリア、このチツプキヤリアを使用したチツプ搭載部品および半導体チツプ実装構造 - Google Patents

チツプキヤリア、このチツプキヤリアを使用したチツプ搭載部品および半導体チツプ実装構造

Info

Publication number
JPH0760870B2
JPH0760870B2 JP27195986A JP27195986A JPH0760870B2 JP H0760870 B2 JPH0760870 B2 JP H0760870B2 JP 27195986 A JP27195986 A JP 27195986A JP 27195986 A JP27195986 A JP 27195986A JP H0760870 B2 JPH0760870 B2 JP H0760870B2
Authority
JP
Japan
Prior art keywords
chip
circuit board
semiconductor chip
accommodating
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP27195986A
Other languages
English (en)
Other versions
JPS63127557A (ja
Inventor
太佐男 曽我
文雄 中野
昭 池上
覚 荻原
英夫 荒川
守 沢畠
正広 合田
忠雄 九嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP27195986A priority Critical patent/JPH0760870B2/ja
Publication of JPS63127557A publication Critical patent/JPS63127557A/ja
Publication of JPH0760870B2 publication Critical patent/JPH0760870B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体チップとこの半導体チップが実装され
る回路基板との間に配設されるチップキャリア、ならび
に、そのチップキャリアを使用したチップ搭載部品およ
び半導体チップ実装構造に関する。
〔従来の技術〕
従来、高速演算を要求される大型コンピュータ等におい
ては、プリント板等の回路基板をストリップライン構造
にして特性インピーダンスを一定にし、線路の終端に特
性インピーダンスに一致する抵抗を置く、いわゆる整合
終端方式の信号電送を行っているものがある。このよう
な高速性を要求されるコンピュータの回路基板構造は、
セラミックス多層回路基板上に薄膜抵抗素子、更にその
上にポリイミド高密度多層配線を有する構成が望まし
い。しかし、大型基板に高密度パターニングをするため
の高度の技術が要求されるために、プロセス歩留りの低
下が問題になっている。
前記歩留りの低下はチップキャリア構造を採用し、この
チップキャリア上に終端整合用の抵抗および半導体チッ
プ接続用の配線層等を形成することにより防止すること
ができる。
このため、従来から高速性を要求されるコンピュータに
おいてチップキャリア構造を採用することが行われてお
り、たとえば、特開昭58−199552号公報が知られてい
る。
前記特開昭58−199552号公報に記載されたチップキャリ
ア01は、第15図に示すように、キャリア基板01aを備え
ている。キャリア基板01aには、内部に導体が収容され
た貫通スルーホール01bが形成されるとともに、内部に
電源配線層01cが設けられている。前記キャリア基板01a
の上面または下面のいずれかの面には薄膜または厚膜法
によって抵抗01dおよび配線01eが形成されるとともに、
前記電源配線層01cに接続するスルーホール01fが設けら
れている。そして、前記配線01eは、前記貫通スルーホ
ール01bと抵抗01dとの間および前記スルーホール01fと
抵抗01dとの間を接続している。また、前記抵抗01dはレ
ーザトリミングにより高精度の抵抗値が得られている。
前記符号01a〜01fで示した構成要素を備えたチップキャ
リア01の上面には、ハンダを介して半導体チップ02が搭
載されるとともに、下面は、ハンダを介して回路基板03
に接続されている。
〔発明が解決しようとする問題点〕
ところで、高速計算が要求されるコンピュータの場合、
前記レーザトリミングした抵抗01dの上に、低誘電率、
低抵抗の銅（Cu）、ニッケル−金合金（Ni−Au合金）等
の導体を用いた導体−ポリイミド薄膜を形成する必要が
ある。しかし、ポリイミド膜形成時の熱処理はmax.400
℃の高温に達する。このため、前記抵抗01dを薄膜抵抗0
1dとした場合には、抵抗値の変化が激しく、再トリミン
グが必要となるが、ポリイミド膜の上からのトリミング
は信頼性の点で問題が残る。また、厚膜抵抗01dとした
場合には、400℃程度の熱処理では安定しているが、後
工程の導体−ポリイミド薄膜層形成プロセスとのマッチ
ングで困難を伴う（たとえば、凹凸が顕著のため、導体
−ポリイミド薄膜層形成の高歩留化が困難等）。
本発明は、前述の事情に鑑みてなされたもので、終端整
合用の抵抗を備えたチップキャリアにおいて、後工程の
導体−ポリイミド薄膜層形成プロセスとのマッチングが
良好で、しかも前記後工程によっても終端整合用の抵抗
の抵抗値を高精度に維持できる構造のチップキャリアを
提供することを主な目的とする。
また、前記チップキャリアを用いた半導体チップ実装構
造を提供することを他の主な目的とする。
〔問題点を解決するための手段〕
前記目的を達成するために、本願の第１発明によるチッ
プキャリアは、 半導体チップと接続される複数のチップ接続端子を有す
るチップ接続面と、このチップ接続面の反対側の面に形
成されるとともに回路基板に接続される複数の回路基板
接続端子を有する回路基板接続面とを備えたチップキャ
リアにおいて、 前記チップ接続面と回路基板接続面との間には、内部に
導体が収容された複数の導体収容スルーホールおよび内
部に抵抗体が収容された複数の抵抗体収容スルーホール
を有するキャリア基板が配設されるとともに、前記複数
のチップ接続端子と複数の基板接続端子とは前記導体収
容スルーホールまたは抵抗体収容スルーホールを介して
接続されたことを特徴とする。
また、本願の第２発明によるチップキャリアは、前記チ
ップ接続面および回路基板接続面の少なくともいずれか
一方の接続面は薄膜配線層によって形成されたことを特
徴とする。
また、本願の第３発明によるチップ搭載部品は、前記チ
ップキャリアとこのチップキャリアの前記チップ接続面
にフェイスダウンボンディングされた半導体チップとか
ら構成されたことを特徴とする。
また、本願の第４発明によるチップ搭載部品は、前記チ
ップ搭載部品において、チップキャリアとこのチップキ
ャリアの前記チップ接続面にフェイスダウンボンディン
グされた半導体チップ表面との間の隙間に封止部材を配
設したことを特徴とする。
また、本願の第５発明による半導体チップ実装構造は、
前記チップキャリアとこのチップキャリアの前記チップ
接続面にフェイスダウンボンディングされた半導体チッ
プとから構成される複数個のチップ搭載部品が、一枚の
回路基板にワイヤレスボンディングされたことを特徴と
する。
また、本願の第６発明による半導体チップ実装構造は、
前記チップキャリアと、このチップキャリアの前記チッ
プ接続面にフェイスダウンボンディングされた半導体チ
ップとから構成される複数個のチップ搭載部品が、一枚
の回路基板にワイヤレスボンディングされた半導体チッ
プ実装構造において、前記チップキャリアの回路基板接
続面の周縁部とこの周縁部に対向する回路基板との間の
隙間に封止部材を配設したことを特徴とする。
また、本願の第７発明による半導体チップ実装構造は、
前記チップキャリアと、このチップキャリアの前記チッ
プ接続面にフェイスダウンボンディングされた半導体チ
ップとから構成される複数個のチップ搭載部品が、一枚
の回路基板にワイヤレスボンディングされた半導体チッ
プ実装構造において、前記半導体チップの裏面上方に冷
却板が配設されるとともに、前記半導体チップの裏面と
冷却板との間に半導体チップの熱を冷却板に伝達する熱
伝導部材が介設されており、前記熱伝導部材は、熱伝導
グリースを有することを特徴とする。
また、本願の第８発明による半導体チップ実装構造は、
前記チップキャリアと、このチップキャリアの前記チッ
プ接続面にフェイスダウンボンディングされた半導体チ
ップとから構成される複数個のチップ搭載部品が、一枚
の回路基板にワイヤレスボンディングされ、さらに、前
記半導体チップの裏面上方に冷却板が配設されるととも
に、前記半導体チップの裏面と冷却板との間に半導体チ
ップの熱を冷却板に伝達する熱伝導部材が介設されてい
る半導体チップ実装構造において、前記回路基板の周縁
部と前記冷却板の周縁部との間に、これらの間を気密に
封止する脚部材を配設することにより、前記回路基板上
にワイヤレスボンディングされた複数個のチップ搭載部
品が全て封止されていることを特徴とする。
〔作用〕
前述の構成を備えた本願の第１発明によるチップキャリ
アは、チップ接続面と回路基板接続面との間に配設され
たキャリア基板の抵抗体収容スルーホールを介して、チ
ップ接続端子と回路基板接続端子とが接続されている。
したがって、キャリア基板の厚さすなわち抵抗体収容ス
ルーホールの長さと、抵抗体収容スルーホールの直径
と、この抵抗体収容スルーホール内に収容する抵抗体の
材料とを適当に選定することにより、チップ接続端子と
基板接続端子との間の抵抗値を適切な値に設定すること
ができる。そして、前記キャリア基板の表面は、薄膜抵
抗または厚膜抵抗のような回路素子が形成されていない
ので、平坦に形成される。
したがって、前記キャリア基板の平坦な表面に形成され
るチップ接続面または回路基板接続面上に導体−ポリイ
ミド薄膜層形成プロセスのような薄膜配線層形成プロセ
スを行う場合、薄膜配線層形成の高歩留り化が図れる。
また、前記抵抗体収容スルーホール内に収容する抵抗体
の材料としては種々の材料を使用できるので、薄膜形成
技術によってキャリア基板表面に抵抗を形成する従来技
術に比較して材料の選択範囲が広い。したがって、前記
抵抗体の材料には、前記薄膜配線層形成プロセスにおけ
る高温の熱処理に際し、抵抗値が変化し難い材料を用い
ることができる。しかも、このようにして形成される抵
抗は、チップキャリアの表面ではなく、内部に形成され
ているため、チップキャリアの表面すなわち前記チップ
接続面または回路基板接続面に薄膜配線層を形成するプ
ロセスにおいて、いっそう影響を受け難くなっている。
また、本願の第２発明によるチップキャリアは、前記チ
ップ接続面および回路基板接続面の少なくともいずれか
一方の接続面は薄膜配線層によって形成されている。こ
の薄膜配線層によって形成された接続面に設けられる接
続端子（チップ接続端子または回路基板接続端子）は、
その薄膜配線層の表面に配置される端子位置を半導体チ
ップまたは回路基板の端子配列状態に対応させて形成す
ることができる。
また、本願の第３発明によるチップ搭載部品は、前記チ
ップキャリアとこのチップキャリアの前記チップ接続面
にフェイスダウンボンディングされた半導体チップとか
ら成るワンチップ部品として構成されているので、半導
体チップとチップキャリアとを別々に取り扱うのに比較
して取り扱いが便利である。
また、本願の第４発明によるチップ搭載部品は、前記ワ
ンチップ化されたチップ搭載部品において、前記チップ
接続面とこのチップ接続面にフェイスダウンボンディン
グされた半導体チップ表面との間の隙間に封止部材を配
設したので、耐湿構造となっている。したがって、チッ
プ搭載部品の保管、取り扱い等が楽になる。
また、本願の第５発明による半導体チップ実装構造は、
前記チップキャリアと、このチップキャリアの前記チッ
プ接続面にフェイスダウンボンディングされた半導体チ
ップとから構成される複数個のチップ搭載部品が、一枚
の回路基板にワイヤレスボンディングされている。この
ようにすると、大面積の回路基板上に半導体チップ接続
用の薄膜配線層を形成する必要がなくなる。すなわち半
導体チップ接続用の薄膜配線層を形成する場合、比較的
小面積のチップキャリア上に形成することができる。こ
のため、薄膜配線層のパターンニングに際してのパター
ンニング面の反り等に起因する問題点が無くなる。ま
た、半導体チップのリペアに際しては、前記チップ搭載
部品をリペアすればよいが、このとき、回路基板上に薄
膜配線層が無いと、回路基板の耐リペア性が向上する。
また、本願の第６発明による半導体チップ実装構造は、
前記チップキャリアとこのチップキャリアの前記チップ
接続面にフェイスダウンボンディングされた半導体チッ
プとから構成される複数個のチップ搭載部品が、一枚の
回路基板にワイヤレスボンディングされた半導体チップ
実装構造において、前記チップキャリアの回路基板接続
面の周縁部とこの周縁部に対向する回路基板との間の隙
間に封止部材を配設している。このため、チップキャリ
アと回路基板との電気的接続部が前記封止部材により保
護される。
また、本願の第７発明による半導体チップ実装構造は、
前記チップキャリアとこのチップキャリアの前記チップ
接続面にフェイスダウンボンディングされた半導体チッ
プとから構成される複数個のチップ搭載部品が、一枚の
回路基板にワイヤレスボンディングされた半導体チップ
実装構造において、前記半導体チップの裏面上方に冷却
板が配設されるとともに、前記半導体チップの裏面と冷
却板との間に半導体チップの熱を冷却板に伝達する熱伝
導部材が介設されており、前記熱伝導部材は、熱伝導グ
リースを有している。このように熱伝導グリースを介し
て、半導体チップで発生する熱を冷却板に伝達すると、
回路基板や冷却板等の反りに基づく変形等を吸収するこ
とができる。
また、本願の第８発明による半導体チップ実装構造は、
前記チップキャリアと、このチップキャリアの前記チッ
プ接続面にフェイスダウンボンディングされた半導体チ
ップと、から構成される複数個のチップ搭載部品が、一
枚の回路基板にワイヤレスボンディングされ、さらに、
前記半導体チップの裏面上方に冷却板が配設されるとと
もに、前記半導体チップの裏面と冷却板との間に半導体
チップの熱を冷却板に伝達する熱伝導部材が介設されて
いる半導体チップ実装構造において、前記回路基板の周
縁部と前記冷却板の周縁部との間に、これらの間を気密
に封止する脚部材を配設することにより、前記回路基板
上にワイヤレスボンディングされた複数個のチップ搭載
部品が全て封止されている。このようにすると、一枚の
回路基板上にワイヤレスボンディングされた複数個のチ
ップ搭載部品およびこのチップ搭載部品と回路基板との
間の電気的接続部を、一度に全部封止することができ
る。
〔実 施 例〕
以下、図面により本発明の実施例について説明する。
なお、各実施例において、対応する構成要素には、下２
桁の数字が同一で３桁以上の数字が異なる符号を使用す
る。そして、第ｎ（ｎ≧２）実施例の説明において、第
１実施例の説明と重複する詳細な説明は省略する。
第１図〜第３図は本発明の第１実施例を示し、第１図
は、本発明によるチップキャリアを用いた半導体チップ
の実装構造の一例を示す側面図、第２図は第１図の要部
拡大図、第３図は第１図および第２図に示されたチップ
キャリアの要部（すなわち、チップキャリアを構成する
キャリア基板）の詳細説明図である。
第１図および第２図に示されたチップキャリア１は、キ
ャリア基板２を備えている。このキャリア基板２は、第
３図から明らかなように、キャリア基板上面2aおよびキ
ャリア基板下面2bを備えている。このキャリア基板２の
前記キャリア基板上面2aとキャリア基板下面2bとの間に
は、内部に導体が収容された複数の導体収容スルーホー
ル2c,2c…および内部に抵抗体が収容された複数の抵抗
体収容スルーホール2d,2d…が形成されている。
前記キャリア基板２は、250μｍ厚さのムライト（SiO2
・Al2O3）グリーンシートに約450μｍピッチ、100μｍ
直径の穴を電子ビーム（または、レーザ、パンチング
等）で明け、マスク印刷方式により導体層（Ｗ）を埋め
込んだ導体収容スルーホール2c,2c…と、インピーダン
スマッチング用の抵抗体（Cr酸化物）を埋め込んだ抵抗
体収容スルーホール2d,2d…とを形成したものを、４枚
重ねて1600℃で焼成したものである。このキャリア基板
２は厚さが厚いので、この厚さを制御することにより、
抵抗値を制御することができる。たとえば、目標抵抗値
として、厚さ1mmで55Ωとなるように設計製作した後、
抵抗の平均値が50Ωとなるようにキャリア基板２の両面
を研削して目標抵抗値を達成することができる。なお、
前記ムライトグリーンシートの穴明けに際して、前記パ
ンチング穴明けを行った場合には、穴明精度が高いた
め、抵抗値のバラツキをより小さくすることができる。
第２図に示されているように、前記キャリア基板下面2b
には、導体−ポリイミド薄膜層３が形成される。この導
体−ポリイミド薄膜層３は、この実施例ではキャリア基
板下面2bにコーティングされたポリイミド樹脂3aと、こ
れをエッチングした部分にNi−Auメッキ、Cuメッキまた
はCr−Cu蒸着等の導体により形成された複数の回路基板
接続端子1a,1a…とから構成されている。そして、前記
回路基板接続端子1a,1a…は、前記導体収容スルーホー
ル2cおよび抵抗体収容スルーホール2dのいずれかと接続
している。また、この実施例では、前記ポリイミド樹脂
3aの表面と回路基板接続端子1a,1a…の表面とによっ
て、前記チップキャリア１の回路基板接続面1bが形成さ
れている。
前記キャリア基板上面2a上には、導体−ポリイミド薄膜
層４が形成される。この導体−ポリイミド薄膜層４は多
層に形成されており、この実施例では、キャリア基板上
面2aの導体収容スルーホール2c,2c…上端面および抵抗
体収容スルーホール2d,2d…上端面にCuの薄膜から形成
された複数のキャリア基板上面端子4a,4a…と、下側ポ
リイミド薄膜層4bおよび上側ポリイミド薄膜層4cとを備
えている。これらの下側ポリイミド薄膜層4bおよび上側
ポリイミド薄膜層4d間には、Cuの薄膜配線層4dが配設さ
れており、このCuの薄膜配線層4dは前記キャリア基板上
面端子4a,4a…に接続されている。また前記上側ポリイ
ミド薄膜層4c上にはCuの薄膜によって形成されたチップ
接続端子1c,1c…が形成されており、このチップ接続端
子1c,1c…は、前記Cuの薄膜配線層4d、キャリア基板上
面端子4a,4a…を介して前記導体収容スルーホール2c,2c
…または抵抗体収容スルーホール2d,2d…の上端に接続
されている。
この実施例では、前記導体−ポリイミド薄膜層４は、前
記キャリア基板上面端子4a,4a…、下側ポリイミド薄膜
層4b、上側ポリイミド薄膜層4c、Cuの薄膜配線層4dおよ
びチップ接続端子1c,1c…から構成されている。
また、この実施例は、前記上側ポリイミド薄膜層4cの表
面とチップ接続端子1c,1c…の表面とによって、前記チ
ップキャリア１のチップ接続面1dが形成されている。
そして、前記チップキャリア１は、前述の符号1a〜1dお
よび２〜４で示された要素から構成されている。
前記チップ接続面1dには、半導体チップ５の表面（図
中、下面）5aがハンダバンプ（たとえば、Pb−５％Sn:
鉛と５％重量割合の錫とを含むハンダ）6,6…を介して
フェイスダウンボンディングされている。そして、前記
チップ接続面1dと半導体チップ５の表面5aとの間の空間
には、封止用の樹脂７が充填されている。
前記封止用の樹脂７としては、特願昭60−276807号に示
されている下記の組成の樹脂を使用すると都合がよい。
エピコート828 100部 ポリブタジエン（CTVN） 15部 ジシアンジアミド 10部 イミダゾール（2P4MHZ） ５部 石英粉（EMC−Y40） 55Vol％ この組成の樹脂７を用いた場合、前記半導体チップ５と
チップキャリア１との間のハンダバンプ6,6…の寿命
は、フリップチップ裸構造の約10倍の耐熱疲労性を有し
ている。また、PCT（Pressur Cook Test）試験において
も800時間をクリアする耐湿構造であることも確認され
ている。耐PCT性が向上する原因は基板との密着力が強
いためであり、離型剤の含まれているトランスファモー
ルド型の樹脂とは異なっている。
前記符号１〜７で示された構成要素からチップ搭載部品
８が構成されている。
第２図および第１図に示されているように、多層セラミ
ックス基板から構成された回路基板９の上面には、接続
端子9aが配設されている。接続端子9aは、タングステン
（Ｗ）焼結層9bおよびニッケル（Ni）メッキ層9cから構
成されている。前記回路基板接続端子1a,1a…はハンダ
バンプ10,10…を介して前記回路基板９上面の接続端子9
aにワイヤレスボンディングされている。
このようにして、複数の前記チップ搭載部品8,8…が前
記回路基板９の上面にワイヤレスボンディングされてい
る。
前記半導体チップ５の裏面5b（第１図中、上面）には、
熱伝導のよい樹脂またはハンダ等の熱伝導性接着剤11を
介して高熱伝導板12が固定されている。この高熱伝導板
12の上面には、くし歯状突出部材12a,12a…が形成され
ている。このくし歯状突出部材12a,12a…はその上方に
配設された冷却板13の凹部13a,13a…に挿入されてい
る。この凹部13a,13a…内には、熱伝導グリース14が充
填されている。したがって、前記半導体チップ５で発生
した熱は、前記高熱伝導板12に伝達され、前記くし歯状
突出部材12a,12a…から前記熱伝導グリース14を介して
前記前記冷却板13に伝達されるようになっている。前記
冷却板13には、通水路13aが形成されており、その通水
路13aの中を冷却水が循環するようになっている。前記
冷却板13の下面外周部には、脚部13bが設けられてい
る。この脚部13aの下端は封止用の樹脂15によって前記
回路基板９の外周部に固着されている。したがって、前
記回路基板９上にワイヤレスボンディングされた複数の
チップ搭載部品8,8…は、前記回路基板９、冷却板13お
よび樹脂15等によって封止されている。
前記回路基板９の下面にはピン端子16が設けられてお
り、前述の符号１〜16で示された構成要素から、マルチ
チップモジュール17が構成されている。
前記マルチチップモジュール17のピン端子16は、多層プ
リント基板18のスルーホール18a内に挿入されている。
スルーホール18a内には、ハンダ（たとえば、Sn−18％B
i−45％Pbのハンダ）19が充填され、このハンダ19によ
り、前記ピン端子16は、前記多層プリント基板18に固定
されている。このようにして、一枚の多層プリント基板
18上に複数のマルチチップモジュール17が装着されてい
る。
次に、前述の構成をそなえた本発明の第１実施例の作用
について説明する。
前記チップキャリア１のチップ接続端子1c,1c…と回路
基板接続端子1a,1a…とは、チップ接続面1dと回路基板
接続面1bとの間に配設されたキャリア基板２の抵抗体収
容スルーホール2d,2d…を介して、接続されている。し
たがって、キャリア基板２の厚さすなわち抵抗体収容ス
ルーホール2d,2d…の厚さ方向の長さと、抵抗体収容ス
ルーホール2d,2d…の直径と、この抵抗体収容スルーホ
ール2d,2d…内に収容する抵抗体の材料とを適当に選定
することにより、チップ接続端子1c,1c…と回路基板接
続端子1a,1a…との間の抵抗値を適切な値に設定するこ
とができる。したがって、抵抗体収容スルーホール2d,2
d…の直径と、この抵抗体収容スルーホール2d,2d…内に
収容する抵抗体の材料とを適当に選定しておいて、後で
キャリア基板２の上面または下面は研削することにより
キャリア基板２の厚さを調節すれば、前記チップ接続端
子1c,1c…と回路基板接続端子1a,1a…との間の抵抗値を
適切な値に設定することができる。このように、キャリ
ア基板２の内部に抵抗を形成することにより、キャリア
基板２の表面に薄膜抵抗または厚膜抵抗のような終端整
合用の抵抗素子を形成する必要がなくなるので、キャリ
ア基板２の表面を平坦に形成することができる。
したがって、前記キャリア基板上面2aまたはキャリア基
板下面2b上に導体−ポリイミド薄膜層３または４形成プ
ロセスを行って、前記チップ接続面1dまたは回路基板接
続面1bを形成する場合、前記キャリア基板上面2aまたは
キャリア基板下面2bが平坦な表面であるので、前記導体
−ポリイミド薄膜層３または４形成の高歩留り化が図れ
る。また、前記抵抗体収容スルーホール2d,2d…内に収
容するインピーダンスマッチング用の抵抗体の材料とし
て使用したCr酸化物は、キャリア基板２の表面ではな
く、キャリア基板２内部に配設されているため、キャリ
ア基板２の表面すなわち前記キャリア基板上面2aに導体
−ポリイミド薄膜配線層３を形成するプロセスにおける
熱処理に際し、抵抗値が変化し難くなっている。したが
って、前記チップキャリア１を構成するキャリア基板２
の抵抗体収容スルーホール2d,2d…によって形成される
各抵抗の抵抗値はバラツキの少ないものが得られる。
また、前記チップキャリア１と半導体チップ５とのハン
ダバンプ6,6…による電気的接続部は、前記チップ接続
面1dと半導体チップ５の表面5aとの間の空間に充填され
た前記封止用の樹脂７によって、湿気、塵埃または機械
的外力から保護されている。
さらに、前述のようにチップキャリア１上のチップ接続
面1d側に半導体チップ５接続用のCuの薄膜配線層4dを形
成しているため、回路基板９上には半導体チップ５接続
用の配線層を設ける必要がなくなる。そして、半導体チ
ップ５のリペア（または、取り替え）に際しては、前記
符号１〜７で示された構成要素から成るチップ搭載部品
８をリペアすればよい。このチップ搭載部品８のリペア
の際、チップキャリア１に形成された半導体チップ５接
続用のCuの薄膜配線層4dも同時にリペア（または、取り
替え）できる。このように、半導体チップ５接続用の配
線層が回路基板９上に形成されていない場合には、半導
体チップ５のリペアに際して、回路基板９自体の耐リペ
ア性が向上する。また、半導体チップ５接続用の配線層
を比較的大面積の回路基板９上に形成するのではなく、
比較的小面積のチップキャリア１上に形成することによ
り、パターンニングに際しての回路基板９の反り等に起
因する問題点等が解消され、回路基板９の製造歩留まり
が向上する。
前記半導体チップ５の裏面5bに固定された高熱伝導板12
上面のくし歯状突出部材12a,12a…と、前記冷却板13の
凹部13a,13a…との間に充填され熱伝導グリース14は、
前記くし歯状突出部材12a,12a…および凹部13a,13a…間
の熱の伝達を行うとともに、それらの部材の熱膨張率の
差による歪を吸収する。
また、前記回路基板９上にワイヤレスボンディングされ
ている前記複数のチップ搭載部品8,8…は、前記回路基
板９、冷却板13および樹脂15等によって封止され、その
ボンディング部分が湿気、塵埃等から保護されている。
また、前記マルチチップモジュール17は、そのピン端子
16によって、多層プリント基板18に容易に接続固定され
るようになっている。
次に、第４図により、キャリア基板の第２実施例を説明
する。
第４図に示したキャリア基板102は、前記第３図に示し
たキャリア基板２と全く同様の構成を有する基板本体２
を形成し、その上、下面2a,2bを研削して抵抗体収容ス
ルーホール2d,2d…の抵抗値を調整した後、基板本体２
の上面2aおよび下面2bに、上面側導体埋め込みムライト
グリーンシート2eおよび下面側導体埋め込みムライトグ
リーンシート2fを重合したものである。したがって、上
面側導体埋め込みムライトグリーンシート2eの上面によ
りキャリア基板上面102aが形成され、下面側導体埋め込
みムライトグリーンシート2fの下面によりキャリア基板
下面102bが形成されている。前記上面側導体埋め込みム
ライトグリーンシート2eおよび下面側導体埋め込みムラ
イトグリーンシート2fには導体が埋め込まれた導体収容
スルーホール2g,2g…が設けられている。そして、前記
上面側導体埋め込みムライトグリーンシート2eおよび下
面側導体埋め込みムライトグリーンシート2fの導体収容
スルーホール2e,2e…は、基板本体２の導体収容スルー
ホール2c,2c…または抵抗体収容スルーホール2d,2d…に
接続されている。
抵抗体収容スルーホール2d,2d…の厚さを薄くして、上
面、下面の導体層を収容スルーホールの厚さよりも厚く
することも抵抗体を選ぶことにより可能である。
このように、上面側導体埋め込みムライトグリーンシー
ト2fおよび下面側導体埋め込みムライトグリーンシート
2gを配設することにより、キャリア基板102のキャリア
基板上面102aおよびキャリア基板下面102b上にチップ接
続端子または回路基板接続端子を形成する際、各端子の
付着強度が均一に確保される。
次に、第５図により、キャリア基板の第３実施例を説明
する。
第５図に示したキャリア基板202は、キャリア基板上面2
02aおよびキャリア基板下面202bを備えている。このキ
ャリア基板202の前記キャリア基板上面202aとキャリア
基板下面202bとの間には、内部に導体が収容された複数
の導体収容スルーホール202c,202c…および内部に抵抗
体が収容された複数の抵抗体収容スルーホール202d,202
d…が設けられている。
前記キャリア基板202は、250μｍ厚さのムライト（SiO2
・Al2O3）グリーンシート３枚から形成されている。前
記ムライトグリーンシートには、約450μｍピッチ、100
μｍ直径のスルーホールが電子ビーム（または、サー
ザ、パンチング等）で明けられている。そして、前記ス
ルーホールに、マスク印刷方式により導体層（Ｗ）を埋
め込むことにより、前記導体収容スルーホール202c,202
c…が形成され、また、インピーダンスマッチング用の
抵抗体（Cr酸化物）を埋め込むことにより、前記抵抗体
収容スルーホール202d,202d…が形成されている。この
ようなムライトグリーンシートが３枚、各導体収容スル
ーホール202c,202c…および抵抗体収容スルーホール202
d,202d…の位置をずらせて重ね合わせ、1600℃で焼成さ
れて、前記キャリア基板202が形成されている。このよ
うに、各ムライトグリーンシートの位置をずらせて重ね
合わせることにより、抵抗体収容スルーホール202d,202
d…の抵抗値を調整することが可能である。しかも、前
記キャリア基板202は厚さが厚いので、この厚さを制御
することにより、抵抗値を制御することもできる。な
お、前記抵抗体収容スルーホール202d,202d…内に埋め
込む抵抗体としては、前記Cr酸化物の他に、Ｗ、ガラ
ス、Fe、Ni、Mn、Cu等の合金から成る抵抗体を混入した
ペーストを用いることも可能である。また、前記ムライ
トグリーンシートの代わりに、ガラスセラミック基板を
用いることも可能であり、その場合には、導体としてAg
−Pd、抵抗層としてルテニウムオキサイド（R2O）また
はAg−Pdにガラスを混入したもの等を使用することがで
きる。
次に、第６図により、キャリア基板の第４実施例を説明
する。
第６図に示したキャリア基板302は、キャリア基板上面3
02aおよびキャリア基板下面302bを備えている。このキ
ャリア基板302の前記キャリア基板上面302aとキャリア
基板下面302bとの間には、内部に導体が収容された複数
の導体収容スルーホール302c,302c…および内部に抵抗
体が収容された複数の抵抗体収容スルーホール302d,302
d…が形成されている。
前記導体収容スルーホール302c,302c…は、Cuペースト
等の適当な導体302eが充填されている。前記抵抗体収容
スルーホール302d,302d…は、スルーホール内に抵抗線3
02fを挿入し、スルーホールの両側にCuペースト302g等
を埋め込んだ後、レーザＬを前記スルーホールの両側端
に照射して形成される。前記レーザＬを前記抵抗体収容
スルーホール302d,302d…の両側端に照射することによ
り、抵抗値が小さくなるので、レーザＬの照射量を調節
することにより、前記抵抗体収容スルーホール302d,302
d…の抵抗値を制御することができる。前記抵抗線302f
の材料として、レニウム（19.2μΩcm）、ランタン（57
μΩcm）、Zr（40μΩcm）、銅ニッケル（49μΩcm）、
マンガニン（39μΩcm）等を使用すれば、抵抗体収容ス
ルーホール302d,302d…の抵抗値を50Ω程度に制御する
ことが可能である。
次に、第７図により、キャリア基板の第５実施例を説明
する。第７図（イ）は、第５実施例のキャリア基板402
の断面図であり、第７図（ロ）はその製造方法の説明図
である。
第７図（イ）に示したキャリア基板402は、キャリア基
板上面402aおよびキャリア基板下面402bを備えている。
このキャリア基板402の前記キャリア基板上面402aとキ
ャリア基板下面402bとの間には、内部に導体が収容され
た複数の導体収容スルーホール402c,402c…および内部
に抵抗体が収容された複数の抵抗体収容スルーホール40
2d,402d…が形成されている。
前記導体収容スルーホール402c,402c…は、スルーホー
ル内に挿入されたCu線等の適当な導体402eと、その導体
402eの周囲に充填されたエポキシ樹脂402fとにより形成
されている。前記抵抗体収容スルーホール402d,402d…
は、スルーホール内に挿入された適当な抵抗線402gと、
その抵抗線402g周囲に充填されたエポキシ樹脂402hとに
より形成されている。
次に、第７図（ロ）により、前述の構成を備えたキャリ
ア基板402の製造方法を説明する。
直径150μのスルーホールを孔明けした大型基板を離型
剤402iを間に挟んで多数枚重ね合わせ、挟持枠Ｋにより
位置決めする。そして、前記スルーホールに直径100μ
の銅線402eまたは抵抗線402gを通した後、スルーホール
隙間に、耐熱性で密着力があり且つ流動性のある樹脂
（たとえば、エポキシ樹脂）を下の基板側から吸引して
充填する。この樹脂を硬化させた後、大型基板間をワイ
ヤソー等で分離切断後、両面を研削し、抵抗値を調整す
る。分離した基板は、各キャリア基板402毎に切断す
る。そして、キャリア基板402のキャリア基板上面402a
およびキャリア基板下面402bを研磨する。
次に、第８図により、チップキャリアの回路基板接続面
およびチップ接続面、並びにそれらの接続面と回路基板
および半導体チップとの接合構造の第２実施例を説明す
る。なお、第８図に示したチップキャリア101のキャリ
ア基板は、前記第２図で示したキャリア基板２と全く同
一に形成されている。
チップキャリア101を構成するキャリア基板２のキャリ
ア基板下面2bには、導体−ポリイミド薄膜層103が形成
される。この導体−ポリイミド薄膜層103は、この実施
例ではキャリア基板下面2bにコーティングされたポリイ
ミド樹脂103aと、これをエッチングした部分にNi−Auメ
ッキ、CuメッキまたはCr−Cu蒸着等の導体により形成さ
れた複数の回路基板接続端子101a,101a…とから構成さ
れている。そして、前記回路基板接続端子101a,101a…
は、前記導体収容スルーホール2cおよび抵抗体収容スル
ーホール2dのいずれかと接続している。また、この実施
例では、前記ポリイミド樹脂103aの表面と回路基板接続
端子101a,101a…の表面とによって、前記チップキャリ
ア101の回路基板接続面101dが形成されている。
前記キャリア基板上面2a上には、導体−ポリイミド薄膜
層104が形成される。この導体−ポリイミド薄膜層104は
多層に形成されており、この実施例では、キャリア基板
上面2aの導体収容スルーホール2c,2c…上端面および抵
抗体収容スルーホール2d,2d…上端面にCuの薄膜から形
成された複数のキャリア基板上面端子104a,104a…と、
下側ポリイミド薄膜層104b、中間ポリイミド薄膜層104c
および上側ポリイミド薄膜層104dとを備えている。これ
らの下側ポリイミド薄膜層104bおよび中間ポリイミド薄
膜層104c間には、Cuから形成された下側薄膜配線層104e
が配設されており、また、中間ポリイミド薄膜層104cと
上側ポリイミド薄膜層104d間には、Cuから形成された上
側薄膜配線層104fが配設されている。前記上側薄膜配線
層104fは前記下側薄膜配線層104eを介して前記キャリア
基板上面端子104a,104a…に接続されている。また前記
上側ポリイミド薄膜層104d上にはNi−Auの薄膜によって
形成されたチップ接続端子101c,101c…が形成されてお
り、このチップ接続端子101c,101c…は、前記Cuの上側
薄膜配線層104f、下側薄膜配線層104eおよびキャリア基
板上面端子104a,104a…を介して、前記導体収容スルー
ホール2c,2c…または抵抗体収容スルーホール2d,2d…に
接続されている。そして、前記チップ接続端子101c,101
c…の間隔は、第８図から明らかなように、前記キャリ
ア基板上面端子104a,104a…の間隔よりも小さく形成さ
れている。これは、チップキャリア101のチップ接続端
子101c,101c…を、後述の半導体チップ105の端子の間隔
に適合させるためである。
この実施例では、前記導体−ポリイミド薄膜層104は、
前記キャリア基板上面端子104a,104a…、下側ポリイミ
ド薄膜層104b、中間ポリイミド薄膜層104c、上側ポリイ
ミド薄膜層104d、下側薄膜配線層104e、上側薄膜配線層
104fおよびチップ接続端子101c,101c…から構成されて
いる。
また、この実施例では、前記上側ポリイミド薄膜層104d
の表面とチップ接続端子101c,101c…の表面とによっ
て、前記チップキャリア101のチップ接続面101dが形成
されている。
そして、前記チップキャリア101は、前述の符号101a〜1
01d、２および103〜104で示された要素から構成されて
いる。
前記チップ接続面101dにフェイスダウンボンディングさ
れる半導体チップ105の表面105a（第８図中、下面）に
は、チップ表面薄膜配線層105cとチップ表面端子105d,1
05d…とが形成されている。そして、前記チップキャリ
ア101の接続端子101c,101c…には、チップ表面端子105
d,105d…がハンダバンプ（たとえば、Pb−５％Sn:鉛と
５％重量割合の錫とを含むハンダ）106,106…を介して
フェイスダウンボンディングされている。そして、前記
チップ接続面101dと半導体チップ105の表面105aとの間
の空間には、封止用の樹脂107が充填されている。
前記符号101および105〜107で示された構成要素からチ
ップ搭載部品108が構成されている。
多層セラミックス基板から構成された回路基板109の上
面には、ニッケル（Ni）メッキ層から構成された接続端
子109aが配設されている。前記回路基板接続端子101a,1
01a…はハンダバンプ110,110…を介して前記回路基板10
9上面の接続端子109aにワイヤレスボンディングされて
いる。このようにして、複数の前記チップ搭載部品108,
108…が前記回路基板９の上面にワイヤレスボンディン
グされている。
次に、第９図により、チップキャリアの回路基板接続面
およびチップ接続面、並びにそれらの接続面と回路基板
および半導体チップとの接合構造の第３実施例を説明す
る。なお、第９図に示したチップキャリア201のキャリ
ア基板は、前記第２図で示したキャリア基板２と全く同
一に形成されているものとする。
キャリア基板２は、キャリア基板上面2aおよびキャリア
基板下面2bを備えている。キャリア基板下面2bには、前
記導体収容スルーホール2c,2c…および抵抗体収容スル
ーホール2d,2d…の下端に接続された複数の回路基板接
続端子201a,201a…が形成されている。そして、前記キ
ャリア基板下面2bと回路基板接続端子201a,201a…の下
面とから、前記チップキャリア１の回路基板接続面201b
が形成されている。
前記キャリア基板上面2a上には、導体−ポリイミド薄膜
層204が形成される。この導体−ポリイミド薄膜層204
は、この実施例ではキャリア基板上面2aにコーティング
されたポリイミド樹脂204aと、これをエッチングした部
分にNi−Auメッキ、CuメッキまたはCr−Cu蒸着等の導体
により形成された複数のチップ接続端子201c,201c…と
から構成されている。そして、前記チップ接続端子201
c,201c…は、前記導体収容スルーホール2cおよび抵抗体
収容スルーホール2dのいずれかと接続している。また、
この実施例では、前記ポリイミド樹脂204の表面とチッ
プ接続端子201c,201c…の表面とによって、前記チップ
キャリア201のチップ接続面201dが形成されている。
前記チップキャリア201は、前述の符号201a〜201d、２
および204で示された要素から構成されている。
前記チップ接続面201dには、半導体チップ205の表面
（図中、下面）205aがハンダバンプ（Pb−５％Sn:鉛と
５％重量割合の錫とを含むハンダ）206,206…を介して
フェイスダウンボンディングされている。そして、前記
チップ接続面201dと半導体チップ205の表面205aとの間
の空間には、封止用の樹脂207が充填されている。
前記符号201および205〜207で示された構成要素からチ
ップ搭載部品208が構成されている。
多層セラミックス基板から構成された回路基板209の上
面には、ニッケル（Ni）メッキ層から構成された接続端
子209aが配設されている。前記回路基板接続端子201a,2
01a…はハンダバンプ210,210…を介して前記回路基板20
9上面の接続端子209aにワイヤレスボンディングされて
いる。このようにして、複数の前記チップ搭載部品208,
208…が前記回路基板209の上面にワイヤレスボンディン
グされている。
次に、第10図により、チップキャリアの回路基板接続面
およびチップ接続面、並びにそれらの接続面と回路基板
および半導体チップとの接合構造の第４実施例を説明す
る。なお、第10図に示したチップキャリア301のキャリ
ア基板は、前記第４図で示したキャリア基板102と全く
同一に形成されている。
キャリア基板102のキャリア基板下面102bには、Ni−Au
メッキ、CuメッキまたはCr−Cu蒸着等の導体により形成
された複数の回路基板接続端子301a,301a…が形成され
ている。そして、前記回路基板接続端子301a,301a…
は、前記導体収容スルーホール2g,2gを介して、導体収
容スルーホール2c,2c…または抵抗体収容スルーホール2
d,2d…の下端と接続している。また、この実施例では、
前記キャリア基板下面102bと回路基板接続端子301a,301
a…の表面とによって、前記チップキャリア301の回路基
板接続面301bが形成されている。
前記キャリア基板上面102a上には、導体−ポリイミド薄
膜層304が形成されている。この導体−ポリイミド薄膜
層304は多層に形成されており、この実施例では、キャ
リア基板上面102aの導体収容スルーホール2g,2g…上端
面にCuの薄膜から形成された複数のキャリア基板上面端
子304a,304a…と、下側ポリイミド薄膜層304bおよび上
側ポリイミド薄膜層304cとを備えている。これらの下側
ポリイミド薄膜層304bおよび上側ポリイミド薄膜層304c
間には、Cuの薄膜配線層304dが配設されており、このCu
の薄膜配線層304dは前記キャリア基板上面端子304a,304
a…に接続されている。また前記上側ポリイミド薄膜層3
04c上にはNi−Auの薄膜によって形成されたチップ接続
端子301c,301c…が形成されており、このチップ接続端
子301c,301c…は、前記Cuの薄膜配線層304d、キャリア
基板上面端子304a,304a…および前記導体収容スルーホ
ール2g,2gを介して前記導体収容スルーホール2c,2c…ま
たは抵抗体収容スルーホール2d,2d…の上端に接続され
ている。
この実施例では、前記導体−ポリイミド薄膜層304は、
前記キャリア基板上面端子304a,304a…、下側ポリイミ
ド薄膜層304b、上側ポリイミド薄膜層304c、Cuの薄膜配
線層304dおよびNi−Auのチップ接続端子301c,301c…か
ら構成されている。
また、この実施例では、前記上側ポリイミド薄膜層304c
の表面とチップ接続端子301c,301c…の表面とによっ
て、前記チップキャリア301のチップ接続面301dが形成
されている。
そして、前記チップキャリア301は、前述の符号301a〜3
01d、102、および304で示された要素から構成されてい
る。
前記チップ接続面301dには、半導体チップ305の表面
（図中、下面）305aがハンダバンプ（たとえば、Pd−５
％Sn:鉛と５％重量割合の錫とを含むハンダ）306,306…
を介してフェイスダウンボンディングされている。そし
て、前記チップ接続面301dと半導体チップ305の表面305
aとの間の空間には、封止用の樹脂307が充填されてい
る。
前記符号301および305〜307で示された構成要素からチ
ップ搭載部品308が構成されている。
また、多層セラミックス基板から構成された回路基板30
9の上面には、ニッケル（Ni）メッキ層から構成された
接続端子309aが配設されている。前記回路基板接続端子
301a,301a…はハンダバンプ310,310…を介して前記回路
基板309上面の接続端子309aにワイヤレスボンディング
されている。
このようにして、複数の前記チップ搭載部品308,308…
が前記回路基板309の上面にワイヤレスボンディングさ
れている。
次に第11図により、本発明によるチップキャリアを用い
たチップ搭載部品の実装構造の第２実施例を説明する。
この実装構造の第２実施例におけるチップ搭載部品８
は、前記第１図で示されたチップ搭載部品８と全く同一
に構成されている。したがって、このチップ搭載部品８
は、チップキャリア１およびこのチップ接続面1dにフェ
イスダウンボンディングされた半導体チップ５を備えて
いる。
そして、複数のチップ搭載部品8,8…が回路基板９の上
面にワイヤレスボンディングされている点においても、
前記第１図に示された実装構造と同様である。
前記半導体チップ５の裏面5b（第１図中、上面）の上方
には、冷却板113が配設されている。この冷却板113に
は、通水路113aが形成されており、その通水路113aの中
を冷却水が循環するようになっている。そして冷却板11
3の下面と半導体チップ５の裏面5bとの間には、熱伝導
グリース114が充填されている。したがって、前記半導
体チップ５で発生した熱は、前記熱伝導グリース114を
介して前記前記冷却板113に伝達されるようになってい
る。前記冷却板113の下面外周部には、脚部材113bが設
けられている。この脚部材113bの下端は封止用の樹脂11
5によって前記回路基板９の外周部に固着されている。
したがって、前記回路基板９上にワイヤレスボンディン
グされた複数のチップ搭載部品8,8…は、前記回路基板
９、冷却板113および樹脂115等によって封止されてい
る。そして、前記冷却板113、脚部材113b、および樹脂1
15は、機械的強度補強用の締め付け部材20によって締め
付けられている。
前記回路基板９の下面にはピン端子116が設けられてお
り、このピン端子116は、多層プリント基板118のスルー
ホール118a内に挿入されている。スルーホール118a内に
は、ハンダ（たとえば、Sn−18％Bi−45％Pbのハンダ）
119が充填され、このハンダ119により、前記ピン端子11
6は、前記多層プリント基板118に固定されている。
次に第12図により、本発明によるチップキャリアを用い
たチップ搭載部品の実装構造の第３実施例を説明する。
この実装構造の第３実施例におけるチップ搭載部品８
は、前記第１図で示されたチップ搭載部品８と全く同一
に構成されている。したがって、このチップ搭載部品８
は、チップキャリア１およびこのチップ接続面1dにフェ
イスダウンボンディングされた半導体チップ５を備えて
いる。
そして、複数のチップ搭載部品8,8…が回路基板９の上
面にワイヤレスボンディングされている点においても、
前記第１図に示された実装構造と同様である。
しかしながら、チップ搭載部品８のチップキャリア１下
面外周部と回路基板９上面との間に、ハンダ封止部21を
配設した点では異なっている。このハンダ封止部21を配
設したことにより、チップキャリア１と回路基板９との
間の電気的接続部の耐湿性が大幅に向上する、したがっ
て、この場合には、モジュール全体を封止する必要が無
くなるので、後述のように、モジュール全体の封止を行
っていない。
前記半導体チップ５の裏面5b（第１図中、上面）の上方
には、冷却板213が配設されている。この冷却板213に
は、通水路（図示せず）が形成されており、その通水路
の中を冷却水が循環するようになっている。そして冷却
板213の下面と半導体チップ５の裏面5bとの間には、熱
伝導グリース214が充填されている。したがって、前記
半導体チップ５で発生した熱は、前記熱伝導グリース21
4を介して前記前記冷却板213に伝達されるようになって
いる。前記冷却板213外周部と前記回路基板９の外周部
とは、複数の連結部材22（１個のみ図示）によって所定
間隔に保持されている。したがって、この場合、前記第
１図または第11図に示した実装構造とは異なり、前記回
路基板９上面外周部材と冷却板213下面との間は封止さ
れていない。すなわち、モジュール全体の封止は行って
いない。
このようにモジュール周辺を開放しておくと、リペア時
にチップ搭載部品８の取り外しが容易となる。
前記回路基板９の下面にはピン端子216,216…が設けら
れており、このピン端子216,216…は、コネクタ23のソ
ケット23a,23a…に挿入されている。そして、コネクタ2
3のピン端子23b,23b…は、多層プリント基板218のスル
ーホール218a内に挿入されている。スルーホール218a内
には、ハンダ（たとえば、Sn−18％Bi−45％Pbのハン
ダ）219が充填され、このハンダ219により、前記ピン端
子23b,23b…は、前記多層プリント基板218に固定されて
いる。
次に第13図により、本発明によるチップキャリアを用い
たチップ搭載部品８の実装構造における、半導体チップ
５の冷却構造の変更例を説明する。
まず、第13図（イ）により、半導体チップ冷却構造の第
１変更例を説明する。
前記半導体チップ５の裏面5b（図中、上面）の上方に
は、冷却板313が配設されている。この冷却板313には、
通水路313aが形成されており、その通水路313aの中を冷
却水が矢印Ａ方向に流れるようになっている。前記冷却
板313には、熱伝導グリース収容部313bと連通路313cが
配設されている。前記連通路313cは、前記冷却板313下
面と半導体チップ５の裏面5bとの間の空間と、前記熱伝
導グリース収容部313bとを連通している。そして、前記
熱伝導グリース収容部313b、連通路313cには、熱伝導グ
リース314が収容されている。また、冷却板313の下面と
半導体チップ５の裏面5bとの間にも、熱伝導グリース31
4が充填されている。したがって、前記半導体チップ５
で発生した熱は、前記熱伝導グリース314を介して前記
前記冷却板313に伝達されるようになっている。
このような構成を採用することにより、冷却構造の構成
部材の温度変化による膨張または収縮等寸法変化は、熱
伝導グリース314により吸収される。
次に、第13図（ロ）により、半導体チップ冷却構造の第
２変更例を説明する。
前記半導体チップ５の裏面5b（図中、上面）には、熱伝
導のよい樹脂またはハンダ等の熱伝導性接着剤411を介
して、高熱伝導板412が固定されている。この高熱伝導
板412は、SiC、AlN、BN等の高熱伝導性の材料から形成
されている。また、前記高熱伝導板412の面積は、前記
半導体チップ５の裏面5bの面積よりも広く形成されてい
る。前記高熱伝導板412の上方には、冷却板413が配設さ
れている。この冷却板413には、通水路413aが形成され
ており、その通水路413aの中を冷却水が矢印Ａ方向に流
れるようになっている。前記冷却板413の下面と前記高
熱伝導板412の上面との間の空間には、熱伝導グリース4
14が充填されている。したがって、前記半導体チップ５
で発生した熱は、前記熱伝導性接着剤411、高熱伝導板4
12および熱伝導グリース414を介して前記前記冷却板413
に伝達されるようになっている。
このように、半導体チップ５の裏面5bよりも面積のおお
きな高熱伝導板412を採用することにより、冷却効率が
高まる。
次に、第13図（ハ）により、半導体チップ冷却構造の第
３変更例を説明する。
前記半導体チップ５の裏面5b（図中、上面）の上方に
は、わずかな間隙を置いて高熱伝導板512が配設されて
いる。前記間隙には、熱伝導グリース514が充填されて
いる。前記高熱伝導板512の面積は、前記半導体チップ
５の裏面5bの面積よりも広く形成されている。この高熱
伝導板512の上面には、くし歯状突出部512a,512a…が形
成されている。前記高熱伝導板512の上方には、冷却板5
13が配設されている。この冷却板513には、通水路513a
が形成されており、その通水路513aの中を冷却水が矢印
Ａ方向に流れるようになっている。前記冷却板513の下
面には、前記くし歯状突出部材512a,512a…に対応して
凹部513b,513b…が形成されている。前記くし歯状突出
部材512a,512a…はその上方に配設された冷却板513の凹
部513b,513b…に挿入されている。この凹部513b,513b…
内には熱伝導グリース514が充填されている。したがっ
て、前記半導体チップ５で発生した熱は、前記熱伝導グ
リース514を介して高熱伝導板512に伝達され、前記くし
歯状突出部材512a,512a…から前記凹部513b,513b…内の
熱伝導グリース514を介して前記前記冷却板513に伝達さ
れるようになっている。
このように、くし歯状突出部材512a,512a…を凹部513b,
513b…内に挿入する構造を採用することにより、回路基
板２の反りによる変形を補償することができる。
次に、第13図（ニ）により、半導体チップ冷却構造の第
４変更例を説明する。
前記半導体チップ５の裏面5b（図中、上面）には、熱伝
導のよい樹脂またはハンダ等の熱伝導性接着剤611を介
して、下側高熱伝導板612′が固定されている。この下
側高熱伝導板612′の面積は、前記半導体チップ５の裏
面5bの面積よりも広く形成されている。前記下側高熱伝
導板612′の上方には、わずかな間隙を置いて上側高熱
伝導板612が配設されている。前記間隙には、熱伝導グ
リース614が充填されている。この上側高熱伝導板612の
面積は、前記下側高熱伝導板612′の面積と同じに形成
されている。この上側高熱伝導板612の上面には、くし
歯状突出部612a,612a…が形成されている。前記上側高
熱伝導板612の上方には、冷却板613が配設されている。
この冷却板613には、通水路613aが形成されており、そ
の通水路613aの中を冷却水が矢印Ａ方向に流れるように
なっている。前記冷却板613の下面には、前記くし歯状
突出部材612a,612a…に対応して凹部613b,613b…が形成
されている。前記くし歯状突出部材612a,612a…はその
上方に配設された冷却板613の凹部613b,613b…に挿入さ
れている。この凹部613b,613b…内には熱伝導グリース6
14が充填されている。
したがって、前記半導体チップ５で発生した熱は、下側
高熱伝導板612′、熱伝導グリース614、上側高熱伝導板
612に伝達され、前記くし歯状突出部材612a,612a…から
前記凹部613b,613b…内の熱伝導グリース614を介して前
記前記冷却板613に伝達されるようになっている。
次に、第13図（ホ）により、半導体チップ冷却構造の第
５変更例を説明する。
この半導体チップ冷却構造の変更例におけるチップ搭載
部品８′は、半導体チップ５とチップキャリア１との間
に充填する封止用の樹脂717により、半導体チップ５の
側面までも封止している。そして、前記半導体チップ５
の裏面5b（図中、上面）および前記封止用の樹脂717の
上面には、熱伝導のよい樹脂またはハンダ等の熱伝導性
接着剤711を介して、下側高熱伝導板712′が固定されて
いる。この下側高熱伝導板712′の面積は、前記半導体
チップ５の裏面5bの面積よりも広く形成されている。前
記下側高熱伝導板712′の上方には、わずかな間隙を置
いて上側高熱伝導板712が配設されている。前記間隙に
は、熱伝導グリース714が充填されている。この上側高
熱伝導板712の面積は、前記下側高熱伝導板712′の面積
と同じに形成されている。この上側高熱伝導板712の上
面には、くし歯状突出部712a,712a…が形成されてい
る。前記高熱伝導板712の上方には、冷却板713が配設さ
れている。この冷却板713には、通水路713aが形成され
ており、その通水路713aの中を冷却水が矢印Ａ方向に流
れるようになっている。前記冷却板713の下面には、前
記くし歯状突出部材712a,712a…に対応して凹部713b,71
3b…が形成されている。前記くし歯状突出部材712a,712
a…はその上方に配設された冷却板713の凹部713a,713b
…に挿入されている。この凹部713b,713b…内には熱伝
導グリース714が充填されている。また、前記上側高熱
伝導板712には、複数の通孔712bが形成されており、こ
の通孔712b内にも熱伝導グリース714が充填されてい
る。そして、前記下側高熱伝導板712′と上側高熱伝導
板712との間の間隙に充填された熱伝導グリース714と前
記凹部713b,713b…内に充填された熱伝導グリース714と
は、前記通孔712bによって連通している。
また、前記冷却板713には、熱伝導グリース収容部713c
と連通路713dが配設されている。前記連通路713dは、前
記冷却板713の凹部713b,713b…内の熱伝導グリース714
と連通している。
したがって、前記半導体チップ５で発生した熱は、下側
高熱伝導板712′、熱伝導グリース714、上側高熱伝導板
712に伝達され、前記くし歯状突出部材712a,712a…から
前記凹部713b,713b…内の熱伝導グリース714を介して前
記前記冷却板713に伝達されるようになっている。
次に、第14図により、本発明によるチップキャリアに半
導体チップを搭載して構成されるチップ搭載部品の変更
例を説明する。
第14図（イ）に示したチップキャリア１および半導体チ
ップ５は、それぞれ第１図に示したものと同様に構成さ
れている。そして半導体チップ５はチップキャリア１の
チップ接続面1dにハンダバンプ6,6…を介してフェイス
ダウンボンディングされており、半導体チップ５の表面
（図中、下面）5aとチップ接続面1dとの間に封止用の樹
脂７が充填されている。これらの構成に関しては第１図
に示したものと同様である。チップキャリア１の回路基
板接続面1bは、チップキャリア１と略同じ大きさのポリ
イミド基板24の上面にハンダバンプ110,110…によりワ
イヤレスボンディングされている。そして、チップキャ
リア１の回路基板接続端子1a,1a…は、前記ハンダバン
プ110,110…を介してポリイミド基板24の上面側端子24
a,24a…に接続している。前記チップキャリア１の回路
基板接続面1bと前記ポリイミド基板24上面ととの間に
は、その間に配設された電気的接続部を封止するための
樹脂25が充填されている。そして、前記ポリイミド基板
24の下面には、前記上面側端子24a,24a…に接続された
ピン端子24b,24b…が突設されている。前記符号５〜
７、24,25および110で示された構成要素により、この変
更例におけるチップ搭載部品81が構成されている。
第14図（ロ）に示したチップ搭載部品82は第14図（イ）
に示したチップ搭載部品81と略同様に構成されている
が、ポリイミド基板24に封止用樹脂充填孔24cが形成さ
れている点で異なっている。この封止用樹脂充填孔24c
により、チップキャリア１の回路基板接続面とポリイミ
ド基板24上面との間に封止用の樹脂25を充填し易くなっ
ている。
前述のチップ搭載部品81および82はいずれも、ワンチッ
プ化された部品として構成されている。そして、そのピ
ン端子24b,24b…により、大面積の回路基板（図示せ
ず）に容易に脱着することができるようになっている。
第14図（ハ）に示したチップキャリア１および半導体チ
ップ５は、第１図に示したものと同様に構成されてい
る。そして半導体チップ５はチップキャリア１のチップ
接続面1dにハンダバンプ6,6…を介してフェイスダウン
ボンディングされており、これらの構成に関しては第１
図に示したものと同様である。しかし、半導体チップ５
の表面（図中、下面）5aとチップ接続面1dとの間に封止
用の樹脂が充填されていない点で異なる。前記半導体チ
ップ５の周囲を覆うキャップ26は頂部26aと側部26bとか
ら構成されている。前記頂部26a内面と前記半導体チッ
プ５の裏面（図中、上面）5bは合金（たとえば、Au−20
％Sn）27により接着されており、前記側部26bの下端と
チップキャリア１のチップ接続面1d外周部との間はガラ
ス、ハンダまたは樹脂等の封止剤28によって封止されて
いる。前述の符号1,5,6および26〜28で示された構成要
素によってこの変更例におけるチップ搭載部品83が構成
されている。
第14図（ニ）に示したチップ搭載部品84は第14図（ハ）
に示したチップ搭載部品83と略同様に構成されている
が、ハンダバンプ6,6,…の代わりにワイヤ106,106…を
用いて、チップキャリア１のチップ接続面1dに、半導体
チップ５の表面5aをワイヤボンディングした点におい
て、相違している。
以上、本発明の実施例または実装構造の変更例を詳述し
たが、本発明は、前記実施例または変更例に限定される
ものではなく、特許請求の範囲に記載された本発明を逸
脱することなく。種々の小変更を行うことが可能であ
る。
たとえば、チップキャリアを第３図に示したような多層
のキャリア基板から構成した場合には、キャリア基板内
の層と層との間に配線層を形成することも可能である。
〔発明の効果〕
前述の本願の第１発明のチップキャリアによれば、チッ
プキャリアのチップ接続面と回路基板接続面との間にキ
ャリア基板を配設し、このキャリア基板内部に終端整合
用の抵抗をスルーホールの内部に収容したので、キャリ
ア基板の表面は平坦に形成することができる。したがっ
て、所望のチップ接続面または回路基板接続面を得るた
めにキャリア基板の表面に導体−ポリイミド薄膜層のよ
うな薄膜配線層を形成する際、歩留りが向上する。
また、終端整合用の抵抗の材料として種々の材料を使用
することができるとともに、抵抗がチップキャリアのス
ルーホール内部に収容されているため、前記薄膜配線層
形成プロセスにおける高温の熱処理によっても抵抗値に
変動やバラツキが生じないようにすることが容易であ
る。
また、本願の第２発明のチップキャリアによれば、前記
半導体チップまたは回路基板との接続面を形成する薄膜
配線層上の接続端子の位置を、半導体チップまたは回路
基板の端子配列状態に対応させることができる。したが
って、各種の端子配列状態を有する半導体チップまたは
回路基板に対して、本発明のチップキャリアを使用する
ことができる。
また、本願の第３発明によるチップ搭載部品は、半導体
チップとチップキャリアとがワンチップ化されて取り扱
いが便利になっているため、実装工程における作業能率
が向上する。
また、本願の第４発明によるチップ搭載部品は、前記半
導体チップとチップキャリアとがワンチップ化されると
ともに耐湿構造となっているため、実装工程における取
り扱いがきわめて便利になっている。したがって、それ
だけ、実装工程における作業能率も向上する。
また、本願の第５発明による半導体チップ実装構造は、
半導体チップ接続用の薄膜配線層を回路基板上に形成す
る必要がないので、チップ搭載部品のリペアに際し、回
路基板の耐リペア性を向上させることができる。
また、本願の第６発明による半導体チップ実装構造は、
前記チップキャリアの回路基板接続面の周縁部とこの周
縁部に対向する回路基板との間の隙間に配設された封止
部材により、チップキャリアと回路基板との電気的接続
部が前記封止部材により保護される。したがって、前記
チップ搭載部品の耐用時間の延長が図れる。
また、本願の第７発明による半導体チップ実装構造は、
前記半導体チップで発生した熱が半導体チップの裏面か
ら熱伝導グリースを介して冷却板に伝導されるため、回
路基板や冷却板等の反りに基づく変形等は熱伝導グリー
スの変形によって吸収することができる。
また、本願の第８発明による半導体チップ実装構造は、
前記冷却板を利用して回路基板上の複数個のチップ搭載
部品およびこのチップ搭載部品と回路基板との間の電気
的接続部を、一度に全部封止することができる。このよ
うに、もともと必要部品として配設されている冷却板を
利用することにより、チップ搭載部品およびこのチップ
搭載部品と回路基板との電気的接続部を、スペース的に
も工数的にも効率よく封止することができる。
【図面の簡単な説明】
第１図〜第３図は、本発明の第１実施例を示し、 第１図は、本発明によるチップキャリアを用いた半導体
チップの実装構造の一例を示す側面図、 第２図は、第１図の要部拡大図、 第３図は、第１図および第２図に示されたチップキャリ
アの要部（すなわち、キャリア基板）の詳細説明図、 第４図は、キャリア基板の第２実施例の説明図、 第５図は、キャリア基板の第３実施例の説明図、 第６図は、キャリア基板の第４実施例の説明図、 第７図（イ）は、キャリア基板の第５実施例の説明図、 第７図（ロ）は第５実施例のキャリア基板の製造方法の
説明図、 第８図は、前記第２図に示した構成に対応する部分の第
２実施例の説明図、 第９図は、前記第２図に示した構成に対応する部分の第
３実施例の説明図、 第10図は、前記第２図に示した構成に対応する部分の第
４実施例の説明図、 第11図は、前記第１図に示した本発明によるチップキャ
リアを用いたチップ搭載部品の実装構造に対応する部分
の第２実施例の説明図、 第12図は、前記第１図に示した本発明によるチップキャ
リアを用いたチップ搭載部品の実装構造に対応する部分
の第３実施例の説明図、 第13図は、前記第１図に示した本発明によるチップキャ
リアを用いたチップ搭載部品の実装構造冷却構造に対応
する部分の変更例の説明図で、第13図（イ）〜（ホ）
は、それぞれ異なる変更例の説明図、 第14図は、本発明によるチップキャリアに半導体チップ
を搭載して構成されるチップ搭載部品の変更例の説明図
で、第14図（イ）〜（ニ）は、それぞれ異なる変更例の
説明図、 第15図は、従来のチップキャリアとその使用状態の説明
図で、第15図（イ）は従来のチップキャリアの平面図、
（ロ）は同側断面図、（ハ）は同（イ）の円Ｃ内の拡大
図、（ニ）は同チップキャリアの使用状態の説明図、で
ある。 １……チップキャリア、1a……回路基板接続端子、1b…
…回路基板接続面、1c……チップ接続端子、1d……チッ
プ接続面、２……キャリア基板、2c……導体収容スルー
ホール、2d……抵抗体収容スルーホール、3,4……薄膜
配線層、５……半導体チップ、８……チップ搭載部品、
９……回路基板、12……高熱伝導板、13……冷却板、21
……ハンダ封止部（封止部材）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/52 Ｈ０１Ｌ 23/52 (72)発明者 荻原 覚 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 荒川 英夫 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 沢畠 守 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 合田 正広 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 九嶋 忠雄 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (56)参考文献 特開 昭57−204154（ＪＰ，Ａ) 特開 昭57−166051（ＪＰ，Ａ) 特開 昭58−17645（ＪＰ，Ａ)

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】半導体チップと接続される複数のチップ接
    続端子を有するチップ接続面と、このチップ接続面の反
    対側の面に形成されるとともに回路基板に接続される複
    数の回路基板接続端子を有する回路基板接続面とを備え
    たチップキャリアにおいて、 前記チップ接続面と回路基板接続面との間には、内部に
    導体が収容された複数の導体収容スルーホールおよび内
    部に抵抗体が収容された複数の抵抗体収容スルーホール
    を有するキャリア基板が配設されるとともに、前記複数
    のチップ接続端子と複数の回路基板接続端子とは前記導
    体収容スルーホールまたは抵抗体収容スルーホールを介
    して接続されたことを特徴とするチップキャリア。
  2. 【請求項２】前記キャリア基板が多層厚膜で形成されて
    いることを特徴とする特許請求の範囲第１項記載のチッ
    プキャリア。
  3. 【請求項３】半導体チップと接続される複数のチップ接
    続端子を有するチップ接続面と、このチップ接続面の反
    対側の面に形成されるとともに回路基板に接続される複
    数の回路基板接続端子を有する回路基板接続面とを備
    え、 前記チップ接続面と回路基板接続面との間には、内部に
    導体が収容された複数の導体収容スルーホールおよび内
    部に抵抗体が収容された複数の抵抗体収容スルーホール
    を有するキャリア基板が配設されるとともに、前記複数
    のチップ接続端子と複数の回路基板接続端子とは前記導
    体収容スルーホールまたは抵抗体収容スルーホールを介
    して接続されたチップキャリアにおいて、 前記チップ接続面および回路基板接続面の少なくともい
    ずれか一方の接続面は薄膜配線層によって形成されたこ
    とを特徴とするチップキャリア。
  4. 【請求項４】半導体チップと接続される複数のチップ接
    続端子を有するチップ接続面と、このチップ接続面の反
    対側の面に形成されるとともに回路基板に接続される複
    数の回路基板接続端子を有する回路基板接続面とを備
    え、前記チップ接続面と回路基板接続面との間には、内
    部に導体が収容された複数の導体収容スルーホールおよ
    び内部に抵抗体が収容された複数の抵抗体収容スルーホ
    ールを有するキャリア基板が配設されるとともに、前記
    複数のチップ接続端子と複数の回路基板接続端子とは前
    記導体収容スルーホールまたは抵抗体収容スルーホール
    を介して接続されたチップキャリアと、 このチップキャリアの前記チップ接続面にフェイスダウ
    ンボンディングされた半導体チップと、 から構成されるチップ搭載部品。
  5. 【請求項５】半導体チップと接続される複数のチップ接
    続端子を有するチップ接続面と、このチップ接続面の反
    対側の面に形成されるとともに回路基板に接続される複
    数の回路基板接続端子を有する回路基板接続面とを備
    え、前記チップ接続面と回路基板接続面との間には、内
    部に導体が収容された複数の導体収容スルーホールおよ
    び内部に抵抗体が収容された複数の抵抗体収容スルーホ
    ールを有するキャリア基板が配設されるとともに、前記
    複数のチップ接続端子と複数の回路基板接続端子とは前
    記導体収容スルーホールまたは抵抗体収容スルーホール
    を介して接続されたチップキャリアと、 このチップキャリアの前記チップ接続面にフェイスダウ
    ンボンディングされた半導体チップと、 から構成されるチップ搭載部品において、 前記チップ接続面とこのチップ接続面にフェイスダウン
    ボンディングされた半導体チップ表面との間の隙間に封
    止部材を配設したことを特徴とするチップ搭載部品。
  6. 【請求項６】半導体チップと接続される複数のチップ接
    続端子を有するチップ接続面と、このチップ接続面の反
    対側の面に形成されるとともに回路基板に接続される複
    数の回路基板接続端子を有する回路基板接続面とを備
    え、前記チップ接続面と回路基板接続面との間には、内
    部に導体が収容された複数の導体収容スルーホールおよ
    び内部に抵抗体が収容された複数の抵抗体収容スルーホ
    ールを有するキャリア基板が配設されるとともに、前記
    複数のチップ接続端子と複数の回路基板接続端子とは前
    記導体収容スルーホールまたは抵抗体収容スルーホール
    を介して接続されたチップキャリアと、 このチップキャリアの前記チップ接続面にフェイスダウ
    ンボンディングされた半導体チップと、 から構成される複数個のチップ搭載部品が、一枚の回路
    基板にワイヤレスボンディングされたことを特徴とする
    半導体チップ実装構造。
  7. 【請求項７】半導体チップと接続される複数のチップ接
    続端子を有するチップ接続面と、このチップ接続面の反
    対側の面に形成されるとともに回路基板に接続される複
    数の回路基板接続端子を有する回路基板接続面とを備
    え、前記チップ接続面と回路基板接続面との間には、内
    部に導体が収容された複数の導体収容スルーホールおよ
    び内部に抵抗体が収容された複数の抵抗体収容スルーホ
    ールを有するキャリア基板が配設されるとともに、前記
    複数のチップ接続端子と複数の回路基板接続端子とは前
    記導体収容スルーホールまたは抵抗体収容スルーホール
    を介して接続されたチップキャリアと、 このチップキャリアの前記チップ接続面にフェイスダウ
    ンボンディングされた半導体チップと、 から構成される複数個のチップ搭載部品が、一枚の回路
    基板にワイヤレスボンディングされた半導体チップ実装
    構造において、 前記チップキャリアの回路基板接続面の周縁部とこの周
    縁部に対向する回路基板との間の隙間に封止部材を配設
    したことを特徴とする半導体チップ実装構造。
  8. 【請求項８】半導体チップと接続される複数のチップ接
    続端子を有するチップ接続面と、このチップ接続面の反
    対側の面に形成されるとともに回路基板に接続される複
    数の回路基板接続端子を有する回路基板接続面とを備
    え、前記チップ接続面と回路基板接続面との間には、内
    部に導体が収容された複数の導体収容スルーホールおよ
    び内部に抵抗体が収容された複数の抵抗体収容スルーホ
    ールを有するキャリア基板が配設されるとともに、前記
    複数のチップ接続端子と複数の回路基板接続端子とは前
    記導体収容スルーホールまたは抵抗体収容スルーホール
    を介して接続されたチップキャリアと、 このチップキャリアの前記チップ接続面にフェイスダウ
    ンボンディングされた半導体チップと、 から構成される複数個のチップ搭載部品が、一枚の回路
    基板にワイヤレスボンディングされた半導体チップ実装
    構造において、 前記半導体チップの裏面上方に冷却板が配設されるとと
    もに、前記半導体チップの裏面と冷却板との間に半導体
    チップの熱を冷却板に伝達する熱伝導部材が介設されて
    おり、前記熱伝導部材は、熱伝導グリースを有すること
    を特徴とする半導体チップ実装構造。
  9. 【請求項９】前記熱伝導部材は、前記半導体チップの裏
    面に接触して配設されるとともに半導体チップの裏面の
    面積よりも大きな面積の高熱伝導板と、熱伝導グリース
    とを有することを特徴とする特許請求の範囲第８項記載
    の半導体チップ実装構造。
  10. 【請求項１０】前記冷却板の下面に、くし歯受容凹部が
    形成されるとともに、前記熱伝導部材は、前記くし歯受
    容凹部に挿入されるくし歯状突出部材が形成された高熱
    伝導板と熱伝導グリースとを有することを特徴とする特
    許請求の範囲第８項記載の半導体チップ実装構造。
  11. 【請求項１１】半導体チップと接続される複数のチップ
    接続端子を有するチップ接続面と、このチップ接続面の
    反対側の面に形成されるとともに回路基板に接続される
    複数の回路基板接続端子を有する回路基板接続面とを備
    え、前記チップ接続面と回路基板接続面との間には、内
    部に導体が収容された複数の導体収容スルーホールおよ
    び内部に抵抗体が収容された複数の抵抗体収容スルーホ
    ールを有するキャリア基板が配設されるとともに、前記
    複数のチップ接続端子と複数の回路基板接続端子とは前
    記導体収容スルーホールまたは抵抗体収容スルーホール
    を介して接続されたチップキャリアと、 このチップキャリアの前記チップ接続面にフェイスダウ
    ンボンディングされた半導体チップと、 から構成される複数個のチップ搭載部品が、一枚の回路
    基板にワイヤレスボンディングされ、さらに、前記半導
    体チップの裏面上方に冷却板が配設されるとともに、前
    記半導体チップの裏面と冷却板との間に半導体チップの
    熱を冷却板に伝達する熱伝導部材が介設されていること
    を特徴とする半導体チップ実装構造において、 前記回路基板の周縁部と前記冷却板の周縁部との間に、
    これらの間を気密に封止する脚部材を配設することによ
    り、前記回路基板上にワイヤレスボンディングされた複
    数個のチップ搭載部品が全て封止されていることを特徴
    とする半導体チップ実装構造。
JP27195986A 1986-11-17 1986-11-17 チツプキヤリア、このチツプキヤリアを使用したチツプ搭載部品および半導体チツプ実装構造 Expired - Lifetime JPH0760870B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27195986A JPH0760870B2 (ja) 1986-11-17 1986-11-17 チツプキヤリア、このチツプキヤリアを使用したチツプ搭載部品および半導体チツプ実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27195986A JPH0760870B2 (ja) 1986-11-17 1986-11-17 チツプキヤリア、このチツプキヤリアを使用したチツプ搭載部品および半導体チツプ実装構造

Publications (2)

Publication Number Publication Date
JPS63127557A JPS63127557A (ja) 1988-05-31
JPH0760870B2 true JPH0760870B2 (ja) 1995-06-28

Family

ID=17507194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27195986A Expired - Lifetime JPH0760870B2 (ja) 1986-11-17 1986-11-17 チツプキヤリア、このチツプキヤリアを使用したチツプ搭載部品および半導体チツプ実装構造

Country Status (1)

Country Link
JP (1) JPH0760870B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01313969A (ja) * 1988-06-13 1989-12-19 Hitachi Ltd 半導体装置
US5175613A (en) * 1991-01-18 1992-12-29 Digital Equipment Corporation Package for EMI, ESD, thermal, and mechanical shock protection of circuit chips
JPH0786471A (ja) * 1993-09-20 1995-03-31 Hitachi Ltd 半導体モジュ−ル
JP3726318B2 (ja) * 1995-08-22 2005-12-14 株式会社日立製作所 チップ サイズ パッケージとその製造方法及びセカンド レヴェル パッケージング
US6124632A (en) * 1999-07-23 2000-09-26 Industrial Technology Research Institute Monolithic silicon mass flow control structure
JP2013002976A (ja) * 2011-06-17 2013-01-07 Hioki Ee Corp プローブユニット、回路基板検査装置およびプローブユニット製造方法
JP2012251873A (ja) * 2011-06-03 2012-12-20 Hioki Ee Corp プローブユニット、回路基板検査装置およびプローブユニット製造方法

Also Published As

Publication number Publication date
JPS63127557A (ja) 1988-05-31

Similar Documents

Publication Publication Date Title
KR100343386B1 (ko) 열전달 효율이 향상된 열전 모듈 및 그 제조 방법
US4612601A (en) Heat dissipative integrated circuit chip package
US6300673B1 (en) Edge connectable metal package
US6739047B2 (en) Method of making ceramic multilayer circuit boards mounted in a patterned metal support substrate
US4700276A (en) Ultra high density pad array chip carrier
US5386341A (en) Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape
JP2001257288A (ja) フリップチップ型半導体装置及びその製造方法
JP2001217386A (ja) 半導体装置およびその製造方法ならびに電子機器
US4292647A (en) Semiconductor package and electronic array having improved heat dissipation
JPH0760870B2 (ja) チツプキヤリア、このチツプキヤリアを使用したチツプ搭載部品および半導体チツプ実装構造
US4731699A (en) Mounting structure for a chip
JP3336240B2 (ja) 半導体素子実装基板
EP3451371A1 (en) Substrate for mounting electronic component, electronic device and electronic module
JP2000022071A (ja) バンプを有する電子部品
CN110265307B (zh) 制造半导体封装方法及其封装结构
JP3210835B2 (ja) 半導体素子収納用パッケージ
JP4013339B2 (ja) バンプを有する電子部品の製造方法
JP2001237362A (ja) 半導体装置
JPH04304693A (ja) チップ実装体と複合チップ実装体
JP2001015635A (ja) 光半導体素子収納用パッケージ
JP2000252392A (ja) 半導体素子搭載配線基板およびその実装構造
JP2000183253A (ja) 半導体素子収納用パッケージ
JP3457898B2 (ja) 光半導体素子収納用パッケージ
JPH0756886B2 (ja) 半導体パッケージの製造方法
JP2001244390A (ja) 半導体素子用パッケージおよびその実装構造