JP2022049987A - 積層セラミック電子部品、積層セラミック電子部品の実装構造 - Google Patents

積層セラミック電子部品、積層セラミック電子部品の実装構造 Download PDF

Info

Publication number
JP2022049987A
JP2022049987A JP2020156321A JP2020156321A JP2022049987A JP 2022049987 A JP2022049987 A JP 2022049987A JP 2020156321 A JP2020156321 A JP 2020156321A JP 2020156321 A JP2020156321 A JP 2020156321A JP 2022049987 A JP2022049987 A JP 2022049987A
Authority
JP
Japan
Prior art keywords
metal terminal
recess
main surface
external electrode
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020156321A
Other languages
English (en)
Inventor
聡 宮内
Satoshi Miyauchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2020156321A priority Critical patent/JP2022049987A/ja
Priority to US17/405,061 priority patent/US11887787B2/en
Publication of JP2022049987A publication Critical patent/JP2022049987A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】基板実装時のリフロー中に、金属端子の剥がれ等の問題が発生することを抑制することが可能な積層セラミック電子部品を提供すること。【解決手段】積層セラミック電子部品１であって、第１の金属端子８０Ａは第１の端子本体８１Ａの表面に配置される第１のめっき膜８２Ａを有し、第２の金属端子８０Ｂは第２の端子本体８１Ｂの表面に配置される第２のめっき膜８２Ｂを有し、第１の金属端子８０Ａの第１の外部電極４０Ａと接続される側の面には、第１の端子本体８１Ａが露出するように第１の凹部９０Ａが配置され、第２の金属端子８０Ｂの第２の外部電極４０Ｂと接続される側の面には、第２の端子本体８１Ｂが露出するように第２の凹部９０Ｂが形成され、第１の凹部９０Ａおよび第２の凹部９０Ｂは空洞部分を形成し、積層セラミック電子部品本体２と、接合材５と、第１の金属端子８０Ａおよび第２の金属端子８０Ｂの一部とが、外装材３で覆われている。【選択図】図２

Description

本発明は、積層セラミック電子部品に関する。
従来、外装材としての樹脂に覆われている積層セラミック電子部品が知られている。このような積層セラミック電子部品は、外装材の外部に引き出される金属端子と、積層セラミック電子部品本体の表面に配置される外部電極とが、外装材の内部において、はんだなどの金属を含む接合材により接合されている。
特開２０１９－１４５７６７号公報
このような積層セラミック電子部品は、基板実装時のリフロー中に接合材が溶融して、接合材の体積が膨張するおそれがある。体積膨張した接合材は逃げ場がないことから、接合材の体積が膨張すると、外装材の内部の圧力が上昇する。その結果、基板実装時のリフロー中に、外装材と金属端子の接合部分が剥がれてしまうおそれがある。
本発明は、基板実装時のリフロー中に、金属端子の剥がれ等の問題が発生することを抑制することが可能な積層セラミック電子部品を提供することを目的とする。
積層された複数の誘電体層と積層された複数の内部電極層とを含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、前記第１の端面側に配置される第１の外部電極と、前記第２の端面側に配置される第２の外部電極と、を有する積層セラミック電子部品本体と、接合材を介して前記第１の外部電極に接続される第１の金属端子と、接合材を介して前記第２の外部電極に接続される第２の金属端子と、を備える、積層セラミック電子部品であって、前記第１の金属端子は、第１の端子本体と、前記第１の端子本体の表面に配置される第１のめっき膜と、を有し、前記第２の金属端子は、第２の端子本体と、前記第２の端子本体の表面に配置される第２のめっき膜とを有し、前記第１の金属端子の前記第１の外部電極と接続される側の面には、前記第１の端子本体が露出するように第１の凹部が配置され、前記第２の金属端子の前記第２の外部電極と接続される側の面には、前記第２の端子本体が露出するように第２の凹部が形成され、前記第１の凹部および前記第２の凹部は、空洞部分を形成し、前記積層セラミック電子部品本体と、前記接合材と、前記第１の金属端子の一部と、前記第２の金属端子の一部とが、外装材で覆われている。
本発明によれば、基板実装時のリフロー中に、金属端子の剥がれ等の問題が発生することを抑制することが可能な積層セラミック電子部品を提供することができる。
第１実施形態の積層セラミックコンデンサの外観斜視図である。 図１の積層セラミックコンデンサのＩＩ－ＩＩ線に沿った断面図である。 上記実施形態の積層セラミックコンデンサ本体の外観を示す外観斜視図である。 図３に示す積層セラミックコンデンサ本体のＩＶ－ＩＶ線に沿った断面図である。 図４に示す積層セラミックコンデンサ本体のＶ－Ｖ線に沿った断面図である。 図４に示す積層セラミックコンデンサ本体のＶＩ－ＶＩ線に沿った断面図である。 図２に示す積層セラミックコンデンサのＶＩＩ部拡大図である。 図７の積層セラミックコンデンサの第１の金属端子を矢印ＶＩＩＩの方向から見たときの矢視図である。 上記実施形態の第１変形例の積層セラミックコンデンサの断面図であり、図７に対応する図である。 上記実施形態の第２変形例の積層セラミックコンデンサの断面図であり、図７に対応する図である。 図１０の積層セラミックコンデンサの第１の金属端子を矢印ＸＩの方向から見たときの矢視図であり、図８に対応する図である。 本実施形態の第３変形例に係る第１の金属端子を示す図であり、図８に対応する図である。 本実施形態の第４変形例に係る第１の金属端子を示す図であり、図８に対応する図である。 本実施形態の第５変形例に係る第１の金属端子を示す図であり、図８に対応する図である。 第２実施形態の積層セラミックコンデンサの外観斜視図である。 図１５の積層セラミックコンデンサのＸＶＩ－ＸＶＩ線に沿った断面図である。 図１６の積層セラミックコンデンサのＸＶＩＩ－ＸＶＩＩ線に沿った断面図である。 図１６の積層セラミックコンデンサの第１の金属端子および第２の金属端子を矢印ＸＶＩＩＩの方向から見たときの矢視図である。 第２実施形態の変形例の積層セラミックコンデンサの断面図であり、図１６に対応する図である。 ２連構造の積層セラミックコンデンサを示す図である。 ３連構造の積層セラミックコンデンサを示す図である。 ４連構造の積層セラミックコンデンサを示す図である。 積層セラミック電子部品の実装構造を示す図である。
＜第１実施形態＞
以下、本発明の第１実施形態に係る積層セラミック電子部品としての積層セラミックコンデンサ１について説明する。図１は、積層セラミックコンデンサ１の外観斜視図である。図２は、図１の積層セラミックコンデンサ１のＩＩ－ＩＩ線に沿った断面図である。
積層セラミックコンデンサ１は、積層セラミック電子部品本体としての積層セラミックコンデンサ本体２と、凹部９０が形成された金属端子８０と、を有する。図１および図２に示すように、積層セラミックコンデンサ本体２と、積層セラミックコンデンサ本体２と金属端子８０とを接続する接合材５と、金属端子８０の一部は、外装材３に覆われている。
図３～図６を用いて、積層セラミックコンデンサ本体２について説明する。図３は、外装材３に覆われる前であって、金属端子８０が取り付けられる前の、積層セラミックコンデンサ本体２の外観を示す外観斜視図である。図４は、図３の積層セラミックコンデンサ本体２のＩＶ－ＩＶ線に沿った断面図である。図５は、図４の積層セラミックコンデンサ本体２のＶ－Ｖ線に沿った断面図である。図６は、図４の積層セラミックコンデンサ本体２のＶＩ－ＶＩ線に沿った断面図である。
積層セラミックコンデンサ本体２は、積層体１０と、外部電極４０と、を有する。
図３～図６には、ＸＹＺ直交座標系が示されている。積層セラミックコンデンサ本体２および積層体１０の長さ方向Ｌは、Ｘ方向と対応している。積層セラミックコンデンサ本体２および積層体１０の幅方向Ｗは、Ｙ方向と対応している。積層セラミックコンデンサ本体２および積層体１０の高さ方向Ｔは、Ｚ方向と対応している。ここで、図４に示す断面はＬＴ断面とも称される。図５に示す断面はＷＴ断面とも称される。図６に示す断面はＬＷ断面とも称される。なお、図１、図２、図７～図１９においても、同様のＸＹＺ直交座標系が示されている。
図３～図６に示すように、積層体１０は、高さ方向Ｔに相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、高さ方向Ｔに直交する幅方向Ｗに相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、高さ方向Ｔおよび幅方向Ｗに直交する長さ方向Ｌに相対する第１の端面ＬＳ１および第２の端面ＬＳ２と、を含む。
図３に示すように、積層体１０は、略直方体形状を有している。なお、積層体１０の長さ方向Ｌの寸法は、幅方向Ｗの寸法よりも必ずしも長いとは限らない。積層体１０の角部および稜線部には、丸みがつけられていることが好ましい。角部は、積層体の３面が交わる部分であり、稜線部は、積層体の２面が交わる部分である。なお、積層体１０を構成する表面の一部または全部に凹凸などが形成されていてもよい。
積層体１０の寸法は、特に限定されないが、積層体１０の長さ方向Ｌの寸法をＬ寸法とすると、Ｌ寸法は、０．２ｍｍ以上１０ｍｍ以下であることが好ましい。また、積層体１０の高さ方向Ｔの寸法をＴ寸法とすると、Ｔ寸法は、０．１ｍｍ以上１０ｍｍ以下であることが好ましい。また、積層体１０の幅方向Ｗの寸法をＷ寸法とすると、Ｗ寸法は、０．１ｍｍ以上１０ｍｍ以下であることが好ましい。
図４および図５に示すように、積層体１０は、内層部１１と、高さ方向Ｔにおいて内層部１１を挟み込むように配置された第１の主面側外層部１２および第２の主面側外層部１３と、を有する。
内層部１１は、複数のセラミック層としての誘電体層２０と、複数の内部導体層としての内部電極層３０と、を含む。内層部１１は、高さ方向Ｔにおいて、最も第１の主面ＴＳ１側に位置する内部電極層３０から最も第２の主面ＴＳ２側に位置する内部電極層３０までを含む。内層部１１では、複数の内部電極層３０が誘電体層２０を介して対向して配置されている。内層部１１は、静電容量を発生させ実質的にコンデンサとして機能する部分である。
複数の誘電体層２０は、誘電体材料により構成される。誘電体材料は、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、またはＣａＺｒＯ３などの成分を含む誘電体セラミックであってもよい。また、誘電体材料は、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものであってもよい。
誘電体層２０の厚みは、０．５μｍ以上７２μｍ以下であることが好ましい。積層される誘電体層２０の枚数は、１０枚以上７００枚以下であることが好ましい。なお、この誘電体層２０の枚数は、内層部１１の誘電体層の枚数と第１の主面側外層部１２および第２の主面側外層部１３の誘電体層の枚数との総数である。
複数の内部電極層３０は、複数の第１の内部電極層３１および複数の第２の内部電極層３２を有する。複数の第１の内部電極層３１は、複数の誘電体層２０上に配置されている。複数の第２の内部電極層３２は、複数の誘電体層２０上に配置されている。複数の第１の内部電極層３１および複数の第２の内部電極層３２は、積層体１０の高さ方向Ｔに交互に配置されるように埋設されている。
第１の内部電極層３１は、第２の内部電極層３２に対向する第１の対向部３１Ａと、第１の対向部３１Ａから第１の端面ＬＳ１に引き出される第１の引き出し部３１Ｂとを有している。第１の引き出し部３１Ｂは、第１の端面ＬＳ１に露出している。
第２の内部電極層３２は、第１の内部電極層３１に対向する第２の対向部３２Ａと、第２の対向部３２Ａから第２の端面ＬＳ２に引き出される第２の引き出し部３２Ｂとを有している。第２の引き出し部３２Ｂは、第２の端面ＬＳ２に露出している。
本実施形態では、第１の対向部３１Ａと第２の対向部３２Ａが誘電体層２０を介して対向することにより容量が形成され、コンデンサの特性が発現する。
第１の対向部３１Ａおよび第２の対向部３２Ａの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。第１の引出き出し部３１Ｂおよび第２の引き出し部３２Ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。
第１の対向部３１Ａの幅方向Ｗの寸法と第１の引き出し部３１Ｂの幅方向Ｗの寸法は、同じ寸法で形成されていてもよく、どちらか一方の寸法が小さく形成されていてもよい。第２の対向部３２Ａの幅方向Ｗの寸法と第２の引き出し部３２Ｂの幅方向Ｗの寸法は、同じ寸法で形成されていてもよく、どちらか一方の寸法が狭く形成されていてもよい。
第１の内部電極層３１および第２の内部電極層３２は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成される。合金を用いる場合、第１の内部電極層３１および第２の内部電極層３２は、例えばＡｇ－Ｐｄ合金等により構成されてもよい。
第１の内部電極層３１および第２の内部電極層３２のそれぞれの厚みは、例えば、０．２μｍ以上３．０μｍ以下程度であることが好ましい。第１の内部電極層３１および第２の内部電極層３２の枚数は、合わせて５枚以上３５０枚以下であることが好ましい。
第１の主面側外層部１２は、積層体１０の第１の主面ＴＳ１側に位置する。第１の主面側外層部１２は、第１の主面ＴＳ１と最も第１の主面ＴＳ１に近い内部電極層３０との間に位置する複数のセラミック層としての誘電体層２０の集合体である。第１の主面側外層部１２で用いられる誘電体層２０は、内層部１１で用いられる誘電体層２０と同じものであってもよい。
第２の主面側外層部１３は、積層体１０の第２の主面ＴＳ２側に位置する。第２の主面側外層部１３は、第２の主面ＴＳ２と最も第２の主面ＴＳ２に近い内部電極層３０との間に位置する複数のセラミック層としての誘電体層２０の集合体である。第２の主面側外層部１３で用いられる誘電体層２０は、内層部１１で用いられる誘電体層２０と同じものであってもよい。
なお、積層体１０は、対向電極部１１Ｅを有する。対向電極部１１Ｅは、第１の内部電極層３１の第１の対向部３１Ａと第２の内部電極層３２の第２の対向部３２Ａが対向する部分である。対向電極部１１Ｅは、内層部１１の一部として構成されている。図４には、対向電極部１１Ｅの長さ方向Ｌの範囲が示されている。図５には、対向電極部１１Ｅの幅方向Ｗの範囲が示されている。図６には、対向電極部１１Ｅの幅方向Ｗおよび長さ方向Ｌの範囲が示されている。なお、対向電極部１１Ｅは、コンデンサ有効部ともいう。
なお、積層体１０は、側面側外層部ＷＧを有する。側面側外層部ＷＧは、第１の側面側外層部ＷＧ１と、第２の側面側外層部ＷＧ２を有する。第１の側面側外層部ＷＧ１は、対向電極部１１Ｅと第１の側面ＷＳ１との間に位置する誘電体層２０を含む部分である。第２の側面側外層部ＷＧ２は、対向電極部１１Ｅと第２の側面ＷＳ２との間に位置する誘電体層２０を含む部分である。図５および図６には、第１の側面側外層部ＷＧ１および第２の側面側外層部ＷＧ２の幅方向Ｗの範囲が示されている。なお、側面側外層部ＷＧは、Ｗギャップまたはサイドギャップともいう。
なお、積層体１０は、端面側外層部ＬＧを有する。端面側外層部ＬＧは、第１の端面側外層部ＬＧ１と、第２の端面側外層部ＬＧ２を有する。第１の端面側外層部ＬＧ１は、対向電極部１１Ｅと第１の端面ＬＳ１との間に位置する誘電体層２０を含む部分である。第２の端面側外層部ＬＧ２は、対向電極部１１Ｅと第２の端面ＬＳ２との間に位置する誘電体層２０を含む部分である。図４および図６には、第１の端面側外層部ＬＧ１および第２の端面側外層部ＬＧ２の長さ方向Ｌの範囲が示されている。なお、端面側外層部ＬＧは、Ｌギャップまたはエンドギャップともいう。
外部電極４０は、第１の外部電極４０Ａと、第２の外部電極４０Ｂと、を有する。
第１の外部電極４０Ａは、第１の端面ＬＳ１側に配置されている。第１の外部電極４０Ａは、第１の内部電極層３１に接続されている。第１の外部電極４０Ａは、第１の端面ＬＳ１上に配置されているが、第１の端面ＬＳ１上に加えて、第１の主面ＴＳ１、第２の主面ＴＳ２、第１の側面ＷＳ１、第２の側面ＷＳ２のうち少なくともいずれか１つの面に配置されていてもよい。本実施形態においては、第１の外部電極４０Ａは、第１の端面ＬＳ１上に加えて、第１の主面ＴＳ１の一部、第２の主面ＴＳ２の一部、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部に配置されている。なお、第１の外部電極４０Ａは、例えば、第１の端面ＬＳ１から第１の主面ＴＳ１もしくは第２の主面ＴＳ２のいずれか一方に配置されていてもよい。言い換えれば、第１の外部電極４０Ａの断面形状がＬ字状（不図示）であってもよい。第１の外部電極４０Ａは、少なくとも、後述の第１の金属端子８０Ａと対向する面に配置されている。
なお、第１の主面ＴＳ１、第２の主面ＴＳ２、第１の側面ＷＳ１、第２の側面ＷＳ２のうち少なくともいずれか１つの面にも第１の外部電極４０Ａを設ける場合には、この部分に設けられた第１の外部電極４０Ａの長さ方向Ｌの長さＬ１は、積層体のＬ寸法の２０％以上４０％以下（例えば、４０μｍ以上４０００μｍ以下）であることが好ましい。
また、第１の主面ＴＳ１または第２の主面ＴＳ２の少なくとも一方の面に第１の外部電極４０Ａを設ける場合には、この部分に設けられた第１の外部電極４０Ａの幅方向Ｗの長さＷ１は、積層体１０のＷ寸法と略等しい寸法（例えば、０．１ｍｍ以上１０ｍｍ以下）であることが好ましい。また、第１の側面ＷＳ１または第２の側面ＷＳ２の少なくとも一方の面に第１の外部電極４０Ａを設ける場合には、この部分に設けられた第１の外部電極４０Ａの高さ方向Ｔの長さＴ１は、積層体１０のＴ寸法と略等しい寸法（例えば、０．１ｍｍ以上１０ｍｍ以下）であることが好ましい。
第２の外部電極４０Ｂは、第２の端面ＬＳ２側に配置されている。第２の外部電極４０Ｂは、第２の内部電極層３２に接続されている。第２の外部電極４０Ｂは、第２の端面ＬＳ２上に配置されているが、第２の端面ＬＳ２上に加えて、第１の主面ＴＳ１、第２の主面ＴＳ２、第１の側面ＷＳ１、第２の側面ＷＳ２のうち少なくともいずれか１つの面に配置されていてもよい。本実施形態においては、第２の外部電極４０Ｂは、第２の端面ＬＳ２上に加えて、第１の主面ＴＳ１の一部、第２の主面ＴＳ２の一部、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部に配置されている。なお、第２の外部電極４０Ｂは、例えば、第２の端面ＬＳ２から第１の主面ＴＳ１もしくは第２の主面ＴＳ２のいずれか一方に配置されていてもよい。言い換えれば、第２の外部電極４０Ｂの断面形状がＬ字状（不図示）であってもよい。第２の外部電極４０Ｂは、少なくとも、後述の第２の金属端子８０Ｂと対向する面に配置されている。
なお、第１の主面ＴＳ１、第２の主面ＴＳ２、第１の側面ＷＳ１、第２の側面ＷＳ２のうち少なくともいずれか１つの面にも第２の外部電極４０Ｂを設ける場合には、この部分に設けられた第２の外部電極４０Ｂの長さ方向Ｌの長さＬ１は、積層体のＬ寸法の２０％以上４０％以下（例えば、４０μｍ以上４０００μｍ以下）であることが好ましい。
また、第１の主面ＴＳ１または第２の主面ＴＳ２の少なくとも一方の面に第２の外部電極４０Ｂを設ける場合には、この部分に設けられた第２の外部電極４０Ｂの幅方向Ｗの長さＷ２は、積層体１０のＷ寸法と略等しい寸法（例えば、０．１ｍｍ以上１０ｍｍ以下）であることが好ましい。また、第１の側面ＷＳ１または第２の側面ＷＳ２の少なくとも一方の面に第２の外部電極４０Ｂを設ける場合には、この部分に設けられた第２の外部電極４０Ｂの高さ方向Ｔの長さＴ２は、積層体１０のＴ寸法と略等しい寸法（例えば、０．１ｍｍ以上１０ｍｍ以下）であることが好ましい。
前述のとおり、積層体１０内においては、第１の内部電極層３１の第１の対向部３１Ａと第２の内部電極層３２の第２の対向部３２Ａとが誘電体層２０を介して対向することにより容量が形成されている。そのため、第１の内部電極層３１が接続された第１の外部電極４０Ａと第２の内部電極層３２が接続された第２の外部電極４０Ｂとの間でコンデンサの特性が発現する。
第１の外部電極４０Ａは、第１の下地電極層５０Ａと、第１の下地電極層５０Ａ上に配置された第１のめっき層７０Ａと、を有する。
第２の外部電極４０Ｂは、第２の下地電極層５０Ｂと、第２の下地電極層５０Ｂ上に配置された第２のめっき層７０Ｂと、を有する。
第１の下地電極層５０Ａは、第１の端面ＬＳ１上に配置されている。第１の下地電極層５０Ａは、第１の内部電極層３１に接続されている。本実施形態においては、第１の下地電極層５０Ａは、第１の端面ＬＳ１上から第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部、ならびに第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部にまで延びて形成されている。
第２の下地電極層５０Ｂは、第２の端面ＬＳ２上に配置されている。第２の下地電極層５０Ｂは、第２の内部電極層３２に接続されている。本実施形態においては、第２の下地電極層５０Ｂは、第２の端面ＬＳ２上から第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部、ならびに第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部にまで延びて形成されている。
第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、本実施形態においては、焼き付け層である。焼付け層は、金属成分と、ガラス成分もしくはセラミック成分のどちらか一方を含んでいるか、その両方を含んでいることが好ましい。金属成分は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。ガラス成分は、例えば、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。セラミック成分は、誘電体層２０と同種のセラミック材料を用いてもよいし、異なる種のセラミック材料を用いてもよい。セラミック成分は、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、（Ｂａ，Ｃａ）ＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３等から選ばれる少なくとも１つを含む。
焼き付け層は、例えば、ガラスおよび金属を含む導電性ペーストを積層体に塗布して焼き付けたものである。焼き付け層は、内部電極層および誘電体層を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成したものでもよく、内部電極層および誘電体層を有する積層チップを焼成して積層体を得た後に積層体に導電性ペーストを塗布して焼き付けたものでもよい。なお、内部電極層および誘電体層を有する積層チップと積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。この場合、添加するセラミック材料として、誘電体層２０と同種のセラミック材料を用いることが特に好ましい。焼き付け層は、複数層であってもよい。
第１の端面ＬＳ１に位置する第１の下地電極層５０Ａの長さ方向の厚みは、第１の下地電極層５０Ａの高さ方向Ｔおよび幅方向Ｗの中央部において、例えば、１０μｍ以上２００μｍ以下程度であることが好ましい。
第２の端面ＬＳ２に位置する第２の下地電極層５０Ｂの長さ方向の厚みは、第２の下地電極層５０Ｂの高さ方向Ｔおよび幅方向Ｗの中央部において、例えば、１０μｍ以上２００μｍ以下程度であることが好ましい。
第１の主面ＴＳ１または第２の主面ＴＳ２の少なくも一方の面の一部にも第１の下地電極層５０Ａを設ける場合には、この部分に設けられた第１の下地電極層５０Ａの高さ方向の厚みは、この部分に設けられた第１の下地電極層５０Ａの長さ方向Ｌおよび幅方向Ｗの中央部において、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。
第１の側面ＷＳ１または第２の側面ＷＳ２の少なくも一方の面の一部にも第１の下地電極層５０Ａを設ける場合には、この部分に設けられた第１の下地電極層５０Ａの幅方向の厚みは、この部分に設けられた第１の下地電極層５０Ａの長さ方向Ｌおよび高さ方向Ｔの中央部において、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。
第１の主面ＴＳ１または第２の主面ＴＳ２の少なくも一方の面の一部にも第２の下地電極層５０Ｂを設ける場合には、この部分に設けられた第２の下地電極層５０Ｂの高さ方向の厚みは、この部分に設けられた第２の下地電極層５０Ｂの長さ方向Ｌおよび幅方向Ｗの中央部において、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。
第１の側面ＷＳ１または第２の側面ＷＳ２の少なくも一方の面の一部にも第２の下地電極層５０Ｂを設ける場合には、この部分に設けられた第２の下地電極層５０Ｂの幅方向の厚みは、この部分に設けられた第２の下地電極層５０Ｂの長さ方向Ｌおよび高さ方向Ｔの中央部において、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。
なお、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂを設けずに、積層体１０上に後述の第１のめっき層７０Ａおよび第２のめっき層７０Ｂが直接配置される構成であってもよい。
なお、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、焼き付け層に限らず、薄膜層であってもよい。薄膜層は、スパッタリング法または蒸着法等の薄膜形成法により形成された、金属粒子が堆積された層である。薄膜層は、例えば、Ｍｇ、Ａｌ、Ｔｉ、Ｗ、Ｃｒ、Ｃｕ、Ｎｉ、Ａｇ、Ｃｏ、ＭｏおよびＶからなる群より選ばれる少なくとも１種の金属を含むことが好ましい。これにより、積層体１０に対する外部電極４０の固着力を高めることができる。薄膜層は、単層であってもよいし、複数層によって形成されていてもよい。例えば、ＮｉＣｒの層と、ＮｉＣｕの層の２層構造によって形成されていてもよい。
下地電極としての薄膜層を、スパッタリング法によるスパッタ電極により形成する場合、このスパッタ電極は、積層体１０の第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部に形成されることが好ましい。スパッタ電極は、例えば、Ｎｉ、Ｃｒ、Ｃｕ等から選ばれる少なくとも１種の金属を含むことが好ましい。スパッタ電極の厚みは５０ｎｍ以上４００ｎｍ以下であることが好ましく、５０ｎｍ以上１３０ｎｍ以下であることがさらに好ましい。
下地電極層として、積層体１０の第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部にスパッタ電極を形成し、その一方、第１の端面ＬＳ１上および第２の端面ＬＳ２上には焼き付け層を形成してもよい。あるいは、第１の端面ＬＳ１上および第２の端面ＬＳ２上には下地電極層を形成せずに、後述するめっき層を積層体１０に直接形成してもよい。なお、第１の端面ＬＳ１上および第２の端面ＬＳ２上に焼き付け層を形成する場合、焼き付け層は、第１の端面ＬＳ１および第２の端面ＬＳ２だけでなく、第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部にも延びて配置されていてもよい。この場合、スパッタ電極は、焼き付け層上にオーバーラップするように配置されてもよい。
第１のめっき層７０Ａは、第１の下地電極層５０Ａを覆うように配置されている。
第２のめっき層７０Ｂは、第２の下地電極層５０Ｂを覆うように配置されている。
第１のめっき層７０Ａおよび第２のめっき層７０Ｂは、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含んでいてもよい。第１のめっき層７０Ａおよび第２のめっき層７０Ｂは、それぞれ複数層により形成されていてもよい。
第１のめっき層７０Ａおよび第２のめっき層７０Ｂは、Ｎｉめっき層の上にＳｎめっき層が形成された２層構造が好ましい。その場合、Ｎｉめっき層は、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂが、積層セラミックコンデンサ本体２と金属端子８０とを接合する接合材５としてのはんだによって侵食されることを防止する。また、Ｓｎめっき層は、積層セラミックコンデンサ本体２と金属端子８０とを接合する接合材５としてのはんだのぬれ性を向上させる。これにより、積層セラミックコンデンサ本体２と金属端子８０の接合を容易にする。第１のめっき層７０Ａおよび第２のめっき層７０ＢのそれぞれをＮｉめっき層とＳｎめっき層との２層構造とする場合、Ｎｉめっき層とＳｎめっき層それぞれの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
なお、本実施形態の第１の外部電極４０Ａおよび第２の外部電極４０Ｂは、例えば導電性粒子と熱硬化性樹脂を含む導電性樹脂層を有していてもよい。そのような導電性樹脂層は、第１の外部電極４０Ａでは、第１の下地電極層５０Ａと第１のめっき層７０Ａとの間に配置され、第２の外部電極４０Ｂでは、第２の下地電極層５０Ｂと第２のめっき層７０Ｂとの間に配置されることが好ましい。熱硬化性樹脂を含む導電性樹脂層は、例えばめっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ１に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、積層セラミックコンデンサ１のクラック発生が抑制される。
なお、第１の下地電極層５０Ａ、第２の下地電極層５０Ｂを設けずにめっき層だけで外部電極４０を形成してもよい。このような場合、前処理として積層体１０の表面に触媒を配設した後で、めっき層が形成されてもよい。この場合においてもめっき層は、複数層であることが好ましく、上述の構成と同様、下層めっき層としてのＮｉめっき層の上に上層めっき層としてのＳｎめっき層が形成された２層構造が好ましい。また、例えば、第１の内部電極層３１および第２の内部電極層３２がＮｉを用いて形成される場合、下層めっき層は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。なお、めっき層は、ガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、９９体積％以上であることが好ましい。
なお、積層体１０と外部電極４０を含む積層セラミックコンデンサ本体２の長さ方向の寸法をＬ寸法とすると、Ｌ寸法は、０．２ｍｍ以上１０ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ１の積層方向の寸法をＴ寸法とすると、Ｔ寸法は、０．１ｍｍ以上１０ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ本体２の幅方向の寸法をＷ寸法とする。Ｗ寸法は、０．１ｍｍ以上１０ｍｍ以下であることが好ましい。
図１および図２に戻ると、金属端子８０は、第１の金属端子８０Ａと、第２の金属端子８０Ｂと、を有する。金属端子８０に形成された凹部９０は、第１の金属端子８０Ａに形成された第１の凹部９０Ａと、第２の金属端子８０Ｂに形成された第２の凹部９０Ｂと、を有する。接合材５は、第１の接合材５Ａと、第２の接合材５Ｂと、を有する。第１の金属端子８０Ａは、第１の接合材５Ａを介して第１の外部電極４０Ａに接続される。第２の金属端子８０Ｂは、第２の接合材５Ｂを介して第２の外部電極４０Ｂに接続される。
第１の金属端子８０Ａおよび第２の金属端子８０Ｂは、積層セラミックコンデンサ本体２を実装基板（図２１の実装基板３１０を参照）に表面実装するための端子である。第１の金属端子８０Ａおよび第２の金属端子８０Ｂは、例えば板状のリードフレームである。
第１の金属端子８０Ａは、第１の外部電極４０Ａが配置された第１の主面ＴＳ１または第２の主面ＴＳ２もしくは第１の側面ＷＳ１または第２の側面ＷＳ２と対向する第１の接合部８５Ａと、第１の接合部８５Ａに接続され、第１の接合部８５Ａと対向する第１の主面ＴＳ１または第２の主面ＴＳ２もしくは第１の側面ＷＳ１または第２の側面ＷＳ２と略平行となる方向に積層セラミックコンデンサ本体２から遠ざかるように延びる第１の延長部８６Ａと、第１の延長部８６Ａに接続され、第１の接合部８５Ａと対向する第１の主面ＴＳ１または第２の主面ＴＳ２もしくは第１の側面ＷＳ１または第２の側面ＷＳ２と、積層セラミックコンデンサ１が実装されるべき実装基板の実装面との間に隙間を設けるために、実装面側に延びる第２の延長部８７Ａと、第２の延長部８７Ａに接続され、実装面に略平行に延びる第１の実装部８８Ａと、を有する。なお、本実施形態においては、第１の接合部８５Ａと対向する積層体１０の面は、第２の主面ＴＳ２である。
第２の金属端子８０Ｂは、第２の外部電極４０Ｂが配置された第１の主面ＴＳ１または第２の主面ＴＳ２もしくは第１の側面ＷＳ１または第２の側面ＷＳ２と対向する第２の接合部８５Ｂと、第２の接合部８５Ｂに接続され、第２の接合部８５Ｂと対向する第１の主面ＴＳ１または第２の主面ＴＳ２もしくは第１の側面ＷＳ１または第２の側面ＷＳ２と略平行となる方向に積層セラミックコンデンサ本体２から遠ざかるように延びる第３の延長部８６Ｂと、第３の延長部８６Ｂに接続され、第２の接合部８５Ｂと対向する第１の主面または前記第２の主面もしくは前記第１の側面または前記第２の側面と、積層セラミックコンデンサ１が実装されるべき実装基板の実装面との間に隙間を設けるために、実装面側に延びる第４の延長部８７Ｂと、第４の延長部８７Ｂに接続され、実装面に略平行に延びる第２の実装部８８Ｂと、を有する。なお、本実施形態においては、第２の接合部８５Ｂと対向する積層体１０の面は、第２の主面ＴＳ２である。
図７は、図２に示す積層セラミックコンデンサ１のＶＩＩ部拡大図であって、第１の外部電極４０Ａと第１の金属端子８０Ａとの接続部を説明するための図である。図７においては、外装材３の図示は省略されている。図２および図７に示すように、第１の金属端子８０Ａは、第１の端子本体８１Ａと、第１の端子本体８１Ａの表面に配置される第１のめっき膜８２Ａと、を有する。第１の金属端子８０Ａの第１の外部電極４０Ａと接続される側の面には、第１の端子本体８１Ａが露出するように第１の凹部９０Ａが配置されている。
図２に示すように、第２の金属端子８０Ｂは、第２の端子本体８１Ｂと、第２の端子本体８１Ｂの表面に配置される第２のめっき膜８２Ｂと、を有する。第２の金属端子８０Ｂの第２の外部電極４０Ｂと接続される側の面には、第２の端子本体８１Ｂが露出するように第２の凹部９０Ｂが配置されている。なお、第１の金属端子８０Ａおよび第２の金属端子８０Ｂは、積層セラミックコンデンサ１の長さ方向Ｌの中央のＷＴ断面に対して概ね面対称となっている。
第１の端子本体８１Ａおよび第２の端子本体８１Ｂは、Ｎｉ、Ｆｅ、Ｃｕ、Ａｇ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなることが好ましい。例えば、第１の端子本体８１Ａおよび第２の端子本体８１Ｂの母材の金属を、Ｆｅ－４２Ｎｉ合金やＦｅ－１８Ｃｒ合金やＣｕ－８Ｓｎ合金とすることができる。また、放熱性の観点からは、第１の端子本体８１Ａおよび第２の端子本体８１Ｂの母材の金属を、熱伝導率の高い無酸素銅やＣｕ系合金とすることができる。このように、第１の端子本体８１Ａおよび第２の端子本体８１Ｂの材料を熱伝導の良い銅系にすることで、低ＥＳＲ化や低熱抵抗化を実現することができる。また、本実施形態においては、第１の端子本体８１Ａおよび第２の端子本体８１Ｂの母材の金属を、はんだのぬれ性が低いステンレスやアルミとすることもできる。少なくとも、第１の端子本体８１Ａおよび第２の端子本体８１Ｂの母材の金属の表面は、後述の第１のめっき膜８２Ａおよび第２のめっき膜８２Ｂの表面よりも、はんだのぬれ性が低い表面となっている。第１の端子本体８１Ａおよび第２の端子本体８１Ｂの厚みは、約０．０５ｍｍ～０．５ｍｍであることが好ましい。
第１のめっき膜８２Ａおよび第２のめっき膜８２Ｂは、下層めっき膜の上に上層めっき膜が形成された２層構造が好ましい。下層めっき膜は、Ｎｉ、Ｆｅ、Ｃｕ、Ａｇ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなることが好ましい。さらに好ましくは、下層めっき膜は、Ｎｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなる。下層めっき膜を、高融点のＮｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金により形成することにより、金属端子８０の耐熱性を向上させることができる。下層めっき膜の厚みは０．２μｍ以上５．０μｍ以下程度であることが好ましい。上層めっき膜は、Ｓｎ、Ａｇ、Ａｕまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなることが好ましい。さらに好ましくは、上層めっき膜は、ＳｎまたはＳｎを主成分として含む合金からなる。上層めっき膜をＳｎまたはＳｎを主成分として含む合金により形成することにより、外部電極４０と、金属端子８０とのはんだ付け性を向上させることができる。少なくとも、第１のめっき膜８２Ａおよび第２のめっき膜８２Ｂの表面は、第１の端子本体８１Ａおよび第２の端子本体８１Ｂの母材の金属の表面よりも、はんだのぬれ性が高い表面となっている。上層めっき膜の厚みは、１．０μｍ以上５．０μｍ以下程度であることが好ましい。
第１の金属端子８０Ａに形成された第１の凹部９０Ａは、空洞部分を形成する。第１の凹部９０Ａは、第１の端子本体８１Ａが露出するように形成されている。すなわち、第１の凹部９０Ａ内の表面は、第１のめっき膜８２Ａが施されていない表面を含む。よって、第１の接合材５Ａによって第１の外部電極４０Ａと第１の金属端子８０Ａとが接合される際に、第１の凹部９０Ａには、第１の接合材５Ａが流れ込みにくい。特に、第１の端子本体８１Ａがステンレスやアルミなどの比較的ぬれ性の悪い金属により形成されている場合には、第１の接合材５Ａが第１の凹部９０Ａにより流れ込みにくい。
第２の金属端子８０Ｂに形成された第２の凹部９０Ｂは、空洞部分を形成する。第２の凹部９０Ｂは、第２の端子本体８１Ｂが露出するように形成されている。すなわち、第２の凹部９０Ｂ内の表面は、第２のめっき膜８２Ｂが施されていない表面を含む。よって、第２の接合材５Ｂによって第２の外部電極４０Ｂと第２の金属端子８０Ｂとが接合される際に、第２の凹部９０Ｂには、第２の接合材５Ｂが流れ込みにくい。特に、第２の端子本体８１Ｂがステンレスやアルミなどの比較的ぬれ性の悪い金属により形成されている場合には、第２の接合材５Ｂが第２の凹部９０Ｂにより流れ込みにくい。
次に、第１の金属端子８０Ａに形成されている第１の凹部９０Ａおよび第２の金属端子８０Ｂに形成されている第２の凹部９０Ｂの形状等について詳細に説明する。
図８は、図７の積層セラミックコンデンサ１の第１の金属端子８０Ａを矢印ＶＩＩＩの方向から見たときの矢視図である。図８には、積層セラミックコンデンサ本体２が接続される前の第１の金属端子８０Ａが示されている。なお、図８には、第１の金属端子８０Ａに積層セラミックコンデンサ本体２が接続された場合の積層体１０および外部電極４０の輪郭形状が二点鎖線で示されている。
第１の凹部９０Ａは、長さ方向Ｌの方向に並んで配列されている複数の凹部により構成されている。第１の凹部９０Ａを構成する複数の凹部は、第１の金属端子８０Ａの第１の接合部８５Ａに配置されている。第１の凹部９０Ａを構成する複数の凹部の形状、大きさ、個数に特に制限はない。本実施形態においては、６個の長細い略矩形状の凹部が、第１の接合部８５Ａに配置されている。
複数の凹部によって構成された第１の凹部９０Ａ全体の長さ方向Ｌの寸法Ｄ１は、第１の外部電極４０Ａの長さ方向Ｌの長さＬ１よりも短いことが好ましい。また、複数の凹部それぞれの幅方向Ｗの寸法Ｄ２は、第１の外部電極４０Ａの幅方向Ｗの長さＷ１よりも短いことが好ましい。このように、第１の凹部９０Ａは、高さ方向Ｔから見たときに、第１の外部電極４０Ａによって隠れる大きさであることが好ましい。
これにより、トランスファーモールド法等により外装材３で覆ったときに、外装材３を構成する樹脂が第１の凹部９０Ａ内に流れ込むこと、すなわち、空洞部分が小さくなることを抑制することができる。
なお、第１の凹部９０Ａを構成する複数の凹部それぞれの長さ方向Ｌの寸法Ｅ１は、１０μｍ以上１００μｍ以下であることが好ましい。
上述のとおり、第１の凹部９０Ａは、高さ方向Ｔから見たときに、第１の外部電極４０Ａによって隠れる大きさであることが好ましい。しかしながら、第１の凹部９０Ａが、高さ方向Ｔから見たときに、第１の外部電極４０Ａによって隠れない場合であっても、寸法Ｄ１を上述の寸法とすることにより、外装材３を構成する樹脂が第１の凹部９０Ａ内に流れ込みにくくなる。よって、第１の凹部９０Ａによって形成される空洞部分が小さくなることを抑制することができる。
なお、寸法Ｄ１が１００μｍを超えると、外装材３を構成する樹脂をモールド成型したときに、樹脂が第１の凹部９０Ａに流れ込みやすくなり、空洞部分が小さくなりやすい。また、寸法Ｄ１が１０μｍより小さくなると、積層セラミックコンデンサ１を実装基板に実装する際のリフロー中に第１の接合材５Ａが溶融して体積膨張したときにおいて、第１の接合材５Ａが空洞部分に流れ込みにくくなる。
第１の凹部９０Ａの深さ方向の寸法は、第１の端子本体８１Ａを切断しない程度であればよく、例えば第１の金属端子８０Ａの厚みの３０％以上７０％以下であってもよい。
ここで、第１の金属端子８０Ａおよび第２の金属端子８０Ｂは、積層セラミックコンデンサ１の長さ方向Ｌの中央のＷＴ断面に対して概ね面対称である。よって、第２の金属端子８０Ｂの第２の凹部９０Ｂも、第１の金属端子８０Ａの第１の凹部９０Ａと同様の構成を有する。
第２の凹部９０Ｂは、長さ方向Ｌの方向に並んで配列されている複数の凹部により構成されている。第２の凹部９０Ｂを構成する複数の凹部は、第２の金属端子８０Ｂの第２の接合部８５Ｂに配置されている。第２の凹部９０Ｂを構成する複数の凹部の形状、大きさ、個数に特に制限はない。本実施形態においては、６個の長細い略矩形状の凹部が、第２の接合部８５Ｂに配置されている。
複数の凹部によって構成された第２の凹部９０Ｂ全体の長さ方向Ｌの寸法は、第２の外部電極４０Ｂの長さ方向Ｌの長さＬ２よりも短いことが好ましい。また、複数の凹部それぞれの幅方向Ｗの寸法は、第２の外部電極４０Ｂの幅方向Ｗの長さＷ２よりも短いことが好ましい。このように、第２の凹部９０Ｂは、高さ方向Ｔから見たときに、第２の外部電極４０Ｂによって隠れる大きさであることが好ましい。
なお、第２の凹部９０Ｂを構成する複数の凹部それぞれの長さ方向Ｌの寸法は、１０μｍ以上１００μｍ以下であることが好ましい。
第２の凹部９０Ｂの深さ方向の寸法は、第２の端子本体８１Ｂを切断しない程度であればよく、例えば第２の金属端子８０Ｂの厚みの３０％以上７０％以下であってもよい。
接合材５は、はんだであることが好ましい。例えば、Ｐｂフリーはんだであってもよい。Ｐｂフリーはんだとしては、例えばＳｎ－Ｓｂ系、Ｓｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ｂｉ系などの鉛フリーはんだが好ましい。例えば、Ｓｎ－１０Ｓｂ～Ｓｎ－１５Ｓｂはんだを用いることができる。
積層セラミックコンデンサ本体２と、第１の接合材５Ａおよび第２の接合材５Ｂと、第１の金属端子８０Ａの一部と、第２の金属端子８０Ｂの一部は、外装材３に覆われている。より具体的には、外装材３は、積層セラミックコンデンサ本体２の全体と、第１の接合材５Ａおよび第２の接合材５Ｂの全体と、第１の金属端子８０Ａの第１の接合部８５Ａの全体および第１の延長部８６Ａの少なくとも一部と、第２の金属端子８０Ｂの第２の接合部８５Ｂの全体および第３の延長部８６Ｂの少なくとも一部と、を覆うように配置されている。このように、外装材３が、外部電極４０および金属端子８０といった導体金属部分を広い範囲で覆うことにより、導体間の絶縁表面距離（沿面距離）を確保することができる。また、外装材３によって導体金属部分を広い範囲で覆うことにより、表面放電リスクを回避することができる。
図１～図２に示すように、外装材３は、高さ方向Ｔに相対する第１の主面ＭＴＳ１および第２の主面ＭＴＳ２と、高さ方向Ｔに直交する幅方向Ｗに相対する第１の側面ＭＷＳ１および第２の側面ＭＷＳ２と、高さ方向Ｔおよび幅方向Ｗに直交する長さ方向Ｌに相対する第１の端面ＭＬＳ１および第２の端面ＭＬＳ２と、を含む。
図１に示すように、本実施形態の外装材３は、略直方体形状を有している。しかしながら、外装材３の形状は特に限定されない。例えば、第１の端面ＭＴＳ１および第２の端面ＭＴＳ２が傾斜した、断面台形形状の外装材３であってもよい。また、角錐台等の切頭錐体であってもよい。なお、外装材３の角部の形状は、特に限定されることなく、丸められていてもよい。
外装材３の第１の主面ＭＴＳ１および第２の主面ＭＴＳ２は所定の平坦度を有する平面状に構成されていることが好ましい。これにより、実装基板に積層セラミックコンデンサ１を搭載する際に用いる実装機のマウンターの吸着不良を防止することができる。よって、確実に実装基板に積層セラミックコンデンサ１を搭載することが可能となる。その結果、実装不良の発生を抑制することが可能となる。
外装材３は、例えば、液状や粉状のシリコーン系やエポキシ系などの樹脂を塗装して形成されている。また、外装材３は、エンジニアリングプラスチックをトランスファーモールド法やインジェクションモールド法等によりモールドしてもよい。特に、外装材３の材料は、熱硬化型エポキシ樹脂からなることが好ましい。これにより、外装材３と、積層セラミックコンデンサ本体２および金属端子８０との密着性を確保し、耐電圧および耐湿性能の向上効果を得ることができる。
以上のように、本実施形態の積層セラミック電子部品１は、積層された複数の誘電体層２０と積層された複数の内部電極層３０とを含む積層体１０と、内部電極層３０に接続される外部電極４０と、を有する積層セラミック電子部品本体２と、接合材５を介して外部電極４０に接続される金属端子８０と、を備え、金属端子８０は、端子本体と端子本体の表面に配置されるめっき膜とを有し、金属端子８０の外部電極４０と接続される側の面には、端子本体が露出するように凹部９０が配置され、凹部９０は、空洞部分を形成し、積層セラミック電子部品本体２と、接合材５と、金属端子８０の少なくとも一部とが、外装材３で覆われている。
より詳細には、本実施形態の積層セラミック電子部品１は、積層された複数の誘電体層２０と積層された複数の内部電極層３０とを含み、高さ方向に相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、高さ方向に直交する幅方向に相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面ＬＳ１および第２の端面ＬＳ２と、を含む積層体１０と、第１の端面ＬＳ１側に配置される第１の外部電極４０Ａと、第２の端面ＬＳ２側に配置される第２の外部電極４０Ｂと、を有する積層セラミック電子部品本体２と、接合材５を介して第１の外部電極４０Ａに接続される第１の金属端子８０Ａと、接合材５を介して第２の外部電極４０Ｂに接続される第２の金属端子８０Ｂと、を備える、積層セラミック電子部品１であって、第１の金属端子８０Ａは、第１の端子本体８１Ａと、第１の端子本体８１Ａの表面に配置される第１のめっき膜８２Ａと、を有し、第２の金属端子８０Ｂは、第２の端子本体８１Ｂと、第２の端子本体８１Ｂの表面に配置される第２のめっき膜８２Ｂとを有し、第１の金属端子８０Ａの第１の外部電極４０Ａと接続される側の面には、第１の端子本体８１Ａが露出するように第１の凹部９０Ａが配置され、第２の金属端子８０Ｂの第２の外部電極４０Ｂと接続される側の面には、第２の端子本体８１Ｂが露出するように第２の凹部９０Ｂが形成され、第１の凹部９０Ａおよび第２の凹部９０Ｂは、空洞部分を形成し、積層セラミック電子部品本体２と、接合材５と、第１の金属端子８０Ａの一部と、第２の金属端子８０Ｂの一部とが、外装材３で覆われている。
なお、外装材３および金属端子８０を含む積層セラミックコンデンサ１の長さ方向の寸法をＬ寸法とすると、Ｌ寸法は、３．２ｍｍ以上２０ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ１の積層方向の寸法をＴ寸法とすると、Ｔ寸法は、１．０ｍｍ以上１０ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ１の幅方向の寸法をＷ寸法とすると、Ｗ寸法は、１．５ｍｍ以上２０ｍｍ以下であることが好ましい。
次に、本実施形態の積層セラミックコンデンサ１の製造方法について説明する。まず、積層セラミックコンデンサ本体２の製造方法について説明する。
誘電体層２０用の誘電体シートおよび内部電極層３０用の導電性ペーストが準備される。誘電体シートおよび内部電極用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってもよい。
誘電体シート上に、内部電極層３０用の導電性ペーストが、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで印刷される。これにより、第１の内部電極層３１のパターンが形成された誘電体シートおよび、第２の内部電極層３２のパターンが形成された誘電体シートが準備される。
内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第１の主面ＴＳ１側の第１の主面側外層部１２となる部分が形成される。その上に、第１の内部電極層３１のパターンが印刷された誘電体シートおよび第２の内部電極層３２のパターンが印刷された誘電体シートが順次積層されることにより、内層部１１となる部分が形成される。この内層部１１となる部分の上に、内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第２の主面ＴＳ２側の第２の主面側外層部１３となる部分が形成される。これにより、積層シートが作製される。
積層シートが静水圧プレスなどの手段により積層方向にプレスされることにより、積層ブロックが作製される。
積層ブロックが所定のサイズにカットされることにより、積層チップが切り出される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みがつけられてもよい。
積層チップが焼成されることにより、積層体１０が作製される。焼成温度は、誘電体層２０や内部電極層３０の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
積層体１０の両端面に第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂとなる導電性ペーストが塗布される。本実施形態においては、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、焼き付け層である。ガラス成分と金属とを含む導電性ペーストが、例えばディッピングなどの方法により、積層体１０に塗布される。その後、焼き付け処理が行われ、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂが形成される。この時の焼き付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
なお、焼成前の積層チップと、積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。このとき、添加するセラミック材料として、誘電体層２０と同種のセラミック材料を用いることが特に好ましい。この場合は、焼成前の積層チップに対して、導電性ペーストを塗布し、積層チップと積層チップに塗布した導電性ペーストを同時に焼き付けて、焼き付け層が形成された積層体１０を形成する。
なお、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂとして薄膜層を形成する場合は、積層体１０の第１の主面ＴＳ１上の一部および第２の主面ＴＳ２上の一部に、薄膜層を形成してもよい。薄膜層は、例えば、スパッタリング法によりスパッタ電極であってもよい。第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂとして、積層体１０の第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部にスパッタ電極を形成する場合は、第１の端面ＬＳ１上および第２の端面ＬＳ２上には焼き付け層を形成してもよい。あるいは、第１の端面ＬＳ１上および第２の端面ＬＳ２上には下地電極層を形成せずに、後述するめっき層を積層体１０に直接形成してもよい。
その後、第１の下地電極層５０Ａの表面に、第１のめっき層７０Ａが形成される。また、第２の下地電極層５０Ｂの表面に、第２のめっき層７０Ｂが形成される。本実施形態では、めっき層として、Ｎｉめっき層およびＳｎめっき層が形成される。Ｎｉめっき層およびＳｎめっき層は、例えばバレルめっき法により、順次形成される。
このような製造工程により、積層セラミックコンデンサ本体２が製造される。
次に、第１の金属端子８０Ａおよび第２の金属端子８０Ｂの製造方法について説明する。
第１の端子本体８１Ａに第１のめっき膜８２Ａが施される。その後、第１のめっき膜８２Ａが施された第１の端子本体８１Ａの一部を、第１のめっき膜８２Ａごと削り取って、第１の凹部９０Ａを形成する。これにより、第１の金属端子８０Ａの母材である第１の端子本体８１Ａがむき出しとなり、はんだのぬれ性が低い表面を有する第１の凹部９０Ａが形成される。
第２の金属端子８０Ｂについても同様に、第２の端子本体８１Ｂに第２のめっき膜８２Ｂが施される。その後、第２のめっき膜８２Ｂが施された第２の端子本体８１Ｂの一部を、第２のめっき膜８２Ｂごと削り取って、第２の凹部９０Ｂを形成する。これにより、第２の金属端子８０Ｂの母材である第２の端子本体８１Ｂがむき出しとなり、はんだのぬれ性が低い表面を有する第２の凹部９０Ｂが形成される。
なお、第１の端子本体８１Ａおよび第２の端子本体８１Ｂに第１の凹部９０Ａおよび第２の凹部９０Ｂを形成した後、第１の凹部９０Ａおよび第２の凹部９０Ｂをマスキングした状態で、第１のめっき膜８２Ａおよび第２のめっき膜８２Ｂを施してもよい。これによっても、第１の端子本体８１Ａが露出する第１の凹部９０Ａと、第２の端子本体８１Ｂが露出する第２の凹部９０Ｂとが形成される。
次に、積層セラミックコンデンサ本体２と、第１の金属端子８０Ａおよび第２の金属端子８０Ｂとを接合する工程について説明する。
第１の外部電極４０Ａと第１の金属端子８０Ａは、第１の接合材５Ａによって接合される。第２の外部電極４０Ｂと第２の金属端子８０Ｂは、第２の接合材５Ｂによって接合される。本実施形態においては、第１の接合材５Ａおよび第２の接合材５Ｂは、はんだである。例えば、リフローによるはんだ付けで接合される場合、第１の接合材５Ａおよび第２の接合材５Ｂは、例えば２７０℃以上２９０℃以下の温度で３０秒以上加熱される。
このリフロー時の加熱により、第１の接合材５Ａおよび第２の接合材５Ｂが溶融する。しかしながら、第１の凹部９０Ａ内および第２の凹部９０Ｂ内の表面にはめっき膜が設けられていないため、溶融した第１の接合材５Ａおよび第２の接合材５Ｂは、第１の凹部９０Ａおよび第２の凹部９０Ｂに流れ込みにくい。よって、加熱後、第１の凹部９０Ａおよび第２の凹部９０Ｂに空洞部分が残存した状態で、第１の接合材５Ａおよび第２の接合材５Ｂが固化し、積層セラミックコンデンサ本体２と、第１の金属端子８０Ａおよび第２の金属端子８０Ｂとが接合される。
次に、積層セラミックコンデンサ本体２と、第１の接合材５Ａおよび第２の接合材５Ｂと、第１の金属端子８０Ａの一部と、第２の金属端子８０Ｂの一部とを、外装材３で覆う工程について説明する。
外装材３は、例えば、トランスファーモールド工法によって形成される。具体的には、金型に外装材３の樹脂を充填し、そこに外装材３で覆う前の積層セラミックコンデンサ、すなわち、接合材５を介して金属端子８０が接合された積層セラミックコンデンサ本体２を配置し、樹脂を硬化させる。これにより、積層セラミックコンデンサ本体２と、第１の接合材５Ａおよび第２の接合材５Ｂと、第１の金属端子８０Ａの一部と、第２の金属端子８０Ｂの一部とを覆うように、外装材３が設けられる。
最後に、金属端子８０に不要部分がある場合、打ち抜き金型等を用いて、不要部分がカットされる。そして、曲げ金型等を用いて、金属端子８０が所望の形状に折り曲げられる。
以上の製造方法により、本実施形態の積層セラミックコンデンサ１が製造される。
以上のように、本実施形態の積層セラミックコンデンサ１の製造方法は、外部電極４０を有する積層セラミックコンデンサ本体２を準備する電子部品本体準備工程と、金属端子８０となる部材を準備する金属端子準備工程と、接合材５を介して、外部電極４０に金属端子８０となる部材を接続する工程と、積層セラミックコンデンサ本体２と、接合材５と、金属端子８０となる部材の一部とを、外装材３で覆う工程と、を備え、金属端子８０は端子本体と、端子本体の表面に配置されるめっき膜と、を有し、金属端子８０の外部電極４０と接続される側の面には、端子本体が露出するように凹部９０が形成されており、凹部９０は、空洞部分を形成している。さらに、金属端子準備工程において、めっき膜が施された端子本体の一部を、めっき膜ごと削り取って凹部９０を形成する工程を含んでいてもよい。
図２１に、積層セラミック電子部品１の実装構造３００を示す。外装材３に覆われて完成品となった積層セラミックコンデンサ１は、その後、部品として、基板実装用接合材３２０を介して、実装基板３１０にリフロー実装される。このとき、接合材５が溶融して、接合材５の体積が膨張するおそれがあるが、接合材５が凹部９０の空洞部分に流れ込むことで、外装材３の内部圧力の上昇を抑制することができる。そして、外装材３の内部圧力の上昇を抑制することで、外装材３を構成する樹脂が金属端子８０から剥がれるような応力の発生を抑制することができる。また、接合材５が外部に流れ出ることも抑制できる。
さらに、外装材３を構成する樹脂が吸湿している状態においては、基板実装時のリフロー中に樹脂から水蒸気が発生するため、外装材３の内部の圧力はさらに上昇しやすい。このような場合、接合材５が外部に流れ出るはんだスプラッシュ等の問題が生じるおそれがある。しかしながら、本実施形態の積層セラミックコンデンサ１の構成であれば、接合材５が凹部９０の空洞部分に流れ込むことで、外装材３の内部圧力の上昇を抑制することができる。よって、はんだスプラッシュ等の問題の発生を抑制することができる。
また、通常、前工程で用いる接合材の融点は、後工程で用いる接合材の融点よりも高くすることが望ましい。すなわち、前工程で用いられる、外部電極４０と金属端子８０とを接続する接合材５の融点は、後工程で用いられる、完成した積層セラミックコンデンサ１を実装基板３１０に実装する際に用いられる基板実装用接合材３２０の融点よりも高いことが好ましい。しかしながら、本実施形態においては、これに限らず、接合材５の融点が、基板実装用接合材の融点よりも低い場合であっても許容される。また、同程度の融点であってもよい。例えば、接合材５と、基板実装用接合材は、同じ種類の接合材であってもよい。すなわち、本実施形態の積層セラミックコンデンサ１であれば、接合材５および基板実装用接合材３２０に採用する接合材の種類の選択の自由度が高まる。また、後工程のリフロー時の温度設定の自由度も高まる。なお、本実施形態の積層セラミックコンデンサ１であれば、接合材５が、後工程のリフロー時の温度で溶融したとしても、接合材５が凹部９０の空洞部分に流れ込むことで、外装材３の内部圧力の上昇を抑制することができる。
以上のように構成された本実施形態の積層セラミック電子部品１は、リフロー実装によって実装基板３１０に実装する際、第１の外部電極４０Ａと第１の金属端子８０Ａとを接続する接合材５および第２の外部電極４０Ｂと第２の金属端子８０Ｂとを接続する接合材が溶融した場合に、溶融した接合材５が第１の凹部９０Ａおよび第２の凹部９０Ｂに流れ込む。
すなわち、本実施形態の積層セラミック電子部品の実装構造３００は、積層セラミック電子部品１と、実装基板３１０と、を備え、第１の凹部９０Ａおよび第２の凹部９０Ｂによって形成される空洞部分に、積層セラミック電子部品１をリフロー実装によって実装基板３１０に実装する際に溶融して流れ込んだ接合材５が存在する。
以下、本実施形態の積層セラミックコンデンサ１の第１変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図９は、本実施形態の積層セラミックコンデンサ１の第１変形例を示す断面図であり、図７に対応する図である。
本変形例においては、金属端子８０に形成されている凹部９０の態様、すなわち、第１の金属端子８０Ａに形成されている第１の凹部９０Ａおよび第２の金属端子８０Ｂに形成されている第２の凹部９０Ｂの態様が、上記実施形態とは異なる。
なお、第１の金属端子８０Ａおよび第２の金属端子８０Ｂは、積層セラミックコンデンサ１の長さ方向Ｌの中央のＷＴ断面に対して概ね面対称である。よって、第１の金属端子８０Ａに形成されている第１の凹部９０Ａと、第２の金属端子８０Ｂに形成されている第２の凹部９０Ｂの構成は、基本的に同じである。したがって、これらを代表して、第１の金属端子８０Ａに形成されている第１の凹部９０Ａについて説明する。なお、この点については、後述の本実施形態の第２変形例～第５変形例についても同様である。
図９に示すように、本変形例の第１の凹部９０Ａを構成する複数の凹部は、上記実施形態の複数の凹部よりも、長さ方向Ｌの寸法Ｅ２が短い。そして、本変形例の第１の凹部９０Ａは、より多数の長細い略矩形状の凹部により形成されている。
例えば、第１の凹部９０Ａを構成する複数の凹部それぞれの長さ方向Ｌの寸法Ｅ２は、１０μｍ以上２０μｍ以下である。
第１の金属端子８０Ａに形成されている第１の凹部９０Ａおよび第２の金属端子８０Ｂに形成されている第２の凹部９０Ｂの態様が、このような態様であっても、上記実施形態と同様の効果が得られる。
以下、本実施形態の積層セラミックコンデンサ１の第２変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図１０は、本実施形態の積層セラミックコンデンサ１の第２変形例を示す断面図であり、図７に対応する図である。図１１は、図１０の積層セラミックコンデンサ１の第１の金属端子８０Ａを矢印ＸＩの方向から見たときの矢視図であり、図８に対応する図である。
本変形例においては、第１の金属端子８０Ａに形成されている第１の凹部９０Ａおよび第２の金属端子８０Ｂに形成されている第２の凹部９０Ｂの態様が、上記実施形態とは異なる。
図１０および図１１に示すように、本変形例の第１の凹部９０Ａは、幅方向Ｗの方向に並んで配列されている複数の凹部により構成されている。第１の凹部９０Ａを構成する複数の凹部の個数に特に制限はないが、本実施形態においては、１３個の長細い略矩形状の凹部が、第１の接合部８５Ａに配置されている。
第１の凹部９０Ａを構成する複数の凹部それぞれの長さ方向Ｌの寸法Ｄ１は、第１の外部電極４０Ａの長さ方向Ｌの長さＬ１よりも短いことが好ましい。また、複数の凹部によって構成された第１の凹部９０Ａの幅方向Ｗの寸法Ｄ２は、第１の外部電極４０Ａの幅方向Ｗの長さＷ１よりも短いことが好ましい。このように、第１の凹部９０Ａは、高さ方向Ｔから見たときに、第１の外部電極４０Ａによって隠れる大きさであることが好ましい。
なお、第１の凹部９０Ａを構成する複数の凹部それぞれの幅方向Ｌの寸法Ｅ３は、１０μｍ以上１００μｍ以下であることが好ましい。
第２の金属端子８０Ｂに形成されている第２の凹部９０Ｂの態様も、第１の金属端子８０Ａに形成されている第１の凹部９０Ａの態様と同様である。
第１の金属端子８０Ａに形成されている第１の凹部９０Ａおよび第２の金属端子８０Ｂに形成されている第２の凹部９０Ｂの態様が、このような態様であっても、上記実施形態と同様の効果が得られる。
以下、本実施形態の積層セラミックコンデンサ１の第３変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図１２は、本実施形態の第３変形例に係る第１の金属端子８０Ａを示す図であり、図８に対応する図である。
本変形例においては、第１の金属端子８０Ａに形成されている第１の凹部９０Ａおよび第２の金属端子８０Ｂに形成されている第２の凹部９０Ｂの態様が、上記実施形態とは異なる。
図１２に示すように、本変形例の第１の凹部９０Ａは、長さ方向Ｌの方向に並んで配列されている複数の凹部と、幅方向Ｗの方向に並んで配列されている複数の凹部とが交差する態様で形成された、格子状の凹部により構成されている。第１の凹部９０Ａを構成する格子状の凹部は、第１の接合部８５Ａに配置されている。
第１の凹部９０Ａを構成する格子状の凹部の長さ方向Ｌの寸法Ｄ１は、第１の外部電極４０Ａの長さ方向Ｌの長さＬ１よりも短いことが好ましい。また、格子状の凹部によって構成された第１の凹部９０Ａの幅方向Ｗの寸法Ｄ２は、第１の外部電極４０Ａの幅方向Ｗの長さＷ１よりも短いことが好ましい。このように、第１の凹部９０Ａは、高さ方向Ｔから見たときに、第１の外部電極４０Ａによって隠れる大きさであることが好ましい。
なお、格子状の凹部を構成する、長さ方向Ｌの方向に並んで配列されている複数の凹部の長さ方向Ｌの寸法Ｅ４と、幅方向Ｗの方向に並んで配列されている複数の凹部の幅方向Ｗの寸法Ｅ５は、それぞれ１０μｍ以上１００μｍ以下であることが好ましい。
第２の金属端子８０Ｂに形成されている第２の凹部９０Ｂの態様も、第１の金属端子８０Ａに形成されている第１の凹部９０Ａの態様と同様である。
第１の金属端子８０Ａに形成されている第１の凹部９０Ａおよび第２の金属端子８０Ｂに形成されている第２の凹部９０Ｂの態様が、このような態様であっても、上記実施形態と同様の効果が得られる。
以下、本実施形態の積層セラミックコンデンサ１の第４変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図１３は、本実施形態の第４変形例に係る第１の金属端子８０Ａを示す図であり、図８に対応する図である。
本変形例においては、第１の金属端子８０Ａに形成されている第１の凹部９０Ａおよび第２の金属端子８０Ｂに形成されている第２の凹部９０Ｂの態様が、上記実施形態とは異なる。
図１３に示すように、本変形例の第１の凹部９０Ａは、円柱状の柱状部９０Ａ１が残存する態様の略矩形の凹部によって形成されている。
第１の凹部９０Ａを構成する略矩形の凹部の長さ方向Ｌの寸法Ｄ１は、第１の外部電極４０Ａの長さ方向Ｌの長さＬ１よりも短いことが好ましい。また、第１の凹部９０Ａを構成する略矩形の凹部の幅方向Ｗの寸法Ｄ２は、第１の外部電極４０Ａの幅方向Ｗの長さＷ１よりも短いことが好ましい。このように、第１の凹部９０Ａは、高さ方向Ｔから見たときに、第１の外部電極４０Ａによって隠れる大きさであることが好ましい。
なお、円柱状の柱状部９０Ａ１の直径Ｅ６は特に限定されないが、１０μｍ以上１００μｍ以下であることが好ましい。これにより、積層セラミックコンデンサ本体２を安定的に載置することができる。また、積層セラミックコンデンサ本体２の第１の外部電極４０Ａと第１の金属端子８０Ａの電気的な接続状態を確保することができる。なお、柱状部９０Ａ１は円柱状に限らず、例えば角柱状であってもよい。
第２の金属端子８０Ｂに形成されている第２の凹部９０Ｂの態様も、第１の金属端子８０Ａに形成されている第１の凹部９０Ａの態様と同様である。
第１の金属端子８０Ａに形成されている第１の凹部９０Ａおよび第２の金属端子８０Ｂに形成されている第２の凹部９０Ｂの態様が、このような態様であっても、上記実施形態と同様の効果が得られる。
以下、本実施形態の積層セラミックコンデンサ１の第５変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図１４は、本実施形態の第５変形例に係る第１の金属端子８０Ａを示す図であり、図８に対応する図である。
本変形例においては、第１の金属端子８０Ａに形成されている第１の凹部９０Ａおよび第２の金属端子８０Ｂに形成されている第２の凹部９０Ｂの態様が、上記実施形態とは異なる。
図１４に示すように、本変形例の第１の凹部９０Ａは、長さ方向Ｌの方向および幅方向Ｗの方向に並んで配列されている複数の略矩形の凹部により構成されている。第１の凹部９０Ａを構成する複数の凹部の個数に特に制限はないが、本実施形態においては、３２個の略正方形状の凹部が、第１の接合部８５Ａに配置されている。
複数の凹部によって構成された第１の凹部９０Ａ全体の長さ方向Ｌの寸法Ｄ１は、第１の外部電極４０Ａの長さ方向Ｌの長さＬ１よりも短いことが好ましいが、図１４に示すように長くてもよい。また、複数の凹部によって構成された第１の凹部９０Ａの幅方向Ｗの寸法Ｄ２は、第１の外部電極４０Ａの幅方向Ｗの長さＷ１よりも短いことが好ましいが、図１４に示すように長くても良い。この場合、第１の凹部９０Ａは、高さ方向Ｔから見たときに、第１の外部電極４０Ａからはみ出る部分がある。このはみ出る部分は、はんだ等の第１の接合材５Ａの濡れ上がり部により隠れることが望ましい。但し、第１の接合材５Ａの濡れ上がり部により隠れない部分があってもよい。
なお、第１の凹部９０Ａを構成する複数の凹部それぞれの長さ方向Ｌの寸法Ｅ７および幅方向Ｗの寸法Ｅ８は、１０μｍ以上１００μｍ以下であることが好ましい。なお、第１の凹部９０Ａを構成する複数の凹部のうち、少なくともひとつの凹部は、高さ方向Ｔから見たときに、第１の外部電極４０Ａによって隠れる大きさであることが好ましい。
第２の金属端子８０Ｂに形成されている第２の凹部９０Ｂの態様も、第１の金属端子８０Ａに形成されている第１の凹部９０Ａの態様と同様である。
第１の金属端子８０Ａに形成されている第１の凹部９０Ａおよび第２の金属端子８０Ｂに形成されている第２の凹部９０Ｂの態様が、このような態様であっても、上記実施形態と同様の効果が得られる。
本実施形態の積層セラミックコンデンサ１によれば、以下の効果を奏する。
（１）本実施形態の積層セラミック電子部品１は、積層された複数の誘電体層２０と積層された複数の内部電極層３０とを含み、高さ方向に相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、高さ方向に直交する幅方向に相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面ＬＳ１および第２の端面ＬＳ２と、を含む積層体１０と、第１の端面ＬＳ１側に配置される第１の外部電極４０Ａと、第２の端面ＬＳ２側に配置される第２の外部電極４０Ｂと、を有する積層セラミック電子部品本体２と、接合材５を介して第１の外部電極４０Ａに接続される第１の金属端子８０Ａと、接合材５を介して第２の外部電極４０Ｂに接続される第２の金属端子８０Ｂと、を備える、積層セラミック電子部品１であって、第１の金属端子８０Ａは、第１の端子本体８１Ａと、第１の端子本体８１Ａの表面に配置される第１のめっき膜８２Ａと、を有し、第２の金属端子８０Ｂは、第２の端子本体８１Ｂと、第２の端子本体８１Ｂの表面に配置される第２のめっき膜８２Ｂとを有し、第１の金属端子８０Ａの第１の外部電極４０Ａと接続される側の面には、第１の端子本体８１Ａが露出するように第１の凹部９０Ａが配置され、第２の金属端子８０Ｂの第２の外部電極４０Ｂと接続される側の面には、第２の端子本体８１Ｂが露出するように第２の凹部９０Ｂが形成され、第１の凹部９０Ａおよび第２の凹部９０Ｂは、空洞部分を形成し、積層セラミック電子部品本体２と、接合材５と、第１の金属端子８０Ａの一部と、第２の金属端子８０Ｂの一部とが、外装材３で覆われている。外装材３に覆われて完成品となった積層セラミックコンデンサ１は、その後、部品として、実装基板にリフロー実装される。このとき、接合材５が溶融して、接合材５の体積が膨張するおそれがあるが、接合材５が第１の凹部９０Ａおよび第２の凹部９０Ｂの空洞部分に流れ込むことで、外装材３の内部圧力の上昇を抑制することができる。そして、外装材３の内部圧力の上昇を抑制することで、外装材３を構成する樹脂が第１の金属端子８０Ａおよび第２の金属端子８０Ｂから剥がれるような応力の発生を抑制することができる。また、接合材５が外部に流れ出ることも抑制できる。
（２）本実施形態の外装材３は、熱硬化型エポキシ樹脂である。これにより、外装材３と、積層セラミック電子部品本体２および金属端子８０との密着性を確保し、耐電圧および耐湿性能の向上効果を得ることができる。
（３）本実施形態の第１の金属端子８０Ａは、第１の外部電極４０Ａが配置された第１の主面ＴＳ１または第２の主面ＴＳ２もしくは第１の側面ＷＳ１または第２の側面ＷＳ２と対向する第１の接合部８５Ａと、第１の接合部８５Ａに接続され、第１の接合部８５Ａと対向する第１の主面ＴＳ１または第２の主面ＴＳ２もしくは第１の側面ＷＳ１または第２の側面ＷＳ２と略平行となる方向に積層セラミック電子部品本体２から遠ざかるように延びる第１の延長部８６Ａと、第１の延長部８６Ａに接続され、第１の接合部８５Ａと対向する第１の主面ＴＳ１または第２の主面ＴＳ２もしくは第１の側面ＷＳ１または第２の側面ＷＳ２と、積層セラミック電子部品１が実装されるべき実装基板の実装面との間に隙間を設けるために、実装面側に延びる第２の延長部８７Ａと、第２の延長部８７Ａに接続され、実装面に略平行に延びる第１の実装部８８Ａと、を有し、第２の金属端子８０Ｂは、第２の外部電極４０Ｂが配置された第１の主面ＴＳ１または第２の主面ＴＳ２もしくは第１の側面ＷＳ１または第２の側面ＷＳ２と対向する第２の接合部８５Ｂと、第２の接合部８５Ｂに接続され、第２の接合部８５Ｂと対向する第１の主面ＴＳ１または第２の主面ＴＳ２もしくは第１の側面ＷＳ１または第２の側面ＷＳ２と略平行となる方向に積層セラミック電子部品本体２から遠ざかるように延びる第３の延長部８６Ｂと、第３の延長部８６Ｂに接続され、第２の接合部８５Ｂと対向する第１の主面ＴＳ１または第２の主面ＴＳ２もしくは第１の側面ＷＳ１または第２の側面ＷＳ２と、積層セラミック電子部品１が実装されるべき実装基板の実装面との間に隙間を設けるために、実装面側に延びる第４の延長部８７Ｂと、第４の延長部８７Ｂに接続され、実装面に略平行に延びる第２の実装部８８Ｂと、を有する。これにより、実装基板と積層セラミック電子部品本体２との距離を長くすることができ、実装基板からの応力を緩和する効果が得られる。また、実装基板側に設けられる外装材３の厚みを厚くすることができ、絶縁性を確保することができる。
（４）本実施形態の積層セラミック電子部品１は、リフロー実装によって実装基板３１０に実装する際、第１の外部電極４０Ａと第１の金属端子８０Ａとを接続する接合材５および第２の外部電極４０Ｂと第２の金属端子８０Ｂとを接続する接合材が溶融した場合に、溶融した接合材５が第１の凹部９０Ａおよび第２の凹部９０Ｂに流れ込む。これにより、上述の（１）の効果が得られる。
（５）本実施形態の積層セラミック電子部品の実装構造３００は、積層セラミック電子部品１と、実装基板３１０と、を備え、第１の凹部９０Ａおよび第２の凹部９０Ｂによって形成される空洞部分に、積層セラミック電子部品１をリフロー実装によって実装基板３１０に実装する際に溶融して流れ込んだ接合材が存在する。これにより、上述の（１）の効果が得られる。
＜第２実施形態＞
以下、本発明の第２実施形態に係る積層セラミックコンデンサ１０１について説明する。なお、以下の説明において、第１実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図１５～図１８は、本実施形態の積層セラミックコンデンサ１０１を説明するための図である。図１５は、本実施形態の積層セラミックコンデンサ１０１の外観斜視図である。図１６は、図１５の積層セラミックコンデンサ１０１のＸＶＩ－ＸＶＩ線に沿った断面図である。図１７は、図１６の積層セラミックコンデンサ１０１のＸＶＩＩ－ＸＶＩＩ線に沿った断面図である。図１８は、図１６の積層セラミックコンデンサ１０１の第１の金属端子１８０Ａおよび第２の金属端子１８０Ｂを矢印ＸＶＩＩＩの方向から見たときの矢視図である。
第１実施形態においては、１つの積層セラミックコンデンサ本体２が外装材３に覆われて、積層セラミックコンデンサ１が構成されていた。本実施形態においては、複数の積層セラミック電子部品本体としての積層セラミックコンデンサ本体１０２が外装材３に覆われて、積層セラミック電子部品としての積層セラミックコンデンサ１０１が構成されている。
本実施形態の積層セラミックコンデンサ１０１は、複数の積層セラミックコンデンサ本体１０２と、凹部１９０が形成された金属端子１８０と、を有する。本実施形態においては、図１５に示すように、４個の積層セラミックコンデンサ本体１０２が、幅方向Ｗに並んで配列されている。
図１５および図１６に示すように、複数の積層セラミックコンデンサ本体１０２と、積層セラミックコンデンサ本体１０２と金属端子１８０とを接続する接合材５と、金属端子１８０の一部は、外装材３によって覆われている。なお、図１５および図１６においては、外装材３の輪郭が二点鎖線で示されている。図１５は、外装材３を透過して外装材３の内部を見たときの仮想的な図であり、外装材３の内部の複数の積層セラミックコンデンサ本体１０２と、金属端子１８０が示されている。
本実施形態の積層セラミックコンデンサ本体１０２は、積層体１１０と、外部電極１４０と、を有する。
図１６および図１７に示すように積層体１１０は、積層された複数の誘電体層１２０と積層された複数の内部電極層１３０とを含み、高さ方向に相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、高さ方向に直交する幅方向に相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面ＬＳ１および第２の端面ＬＳ２と、を含む。
複数の内部電極層１３０は、複数の第１の内部電極層１３１および複数の第２の内部電極層１３２を有する。複数の第１の内部電極層１３１は、複数の誘電体層１２０上に配置されている。複数の第２の内部電極層１３２は、複数の誘電体層１２０上に配置されている。複数の第１の内部電極層１３１および複数の第２の内部電極層１３２は、積層体１１０の幅方向Ｗに交互に配置されるように埋設されている。すなわち、本実施形態の積層体１１０は、第１実施形態の積層体１０とは異なり、複数の誘電体層１２０および複数の内部電極層１３０が、幅方向Ｗに積層されている。
第１の内部電極層１３１は、第２の内部電極層１３２に対向する第１の対向部１３１Ａと、第１の対向部１３１Ａから第１の端面ＬＳ１および第１の主面ＴＳ１の一部と第２の主面ＴＳ２の一部のそれぞれに引き出される第１の引き出し部１３１Ｂとを有している。第１の引き出し部１３１Ｂは、第１の端面ＬＳ１および第１の主面ＴＳ１の一部と第２の主面ＴＳ２の一部のそれぞれに露出している。
第２の内部電極層１３２は、第１の内部電極層１３１に対向する第２の対向部１３２Ａと、第２の対向部１３２Ａから第２の端面ＬＳ２および第１の主面ＴＳ１の一部と第２の主面ＴＳ２の一部のそれぞれに引き出される第２の引き出し部１３２Ｂとを有している。第２の引き出し部１３２Ｂは、第２の端面ＬＳ２および第１の主面ＴＳ１の一部と第２の主面ＴＳ２の一部のそれぞれに露出している。
本実施形態では、第１の対向部１３１Ａと第２の対向部１３２Ａが誘電体層１２０を介して対向することにより容量が形成され、コンデンサの特性が発現する。
外部電極１４０は、第１の外部電極１４０Ａと、第２の外部電極１４０Ｂと、を有する。
第１の外部電極１４０Ａは、第１の端面ＬＳ１側に配置されている。第１の外部電極１４０Ａは、第１の内部電極層１３１に接続されている。第１の外部電極１４０Ａは、第１の端面ＬＳ１上および少なくとも第１の主面ＴＳ１の一部と第２の主面ＴＳ２の一部に至るように配置されている。本実施形態においては、第１の外部電極１４０Ａは、第１の端面ＬＳ１上に加えて、第１の主面ＴＳ１の一部、第２の主面ＴＳ２の一部、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部に配置されている。
第２の外部電極１４０Ｂは、第２の端面ＬＳ２側に配置されている。第２の外部電極１４０Ｂは、第２の内部電極層１３２に接続されている。第２の外部電極１４０Ｂは、第２の端面ＬＳ２上および少なくとも第１の主面ＴＳ１の一部と第２の主面ＴＳ２の一部に至るように配置されている。本実施形態においては、第２の外部電極１４０Ｂは、第２の端面ＬＳ２上に加えて、第１の主面ＴＳ１の一部、第２の主面ＴＳ２の一部、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部に配置されている。
第１の外部電極１４０Ａは、第１実施形態と同様、第１の下地電極層１５０Ａと、第１の下地電極層１５０Ａ上に配置された第１のめっき層１７０Ａと、を有することが好ましい。
第２の外部電極１４０Ｂは、第１実施形態と同様、第２の下地電極層１５０Ｂと、第２の下地電極層１５０Ｂ上に配置された第２のめっき層１７０Ｂと、を有することが好ましい。
金属端子１８０は、第１の金属端子１８０Ａと、第２の金属端子１８０Ｂと、を有する。金属端子１８０に形成された凹部１９０は、第１の金属端子１８０Ａに形成された第１の凹部１９０Ａと、第２の金属端子１８０Ｂに形成された第２の凹部１９０Ｂと、を有する。接合材５は、第１の接合材５Ａと、第２の接合材５Ｂと、を有する。第１の金属端子１８０Ａは、第１の接合材５Ａを介して第１の外部電極１４０Ａに接続される。第２の金属端子１８０Ｂは、第２の接合材５Ｂを介して第２の外部電極１４０Ｂに接続される。
第１の金属端子１８０Ａおよび第２の金属端子１８０Ｂは、複数の積層セラミックコンデンサ本体１０２を実装基板に表面実装するための端子である。第１の金属端子１８０Ａおよび第２の金属端子１８０Ｂは、例えば板状のリードフレームである。
第１の金属端子１８０Ａは、第１の外部電極１４０Ａが配置された第１の主面ＴＳ１または第２の主面ＴＳ２もしくは第１の側面ＷＳ１または第２の側面ＷＳ２と対向する第１の接合部１８５Ａと、第１の接合部１８５Ａに接続され、第１の接合部１８５Ａと対向する第１の主面ＴＳ１または第２の主面ＴＳ２もしくは第１の側面ＷＳ１または第２の側面ＷＳ２と略平行となる方向に積層セラミックコンデンサ本体１０２から遠ざかるように延びる第１の延長部１８６Ａと、第１の延長部１８６Ａに接続され、第１の接合部１８５Ａと対向する第１の主面ＴＳ１または第２の主面ＴＳ２もしくは第１の側面ＷＳ１または第２の側面ＷＳ２と、積層セラミックコンデンサ１０１が実装されるべき実装基板の実装面との間に隙間を設けるために、実装面側に延びる第２の延長部１８７Ａと、第２の延長部１８７Ａに接続され、実装面に略平行に延びる第１の実装部１８８Ａと、を有する。なお、本実施形態においては、第１の接合部１８５Ａと対向する積層体１１０の面は、第２の主面ＴＳ２である。
第２の金属端子１８０Ｂは、第２の外部電極１４０Ｂが配置された第１の主面ＴＳ１または第２の主面ＴＳ２もしくは第１の側面ＷＳ１または第２の側面ＷＳ２と対向する第２の接合部１８５Ｂと、第２の接合部１８５Ｂに接続され、第２の接合部１８５Ｂと対向する第１の主面ＴＳ１または第２の主面ＴＳ２もしくは第１の側面ＷＳ１または第２の側面ＷＳ２と略平行となる方向に積層セラミックコンデンサ本体１０２から遠ざかるように延びる第３の延長部１８６Ｂと、第３の延長部１８６Ｂに接続され、第２の接合部１８５Ｂと対向する第１の主面または前記第２の主面もしくは前記第１の側面または前記第２の側面と、積層セラミックコンデンサ１０１が実装されるべき実装基板の実装面との間に隙間を設けるために、実装面側に延びる第４の延長部１８７Ｂと、第４の延長部１８７Ｂに接続され、実装面に略平行に延びる第２の実装部１８８Ｂと、を有する。なお、本実施形態においては、第２の接合部１８５Ｂと対向する積層体１１０の面は、第２の主面ＴＳ２である。
図１６に示すように、第１の金属端子１８０Ａは、第１の端子本体１８１Ａと、第１の端子本体１８１Ａの表面に配置される第１のめっき膜１８２Ａと、を有する。第１の金属端子１８０Ａの第１の外部電極１４０Ａと接続される側の面には、第１の端子本体１８１Ａが露出するように第１の凹部１９０Ａが配置されている。
図１６に示すように、第２の金属端子１８０Ｂは、第２の端子本体１８１Ｂと、第２の端子本体１８１Ｂの表面に配置される第２のめっき膜１８２Ｂと、を有する。第２の金属端子１８０Ｂの第２の外部電極１４０Ｂと接続される側の面には、第２の端子本体１８１Ｂが露出するように第２の凹部１９０Ｂが配置されている。
第１の金属端子１８０Ａに形成された第１の凹部１９０Ａは、空洞部分を形成する。第１の凹部１９０Ａは、第１の端子本体１８１Ａが露出するように形成されている。すなわち、第１の凹部１９０Ａ内の表面は、第１のめっき膜１８２Ａが施されていない表面を含む。よって、第１の接合材５Ａによって第１の外部電極１４０Ａと第１の金属端子１８０Ａとが接合される際に、第１の凹部１９０Ａには、第１の接合材５Ａが流れ込みにくい。
第２の金属端子１８０Ｂに形成された第２の凹部１９０Ｂは、空洞部分を形成する。第２の凹部１９０Ｂは、第２の端子本体１８１Ｂが露出するように形成されている。すなわち、第２の凹部１９０Ｂ内の表面は、第２のめっき膜１８２Ｂが施されていない表面を含む。よって、第２の接合材５Ｂによって第２の外部電極１４０Ｂと第２の金属端子１８０Ｂとが接合される際に、第２の凹部１９０Ｂには、第２の接合材５Ｂが流れ込みにくい。
次に、第１の金属端子１８０Ａに形成されている第１の凹部１９０Ａおよび第２の金属端子１８０Ｂに形成されている第２の凹部１９０Ｂの一例について説明する。図１８に示される凹部１９０は、図１４に示される凹部の変形例であり、凹部の個数を増やしたものである。このような構成により、一対の第１の金属端子１８０Ａおよび第２の金属端子１８０Ｂに、複数の積層セラミックコンデンサ本体１０２を接続することができる。
図１８は、図１６の積層セラミックコンデンサ１０１の第１の金属端子１８０Ａおよび第２の金属端子１８０Ｂを矢印ＸＶＩＩＩの方向から見たときの矢視図であって、第１の凹部１９０Ａおよび第２の凹部１９０Ｂの一例を示すものである。図１８には、積層セラミックコンデンサ本体１０２が接続される前の第１の金属端子１８０Ａおよび第２の金属端子１８０Ｂの一例が示されている。なお、図１８には、第１の金属端子１８０Ａおよび第２の金属端子１８０Ｂに複数の積層セラミックコンデンサ本体１０２が接続されたときの積層体１１０および外部電極１４０の輪郭形状が二点鎖線で示されている。
本実施形態の第１の凹部１９０Ａは、長さ方向Ｌの方向および幅方向Ｗの方向に並んで配列されている複数の略矩形の凹部により構成されている。第１の凹部９０Ａを構成する複数の凹部の個数に特に制限はなく、本実施形態においては、多数の略正方形状の凹部が、第１の接合部１８５Ａに配置されている。
本実施形態の第２の凹部１９０Ｂは、長さ方向Ｌの方向および幅方向Ｗの方向に並んで配列されている複数の略矩形の凹部により構成されている。第２の凹部１９０Ｂを構成する複数の凹部の個数に特に制限はなく、本実施形態においては、多数の略正方形状の凹部が、第２の接合部１８５Ｂに配置されている。
なお、第１の凹部１９０Ａおよび第２の凹部１９０Ｂを構成する凹部の態様はこれに限らない。例えば、一対の第１の金属端子１８０Ａおよび第２の金属端子１８０Ｂに、図８、図１１～図１３に示されるような凹部を設けてもよい。この場合においても、複数の積層セラミックコンデンサ本体１０２を接続できるようにするために、凹部の個数を増やすことが好ましい。
以上のように、本実施形態の積層セラミック電子部品１０１は、積層された複数の誘電体層１２０と積層された複数の内部電極層３０とを含む積層体１１０と、内部電極層１３０に接続される外部電極１４０と、を有する、複数の積層セラミック電子部品本体１０２と、接合材５を介して複数の積層セラミック電子部品本体１０２の外部電極１４０に接続される金属端子１８０と、を備え、金属端子１８０は、端子本体と端子本体の表面に配置されるめっき膜とを有し、金属端子１８０の外部電極１４０と接続される側の面には、端子本体が露出するように凹部１９０が配置され、凹部１９０は、空洞部分を形成し、積層セラミック電子部品本体１０２と、接合材５と、金属端子１８０の少なくとも一部とが、外装材３で覆われている。このような態様であっても、第１実施形態と同様の効果が得られる。
なお、外装材３および金属端子１８０を含む積層セラミックコンデンサ１０１の長さ方向の寸法をＬ寸法とすると、Ｌ寸法は、３．２ｍｍ以上２０ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ１の積層方向の寸法をＴ寸法とすると、Ｔ寸法は、１．０ｍｍ以上１０ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ１の幅方向の寸法をＷ寸法とすると、Ｗ寸法は、１．５ｍｍ以上２０ｍｍ以下であることが好ましい。
本実施形態の積層セラミック電子部品１０１によれば、第１実施形態の（１）～（５）に加えて、以下の効果を奏する。
（６）本実施形態の積層セラミック電子部品１０１は、複数の積層セラミック電子部品本体１０２を含み、第１の金属端子１８０Ａは、接合材５を介して複数の積層セラミック電子部品本体１０２の第１の外部電極１４０Ａに接続され、第２の金属端子１８０Ｂは、接合材５を介して複数の積層セラミック電子部品本体１０２の第２の外部電極１４０Ｂに接続されている。このように、複数の積層セラミック電子部品本体を含む場合においても、外装材３が金属端子１８０から剥がれるような応力の発生を抑制することができる。
（７）本実施形態の内部電極層１３０は、第１の内部電極層１３１と第２の内部電極層１３２とを含み、第１の内部電極層１３１は、第２の内部電極層１３２と対向する第１の対向部１３１Ａと、第１の端面ＬＳ１および第１の主面ＴＳ１の一部と第２の主面ＴＳ２の一部のそれぞれに引き出される第１の引き出し部１３１Ｂと、を有し、第２の内部電極層１３２は、第１の内部電極層１３１と対向する第２の対向部１３２Ａと、第２の端面ＬＳ２および第１の主面ＴＳ１の一部と第２の主面ＴＳ２の一部のそれぞれに引き出される第２の引き出し部１３２Ｂと、を有し、第１の外部電極１４０Ａは、第１の端面ＬＳ１上および少なくとも第１の主面ＴＳ１の一部と第２の主面ＴＳ２の一部に至るように配置され、第２の外部電極１４０Ｂは、第２の端面ＬＳ２上および少なくとも第１の主面ＴＳ１の一部と第２の主面ＴＳ２の一部に至るように配置される。これにより、内部電極層１３０と外部電極１４０との接触面積を増加させることができ、低ＥＳＲおよび低熱抵抗化を図ることができる。
以下、本実施形態の積層セラミックコンデンサ１０１の変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図１９は、本実施形態の積層セラミックコンデンサ１０１の変形例を示す断面図であり、図１６に対応する図である。
本変形例においては、積層セラミックコンデンサ本体２０２の構成が、上記実施形態とは異なる。
本変形例の積層セラミックコンデンサ本体２０２は、積層体２１０と、外部電極２４０と、を有する。
積層体２１０は、積層された複数の誘電体層２２０と積層された複数の内部電極層２３０とを含む。
複数の内部電極層２３０は、複数の第１の内部電極層２３１および複数の第２の内部電極層２３２を有する。複数の第１の内部電極層２３１は、複数の誘電体層２２０上に配置されている。複数の第２の内部電極層２３２は、複数の誘電体層２２０上に配置されている。複数の第１の内部電極層２３１および複数の第２の内部電極層２３２は、積層体２１０の幅方向Ｗに交互に配置されるように埋設されている。この点については、上記実施形態と同様である。
第１の内部電極層２３１は、第２の内部電極層２３２に対向する第１の対向部２３１Ａと、第１の対向部２３１Ａから第１の端面ＬＳ１側の第２の主面ＴＳ２に引き出される第１の引き出し部２３１Ｂとを有している。第１の引き出し部２３１Ｂは、第１の端面ＬＳ１側の第２の主面ＴＳ２に露出している。
第２の内部電極層２３２は、第１の内部電極層２３１に対向する第２の対向部２３２Ａと、第２の対向部２３２Ａから第２の端面ＬＳ２側の第２の主面ＴＳ２に引き出される第２の引き出し部２３２Ｂとを有している。第２の引き出し部２３２Ｂは、第２の端面ＬＳ２側の第２の主面ＴＳ２に露出している。
外部電極２４０は、第１の外部電極２４０Ａと、第２の外部電極２４０Ｂと、を有する。
第１の外部電極２４０Ａは、第１の端面ＬＳ１側の第２の主面ＴＳ２に配置されている。第１の外部電極２４０Ａは、第１の内部電極層２３１に接続されている。
第２の外部電極２４０Ｂは、第２の端面ＬＳ２側の第２の主面ＴＳ２に配置されている。第２の外部電極２４０Ｂは、第２の内部電極層２３２に接続されている。
第１の外部電極２４０Ａは、上記実施形態と同様、第１の下地電極層２５０Ａと、第１の下地電極層２５０Ａ上に配置された第１のめっき層２７０Ａと、を有することが好ましい。
第２の外部電極２４０Ｂは、上記実施形態と同様、第２の下地電極層２５０Ｂと、第２の下地電極層２５０Ｂ上に配置された第２のめっき層２７０Ｂと、を有することが好ましい。
金属端子１８０の構成については、基本的には上記実施形態と同様である。凹部１９０の個数や形状は、外部電極２４０の大きさや形状に応じて調整される。また、接合材５を介して、複数の積層セラミックコンデンサ本体２０２の外部電極２４０と、金属端子１８０とを接続する構成についても、基本的には上記実施形態と同様である。このような態様であっても、上記実施形態と同様の効果が得られる。
なお、積層セラミックコンデンサ本体の構成は、図３～図６、図１６、図１９に示す構成に限定されない。例えば、積層セラミックコンデンサ本体は、図２０Ａ、図２０Ｂ、図２０Ｃに示すような、２連構造、３連構造、４連構造の積層セラミックコンデンサであってもよい。
図２０Ａに示す積層セラミックコンデンサ本体２は、２連構造の積層セラミックコンデンサ本体２であり、内部電極層３０として、第１の内部電極層３３および第２の内部電極層３４に加えて、第１の端面ＬＳ１および第２の端面ＬＳ２のどちらにも引き出されない浮き内部電極層３５を備える。図２０Ｂに示す積層セラミックコンデンサ本体２は、浮き内部電極層３５として、第１の浮き内部電極層３５Ａおよび第２の浮き内部電極層３５Ｂを備えた、３連構造の積層セラミックコンデンサ本体２である。図２０Ｃに示す積層セラミックコンデンサ本体２は、浮き内部電極層３５として、第１の浮き内部電極層３５Ａ、第２の浮き内部電極層３５Ｂおよび第３の浮き内部電極層３５Ｃを備えた、４連構造の積層セラミックコンデンサ本体２である。このように、内部電極層３０として、浮き内部電極層３５を設けることにより、積層セラミックコンデンサ本体２は、対向電極部が複数に分割された構造となる。これにより、対向する内部電極層３０間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。よって、それぞれのコンデンサ成分に印加される電圧が低くなり、積層セラミックコンデンサ本体２の高耐圧化を図ることができる。なお、本実施形態の積層セラミックコンデンサ本体２は、４連以上の多連構造であってもよいことはいうまでもない。
なお、積層セラミックコンデンサ本体２は、２個の外部電極を備える２端子型のものであってもよいし、多数の外部電極を備える多端子型のものであってもよい。
なお、上述した実施形態では、積層セラミック電子部品として、誘電体セラミックを用いた積層セラミックコンデンサを例示したが、本発明の積層セラミック電子部品はこれに限定されず、圧電体セラミックを用いた圧電部品、半導体セラミックを用いたサーミスタ、磁性体セラミックを用いたインダクタ等の種々の積層セラミック電子部品にも適用可能である。圧電体セラミックとしてはＰＺＴ（チタン酸ジルコン酸鉛）系セラミック等が挙げられ、半導体セラミックとしてはスピネル系セラミック等が挙げられ、磁性体セラミックとしてはフェライト等が挙げられる。
本発明は、上記実施形態の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、上記実施形態において記載する個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
１、１０１ 積層セラミックコンデンサ（積層セラミック電子部品）
２、１０２、２０２ 積層セラミックコンデンサ本体（積層セラミック電子部品本体）
３ 外装材
５ 接合材
５Ａ 第１の接合材
５Ｂ 第２の接合材
１０、１１０、２１０ 積層体
ＬＳ１ 第１の端面
ＬＳ２ 第２の端面
ＷＳ１ 第１の側面
ＷＳ２ 第２の側面
ＴＳ１ 第１の主面
ＴＳ２ 第２の主面
２０、１２０、２２０ 誘電体層（セラミック層）
３０、１３０、２３０ 内部電極層（内部導体層）
３１、１３１、２３１ 第１の内部電極層
３２、１３２、２３２ 第２の内部電極層
４０、１４０、２４０ 外部電極
４０Ａ、１４０Ａ、２４０Ａ 第１の外部電極
４０Ｂ、１４０Ｂ、２４０Ｂ 第２の外部電極
８０、１８０ 金属端子
８０Ａ、１８０Ａ 第１の金属端子
８０Ｂ、１８０Ｂ 第２の金属端子
８１Ａ、１８１Ａ 第１の端子本体
８１Ｂ、１８１Ｂ 第２の端子本体
８２Ａ、１８２Ａ 第１のめっき膜
８２Ｂ、１８２Ｂ 第２のめっき膜
８５Ａ、１８５Ａ 第１の接合部
８５Ｂ、１８５Ｂ 第２の接合部
８６Ａ、１８６Ａ 第１の延長部
８６Ｂ、１８６Ｂ 第３の延長部
８７Ａ、１８７Ａ 第２の延長部
８７Ｂ、１８７Ｂ 第４の延長部
８８Ａ、１８８Ａ 第１の実装部
８８Ｂ、１８８Ｂ 第２の実装部
９０、１９０ 凹部
９０Ａ、１９０Ａ 第１の凹部
９０Ｂ、１９０Ｂ 第２の凹部
３００ 実装構造
３１０ 実装基板

Claims (7)

  1. 積層された複数の誘電体層と積層された複数の内部電極層とを含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、前記第１の端面側に配置される第１の外部電極と、前記第２の端面側に配置される第２の外部電極と、を有する積層セラミック電子部品本体と、
    接合材を介して前記第１の外部電極に接続される第１の金属端子と、
    接合材を介して前記第２の外部電極に接続される第２の金属端子と、
    を備える、積層セラミック電子部品であって、
    前記第１の金属端子は、第１の端子本体と、前記第１の端子本体の表面に配置される第１のめっき膜と、を有し、
    前記第２の金属端子は、第２の端子本体と、前記第２の端子本体の表面に配置される第２のめっき膜とを有し、
    前記第１の金属端子の前記第１の外部電極と接続される側の面には、前記第１の端子本体が露出するように第１の凹部が配置され、
    前記第２の金属端子の前記第２の外部電極と接続される側の面には、前記第２の端子本体が露出するように第２の凹部が形成され、
    前記第１の凹部および前記第２の凹部は、空洞部分を形成し、
    前記積層セラミック電子部品本体と、前記接合材と、前記第１の金属端子の一部と、前記第２の金属端子の一部とが、外装材で覆われる、積層セラミック電子部品。
  2. 前記外装材は、熱硬化型エポキシ樹脂である、請求項１に記載の積層セラミック電子部品。
  3. 前記第１の金属端子は、
    前記第１の外部電極が配置された前記第１の主面または前記第２の主面もしくは前記第１の側面または前記第２の側面と対向する第１の接合部と、
    前記第１の接合部に接続され、前記第１の接合部と対向する前記第１の主面または前記第２の主面もしくは前記第１の側面または前記第２の側面と略平行となる方向に前記積層セラミック電子部品本体から遠ざかるように延びる第１の延長部と、
    前記第１の延長部に接続され、前記第１の接合部と対向する前記第１の主面または前記第２の主面もしくは前記第１の側面または前記第２の側面と、前記積層セラミック電子部品が実装されるべき実装基板の実装面との間に隙間を設けるために、前記実装面側に延びる第２の延長部と、
    前記第２の延長部に接続され、前記実装面に略平行に延びる第１の実装部と、を有し、
    前記第２の金属端子は、
    前記第２の外部電極が配置された前記第１の主面または前記第２の主面もしくは前記第１の側面または前記第２の側面と対向する第２の接合部と、
    前記第２の接合部に接続され、前記第２の接合部と対向する前記第１の主面または前記第２の主面もしくは前記第１の側面または前記第２の側面と略平行となる方向に前記積層セラミック電子部品本体から遠ざかるように延びる第３の延長部と、
    前記第３の延長部に接続され、前記第２の接合部と対向する前記第１の主面または前記第２の主面もしくは前記第１の側面または前記第２の側面と、前記積層セラミック電子部品が実装されるべき実装基板の実装面との間に隙間を設けるために、前記実装面側に延びる第４の延長部と、
    前記第４の延長部に接続され、前記実装面に略平行に延びる第２の実装部と、を有する、請求項１または請求項２に記載の積層セラミック電子部品。
  4. 前記積層セラミック電子部品は、複数の積層セラミック電子部品本体を含み、
    前記第１の金属端子は、接合材を介して前記複数の積層セラミック電子部品本体の前記第１の外部電極に接続され、
    前記第２の金属端子は、接合材を介して前記複数の積層セラミック電子部品本体の前記第２の外部電極に接続されている、請求項１～３のいずれか１項に記載の積層セラミック電子部品。
  5. 前記内部電極層は、第１の内部電極層と第２の内部電極層とを含み、
    前記第１の内部電極層は、前記第２の内部電極層と対向する第１の対向部と、前記第１の端面および前記第１の主面の一部、前記第２の主面の一部のそれぞれに引き出される第１の引き出し部と、を有し、
    前記第２の内部電極層は、前記第１の内部電極層と対向する第２の対向部と、前記第２の端面および前記第１の主面の一部、前記第２の主面の一部のそれぞれに引き出される第２の引き出し部と、を有し、
    前記第１の外部電極は、前記第１の端面上および少なくとも前記第１の主面の一部と前記第２の主面の一部に至るように配置され、前記第２の外部電極は、前記第２の端面上および少なくとも前記第１の主面の一部と前記第２の主面の一部に至るように配置される、請求項１～４のいずれか１項に記載の積層セラミック電子部品。
  6. 請求項１～５のいずれか１項に記載の積層セラミック電子部品であって、
    前記積層セラミック電子部品をリフロー実装によって実装基板に実装する際、
    前記第１の外部電極と第１の金属端子とを接続する前記接合材および前記第２の外部電極と第２の金属端子とを接続する前記接合材が溶融した場合に、溶融した前記接合材が前記第１の凹部および前記第２の凹部に流れ込む、積層セラミック電子部品。
  7. 請求項１～５のいずれか１項に記載の積層セラミック電子部品と、
    実装基板と、を備える積層セラミック電子部品の実装構造であって、
    前記第１の凹部および前記第２の凹部によって形成される前記空洞部分に、前記積層セラミック電子部品をリフロー実装によって実装基板に実装する際に溶融して流れ込んだ前記接合材が存在する、積層セラミック電子部品の実装構造。
JP2020156321A 2020-09-17 2020-09-17 積層セラミック電子部品、積層セラミック電子部品の実装構造 Pending JP2022049987A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020156321A JP2022049987A (ja) 2020-09-17 2020-09-17 積層セラミック電子部品、積層セラミック電子部品の実装構造
US17/405,061 US11887787B2 (en) 2020-09-17 2021-08-18 Multilayer ceramic electronic component including metal terminals with recess portions and mounting structure of the multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020156321A JP2022049987A (ja) 2020-09-17 2020-09-17 積層セラミック電子部品、積層セラミック電子部品の実装構造

Publications (1)

Publication Number Publication Date
JP2022049987A true JP2022049987A (ja) 2022-03-30

Family

ID=80627028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020156321A Pending JP2022049987A (ja) 2020-09-17 2020-09-17 積層セラミック電子部品、積層セラミック電子部品の実装構造

Country Status (2)

Country Link
US (1) US11887787B2 (ja)
JP (1) JP2022049987A (ja)

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6210984Y2 (ja) 1979-12-13 1987-03-16
US4722470A (en) * 1986-12-01 1988-02-02 International Business Machines Corporation Method and transfer plate for applying solder to component leads
EP0448266B1 (en) * 1990-03-23 1996-06-05 Motorola, Inc. Surface mountable semiconductor device having self loaded solder joints
JPH11329893A (ja) 1998-05-20 1999-11-30 Tokin Corp 金属端子付き積層セラミックコンデンサ及びその製造方法
JP2006156819A (ja) * 2004-11-30 2006-06-15 Denso Corp 電子部品
JP2008166457A (ja) * 2006-12-28 2008-07-17 Showa Denki Kk 電子部品のリード端子の構造
US7920370B2 (en) * 2007-02-05 2011-04-05 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
JP5062237B2 (ja) * 2009-11-05 2012-10-31 Ｔｄｋ株式会社 積層コンデンサ、その実装構造、及びその製造方法
DE102013109093B4 (de) * 2012-08-24 2022-01-20 Tdk Corp. Keramische elektronische komponente
JP6372067B2 (ja) * 2013-11-08 2018-08-15 Tdk株式会社 セラミック電子部品
US9949378B2 (en) * 2014-04-14 2018-04-17 Presidio Components, Inc. Electrical devices with solder dam
US9953769B2 (en) * 2014-07-28 2018-04-24 Samsung Electro-Mechanics Co., Ltd. Composite electronic component and board having the same
WO2016080350A1 (ja) * 2014-11-17 2016-05-26 京セラ株式会社 積層型コンデンサ
JP2016225417A (ja) * 2015-05-28 2016-12-28 株式会社村田製作所 セラミック電子部品
JP2017108057A (ja) * 2015-12-11 2017-06-15 株式会社村田製作所 積層セラミックコンデンサ
KR101862705B1 (ko) * 2017-09-29 2018-05-30 제엠제코(주) 음각 패턴이 형성된 반도체 패키지용 클립, 리드프레임 및 이를 포함하는 반도체 패키지
JP6907907B2 (ja) * 2017-11-30 2021-07-21 Tdk株式会社 セラミック電子部品
KR20190099677A (ko) 2018-02-19 2019-08-28 삼성전기주식회사 전자 부품
JP7128436B2 (ja) * 2018-04-02 2022-08-31 Tdk株式会社 電子部品組立体
KR102240705B1 (ko) * 2018-10-11 2021-04-15 삼성전기주식회사 전자 부품
JP7428962B2 (ja) * 2019-10-28 2024-02-07 Tdk株式会社 セラミック電子部品
JP7351177B2 (ja) * 2019-10-28 2023-09-27 Tdk株式会社 セラミック電子部品

Also Published As

Publication number Publication date
US11887787B2 (en) 2024-01-30
US20220084750A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
US10580577B2 (en) Multilayer ceramic electronic component and mounting structure thereof
JP7102256B2 (ja) 積層セラミック電子部品
JP6780394B2 (ja) 電子部品
JP2019009360A (ja) セラミック電子部品及びその実装構造
US11532436B2 (en) Multilayer ceramic electronic component including outer electrodes connected to metal terminals
JP6962305B2 (ja) 積層セラミック電子部品
US10573459B2 (en) Multilayer ceramic electronic component and mounting structure thereof
KR102562428B1 (ko) 적층 세라믹 전자부품
JP2019106407A (ja) 積層セラミック電子部品
KR20210130649A (ko) 적층 세라믹 콘덴서
JP2021034551A (ja) 積層セラミック電子部品およびその製造方法
JP2021068843A (ja) 積層セミック電子部品
JP2022049987A (ja) 積層セラミック電子部品、積層セラミック電子部品の実装構造
JP3115713B2 (ja) セラミック電子部品
JP7319133B2 (ja) 積層セラミック電子部品及び電子部品実装基板
JP7494808B2 (ja) 積層セラミック電子部品
WO2024135227A1 (ja) 積層セラミック電子部品
WO2024135226A1 (ja) 積層セラミック電子部品
JP2023042425A (ja) 積層セラミック電子部品
JP2023054557A (ja) 積層セラミック電子部品
JP2023045850A (ja) 積層セラミックコンデンサ
US11996246B2 (en) Multi-layer ceramic electronic component
JP4307184B2 (ja) セラミック容器およびそれを用いたタンタル電解コンデンサ
JP2024090135A (ja) 積層セラミック電子部品
JP2016195236A (ja) コンデンサ素子、およびそれを含む複合電子部品