DE19735904A1 - Verfahren zum Bestücken eines Leiterrahmens - Google Patents

Verfahren zum Bestücken eines Leiterrahmens

Info

Publication number
DE19735904A1
DE19735904A1 DE19735904A DE19735904A DE19735904A1 DE 19735904 A1 DE19735904 A1 DE 19735904A1 DE 19735904 A DE19735904 A DE 19735904A DE 19735904 A DE19735904 A DE 19735904A DE 19735904 A1 DE19735904 A1 DE 19735904A1
Authority
DE
Germany
Prior art keywords
lead frame
discrete components
tin
soldering
flux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19735904A
Other languages
English (en)
Inventor
Ranjan J Mathew
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE19735904A1 publication Critical patent/DE19735904A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Bestücken eines Lei­ terrahmens nach dem Oberbegriff des Anspruchs 1.
Bei der Bestückung von Leiterrahmen durch diskrete Komponenten und/oder Halbleitereinrichtungen besteht das Problem, daß Lötmaterial, das zum Anbringen der diskreten Komponenten am Leiterrahmen verwendet wird, in Bereiche überläuft, auf denen sich eine Halbleitereinrichtung befindet, die hierdurch beschädigt werden kann, oder in Verankerungs­ löcher fließt, die zum Verankern von Einkapselungsmaterial dienen sol­ len. Außerdem können hierdurch Drahtbondbereiche kontaminiert werden, so daß Bonddrähte nicht ausreichend am Leiterrahmen haften und beim Ein­ kapseln abgelöst werden können. Zwar ist es bekannt, V-förmige Nuten in den Leitern des Leiterrahmens vorzusehen, jedoch erfordert dies einen zusätzlichen Herstellungsschritt und außerdem behindern sie das Ausbrei­ ten des Lötmaterials unter Umständen nur unzureichend, da sie nur rela­ tiv geringfügige Tiefen aufweisen können.
Aufgabe der Erfindung ist es, ein Verfahren nach dem Oberbe­ griff des Anspruchs 1 zu schaffen, das wirksam ein Ausbreiten von Löt­ material über einen vorgesehenen Bereich hinaus verhindert.
Diese Aufgabe wird entsprechend dem kennzeichnenden Teil des Anspruchs 1 gelöst.
Hierbei wird der Leiterrahmen zunächst mit einem nichtbenetz­ baren Material beschichtet, das bezüglich eines Lötmaterials nichthaf­ tend ist, wonach dort, wo diskrete Komponenten aufgelötet oder Bond­ drähte angebracht werden sollen, auf dem nichtbenetzbaren Material ein benetzbares Material aufgebracht wird, das lötbar und bondbar ist. Auf diese Weise kann Lötpaste verwendet werden, um diskrete Komponenten aufzulöten und Bonddrähte anzubonden. Hierbei wird die schmelzflüssige Lötpaste durch das nichtbenetzbare Material davon abgehalten, auf dieses überzufließen und somit in Bereiche vorzudringen, in denen das Lötmate­ rial Schäden oder Beeinträchtigungen hervorrufen kann. Flußmittelreste können durch Waschen anschließend entfernt werden.
Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.
Die Erfindung wird nachstehend anhand der in den beigefügten Abbildungen dargestellten Ausführungsbeispiele näher erläutert.
Fig. 1 zeigt einen bestückten Leiterrahmen.
Fig. 2A bis 5B zeigen einen Ausschnitt aus einem Leiterrahmen während verschiedener Schritte zum Bestücken desselben.
Fig. 6 zeigt eine alternative Ausführungsform.
Fig. 7 zeigt ein Flußdiagramm bezüglich der Durchführung des Verfahrens zum Bestücken eines Leiterrahmens.
Der in Fig. 1 dargestellte Baustein 10 verwendet einen Leiter­ rahmen 12, wobei eine Anzahl von diskreten Komponenten 14 und eine An­ zahl von Halbleitereinrichtungen 16 an dem Leiterrahmen 12 befestigt sind. Nach deren Anbringen wird eine Anzahl von Bonddrähten 22 verwen­ det, um die elektrischen Verbindungen zwischen den Halbleitereinrich­ tungen 16 und Teilen des Leiterrahmens 12 zu bilden. Außerdem besitzt der Leiterrahmen 12 eine Anzahl von Verankerungslöchern 18, die verwen­ det werden, daß ein Kapselungsmittel 20, wenn der Baustein 10 fertig ist, am Leiterrahmen 12 verankert bleibt. Nach der Verkapselung werden Verbindungsstücke 13 entfernt.
Auf einen Leiterrahmen 12 gemäß Fig. 2A, der beispielsweise aus einem Kupferblech hergestellt ist, wird gemäß Fig. 2B nichtbenetz­ bares Material 150 aufgebracht, das vorzugsweise den gesamten Leiterrah­ men 12 einschließlich der Verbindungsstücke 13 bedeckt. Auf diese Weise ist keine zusätzliche Maskierung notwendig. Bei dem nichtbenetzbaren Material 150 kann es sich um ein geeignetes Material wie Nickel, Kobalt, Nickel-Eisen, Zinn-Nickel, Chrom, Aluminium, Titan oder Molybdän han­ deln. Nickel wird bevorzugt auf der Kupferoberfläche des Leiterrahmens 12 galvanisch abgeschieden. Obwohl eine galvanische Abscheidung bevor­ zugt ist, können auch andere Plattierungsverfahren wie Metallsputtern verwendet werden. Vorzugsweise wird das nichtbenetzbare Material 150 in einer Dicke zwischen 0,1 µm bis 8 µm und vorzugsweise zwischen 0,5 µm und 3 µm und insbesondere in einer Stärke von etwa 1 µm aufgetragen.
Anschließend wird ein benetzbares Material auf ausgewählten Bereichen des Leiterrahmens 12 plattiert, und zwar gemäß Fig. 3 bei­ spielsweise ein Paar von leitenden Bondinseln 200 (beispielsweise Löt­ hügel) und ein Bondbereich 200, die sich auf dem nichtbenetzbaren Mate­ rial 150 befinden. Leitende Bondinseln 200 werden vorzugsweise aus einem geeigneten lötbaren Material wie Silber, Palladium, Gold, Zinn, Zinn- Blei oder einer leitenden Legierung gebildet. Vorzugsweise wird hierzu Silber verwendet, das galvanisch oder nichtgalvanisch aufgebracht werden kann und vorzugsweise in einer Dicke zwischen 0,5 µm bis 4 µm, insbeson­ dere zwischen etwa 1 µm und 3 µm und insbesondere bevorzugt in einer Stärke von 2 µm aufgebracht wird. Wenn alternativ Palladium verwendet wird, wird dies in einer Dicke von etwa 0,05 µm bis etwa 0,5 µm und vorzugsweise in einer Dicke von etwa 0,075 µm bis etwa 0,2 µm und be­ sonders bevorzugt in einer Dicke von 0,1 µm aufgebracht.
Für die Bondbereiche 202 eignen sich Materialien wie bei­ spielsweise Silber, Palladium und Gold beispielsweise in den vorstehend aufgeführten Stärken.
In diesem Zustand sind alle Teile des Leiterrahmens 12, die dazu bestimmt sind, diskrete Komponenten 14 oder Bonddrähte 22 aufzuneh­ men, mit einem geeigneten Material beschichtet, um Oxidation zu verhin­ dern und ein festes Anheften an den Leiterrahmen 12 sicherzustellen.
Anschließend wird Lötpaste 220 auf die Bondinseln 200 aufge­ bracht, die etwa aus Lötmetallen und Flußmittel besteht. Bei dem Fluß­ mittel kann es sich um ein wasserlösliches oder ein solches mit niedri­ gem Harzgehalt wie etwa das Flußmittel "no-clean LR725" der Firma Alpha Metals, Inc., Jersey City, New Jersey, handeln. Die Lötpaste 220 ist vorzugsweise aus Zinn, Blei und Flußmittel zusammengesetzt. Der Prozent­ satz von Zinn liegt etwa zwischen 60 bis 70%, insbesondere bei etwa 63%, der Prozentsatz von Blei liegt etwa zwischen 30 und 40%, insbeson­ dere bei etwa 37%, und der Prozentsatz an Flußmittel liegt etwa zwi­ schen 10 bis 30%, insbesondere bei etwa 20%. Die Lötpaste 220 kann aber auch andere geeignete Metalle wie Silber, Blei und Metallegierungen enthalten.
Die Lötpaste 200 kann beispielsweise mit einem Lötpastenspen­ dergerät, das pneumatisch gesteuert sein kann, aufgebracht werden. Die Aufbringung kann auch durch Siebdruck oder Übertragungsdruck vorgenommen werden. Die Lötpaste wird vorzugsweise bei einer Raumtemperatur zwischen etwa 20 und etwa 30°C, vorzugsweise bei etwa 22 bis 28°C und insbeson­ dere bei etwa 25°C aufgetragen.
Danach wird, wie in Fig. 5A dargestellt, eine diskrete Kompo­ nente 14 auf der Lötpaste 220 plaziert und ausreichender Wärmeeinwirkung ausgesetzt. Die diskrete Komponente 14 wird somit elektrisch leitend mit der Bondinsel 200 verbunden, wenn sich die Lötpaste verflüssigt und einen Fleck 220' aus geschmolzener Lötpaste bildet. Da das Material 150 nicht benetzbar ist, wird geschmolzene Lötpaste praktisch daran gehin­ dert, sich über die Bondinsel 200 hinaus auf Bereiche des Leiterrahmens 12 auszudehnen, wo eine Beeinträchtigung des Bausteins 10 auftreten könnte.
Das Erhitzen kann dadurch geschehen, daß der Leiterrahmen 12 mit einer oder mehreren diskreten Komponenten 14 in einem Infrarot- Aufschmelzofen angeordnet wird. Letzterer wird auf eine Temperatur zwi­ schen etwa 80 bis 330°C, vorzugsweise zwischen etwa 185 bis 250°C und insbesondere auf 220°C erhitzt. Der Leiterrahmen 112 wird in dem Ofen während eines genügenden Zeitraums gehalten, so daß die Lötpaste 220 geschmolzen wird. Dies geschieht insbesondere während eines Zeitraums von etwa 20 sec bis etwa 150 sec, vorzugsweise zwischen etwa 30 sec und 120 sec und insbesondere für etwa 50 sec.
Hierbei wird der Ofen vorzugsweise mit Stickstoff oder mit einer Mischung aus Stickstoff und Sauerstoff gefüllt. Wenn letzteres verwendet wird, wird der Anteil an Stickstoff bei etwa 95 bis 100%, vorzugsweise bei etwa 98 bis etwa 99,99% und insbesondere bei etwa 99,9999% Stickstoff gehalten. Die Lötpaste 220 kann aber auch in einem luftenthaltenden Ofen in fließfähigen Zustand gebracht werden.
Nach Entnahme des Leiterrahmens 12 aus dem Ofen wird dieser gekühlt, wobei ein Flußmittelrest 232 über Teilen des Leiterrahmens 112 und der nun harte Fleck 220' aus Lötpaste verbleiben. Flußmittelreste 232 entstehen durch Überkochen und Abfließen von der Bondinsel 200 auf Abschnitte der nichtbenetzbaren Schicht 150. Die Flußmittelreste 232 können auch über Bondbereiche 202 und Verankerungslöcher 118 fließen. Um Flußmittelreste 232 zu entfernen, wird der Leiterrahmen 12 einem Reini­ gungsschritt unterworfen, um die Flußmittelreste 232 von dem nichtbe­ netzbaren Material 150, den Bondinseln 200, dem erhärteten Fleck 220' aus geschmolzener Lötpaste, den Bondbereichen 202 und den diskreten Komponenten 14 zu entfernen.
Fig. 5B zeigt die Situation nach Entfernen von Flußmittel­ resten 232 durch Spülen mit Wasser. Die Flecken 220' sind wirksam auf die Bondinseln 200 beschränkt geblieben und nicht in die Bereiche der Verankerungslöcher 118 oder der Bondbereiche 202 gelangt, da das nicht­ benetzbare Material 150 eine entsprechende Barriere gebildet hat. Nach der Durchführung der Reinigung kann ein Drahtbonden ohne Kontaminations­ risiko durchgeführt werden.
Bei der in Fig. 6 dargestellten Ausführungsform wird nicht­ benetzbares Material 150 selektiv als Barrieren auf dem Leiterrahmen 12 angeordnet. Hierbei kann sich die geschmolzene Lötpaste 220 bis über die gesamte Bondinsel 200 in Abhängigkeit von der Menge der verwendeten Lötpaste ausdehnen.
Gemäß Fig. 7 beginnt das Verfahren damit, daß in einem Schritt 700 wenigstens ein Leiterrahmen 12 aus einem Kupferblech gebildet wird. Der Leiterrahmen 12 wird vorzugsweise mit einer Vielzahl von Leitungen versehen, die durch diskrete Komponenten 14 und Bonddrähte 22 verbunden werden können. Im nächsten Schritt 702 wird wenigstens ein Teil des Leiterrahmens 12 mit einem nichtbenetzbaren Material 150 beschichtet. Im nächsten Schritt 704 wird eine Beschichtung aus benetzbarem Material, etwa aus Silber, aufgebracht. Im nachfolgenden Schritt 706 werden eine oder mehrere diskrete Komponenten 14 auf Lötpaste aufgebracht, die auf ausgewählte Bereiche des benetzbaren Materials aufgebracht wurde. Der Leiterrahmen 12 und die diskreten Komponenten werden dann etwa in einem Infrarot-Rückflußofen angeordnet, um das Lötmaterial zu schmelzen und die diskreten Komponenten 14 mit dem Leiterrahmen 12 zu verbinden. In einem nachfolgenden Schritt 708 wird ein Waschen zum Entfernen von Fluß­ mittelresten vorgenommen.

Claims (7)

1. Verfahren zum Bestücken eines Leiterrahmens (12) aus einer Vielzahl von Leitern mit diskreten Komponenten (14) und/oder Halbleiter­ einrichtungen (16), die durch Löten bzw. Drahtbonden mit Leitern des Leiterrahmens elektrisch verbunden werden, dadurch gekenn­ zeichnet, daß wenigstens Teile des Leiterrahmens (12) mit einem nicht durch schmelzflüssiges Lötmaterial benetzbaren Material beschich­ tet und leitende Bondinseln bzw. -bereiche (200, 202) über den beschich­ teten Bereichen des Leiterrahmens (12) durch Beschichtung mit benetzba­ rem Material gebildet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Bondinseln bzw. -bereiche (200, 202) aus Silver, Palladium, Gold, Zinn- Blei, Zinn oder Legierungen gebildet werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß Bondbereiche (200) für diskrete Komponenten (14) aus Silber, Palla­ dium oder Gold gebildet werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekenn­ zeichnet, daß ein wasserlösliches oder einen niedrigen Harzanteil auf­ weisendes Flußmittel enthaltendes Lötmaterial verwendet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß Flußmittelreste nach dem Löten durch Waschen entfernt werden.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekenn­ zeichnet, daß der bestückte Leiterrahmen (12) gekapselt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekenn­ zeichnet, daß als nichtbenetzbares Material Nickel, Kobalt, Nickel- Eisen, Zinn-Nickel, Chrom, Aluminium, Titan oder Molybdän verwendet wird.
DE19735904A 1996-11-04 1997-08-19 Verfahren zum Bestücken eines Leiterrahmens Ceased DE19735904A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/740,835 US5804880A (en) 1996-11-04 1996-11-04 Solder isolating lead frame

Publications (1)

Publication Number Publication Date
DE19735904A1 true DE19735904A1 (de) 1998-05-07

Family

ID=24978283

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19735904A Ceased DE19735904A1 (de) 1996-11-04 1997-08-19 Verfahren zum Bestücken eines Leiterrahmens

Country Status (3)

Country Link
US (1) US5804880A (de)
KR (1) KR100245485B1 (de)
DE (1) DE19735904A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19837946A1 (de) * 1998-08-21 2000-02-24 Asea Brown Boveri Verfahren zur Bestückung eines Substrates mit Halbleiterchips
WO2013026923A1 (de) * 2011-08-24 2013-02-28 Continental Teves Ag & Co. Ohg Sensor mit einem einzigen elektrischen trägermittel
EP2953436A3 (de) * 2014-06-06 2016-02-24 Neuschäfer Elektronik GmbH Verfahren zum herstellen eines elektronischen verbindungselements und ein elektronisches verbindungselement

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861290B1 (en) 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6307256B1 (en) * 1998-10-26 2001-10-23 Apack Technologies Inc. Semiconductor package with a stacked chip on a leadframe
US6048755A (en) 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area
US6378758B1 (en) 1999-01-19 2002-04-30 Tessera, Inc. Conductive leads with non-wettable surfaces
US6351033B1 (en) * 1999-10-06 2002-02-26 Agere Systems Guardian Corp. Multifunction lead frame and integrated circuit package incorporating the same
US6225684B1 (en) 2000-02-29 2001-05-01 Texas Instruments Tucson Corporation Low temperature coefficient leadframe
TW502492B (en) * 2000-05-30 2002-09-11 Alps Electric Co Ltd Electronic circuit unit
JP3520854B2 (ja) * 2001-01-30 2004-04-19 住友電気工業株式会社 レジスタコネクタ及びその製造方法
KR101021600B1 (ko) * 2001-07-09 2011-03-17 스미토모 긴조쿠 고잔 가부시키가이샤 리드 프레임 및 그 제조방법
US6621140B1 (en) * 2002-02-25 2003-09-16 Rf Micro Devices, Inc. Leadframe inductors
US20040094826A1 (en) * 2002-09-20 2004-05-20 Yang Chin An Leadframe pakaging apparatus and packaging method thereof
US7042103B2 (en) * 2002-12-30 2006-05-09 Motorola, Inc. Low stress semiconductor die attach
US6984881B2 (en) * 2003-06-16 2006-01-10 Sandisk Corporation Stackable integrated circuit package and method therefor
US7309923B2 (en) * 2003-06-16 2007-12-18 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
DE10332017A1 (de) * 2003-07-14 2005-03-03 Infineon Technologies Ag Elektronisches Bauteil und Flachleiterrahmen zur Herstellung des Bauteils
US7005325B2 (en) * 2004-02-05 2006-02-28 St Assembly Test Services Ltd. Semiconductor package with passive device integration
EP1571704A1 (de) * 2004-03-04 2005-09-07 Interuniversitair Microelektronica Centrum Vzw Methode zum Aufbringen von Lotmaterial in Form eines festgelegten Musters auf ein Substrat
US7419084B2 (en) * 2004-11-24 2008-09-02 Xerox Corporation Mounting method for surface-mount components on a printed circuit board
US20060267173A1 (en) * 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US7573112B2 (en) * 2006-04-14 2009-08-11 Allegro Microsystems, Inc. Methods and apparatus for sensor having capacitor on chip
US7687882B2 (en) * 2006-04-14 2010-03-30 Allegro Microsystems, Inc. Methods and apparatus for integrated circuit having multiple dies with at least one on chip capacitor
US20080013298A1 (en) * 2006-07-14 2008-01-17 Nirmal Sharma Methods and apparatus for passive attachment of components for integrated circuits
JP2008277340A (ja) * 2007-04-25 2008-11-13 Denso Corp 配線金属板
CN101295695A (zh) * 2007-04-29 2008-10-29 飞思卡尔半导体（中国）有限公司 具有焊料流动控制的引线框架
JP2009182022A (ja) * 2008-01-29 2009-08-13 Renesas Technology Corp 半導体装置
US7847391B2 (en) * 2008-07-01 2010-12-07 Texas Instruments Incorporated Manufacturing method for integrating a shunt resistor into a semiconductor package
US8324721B2 (en) * 2008-07-01 2012-12-04 Texas Instruments Incorporated Integrated shunt resistor with external contact in a semiconductor package
US8093670B2 (en) 2008-07-24 2012-01-10 Allegro Microsystems, Inc. Methods and apparatus for integrated circuit having on chip capacitor with eddy current reductions
US20100052424A1 (en) * 2008-08-26 2010-03-04 Taylor William P Methods and apparatus for integrated circuit having integrated energy storage device
US8361899B2 (en) 2010-12-16 2013-01-29 Monolithic Power Systems, Inc. Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing
US8629539B2 (en) 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9666788B2 (en) 2012-03-20 2017-05-30 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9494660B2 (en) 2012-03-20 2016-11-15 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US8841758B2 (en) 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
JP2014195039A (ja) * 2013-02-26 2014-10-09 Tokai Rika Co Ltd 電子部品の接続構造
US9411025B2 (en) 2013-04-26 2016-08-09 Allegro Microsystems, Llc Integrated circuit package having a split lead frame and a magnet
EP3109897A1 (de) * 2015-06-23 2016-12-28 Nxp B.V. Leiterrahmenanordnung
US10411498B2 (en) 2015-10-21 2019-09-10 Allegro Microsystems, Llc Apparatus and methods for extending sensor integrated circuit operation through a power disturbance
CN109075151B (zh) * 2016-04-26 2023-06-27 亚德诺半导体国际无限责任公司 用于组件封装电路的机械配合、和电及热传导的引线框架
DE102016112289B4 (de) * 2016-07-05 2020-07-30 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben
JP6602480B2 (ja) * 2016-07-26 2019-11-06 三菱電機株式会社 半導体装置
US9847283B1 (en) 2016-11-06 2017-12-19 Nexperia B.V. Semiconductor device with wettable corner leads
US9721877B1 (en) 2016-12-07 2017-08-01 Nexperia B.V. Method of mounting passive electronic component on lead frame
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US10978897B2 (en) 2018-04-02 2021-04-13 Allegro Microsystems, Llc Systems and methods for suppressing undesirable voltage supply artifacts
US10991644B2 (en) 2019-08-22 2021-04-27 Allegro Microsystems, Llc Integrated circuit package having a low profile
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2228218B1 (de) * 1972-06-09 1973-05-10 Siemens AG, 1000 Berlin u. 8000 München Verfahren zum tauchloeten von traegerplaettchen
US4087906A (en) * 1974-07-11 1978-05-09 Amp Incorporated Method of selectively applying solder onto conductors
US4183611A (en) * 1976-05-13 1980-01-15 Amp Incorporated Inlaid contact
US4210926A (en) * 1977-12-07 1980-07-01 Siemens Aktiengesellschaft Intermediate member for mounting and contacting a semiconductor body
DE4108154A1 (de) * 1991-03-14 1992-09-17 Telefunken Electronic Gmbh Elektronische baugruppe und verfahren zur herstellung von elektronischen baugruppen
US5229640A (en) * 1992-09-01 1993-07-20 Avx Corporation Surface mountable clock oscillator module
US5483105A (en) * 1994-04-25 1996-01-09 International Business Machines Corporation Module input-output pad having stepped set-back
KR100360076B1 (ko) * 1994-08-25 2003-01-15 내셔널 세미콘덕터 코포레이션 멀티칩반도체패키지에서의구성요소의적층

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19837946A1 (de) * 1998-08-21 2000-02-24 Asea Brown Boveri Verfahren zur Bestückung eines Substrates mit Halbleiterchips
WO2013026923A1 (de) * 2011-08-24 2013-02-28 Continental Teves Ag & Co. Ohg Sensor mit einem einzigen elektrischen trägermittel
CN103748976A (zh) * 2011-08-24 2014-04-23 大陆-特韦斯贸易合伙股份公司及两合公司 具有唯一的电支承件的传感器
US9645163B2 (en) 2011-08-24 2017-05-09 Continental Teves Ag & Co. Ohg Sensor with a single electrical carrier means
CN103748976B (zh) * 2011-08-24 2018-01-02 大陆-特韦斯贸易合伙股份公司及两合公司 具有唯一的电支承件的传感器
EP2953436A3 (de) * 2014-06-06 2016-02-24 Neuschäfer Elektronik GmbH Verfahren zum herstellen eines elektronischen verbindungselements und ein elektronisches verbindungselement

Also Published As

Publication number Publication date
US5804880A (en) 1998-09-08
KR19980041850A (ko) 1998-08-17
KR100245485B1 (ko) 2000-02-15

Similar Documents

Publication Publication Date Title
DE19735904A1 (de) Verfahren zum Bestücken eines Leiterrahmens
DE69119952T2 (de) Oberflächenmontierbare Halbleitervorrichtung mit selbstbeladenen Lötverbindungen
DE60219779T2 (de) Flussmittelfreie flip-chip-verbindung
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE60037057T2 (de) Halbleiterelement und Herstellungsverfahren dafür
DE69204516T2 (de) Leiterplatte mit Lötüberzug und Verfahren zu ihrer Herstellung.
DE69132685T2 (de) Halbleiteranordnung bestehend aus einem TAB-Band und deren Herstellungsverfahren
DE102006011232B4 (de) Substrat zum Montieren eines elektronischen Bauteils sowie elektronisches Bauteil
DE69838586T2 (de) Lötelement für gedruckte leiterplatten
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE69813701T2 (de) Elektrodenstruktur einer Siliziumhalbleiteranordnung
DE4313980B4 (de) Integrierte Hybridschaltung und Verfahren zu deren Herstellung
DE112004000360T5 (de) Zweimetallisches Stud-Bumping für Flipchip-Anwendungen
DE4131413A1 (de) Bondierungsverfahren fuer halbleiterchips
DE19524739A1 (de) Kernmetall-Lothöcker für die Flip-Chip-Technik
DE102005042780A1 (de) Halbleiteranordnung mit einer Lotschicht auf Zinnbasis und Verfahren zum Herstellen derselben
EP0218069A1 (de) Verfahren zum Verschweissen mittels Laserlicht
DE69312196T2 (de) Verfahren zur Vorbereitung der Montage eines Chips auf einem Substrat
DE102008046724B4 (de) Halbleitervorrichtung
DE69417651T2 (de) Verfahren und anordnung zur verbindung einer durchkontaktierung.
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
DE102006023998B4 (de) Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen
DE68918972T2 (de) Montage einer Halbleiteranordnung.
DE19622971A1 (de) Halbleitereinrichtung zur Oberflächenmontage und Halbleitereinrichtungs-Montagekomponente sowie Verfahren zu ihrer Herstellung
DE102008011265A1 (de) Lötschicht und Substrat zum Bonden von Vorrichtungen, das diese verwendet, und Verfahren zum Herstellen eines solchen Substrats

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection