JP2005045015A - めっき装置、めっき方法及び電子デバイスの製造方法 - Google Patents

めっき装置、めっき方法及び電子デバイスの製造方法 Download PDF

Info

Publication number
JP2005045015A
JP2005045015A JP2003277460A JP2003277460A JP2005045015A JP 2005045015 A JP2005045015 A JP 2005045015A JP 2003277460 A JP2003277460 A JP 2003277460A JP 2003277460 A JP2003277460 A JP 2003277460A JP 2005045015 A JP2005045015 A JP 2005045015A
Authority
JP
Japan
Prior art keywords
plating
electronic device
heat treatment
unit
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003277460A
Other languages
English (en)
Inventor
Motoaki Matsuda
元秋 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Semiconductors Kyushu Ltd
Original Assignee
NEC Semiconductors Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Semiconductors Kyushu Ltd filed Critical NEC Semiconductors Kyushu Ltd
Priority to JP2003277460A priority Critical patent/JP2005045015A/ja
Publication of JP2005045015A publication Critical patent/JP2005045015A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 電子デバイスのマウント,ボンディング,封止等の組立工程までに潜在した高温になることで顕在化するような不良要因を内蔵した電子デバイスを効率よくスクリーニングでき、且つ電子デバイスの外部端子に施される半田めっき等の外装めっきの品質を良好に保つことができるめっき装置、めっき方法及び電子デバイスの製造方法を提供する。
【解決手段】 めっき装置1は、めっき対象2を保持するローダ部3と、めっき対象2を搬送用ベルトに懸吊する治具4と、懸吊されためっき対象2を搬送する搬送用ベルト5と、めっき対象2を加熱処理する熱処理部6と、熱処理部6で加熱処理が終了しためっき対象2に所望のめっきを施すめっき処理部7と、めっき対象2を搬送用ベルト5から外し保持するアンローダ部8を備える。めっき処理部7は、前処理ユニット71と、めっきユニット75を備える。
【選択図】 図1

Description

本発明は、めっき装置、めっき方法及びこれらのめっき装置或いはめっき方法を用いた電子デバイスの製造方法に関する。
半導体集積回路(IC)等の電子デバイスは、通常製造の最終工程にて電気的検査を実施し、良品のみが顧客に出荷される。しかし、顧客にてこれらの電子デバイスを実装する際の熱ストレスにより不良が新たに発生する場合がある。例えば、チップクラック・パッケージクラック・断線などの不良である。このような熱ストレスにより生じる不良を事前にスクリーニングするためには、電子デバイスの製造工程中(最終の電気検査の前)で、顧客の実装時と同様の熱ストレスを与えるのが効果的である。
例えば、特許文献1では、パッケージ(以下、PKGとする)の切断分離、選別/BT、リード成形及び出荷の各工程を含む半導体装置製造プロセスにおいて、製品出荷後の顧客での実装リフロー時のパッケージの反り変化を抑制することを目的として、BT工程とリード成形工程の間、或いはリード成形工程と出荷工程との間に、顧客での実装リフローに相当する熱処理を施すリフロー工程又はエージング工程を追加することを開示している。
又、特許文献2では、被検査物に対してエージングを行う主検査ラインと分離して、主検査ラインでの被検査数より多数の被検査物に温度ストレスを継続的に印加可能な温度ストレス印加手段を設けることで、作業効率を高めた自動エージング検査装置を開示している。
特開2000−12565号公報(p.3、図1)
特開2000−241495号公報(p.3−4、図1) 特開2001−342599号公報(p.5、図1,2) 特開2002−121700号公報(p.4−5、図1,3)
電子デバイスを実装する際の熱ストレスにより生じる不良をスクリーニングするための熱ストレスを印加する加熱工程の位置は、PKG封止後から最終の電気検査の前までの間であればよいが、例えば特許文献1,2の例のように、電子デバイスの外部端子に半田めっきを施した後に加熱工程を施すと、その熱ストレスにより外部端子の半田めっき面を酸化させ、外部端子の半田付性を劣化させるという品質上の問題が生じる。この問題を避けるには、電子デバイスの外部端子にめっきを施す前に熱ストレスが印加されるように加熱工程を配置すればよい。しかし、電子デバイスの外部端子にめっきを施す従来のめっき装置或いはめっき方法では、例えば特許文献3,4に開示されているように、めっきする前に、めっき対象となる電子デバイスに当該電子デバイスの実装時相当の熱ストレスを印加することは考慮されていなかった。
本発明は、上記課題に鑑みてなされたもので、IC等の電子デバイスのマウント,ボンディング,封止等の組立工程終了までに電子デバイス内に潜在し、実使用までの間(通常、実装処理時)に当該電子デバイスが高温になることで顕在化するような不良要因を内蔵した電子デバイスを効率よくスクリーニングでき、且つ電子デバイスの外部端子に施される半田めっき等の外装めっきの品質を良好に保つことができるめっき装置、めっき方法及び電子デバイスの製造方法を提供しようとするものである。
上記課題を解決する本発明のめっき装置は、
めっき処理が施される被めっき部位を有するめっき対象が所定の温度になるように加熱処理する熱処理部と、めっき処理部を備え、
前記めっき対象が前記熱処理部で加熱処理された後で当該めっき対象の前記被めっき部位に対する所定のめっき処理が前記めっき処理部で施されるように構成されていることを特徴とする。このとき、前記所定の温度を、前記被めっき部位にめっき処理が施された後で、当該めっき対象が到達すると予測される最高温度よりも高い温度に設定するのが望ましい。
又、本発明のめっき方法は、めっき対象が所定の温度になるように加熱処理する熱処理ステップと、前記熱処理ステップの後で前記めっき対象に所定の前処理を施すめっき前処理ステップと、前記めっき対象に所望のめっきを施すめっきステップと、
を少なくとも有することを特徴とする。
本発明のめっき装置は、めっき処理が施される被めっき部位を有するめっき対象が所定の温度になるように加熱する熱処理部と、めっき処理部を備え、めっき対象が熱処理部で加熱された後で当該めっき対象の被めっき部位に対する所定のめっき処理がめっき処理部で施されるように構成されているので、例えばIC等の電子デバイスがめっき対象である場合、熱処理部で加熱される電子デバイスの所定の温度を当該電子デバイスの実装処理時に当該電子デバイスが到達すると予測される最高温度よりも高く設定しておくことで、電子デバイスのマウント,ボンディング,封止等の組立工程内で電子デバイス内に潜在し、実装処理時に当該電子デバイスが高温になることで顕在化するような不良要因を内蔵した電子デバイスを効率よくスクリーニングできる。又、電子デバイスの外部端子に施されるめっき処理は、熱処理部における加熱処理の後で施されるので、半田めっき等の外装めっきの品質を良好に保つことができる。
次に、本発明を実施するための最良の形態を図面を用いて説明する。
図1は本発明の最良の実施形態のめっき装置を説明する図で、(a)は全体概略構成図、(b)は(a)のめっき処理部の具体例を示す構成図である。図1を参照すると、本実施形態のめっき装置1は、装填されためっき対象2を保持するローダ部3と、このローダ部3でめっき対象2を搬送用ベルト5に懸吊する治具4と、治具4により懸吊されためっき対象2を搬送する搬送用ベルト5と、搬送ベルト5で搬送されてくるめっき対象2が所定の温度になるように加熱処理する熱処理部6と、熱処理部6で加熱処理を終了し常温まで冷却されためっき対象2に所望のめっきを施すめっき処理部7と、所望のめっきが施されためっき対象2を搬送用ベルト5から外し保持するアンローダ部8と、を備えている。又、めっき処理部7は、めっき対象2に所定の前処理を施す前処理ユニット71と、めっき対象に所望のめっきを施すめっきユニット75を備えている。更に、前処理ユニット71は例えば酸処理槽72と水洗槽73を備え、めっきユニット75は例えばめっき浴76と、水洗槽77を備えている。
搬送用ベルト5は、ローダ部3、熱処理部6、めっき処理部7の各構成要素、具体的には例えば、前処理ユニット71、めっきユニット75及びアンローダ部8を全て通過して配設されている。そして、ローダ部3で治具4により搬送用ベルト5に懸吊されためっき対象2を、熱処理部6→前処理ユニット71→めっきユニット75の順序で、それぞれにおける処理を終了させて搬送する。アンローダ部8ではめっき処理部7でめっき処理が終了しためっき対象2を搬送用ベルト5から外して保持する。
熱処理部6は、所望の温度プロファイルを実現できるものであれば、特に限定されない。例えば、赤外線(IR)炉,熱風炉或いはハロゲンヒータなどによる個別熱源を多数個もった炉(いずれも図示せず)等の中から選択できる。この場合、熱処理部6を加熱方法が異なる複数の炉で構成し、めっき対象2の仕様に応じて炉を選択して用いるようにしてもよい。例えば、めっき対象2がASICのように特定の顧客に出荷され且つ実装時の仕様が特定できるような場合、その実装仕様に合わせた加熱方法を用いるようにすることができる。又、熱処理部6で加熱処理を終了しためっき対象2は、前処理ユニット71に達するまでにその温度が常温に戻るように構成されている。
尚、前処理ユニット71及びめっきユニット75は、一般的に用いられる構成であってよい。特に限定されないが、例えば前処理ユニット71は、めっき対象の脱錆処理を行う酸処理槽72や水洗槽73を含む。又、必要に応じて脱脂処理槽やエッチング槽や乾燥部(いずれも図示せず)等を備えてもよい。又、めっきユニット75は、めっき浴76と水洗槽77を備え、めっき浴76は、必要に応じてめっき液組成が異なる複数の浴で構成してもよい。
次に、本発明のめっき方法について説明する。尚、本発明のめっき方法は、上述しためっき装置1を好適に用いることができ、めっき装置1の動作と併せて説明する。又、めっき対象2としては、めっき処理を必要とする被めっき部位を有する第1の部材を備えた製品であって、第1の部材を含む加工処理,第1の部材の被めっき部位に対するめっき処理,及び検査処理等が少なくともこの順序で施されて完成製品が形成されるものであればよい。特に、第1の部材を含む加工処理が、第1の部材と他の部材との接着,接続或いは接合等の処理や、これら接着,接続或いは接合等の処理部を含む部分を樹脂或いはパッケージ等で封止する処理を含む組立処理であり、検査処理で合格となった完成製品の実装処理がリフロー等の当該完成製品の温度が比較的高温になるような方法で施されるような製品の場合には、第1の部材の被めっき部位に対するめっき処理に本発明のめっき方法を好適に適用できる。
本発明のめっき方法が適用されるめっき対象2は、めっき処理を必要とする被めっき部位を有する第1の部材(図示せず)を備える製品であり、予め例えば第1の部材と他の部材(図示せず)との接着,接続或いは接合等の処理や、これら接着,接続或いは接合等の処理部を含む部分を樹脂或いはパッケージ等で封止する処理を含む組立処理が施されている。そして、この組立処理が施されためっき対象2の第1の部材の被めっき部位に所定のめっきが施される。
先ず、組立処理が施されためっき対象2がローダ部3に装填される。次に、ローダ部3に装填されためっき対象2は、治具4により搬送用ベルト5に順次懸吊され、搬送される。治具4により搬送用ベルト5に懸吊されためっき対象2は、ローダ部3を出ると、熱処理部6に入る。熱処理部6は、めっき対象2の温度が、当該めっき対象2にめっきが施されて以降、完成製品となっためっき対象2が実使用に供されるまでの間に当該めっき対象2が到達すると予測される最高温度(具体的には、実装基板等に実装される際に到達すると予測される最高温度の場合が多い)よりも若干高い温度で且つその滞留時間が若干長くなるように設定される。
熱処理部6を通過しためっき対象2は、次に搬送用ベルト5により、めっき処理部7の前処理ユニット71に搬送される。尚、この搬送の間にめっき対象2の温度はほぼ常温に戻る。前処理ユニット71では、酸処理槽72でめっき対象2の被めっき部位の表面の酸化膜を除去する脱錆処理が施された後、水洗槽73で水洗される。
前処理ユニット71で脱錆や水洗等の所定の処理が終了しためっき対象2は、次に搬送用ベルト5により、めっき処理部7のめっきユニット75に搬送される。めっきユニット75では、先ず所定のめっき液を有するめっき浴76にめっき対象2が浸漬され、第1の部材の被めっき部位に所望のめっきが電気的に施された後、水洗槽77で水洗され必要に応じて乾燥処理される。被めっき部位に施される所望のめっきは、特に限定されないが、めっき対象2の用途に応じて、Sn−Pb系合金めっきや、Snを主材料とするPbフリーの合金めっき(例えばSn−Bi系合金めっき等)等を適宜選択することができる。
めっきユニット75で所望のめっき,水洗,乾燥等の所定の処理を終了しためっき対象2は、次に搬送用ベルト5により、アンローダ部8に搬送される。アンローダ部8では、所望のめっきが施されためっき対象2が治具4から外されて保持され、めっき装置1による一連の処理が終了する。
以上説明したように、本発明のめっき装置1或いはメッキ方法によれば、所定の組立処理を予め終了しためっき対象2の第1の部材の被めっき部位に所望のめっきを施す前に、熱処理部6でめっき対象2が所定の温度になるような加熱処理を施し、その後、前処理ユニット71で脱錆処理を施してめっきするようにしたので、熱処理部6における加熱処理で第1の部材の被めっき部位の表面に酸化膜等が生じてもめっき処理に悪影響を及ぼすことがなく、且つめっき処理が外装めっきであっても後の加熱処理がないのでめっき品質が保持される。
又、所定の温度は、第1の部材の被めっき部位にめっきが施されて以降、完成製品となっためっき対象2が実使用に供されるまでの間に当該めっき対象2が到達すると予測される最高温度よりも若干高い温度で且つその滞留時間が若干長くなるように設定されている。従って、めっき対象2が実使用までの間に高温になることによって生じる不良要因を内在しためっき対象2はこの加熱処理で確実に破壊され、めっき処理後の検査処理で不良品として除去されるので、初期不良を効果的にスクリーニングできる。
尚、本発明は上記実施形態の説明に限定されるものでなく、その要旨の範囲内で種々変更が可能である。例えば、本発明のめっき方法或いはこのめっき方法を用いる電子デバイスの製造方法は、リフロー装置等の加熱装置と一般的なめっき装置を組み合わせて実施することもできる。但し、このような装置の組合せで実施する場合は、めっき対象の装置間運搬処理が必要となり、本発明のめっき装置1を用いる場合に比べて生産効率がやや低下する。
又、めっき対象2としては、上述した条件に適合する限り、次の実施例で説明する樹脂封止型ICのリードフレームに限らず、抵抗,コンデンサ等の受動部品や単体トランジスタ等のディスクリート部品やマルチチップモジュール等々を含む各種電子デバイスであってよく、パッケージも樹脂封止型に限らず気密封止型であってよい。
次に、一実施例として、めっき対象2が、樹脂封止型ICのリードフレームの場合を例として説明する。図2は、めっき対象2となる一例のリードフレーム2aを説明する図で、(a)は模式的な全体平面図、(b)はこのリードフレーム2aに含まれる一つのIC20の模式的な拡大平面図、(c)は(b)のA−A’線での模式的な断面を示す断面図である。図2を参照すると、リードフレーム2aは複数(この例では、3×10=30個)のIC20がマトリックス状に配置されている。各IC20は、封止樹脂27で封止されたボディ部21とボディ部21から延出し端部がフレーム部22に接続しているリード部23からなる。ボディ部21は、アイランド部25に図示されていない導電性接着剤等で搭載されたチップ10と、チップ10のボンディングパッド(図示せず)等の電極とリード部23と接続する内部端子部とを接続するボンディング線26とこれらを封止する封止樹脂27を含んでいる。このように、本実施形態のめっき方法のめっき対象2となるリードフレーム2aは、予め複数の半導体チップ10が搭載され、それぞれワイヤボンディング等により内部端子部と電気的に接続された後、各半導体チップ,内部端子部及びボンディング線等が所定の封止樹脂で封止されている。そして、ボディ部21から延出し、露出しているリード部23に所定のめっきが施される。この例では、リードフレーム2aが第1の部材であり、リード部23が被めっき部位となっている。
先ず、各アイランド部25へチップ10がそれぞれ搭載され、チップ10上の電極と内部端子部が電気的に接続され、更にチップ10,内部端子部等が封止樹脂27で封止された複数のリードフレーム2aがローダ部3に装填される。
次に、ローダ部3に装填されたリードフレーム2aは、治具4により搬送用ベルト5に順次懸吊され、搬送される。治具4により搬送用ベルト5に懸吊されたリードフレーム2aは、ローダ部3を出ると、熱処理部6に入る。熱処理部6は、リードフレーム2aに含まれる各IC20の温度が、当該リードフレーム2aにめっきが施されて以降、完成品となったIC20が実使用に供されるまでの間に当該IC20が到達すると予測される最高温度よりも若干高い温度で且つその滞留時間が若干長くなるように設定される。通常は、完成品となったIC20が実装基板等に実装される際に到達すると予測される温度よりも若干高い温度で且つその滞留時間が若干長くなるように設定される。例えば、錫(Sn)−鉛(Pb)系合金半田を用い、リフロー方式で実装される条件の場合、IC20の温度が約200℃〜260℃で、ほぼ30秒間程度維持されるように熱処理部6が設定される。又、Pbフリーの例えばSn−ビスマス(Bi)系合金半田等で実装される場合、170℃程度のもっと低い温度であってよい場合もある。
熱処理部6を通過したリードフレーム2aは、次に搬送用ベルト5により、めっき処理部7の前処理ユニット71に搬送される。前処理ユニット71では、酸処理槽72でリードフレーム2aのリード部23の表面の酸化膜を除去する脱錆処理が施された後、水洗槽73で水洗される。尚、酸処理槽72での脱錆処理は、例えば液温が常温〜40℃程度の希硫酸や希塩酸に1〜数分間浸漬すればよい。又、リード部23の表面の酸化が進んでいる場合には、液温が常温〜40℃程度の希硫酸+過酸化水素水溶液に1〜数分浸漬して、かるくエッチングするようにしてもよい。
前処理ユニット71で脱錆や水洗等の所定の処理が終了したリードフレーム2aは、次に搬送用ベルト5により、めっき処理部7のめっきユニット75に搬送される。めっきユニット75では、先ず所定のめっき液を有するめっき浴76にリードフレーム2aが浸漬され、リード部23に所望のめっきが電気的に施された後、水洗槽77で水洗され必要に応じて乾燥処理される。リード部23に施される所望のめっきは、特に限定されないが、IC20の用途に応じて、Sn−Pb系合金めっきや、Snを主材料とするPbフリーの合金めっき(例えばSn−Bi系合金めっき等)を適宜選択することができる。
めっきユニット75で所望のめっき,水洗,乾燥等の所定の処理を終了したリードフレーム2aは、次に搬送用ベルト5により、アンローダ部8に搬送される。アンローダ部8では、所望のめっきが施されたリードフレーム2aが治具4から外されて保持され、めっき装置1による一連の処理が終了する。この後、リード部23をフレーム部22を切り離すと共にリード部23間のタイバー24も切断除去して各ICを個別化し、必要に応じてリード成形、エージング等を施して電気的検査が実施されるが、これらは一般的な方法であってよく、詳細な説明は省力する。
以上説明したように、本発明のめっき装置1或いはメッキ方法によれば、樹脂封止までの組立処理を終了したリードフレーム2aのリード部23に所望のめっきを施す前に、熱処理部6でIC20が所定の温度になるような加熱処理を施し、その後、前処理ユニット71で脱錆処理を施してめっきするようにしたので、熱処理部6における加熱処理でリード部23の表面に酸化膜等が生じてもめっき処理に悪影響を及ぼすことがなく、且つめっき処理後には一般的なエージング処理以外の加熱処理は行われないので、めっき品質(特に、めっき表面状態)が維持される。
又、所定の温度は、リード部23にめっきが施されて以降、完成品となったIC20が実使用に供されるまでの間に当該IC20が到達すると予測される最高温度(実装処理時の温度の場合が多い)よりも若干高い温度で且つその滞留時間が若干長くなるように設定されている。従って、IC20が高温になることによって生じる、例えばチップクラックやパッケージクラック等の不良要因を内在したIC20はこの加熱処理で確実に破壊され、めっき処理後の電気的検査で不良品として除去されるので、初期不良を効果的にスクリーニングできる。
尚、上記実施例の樹脂封止型ICは、チップ上のボンディングパッドと内部端子部をワイヤボンディングで接続した例を示したが、これに限定されず、TAB(tape-automated bonding)リードにより接続するタイプや、内部端子部がチップ上のボンディングパッドに直接接続されるLOC(lead on chip)タイプ等、任意の接続方法であってよい。
本発明の最良の実施形態のめっき装置を説明する図で、(a)は全体概略構成図、(b)は(a)のめっき処理部の具体例を示す構成図である。 めっき対象となる一例のリードフレームを説明する図で、(a)は模式的な全体平面図、(b)はこのリードフレームに含まれる一つのICの模式的な拡大平面図、(c)は(b)のA−A’線での模式的な断面を示す断面図である。
符号の説明
1 めっき装置
2 めっき対象
2a リードフレーム
3 ローダ部
4 治具
5 搬送用ベルト
6 熱処理部
7 めっき処理部
8 アンローダ部
10 チップ
20 IC
21 ボディ部
22 フレーム部
23 リード部
24 タイバー
25 アイランド部
26 ボンディング線
27 封止樹脂
71 前処理ユニット
72 酸処理槽
73,77 水洗槽
75 めっきユニット
76 めっき浴

Claims (9)

  1. めっき処理が施される被めっき部位を有するめっき対象が所定の温度になるように加熱処理する熱処理部と、めっき処理部を備え、
    前記めっき対象が前記熱処理部で加熱処理された後で、当該めっき対象の前記被めっき部位に対する所定のめっき処理が前記めっき処理部で施されるように構成されていることを特徴とするめっき装置。
  2. 前記めっき処理部が、
    前記熱処理部で加熱された前記めっき対象に所定の前処理を施すめっき前処理ユニットと、
    前記めっき対象に所望のめっきを施すめっきユニットと、
    を少なくとも有する請求項1記載のめっき装置。
  3. 前記所定の温度は、前記被めっき部位にめっき処理が施された後で、当該めっき対象が到達すると予測される最高温度よりも高い温度に設定されている請求項1又は2に記載のめっき装置。
  4. 前記めっき対象が半導体デバイスを含む電子デバイスであり、前記所定の温度は前記電子デバイスを実装する時に当該電子デバイスが到達する温度よりも高い温度に設定されている請求項1記載のめっき装置。
  5. めっき処理が施される被めっき部位を有するめっき対象が所定の温度になるように加熱処理する熱処理ステップと、前記熱処理ステップの後で前記めっき対象に所定の前処理を施すめっき前処理ステップと、前記めっき対象に所望のめっきを施すめっきステップと、
    を少なくとも有することを特徴とするめっき方法。
  6. 前記所定の温度は、前記めっきステップで前記めっき対象に所望のめっきが施された後で、当該めっき対象が到達すると予測される最高温度よりも高い温度に設定されている請求項5記載のめっき方法。
  7. 前記めっき対象が半導体デバイスを含む電子デバイスであり、前記所定の温度は前記電子デバイスを実装する時に当該電子デバイスが到達する温度よりも高い温度に設定されている請求項5記載のめっき方法。
  8. 外部端子を備えたパッケージに所望のチップを搭載して封止する組立工程と、前記組立工程の後で前記外部端子に所望のめっきを施す外装めっき工程と、を含み、
    前記外装めっき工程が請求項1乃至4いずれか1項に記載のめっき装置により処理されることを特徴とする電子デバイスの製造方法。
  9. 外部端子を備えたパッケージに所望のチップを搭載して封止する組立工程と、前記組立工程の後で前記外部端子に所望のめっきを施す外装めっき工程と、を含み、
    前記外装めっき工程が請求項5乃至7いずれか1項に記載のめっき方法により処理されることを特徴とする電子デバイスの製造方法。
JP2003277460A 2003-07-22 2003-07-22 めっき装置、めっき方法及び電子デバイスの製造方法 Pending JP2005045015A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003277460A JP2005045015A (ja) 2003-07-22 2003-07-22 めっき装置、めっき方法及び電子デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003277460A JP2005045015A (ja) 2003-07-22 2003-07-22 めっき装置、めっき方法及び電子デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2005045015A true JP2005045015A (ja) 2005-02-17

Family

ID=34264182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003277460A Pending JP2005045015A (ja) 2003-07-22 2003-07-22 めっき装置、めっき方法及び電子デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP2005045015A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190048710A (ko) * 2017-10-31 2019-05-09 주식회사 포스코 도장장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190048710A (ko) * 2017-10-31 2019-05-09 주식회사 포스코 도장장치
KR102046960B1 (ko) * 2017-10-31 2019-11-20 주식회사 포스코 도장장치

Similar Documents

Publication Publication Date Title
US7105383B2 (en) Packaged semiconductor with coated leads and method therefore
US9159586B1 (en) Method of forming solderable side-surface terminals of quad no-lead frame (QFN) integrated circuit packages
US9373569B1 (en) Flat no-lead packages with electroplated edges
US5668058A (en) Method of producing a flip chip
US20130115737A1 (en) Method of manufacturing a semiconductor device with outer leads having a lead-free plating
US6878172B2 (en) Systems employing elevated temperatures to enhance quality control in microelectronic component manufacture
TWI721912B (zh) 半導體裝置的製造方法及半導體裝置的製造裝置
JP2000223639A (ja) 半導体パッケージボディの反りを防止するためのリードフレーム構造
JP2005045015A (ja) めっき装置、めっき方法及び電子デバイスの製造方法
US20130045391A1 (en) Tarnish Inhibiting Composition for Metal Leadframes
JPH09321088A (ja) 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器
Bemstein et al. Effect of the plasma cleaning process on plastic ball grid array package assembly reliability
US20140373869A1 (en) Method for removing solder balls from chip
KR100712526B1 (ko) 반도체 칩 패키지 장치 및 그 방법
JP2007081235A (ja) 半導体装置の製造方法
KR100479243B1 (ko) 전기도금된리드를가진반도체장치의제조방법
TW201701737A (zh) 具在原位列印之感測器之積體電路
Greig Chip & wire assembly
JP3113084B2 (ja) 電子部品の熱衝撃試験法および製法
JP2005228835A (ja) 半導体装置の製造方法
JP5125702B2 (ja) 電子装置の製造方法
JP2008004669A (ja) 半導体装置の製造方法
JPH04225554A (ja) 樹脂パッケージ
Ling et al. Reliability assessment of high lead count TAB package
JPS59172752A (ja) 半導体装置およびその製造方法