TWI721912B - 半導體裝置的製造方法及半導體裝置的製造裝置 - Google Patents

半導體裝置的製造方法及半導體裝置的製造裝置 Download PDF

Info

Publication number
TWI721912B
TWI721912B TW109120740A TW109120740A TWI721912B TW I721912 B TWI721912 B TW I721912B TW 109120740 A TW109120740 A TW 109120740A TW 109120740 A TW109120740 A TW 109120740A TW I721912 B TWI721912 B TW I721912B
Authority
TW
Taiwan
Prior art keywords
workpiece
conveyor
defective
heating zone
continuity
Prior art date
Application number
TW109120740A
Other languages
English (en)
Other versions
TW202126135A (zh
Inventor
立岩剛
平木和雄
Original Assignee
日商鈴木股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鈴木股份有限公司 filed Critical 日商鈴木股份有限公司
Application granted granted Critical
Publication of TWI721912B publication Critical patent/TWI721912B/zh
Publication of TW202126135A publication Critical patent/TW202126135A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Tunnel Furnaces (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

提供一種藉由將複數個半導體晶片透過具有導電粒子和熱硬化性接著劑的異向性導電糊搭載於基板而成之工件設成可通電狀態且可重加工狀態，而使產量可飛躍性地提升之半導體裝置的製造裝置。 半導體裝置的製造裝置1係構成為具有將工件90進行加熱處理之第1迴焊爐3及控制部2，且構成為第1迴焊爐3係為，橫跨入口側至加熱區3b設有第1輸送機31，接著，橫跨冷卻區3c至出口側設有第2輸送機32，控制部2係進行下述的控制：對於第1輸送機31以及第2輸送機32，將工件90搬送到加熱區3b使焊料熔融，接著，將工件90搬送到冷卻區3c使焊料硬化，將工件90作成為可通電且可重加工的狀態。

Description

半導體裝置的製造方法及半導體裝置的製造裝置
本發明係有關半導體裝置的製造方法及半導體裝置的製造裝置。
近年來，隨著半導體晶片的小型化以及高密度安裝化，使用了異向性導電糊(ACP)、異向性導電膜(ACF)等之覆晶接合技術的重要性日益漸增。異向性導電糊係含有導電粒子和黏合劑，考量到高溫特性、高接著力等，環氧樹脂等的熱硬化性接著劑可作為黏合劑來使用。
以往，有透過異向性導電糊一面將在基板的安裝面搭載有複數個LED元件之工件加壓，一面加熱之製造方法的提案(專利文獻1：特許第6565902號公報)。再者，有提案一種藉由LED晶片透過異向性導電糊與基板中之形成有旁通配線圖案處連接，使前述旁通配線圖案斷線的製造方法(專利文獻2：特許第6147645號公報)。而且，已知有將工件一面透過輸送機搬送一面進行加熱處理的迴焊爐(專利文獻3：特許第4818952號公報)。 [先前技術文獻] [專利文獻]
［專利文獻1］日本特許第6565902號公報 ［專利文獻2］日本特許第6147645號公報 ［專利文獻3］日本特許第4818952號公報
[發明欲解決之課題]
作為一例，就高解析度顯示器裝置用的背光而言，有將寬度尺寸為0.1[mm]等級(order)之多個半導體晶片呈矩陣狀進行基板安裝的半導體裝置。於此情況，若如專利文獻1般將工件一面加壓一面加熱，則容易產生因半導體晶片的錯位或應力應變等所致之不良品。再者，若使用如專利文獻2所示形成有旁通配線圖案的基板，則半導體晶片的高密度安裝將變得困難。特別是在使用具有導電粒子和熱硬化性接著劑之異向性導電糊的情況時，若熱硬化性接著劑熱硬化，則無法重加工。但是，專利文獻1～3並無提及有關不良品的重加工。 [用以解決課題之手段]
本發明係有鑑於上述情事而完成，目的在提供一種藉由將複數個半導體晶片透過具有導電粒子和熱硬化性接著劑的異向性導電糊搭載於基板而成的工件設成可通電狀態且可重加工狀態，可使需高密度安裝技術之半導體裝置的產量飛躍性地提升之半導體裝置的製造方法及半導體裝置的製造裝置。
本發明係透過以下揭示的解決方法作為一實施形態，來解決前述課題。
本發明之半導體裝置的製造方法係具有以下構成：安裝步驟，將在未硬化的熱硬化性接著劑中分散有導電粒子之構成的異向性導電糊轉印在半導體晶片且藉由覆晶安裝技術將該半導體晶片搭載在基板；及第1加熱處理步驟，將工件藉由第1迴焊爐進行加熱處理，該工件係在前述基板隔介前述異向性導電糊搭載有複數個前述半導體晶片而成，該半導體裝置的製造方法的特徵為：前述第1迴焊爐係構成為，具有：加熱區，設定為前述導電粒子所含有的焊料的熔融溫度以上；冷卻區，設定為小於前述焊料的熔融溫度；第1輸送機，橫跨自入口側至前述加熱區而設置；及第2輸送機，橫跨自前述冷卻區至出口側而設置，藉由前述第1輸送機與前述第2輸送機使前述工件在小於前述熱硬化性接著劑的硬化時間通過前述第1迴焊爐，前述第1加熱處理步驟係透過使前述工件以節距進給搬送到前述加熱區的第1加熱區並停留，以在該第1加熱區將前述工件以平均值為4～8℃/秒的升溫曲線進行加熱，接著，透過使前述工件以節距進給搬送到前述加熱區的第2加熱區並停留，以使前述焊料熔融，接著，將前述工件搬送到前述冷卻區並使前述焊料硬化，將前述工件設成可通電之狀態且可重加工之狀態。 前述第1加熱處理步驟較佳為在前述第1加熱區將前述工件進行20～40秒的加熱直到達到巔峰溫度為止，並在前述第2加熱區以使前述工件維持前述巔峰溫度的方式進行5～30秒的加熱，接著，在前述冷卻區使前述工件冷卻。舉例而言，前述半導體晶片為LED；具有：導通試驗步驟，在前述第1加熱處理步驟之後，對前述工件進行導通試驗；不良品除去步驟，在前述導通試驗步驟中自前述LED中檢測出導通不良品的情況時，將前述導通不良品藉由不良品除去機去除；及再安裝步驟，將前述異向性導電糊轉印在替代前述導通不良品之新的前述LED，並搭載於已去除前述導通不良品處；前述不良品除去步驟係一面以非接觸方式加熱前述導通不良品的安裝處，一面以真空吸引頭吸引以使前述焊料再熔融而將前述導通不良品以及連接部的前述熱硬化性接著劑自前述基板去除。於前述再安裝步驟後，反覆進行前述第1加熱處理步驟與前述導通試驗步驟直到沒有檢測出前述導通不良品為止，前述導通試驗步驟，係將前述LED有無亮燈與前述LED的配置資料賦予關聯性並藉由記憶手段進行資料記憶來特定前述導通不良品的位置。
根據此構成，因為異向性導電糊的焊料係硬化，所以透過通電可檢測出搭載於基板的複數個半導體晶片中之導通不良品。再者，因為異向性導電糊中的熱硬化性接著劑係呈小於硬化時間之膠(gel)狀態，所以可輕易地將搭載於基板的複數個半導體晶片中之導通不良品去除並重加工。在此，異向性導電糊中之熱硬化性接著劑的硬化時間，作為一例，係可應用材料製造商之建議硬化條件，再者，可應用將異向性導電糊中之熱硬化性接著劑成為小於硬化時間之膠狀態的時間基於實驗資料而算出之硬化條件，或者，可應用由這些組合導出的硬化條件。
本發明之半導體裝置的製造裝置係具有以下構成：塗布機，將在未硬化的熱硬化性接著劑中分散有導電粒子之構成的異向性導電糊轉印到半導體晶片；安裝機，藉由覆晶安裝技術將該半導體晶片搭載在基板；第1迴焊爐，將工件進行加熱處理，該工件係係在前述基板隔介前述異向性導電糊搭載有複數個前述半導體晶片而成；及控制部，該半導體裝置的製造方法的特徵為：前述第1迴焊爐係構成為，具有：加熱區，設定為前述導電粒子所含有的焊料的熔融溫度以上；冷卻區，設定為小於前述焊料的熔融溫度；第1輸送機，橫跨自入口側至前述加熱區而設置；及第2輸送機，橫跨自前述冷卻區至出口側而設置；藉由前述第1輸送機與前述第2輸送機使前述工件在小於前述熱硬化性接著劑的硬化時間通過前述第1迴焊爐；在前述第1輸送機與前述第2輸送機間的位置設有壓輥，該壓輥係於將前述工件由前述第1輸送機移載至前述第2輸送機之際與前述基板的上面接觸；前述控制部構成為進行下述的控制：透過使前述工件以節距進給搬送至前述加熱區的第1加熱區並停留，以在該第1加熱區將前述工件以平均值為4～8℃/秒的升溫曲線進行加熱，接著，透過使前述工件以節距進給搬送至前述加熱區的第2加熱區並停留，以使前述焊料熔融，接著，將前述工件搬送到前述冷卻區並使前述焊料硬化，將前述工件作成可通電之狀態且可重加工之狀態。 前述壓輥較佳構成為，輥以既定間隔且可旋轉地被軸支在軸上，且以前述輥的自重而與避開前述基板的安裝面之位置接觸， 前述控制部係構成為進行下述的控制：在前述第1加熱區將前述工件加熱20～40秒直到達到巔峰溫度為止，在前述第2加熱區將前述工件以維持前述巔峰溫度的方式加熱5～30秒，接著，在前述冷卻區使前述工件冷卻。舉例而言，前述半導體晶片為LED，具有：導通試驗機，對前述工件進行導通試驗；及不良品除去機，在藉由前述導通試驗機自前述LED中檢測出導通不良品的情況時，將前述導通不良品去除， 前述不良品除去機係構成為，一面以非接觸方式加熱前述導通不良品的安裝處，一面藉由以真空吸引頭吸引而使前述焊料再熔融，以將前述導通不良品以及連接部的前述熱硬化性接著劑自前述基板去除，前述控制部係構成為，對前述塗布機以及前述安裝機進行將前述異向性導電糊轉印在新的前述LED並搭載於已去除前述導通不良品處之控制。作為一例，前述導通試驗機係構成為，將前述LED有無亮燈與前述LED的配置資料賦予關聯性並藉由記憶手段進行資料記憶來特定前述導通不良品的位置。
根據此構成，將工件藉由第1輸送機搬送到加熱區以使異向性導電糊中的導電粒子之焊料迅速地熔融，接下來，將工件藉由第2輸送機搬送到冷卻區以使異向性導電糊中的導電粒子之焊料迅速地硬化，並使工件在小於熱硬化性接著劑的硬化時間通過第1迴焊爐。因此，可將工件設成可通電的狀態且可重加工的狀態。 [發明之效果]
根據本發明之半導體裝置的製造方法及半導體裝置的製造裝置，可將工件設成可通電的狀態且可重加工的狀態。因此，作為一例，可使將寬度尺寸為0.1[mm]等級之多個半導體晶片安裝於基板的情況等需要高密度安裝技術之半導體裝置的產量飛躍性地提升。
[用以實施發明的形態]
以下，將參照圖式來詳細說明本發明的實施形態。圖1係顯示本實施形態之半導體裝置的製造裝置1(以下，有時會以裝置1來表示)的局部或全部，特別是，示意性地顯示第1迴焊爐3的內部的剖面圖。圖中的左側為入口側(上游側)，圖中的右側為出口側(下游側)。第1迴焊爐3係具有內設有搬送機構和加熱機構之本體30與控制器35。圖1的例子中，控制構成製造裝置1之各種裝置的控制部2係搭載於第1迴焊爐3或者與第1迴焊爐3接近配置。控制部2會有含有控制器35的情況。另外，在用以說明實施形態的全部圖式中，會有於具相同功能的構件標註相同的符號並省略其重複的說明之情況。
工件90係在製造過程中之成為半導體裝置94前的中間體，如圖6A～圖7C所示，有第1中間體90a、第2中間體90b、第3中間體90c、第4中間體90d、第5中間體90e。工件90係具有基板93、半導體晶片91及異向性導電糊92。
在圖7C示意性地顯示半導體裝置94之一例的剖面圖。基板93係具有在上面93a形成有由銅等的導體構成的配線圖案之安裝面，且電極93e係露出。半導體晶片91係在晶片形狀之本體的一端側和另一端側個別形成有電極91e，半導體晶片91的下面91b係安裝在基板93的上面93a，以電極91e與電極93e可通電的方式進行焊接。半導體裝置94係複數個半導體晶片91覆晶安裝並電性連接而接合於基板93的製品，作為一例，多個半導體晶片91呈矩陣狀地安裝在基板93。作為一例，半導體晶片91為LED、電晶體、積體電路元件、其他已知之晶片形狀的半導體。異向性導電糊92係具有：用以將電極91e與電極93e焊接的導電粒子92a、及用以將半導體晶片91與基板93接著固定的熱硬化性接著劑92b。異向性導電糊92係在液狀或者膠(gel)狀且呈未硬化狀態的熱硬化性接著劑92b中分散有導電粒子92a。熱硬化性接著劑92b係可應用環氧、聚醯亞胺、其他已知之熱硬化性樹脂。導電粒子92a係具有焊料或構成焊料的導電金屬，可應用金、銀、銅、錫、鋅、鎳、鉍、銦、其他已知之導電金屬或者該等的合金。
圖1係示意性地顯示第1迴焊爐3的內部的構成圖。第1迴焊爐3係自上游側起，依序配置有投入輸送機33、第1輸送機31、壓輥34、第2輸送機32。本體30係自上游側起，依序具有入口30a、曲徑(labyrinth)36a、加熱區3b、冷卻區3c、曲徑36f、出口30f。投入輸送機33係配置在自入口30a的上游側至曲徑36a的上游側為止，且構成為將工件90a(90)由入口30a的上游側搬送至曲徑36a的上游側為止。第1輸送機31係配置在自投入輸送機33的下游側至第2輸送機32的上游側為止的範圍，並構成為使自投入輸送機33移交而來的工件90通過入口側的曲徑36a而搬送到加熱區3b。壓輥34為在由加熱區3b將工件90移載至冷卻區3c之際用以維持工件90的搬送速度的機構。第2輸送機32係配置在第1輸送機31的下游側至出口30f的下游側為止的範圍，並構成為使自第1輸送機31移交而來的工件90通過冷卻區3c、通過出口側的曲徑36f且通過出口30f而搬送至下一工程為止。
意即，第1迴焊爐3係橫跨入口側至加熱區3b設有第1輸送機31，接著，橫跨冷卻區3c至出口側設有第2輸送機32。作為一例，有將第1輸送機31設置成橫跨入口30a的上游側至加熱區3b的情況，而且，也有分開構成為第2輸送機32及搬出輸送機的情況，該第2輸送機32係設置成使其通過冷卻區3c並通過出口側的曲徑36f，而該搬出輸送機係從出口側的曲徑36f通過出口30f並搬送至下一工程為止。
第1迴焊爐3係一面在氮氣等非活性氣體環境下搬送工件90一面以非接觸方式加熱處理工件90的裝置。第1輸送機31、第2輸送機32以及投入輸送機33係以鈦或鈦合金等抑制熱應變之金屬製的鏈軌(chain rail)構成。加熱區3b係依第1加熱區3b1、第2加熱區3b2的順序配置，成為使熱風板式加熱器等之熱分布均勻的加熱器。冷卻區3c係依第1冷卻區3c1、第2冷卻區3c2的順序配置，以送風扇等的冷卻機構構成。曲徑36a以及曲徑36f係維持爐內的溫度並抑制非活性氣體流出機外的機構。另外，曲徑、加熱器以及冷卻機構可應用上述之專利文獻3等的公知技術。
圖5係示意性地顯示半導體裝置的製造裝置1之電路構成的一個例子的構成圖。作為一例，裝置1係具備控制部2、第1迴焊爐3、塗布機4、安裝機5、導通試驗機6、不良品除去機7以及第2迴焊爐8。圖5的例子中，控制部2為電腦，並安裝有在該電腦上作動的控制程式27。於控制部2內設有CPU21。而且，連接顯示器裝置24、鍵盤或滑鼠等的顯示器輸入手段23。在此，顯示器輸入手段23係有作成設於顯示器裝置24的螢幕上之觸控式面板的情況。控制部2係在二次記憶裝置的既定的記憶區域儲存有資料庫22。資料庫22也可先保存在快閃記憶體等的外部記憶裝置或三次記憶裝置。另外，控制部2係可將已知之電腦的構成作局部變更而應用。作為一例，控制程式27的韌體係以C語言或組合語言等的語言構成，可自Web瀏覽器以及命令行(command line)進行更新(update)。
圖5的例中，第1迴焊爐3具有本體30和控制器35，塗布機4具有本體40和控制器45，安裝機5具有本體50和控制器55，導通試驗機6具有本體60和控制器65，不良品除去機7具有本體70和控制器75，第2迴焊爐8具有本體80和控制器85。然後，控制器25與控制器35係信號連接，控制器25與控制器45係信號連接，控制器25與控制器55係信號連接，控制器25與控制器65係信號連接，控制器25與控制器75係信號連接，控制器25與控制器85係信號連接。根據此構成，可傳送資料並即時(real time)控制。作為一例，信號連接方式係可舉出：有線LAN、無線LAN、USB連接、其他已知的網路連接。
塗布機4，舉例而言係為藉由分注(dispenser)方式或是印刷方式將異向性導電糊92塗布在基板93之構成。又，舉例而言有藉由轉印方式將異向性導電糊92轉印在半導體晶片91的構成。安裝機5，舉例而言係為藉由取放(pick and place)方式將半導體晶片91搭載於基板93的構成。作為一例，亦可為將塗布機4與安裝機5組合的構成。導通試驗機6，舉例而言係為藉由通電使半導體晶片91作動來進行良否判定的構成。不良品除去機7，舉例而言係為非接觸加熱機構及吸引或吸附機構組合而成的構成，且為在從半導體晶片91之中檢測出導通不良品的情況時將該導通不良品去除的構成。作為一例，亦可為將導通試驗機6與不良品除去機7組合的構成。第2迴焊爐8係在從半導體晶片91之中未檢測出導通不良品的情況時以非接觸方式加熱工件90並使熱硬化性接著劑92b熱硬化的構成。作為一例，第2迴焊爐8亦可設為批式爐(batch furnace)。
接下來，針對本實施形態之半導體裝置的製造方法，作以下說明。
圖8和圖9係顯示本實施形態之半導體裝置94的製造順序之例的流程圖。本實施形態係具有下述步驟：安裝步驟S1，透過異向性導電糊92將複數個半導體晶片91搭載在基板93而作成第1中間體90a；第1加熱處理步驟S2，將第1中間體90a加熱處理而作成第2中間體90b；導通試驗步驟S3，對第2中間體90b進行導通試驗；不良品除去步驟S4，在從已安裝的半導體晶片91之中檢測出導通不良品911的情況時去除導通不良品911而作成第3中間體90c；再安裝步驟S5，替換導通不良品911而將新的半導體晶片912搭載在基板93之已去除導通不良品911處而作成第4中間體90d；及第2加熱處理步驟S6，在導通試驗步驟S3中未檢測出導通不良品的情況時加熱工件90並使熱硬化性接著劑92b熱硬化。
再安裝步驟S5係會有，舉例而言，在基板93中已去除導通不良品911處塗布異向性導電糊92，並搭載新的半導體晶片912而作成第4中間體90d的情況，以另一例而言，有將異向性導電糊92轉印在新的半導體晶片912，在基板93中已去除導通不良品911處搭載新的半導體晶片912而作成第4中間體90d的情況。
依安裝之半導體晶片91的種類、個數、排列、節距(pitch)、安裝密度、加工條件、其他條件的不同，不良品除去步驟S4以及再安裝步驟S5的次數會有變動的情況。圖8的例子係重複1次以上的不良品除去步驟S4以及再安裝步驟S5直到檢測不出導通不良品為止的情況的流程圖。再者，圖9的例子係不良品除去步驟S4以及再安裝步驟S5完成1次的情況的流程圖。不良品除去步驟S4以及再安裝步驟S5會有1次、2次、3次或者4次以上的情況。若考量到隨著加熱處理而產生之對製品特性的影響或製造時間、製造成本等，則不良品除去步驟S4以及再安裝步驟S5較佳為小於10次，更加為小於5次。
圖2A～圖3C係示意性地顯示將工件90一面搬送一面加熱處理之第1迴焊爐3的內部的構成圖。圖4係顯示第1迴焊爐3中之工件90的溫度分布(temperature profile)的一例的曲線圖。曲線的縱軸為工件90的表面溫度，曲線的橫軸為工件90的搬送時間。本實施形態為，第1迴焊爐3中之加熱區3b係設定成異向性導電糊92的導電粒子所含之焊料會熔融的溫度以上，並且，設定成異向性導電糊92的材料製造商之建議加熱溫度+50[℃]以下。第1迴焊爐3中之冷卻區3c係設定成小於異向性導電糊92的導電粒子所含之焊料會熔融的溫度，並且，設定成室溫以上。控制部2係進行如下的控制：將工件90搬入爐內，在第1加熱區3b1以既定的升溫曲線進行加熱，在第2加熱區3b2以巔峰溫度(peak temperature)維持既定時間，在第1冷卻區3c1以既定的降溫曲線進行降溫，在第2冷卻區3c2逐漸地冷卻並設成在下一工程可進行處理(handling)的狀態再搬出。
接著，針對圖8所示的製造順序，作以下說明。
異向性導電糊92係具有，舉例而言，具有無鉛銲料(lead-free solder)或構成無鉛銲料之導電金屬的導電粒子92a、及由環氧樹脂形成之熱硬化性接著劑92b。
安裝步驟S1係藉由塗布機4將異向性導電糊92塗布在基板93的電極93e，藉由安裝機5使複數個半導體晶片91的下面91b與基板93的上面93a面對面而搭載於基板93，如圖6A所示，作成第1中間體90a。或者，安裝步驟S1係藉由塗布機4將異向性導電糊92轉印至半導體晶片91的下面91b，藉由安裝機5使複數個半導體晶片91的下面91b與基板93的上面93a面對面而搭載於基板93，如圖6A所示，作成第1中間體90a。控制部2係控制塗布機4以及安裝機5的動作。
接續安裝步驟S1，第1加熱處理步驟S2係對第1中間體90a進行加熱處理，作成第2中間體90b。在第1加熱處理步驟S2中，如圖2A與圖2B所示，透過控制部2對投入輸送機33的控制，投入輸送機33係將第1中間體90a搬入入口30a。接著，透過控制部2對投入輸送機33以及第1輸送機31的控制，在投入輸送機33與第1輸送機31協調作動而將第1中間體90a從投入輸送機33移載至第1輸送機31。然後，透過控制部2對第1輸送機31的控制，第1輸送機31係以節距進給(pitch feeding)將第1中間體90a搬送到第1加熱區3b1。
接下來，透過控制部2對第1輸送機31的控制，第1輸送機31係使第1中間體90a在第1加熱區3b1停留既定時間，之後立即以節距進給從第1加熱區3b1搬送到第2加熱區3b2。接著，如圖2C所示，透過控制部2對第1輸送機31以及第2輸送機32的控制，在第1輸送機31與第2輸送機32協調作動而於已加熱第1中間體90a的狀態下從第1輸送機31移載至第2輸送機32，然後，如圖3A所示，第2輸送機32係為了從已加熱第1中間體90a的狀態下進行冷卻而以一定的搬送速度搬送至第1冷卻區3c1，並以一定的搬送速度搬送至第2冷卻區3c2。然後，如圖3B與圖3C所示，從出口30f將經加熱並冷卻之狀態的第2中間體90b搬出。
根據本實施形態，使第1中間體90a節距進給到第1加熱區3b1並停留既定時間，藉此可以均一的熱分布將第1中間體90a以既定的升溫曲線進行加熱，並迅速地達到巔峰溫度。再者，透過將被加熱至巔峰溫度的第1中間體90a節距進給到第2加熱區3b2並停留既定時間，可以均一的熱分布在維持著第1中間體90a的巔峰溫度的狀態下持續地加熱，且使導電粒子92a之焊料完全熔融。
經加熱之第1中間體90a的巔峰溫度係設定成比導電粒子92a之焊料的熔融溫度還要高的溫度。巔峰溫度係設定為大約導電粒子92a之焊料的熔融溫度+10[℃]以內。巔峰溫度係較佳為設定成導電粒子92a之焊料的熔融溫度+5[℃]以內。藉此，可將第1中間體90a中之對半導體晶片91的熱損害抑制在最小限度且使導電粒子92a之焊料迅速地熔融。
將在第1加熱區3b1中的第1中間體90a加熱達到巔峰溫度為止的加熱時間係大約20[秒]～40[秒]。再者，將在第2加熱區3b2中的第1中間體90a在維持其巔峰溫度的狀態下持續地加熱的加熱時間係大約5[秒]～30[秒]。藉此，可防止因第1中間體90a中的半導體晶片91的熱應變所致之故障或異向性導電糊92的飛散，並盡可能抑制熱硬化性接著劑92b的熱硬化，且使導電粒子92a的凝聚性提升而使導電粒子92a中之焊料的熔融迅速地進行。
在此，在第1加熱區3b1被加熱之第1中間體90a的升溫曲線的平均值係舉例而言為4[℃/秒]～8[℃/秒]。升溫曲線的最大值係舉例而言為4[℃/秒]～20[℃/秒]。考量熱傳導的損失，第1加熱區3b1的熱風溫度係設定為比第1中間體90a的巔峰溫度還要高的溫度。第1加熱區3b1的熱風溫度係舉例而言設定為比第1中間體90a的巔峰溫度還要高20[℃]～100[℃]的溫度。第2加熱區3b2的熱風溫度係設定為比第1加熱區3b1的熱風溫度還要低的溫度，且設定為可維持第1中間體90a的巔峰溫度之溫度。
也就是說，藉由上述的構成，由於透過第1加熱區3b1使工件90急速加熱，且透過第2加熱區3b2使工件90的導電粒子92a中之焊料的熔融可在短時間結束，因此可盡可能抑制熱硬化性接著劑92b的熱硬化。
然後，將工件90在加熱至巔峰溫度為止並使導電粒子92a的焊料完全地熔融的狀態下以一定的搬送速度搬送到第1冷卻區3c1，並以冷風使導電粒子92a的焊料冷卻直到硬化為止。冷卻時間係大約10[秒]～30[秒]。接著，在導電粒子92a的焊料已硬化的狀態下以一定的搬送速度將工件90搬送到第2冷卻區3c2並以冷風冷卻直到可通電試驗的溫度且可處理的溫度為止。冷卻時間係大約10[秒]～40[秒]。可通電試驗的溫度係大約20[℃]～40[℃]。根據此構成，可盡可能抑制在工件90的熱硬化性接著劑92b的熱硬化且迅速地開始通電試驗。
在此，第1迴焊爐3係在第1輸送機31及第2輸送機32間的位置設置壓輥34，該壓輥34係在將工件90自第1輸送機31移載至第2輸送機32之際與基板93的上面93a接觸。由於設置了壓輥34，可在以維持第1輸送機31的搬送速度的狀態迅速地將工件90搬送至第1冷卻區3c1。作為一例，壓輥34係構成為2個輥(roller)以既定間隔以可旋轉的方式被軸支在軸(shaft)上，與避開基板93的上面93a的安裝面的兩側附近接觸，可以2個輥的自重將基板93在平行狀態下抑制，且以在抑制重量負載的影響而維持第1輸送機31的搬送速度之狀態下將工件90送出至第2輸送機32。
根據本實施形態，藉由第1輸送機31與第2輸送機32間的協調作動，可在小於其異向性導電糊92的熱硬化性接著劑92b的硬化時間使工件90通過第1迴焊爐3。再者，藉由第1加熱處理步驟S2，將工件90以節距進給搬送到加熱區3b而使異向性導電糊92的導電粒子92a的焊料迅速地熔融，接著，將工件90搬送到冷卻區3c以使異向性導電糊92的導電粒子92a的焊料硬化，可使工件90迅速地成為可通電的狀態且可重加工(rework)的狀態。
接續第1加熱處理步驟S2，導通試驗步驟S3係藉由導通試驗機6，對第2中間體90b進行導通試驗。半導體晶片91係以LED作為一例。在LED的情況，因為良品會亮燈，不良品不會亮燈，所以可容易地判斷良否，且將來自CCD相機或光感測器等的受光手段之受光信號及半導體晶片91的配置資料賦予關聯性而與資料儲存之記憶手段進行組合，可容易地特定不良品的位置。半導體晶片91係只要是可應用覆晶接合技術之晶片形狀的半導體即可。因此，半導體晶片91係會有LED、電晶體、積體電路元件、其他已知之晶片形狀的半導體的情況。
在導通試驗步驟S3中，如圖6 B所示，在從已安裝之半導體晶片91之中檢測出導通不良品911的情況時變成為不良品除去步驟S4，藉由不良品除去機7，從已安裝之半導體晶片91之中去除導通不良品911而作成第3中間體90c。作為一例，透過以雷射頭77，使雷射F1通過基板93照射到導通不良品911的下面側，一面以非接觸方式對導通不良品911的安裝處加熱，一面以真空吸引頭將空氣(air)往箭號F2方向吸引，藉此將熱硬化性接著劑92b中之焊料再熔融而將導通不良品911以及連接部的熱硬化性接著劑92b自基板93去除。接續不良品除去步驟S4，再安裝步驟S5係藉由塗布機4，於基板93之已去除導通不良品911之處塗布異向性導電糊92，如圖7A所示，搭載新的半導體晶片912而作成第4中間體90d。或者，再安裝步驟S5係藉由塗布機4，將異向性導電糊92轉印到新的半導體晶片912，如圖7A所示，於基板93之已去除導通不良品911之處搭載新的半導體晶片912而作成第4中間體90d。
控制部2係於再安裝步驟S5之後，重複第1加熱處理步驟S2與導通試驗步驟S3直到沒有檢測出導通不良品為止，如圖7B所示，進行已安裝之全部的半導體晶片912作成為導通良品的第5中間體90e的控制。
然後，在導通試驗步驟S3中沒有檢測出導通不良品的情況時變成為第2加熱處理步驟S6，藉由第2迴焊爐8，將第5中間體90e加熱，使熱硬化性接著劑92b熱硬化。第2加熱處理步驟S6的熱風溫度係考量熱傳導的損失而設定成比熱硬化性接著劑92b的熱硬化溫度還要高大約2[℃]～5[℃]的溫度，並以既定時間進行加熱。加熱時間係大約20[分]～240[分]。作為一例，以異向性導電糊90的額定加熱溫度進行額定加熱時間的加熱。在第2加熱處理步驟S6的加熱時間為大約60[分]以上的情況或是含有時效處理(ageing treatment)的情況時，藉由批式爐來替代第2迴焊爐8進行一次性生產，以謀求生產性的提升。
圖8所示的製造順序係如上述。在此，在安裝之半導體晶片91的種類、個數、排列、節距、安裝密度、加工條件、其他條件係完備的情況下，可使不良品除去步驟S4以及再安裝步驟S5歷經1次即結束，在此情況，可透過圖9所示的製造順序來達成生產性提升。
根據本實施形態，由於將工件90作成可通電的狀態且可重加工的狀態，所以舉例而言，如RGB顯示器或LCD的背光，在將寬度尺寸為0.1[mm]等級(order)之多個LED晶片呈矩陣狀安裝於基板的情況等需要高密度安裝技術之半導體裝置的產量可飛躍性地提升。
上述實施形態中，雖藉由導通試驗機6對工件90進行了導通試驗，但並不限於此，只要工件90為可通電的狀態且可重加工的狀態的話，則可進行因應半導體晶片91的類型之判定良否。異向性導電糊92係可應用由已知的導電粒子92a及已知的熱硬化性接著劑92b構成之材料，或者，亦可作成不添加黏合劑之中的樹脂硬化促進劑的材料。導電粒子92a係根據用途的不同而會有含鉛的情況。又，本發明並不限定於上述實施形態。
1:半導體裝置的製造裝置 2:控制部 3:第1迴焊爐 3b:加熱區 3b1:第1加熱區 3b2:第2加熱區 3c:冷卻區 3c1:第1冷卻區 3c2:第2冷卻區 4:塗布機 5:安裝機 6:導通試驗機 7:不良品除去機 8:第2迴焊爐 30:本體 30a:入口 30f:出口 31:第1輸送機 32:第2輸送機 33:投入輸送機 34:壓輥 35:控制器 36a,36f:曲徑 90:工件 90a:第1中間體(工件) 90b:第2中間體(工件) 90c:第3中間體(工件) 90d:第4中間體(工件) 90e:第5中間體(工件) 91:半導體晶片 91b:下面 91e:電極 92:異向性導電糊 92a:導電粒子 92b:熱硬化性接著劑 93:基板 93a:上面 93e:電極 94:半導體裝置 911:導通不良品
圖1係示意性地顯示本發明實施形態之半導體裝置的製造裝置的第1迴焊爐內部的構成圖。圖2A係顯示將工件搬送至圖1之第1迴焊爐中的第1加熱區之狀態的圖；圖2B係顯示接續圖2A的狀態而將工件搬送至第2加熱區之狀態的圖；圖2C係顯示接續圖2B的狀態而將工件搬送至第1冷卻區之狀態的圖。圖3A係顯示接續圖2C的狀態而將工件搬送至第2冷卻區之狀態的圖；圖3B係顯示接續圖3A的狀態而將工件搬送至出口側的曲徑之狀態的圖；圖3C係顯示接續圖3B的狀態而將工件搬送至出口之狀態的圖。圖4係顯示在圖1之第1迴焊爐中的工件的溫度分布圖形的圖。圖5係示意性地顯示本實施形態之半導體裝置的製造裝置的電路構成的構成圖。圖6A係示意性地顯示在基板塗布異向性導電糊並搭載有半導體晶片之工件的剖面圖；圖6B係示意性地顯示接續圖6A的狀態進行第1加熱處理並進行導通試驗之工件的剖面圖；圖6C係示意性地顯示接續圖6B的狀態剛去除不良品之後的工件的剖面圖。圖7A係示意性地顯示接續圖6C的狀態而在去除不良品處搭載有新的半導體晶片之工件的剖面圖；圖7B係示意性地顯示接續圖7A的狀態進行第1加熱處理並進行導通試驗之工件的剖面圖；圖7C係示意性地顯示接續圖7B的狀態進行第2加熱處理並進行檢查之半導體裝置的剖面圖。圖8係顯示本實施形態之半導體裝置的製造順序的流程圖。圖9係顯示本實施形態之半導體裝置的製造順序之其他例子的流程圖。
1:半導體裝置的製造裝置
2:控制部
3:第1迴焊爐
3b:加熱區
3b1:第1加熱區
3b2:第2加熱區
3c:冷卻區
3c1:第1冷卻區
3c2:第2冷卻區
30:本體
30a:入口
30f:出口
31:第1輸送機
32:第2輸送機
33:投入輸送機
34:壓輥
35:控制器
36a,36f:曲徑
90:工件
90a:第1中間體(工件)

Claims (10)

  1. 一種半導體裝置的製造方法，其係具有以下步驟之構成： 安裝步驟，將在未硬化的熱硬化性接著劑中分散有導電粒子之構成的異向性導電糊轉印至半導體晶片，且藉由覆晶安裝技術將該半導體晶片搭載在基板；及 第1加熱處理步驟，將工件藉由第1迴焊爐進行加熱處理，該工件係隔介前述異向性導電糊在前述基板搭載有複數個前述半導體晶片而成， 該半導體裝置的製造方法的特徵為： 前述第1迴焊爐係構成為，具有：加熱區，設定為前述導電粒子所含有的焊料的熔融溫度以上；冷卻區，設定為小於前述焊料的熔融溫度；第1輸送機，橫跨自入口側至前述加熱區而設置；及第2輸送機，橫跨自前述冷卻區至出口側而設置，且藉由前述第1輸送機與前述第2輸送機使前述工件以小於前述熱硬化性接著劑的硬化時間通過前述第1迴焊爐； 前述第1加熱處理步驟係透過使前述工件以節距進給搬送到前述加熱區的第1加熱區並停留，以在該第1加熱區將前述工件以平均值為4～8℃/秒的升溫曲線進行加熱，接著，透過使前述工件以節距進給搬送到前述加熱區的第2加熱區並停留，以使前述焊料熔融，接著，將前述工件搬送到前述冷卻區並使前述焊料硬化，將前述工件設成可通電之狀態且可重加工之狀態。
  2. 如請求項1之半導體裝置的製造方法，其中 前述第1加熱處理步驟係在前述第1加熱區將前述工件加熱20～40秒直到達到巔峰溫度為止，並在前述第2加熱區將前述工件以維持前述巔峰溫度的方式加熱5～30秒，接著，在前述冷卻區使前述工件冷卻。
  3. 如請求項1或2之半導體裝置的製造方法，其中 前述半導體晶片為LED， 具有：導通試驗步驟，在前述第1加熱處理步驟之後，對前述工件進行導通試驗；不良品除去步驟，在前述導通試驗步驟中自前述LED中檢測出導通不良品的情況時，將前述導通不良品藉由不良品除去機去除；及再安裝步驟，將前述異向性導電糊轉印在替代前述導通不良品之新的前述LED，並搭載於已去除前述導通不良品處， 前述不良品除去步驟係一面以非接觸方式加熱前述導通不良品的安裝處，一面以真空吸引頭吸引以使前述焊料再熔融而將前述導通不良品以及連接部的前述熱硬化性接著劑自前述基板去除。
  4. 如請求項3之半導體裝置的製造方法，其中 於前述再安裝步驟後，反覆進行前述第1加熱處理步驟與前述導通試驗步驟直到沒有檢測出前述導通不良品為止， 前述導通試驗步驟，係將前述LED有無亮燈與前述LED的配置資料賦予關聯性並藉由記憶手段進行資料記憶來特定前述導通不良品的位置。
  5. 如請求項3之半導體裝置的製造方法，其中 具有：第2加熱處理步驟，在前述導通試驗步驟中未檢測出前述導通不良品的情況時對前述工件加熱以使前述熱硬化性接著劑熱硬化。
  6. 一種半導體裝置的製造裝置，其構成為具有以下裝置： 塗布機，將在未硬化的熱硬化性接著劑中分散有導電粒子之構成的異向性導電糊轉印到半導體晶片； 安裝機，藉由覆晶安裝技術將該半導體晶片搭載在基板；及 第1迴焊爐，將在前述基板隔介前述異向性導電糊搭載有複數個前述半導體晶片而成的工件進行加熱處理；及 控制部， 該半導體裝置的製造方法的特徵為： 前述第1迴焊爐係構成為，具有：加熱區，設定為前述導電粒子所含有的焊料的熔融溫度以上；冷卻區，設定為小於前述焊料的熔融溫度；第1輸送機，橫跨自入口側至前述加熱區而設置；及第2輸送機，橫跨自前述冷卻區至出口側而設置；藉由前述第1輸送機與前述第2輸送機使前述工件以小於前述熱硬化性接著劑的硬化時間通過前述第1迴焊爐； 在前述第1輸送機與前述第2輸送機間的位置設有壓輥，該壓輥係於將前述工件由前述第1輸送機移載至前述第2輸送機之際與前述基板的上面接觸， 前述控制部構成為進行下述的控制：透過將前述工件以節距進給搬送至前述加熱區的第1加熱區並停留，以在該第1加熱區將前述工件以平均值為4～8℃/秒的升溫曲線進行加熱，接著，透過將前述工件以節距進給搬送至前述加熱區的第2加熱區並停留，以使前述焊料熔融，接著，將前述工件搬送到前述冷卻區並使前述焊料硬化，將前述工件設成可通電之狀態且可重加工之狀態。
  7. 如請求項6之半導體裝置的製造裝置，其中 前述壓輥係構成為輥以既定間隔且可旋轉地被軸支在軸上，且以前述輥的自重而與避開前述基板的安裝面之位置接觸， 前述控制部係構成為進行下述的控制：在前述第1加熱區將前述工件加熱20～40秒直到達到巔峰溫度為止，在前述第2加熱區將前述工件以維持前述巔峰溫度的方式加熱5～30秒，接著，在前述冷卻區使前述工件冷卻。
  8. 如請求項6或7之半導體裝置的製造裝置，其中 前述半導體晶片為LED， 具有：導通試驗機，對前述工件進行導通試驗；及不良品除去機，在藉由前述導通試驗機自前述LED中檢測出導通不良品的情況時，將前述導通不良品去除， 前述不良品除去機係構成為，一邊以非接觸方式加熱前述導通不良品的安裝處，一邊藉由以真空吸引頭吸引而使前述焊料再熔融，以將前述導通不良品以及連接部的前述熱硬化性接著劑自前述基板去除， 前述控制部係構成為，對前述塗布機以及前述安裝機進行將前述異向性導電糊轉印在新的前述LED並搭載於已去除前述導通不良品處之控制。
  9. 如請求項8之半導體裝置的製造裝置，其中 前述導通試驗機係構成為，將前述LED有無亮燈與前述LED的配置資料賦予關聯性並藉由記憶手段進行資料記憶來特定前述導通不良品的位置。
  10. 如請求項8之半導體裝置的製造裝置，其中 具有：第2迴焊爐或批式爐，在藉由前述導通試驗機而未檢測出前述導通不良品的情況時對前述工件加熱以使前述熱硬化性接著劑熱硬化。
TW109120740A 2019-12-24 2020-06-19 半導體裝置的製造方法及半導體裝置的製造裝置 TWI721912B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-232231 2019-12-24
JP2019232231A JP6691998B1 (ja) 2019-12-24 2019-12-24 半導体装置の製造方法及び半導体装置の製造装置

Publications (2)

Publication Number Publication Date
TWI721912B true TWI721912B (zh) 2021-03-11
TW202126135A TW202126135A (zh) 2021-07-01

Family

ID=70549829

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109120740A TWI721912B (zh) 2019-12-24 2020-06-19 半導體裝置的製造方法及半導體裝置的製造裝置

Country Status (5)

Country Link
JP (1) JP6691998B1 (zh)
KR (1) KR102212841B1 (zh)
CN (1) CN113036026B (zh)
SG (1) SG10202012501UA (zh)
TW (1) TWI721912B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114034186A (zh) * 2021-11-03 2022-02-11 珠海东精大电子科技有限公司 全自动式晶体高温回流炉
KR20240126963A (ko) 2023-02-15 2024-08-22 박재성 고온 열처리 반도체 제조 장치
CN118450630B (zh) * 2024-07-08 2024-10-01 江苏三强电子科技有限公司 一种具有检测功能的半导体电子元件用封装设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1586615A1 (en) * 1999-06-18 2005-10-19 Hitachi Chemical Company, Ltd. Adhesive, adhesive member, interconnecting substrate for semiconductor mounting having adhesive member, and semiconductor device containing the same
TW201248800A (en) * 2011-02-18 2012-12-01 Furukawa Electric Co Ltd Wiring substrate, method for manufacturing same, and semiconductor device
JP2017162960A (ja) * 2016-03-09 2017-09-14 株式会社タムラ製作所 電子部品の接合方法およびはんだ組成物
TW201842113A (zh) * 2017-02-13 2018-12-01 日商迪睿合股份有限公司 連接構造體、異向性接著材料、及連接構造體之製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3700519A (en) 1969-05-13 1972-10-24 Ciba Geigy Corp Methods of forming a fiber reinforced pipe on an inflatable mandrel
JPS5721213A (en) 1980-07-14 1982-02-03 Mitsubishi Metal Corp Drill
JPH0577939U (ja) * 1992-03-27 1993-10-22 セイコーエプソン株式会社 回路の接続方法
JPH06164130A (ja) * 1992-11-18 1994-06-10 Toshiba Corp プリント基板のリフロー炉
JP3146888B2 (ja) * 1994-10-31 2001-03-19 松下電器産業株式会社 電子部品の仮止め用ボンド
US5639010A (en) * 1995-08-31 1997-06-17 Ford Motor Company Simultaneous process for surface mount adhesive cure and solder paste reflow for surface mount technology devices
JPH09162235A (ja) * 1995-12-05 1997-06-20 Hitachi Chem Co Ltd Ｉｃチップの実装方法及び接続部材
JPH11298136A (ja) * 1998-04-10 1999-10-29 Toyo Commun Equip Co Ltd リフロー装置
JP2000133929A (ja) * 1998-10-27 2000-05-12 Matsushita Electric Ind Co Ltd リフロー加熱方法及びリフロー装置
JP4278753B2 (ja) * 1999-01-26 2009-06-17 パナソニック株式会社 基板搬送装置
JP3402280B2 (ja) * 1999-09-20 2003-05-06 ソニーケミカル株式会社 接続方法
JP2001308501A (ja) * 2000-04-27 2001-11-02 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JP4175057B2 (ja) * 2002-08-26 2008-11-05 松下電器産業株式会社 電子部品実装システム
WO2005005088A2 (en) * 2003-07-01 2005-01-20 Chippac, Inc. Method and apparatus for flip chip attachment by post-collapse re-melt and re-solidification of bumps
JP4818952B2 (ja) * 2007-02-26 2011-11-16 株式会社鈴木 リフロー炉
JP5540916B2 (ja) * 2010-06-15 2014-07-02 デクセリアルズ株式会社 接続構造体の製造方法
JP2014072305A (ja) * 2012-09-28 2014-04-21 Sanken Electric Co Ltd 半導体モジュールの製造方法、接合装置、半導体モジュール
KR20160045628A (ko) * 2013-08-22 2016-04-27 세키스이가가쿠 고교가부시키가이샤 반도체용 접착제
KR101985733B1 (ko) 2015-03-18 2019-06-04 데쿠세리아루즈 가부시키가이샤 발광 장치 제조 방법
JP7362286B2 (ja) * 2018-05-07 2023-10-17 キヤノン株式会社 プリント回路板の製造方法、プリント回路板、及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1586615A1 (en) * 1999-06-18 2005-10-19 Hitachi Chemical Company, Ltd. Adhesive, adhesive member, interconnecting substrate for semiconductor mounting having adhesive member, and semiconductor device containing the same
TW201248800A (en) * 2011-02-18 2012-12-01 Furukawa Electric Co Ltd Wiring substrate, method for manufacturing same, and semiconductor device
JP2017162960A (ja) * 2016-03-09 2017-09-14 株式会社タムラ製作所 電子部品の接合方法およびはんだ組成物
TW201842113A (zh) * 2017-02-13 2018-12-01 日商迪睿合股份有限公司 連接構造體、異向性接著材料、及連接構造體之製造方法

Also Published As

Publication number Publication date
KR102212841B1 (ko) 2021-02-05
JP6691998B1 (ja) 2020-05-13
JP2021100084A (ja) 2021-07-01
CN113036026B (zh) 2022-04-19
SG10202012501UA (en) 2021-07-29
TW202126135A (zh) 2021-07-01
CN113036026A (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
TWI721912B (zh) 半導體裝置的製造方法及半導體裝置的製造裝置
TWI240336B (en) Manufacturing apparatus of electronic device, manufacturing method of electronic device, and manufacturing program of electronic device
KR100978697B1 (ko) 본딩방법 및 그 장치
US20080223609A1 (en) Electronic device and electronic component mounting method
US20060065431A1 (en) Self-reflowing printed circuit board and application methods
JP2003101214A (ja) 電子部品接合装置及び方法、並びに回路基板、並びに電子部品実装装置
TWI258192B (en) Manufacturing apparatus of electronic device, manufacturing method of electronic device, and manufacturing program of electronic device
US6503336B1 (en) Techniques for modifying a circuit board using a flow through nozzle
JP4769697B2 (ja) プリント基板の製造方法、プリント基板組立体の製造方法、及びプリント基板の反り矯正方法
KR20120037543A (ko) 레이저 모듈을 이용한 인라인 리플로우 장치 및 리플로우 방법
TWI733536B (zh) 電子零部件的燒結裝置
JP2004214553A (ja) リフロー炉
US20070267465A1 (en) Reflowing apparatus and reflowing method
TW552833B (en) Method and apparatus of manufacturing electronic circuit module, and method and apparatus of manufacturing semiconductor module
JP2008130636A (ja) 超音波フリップチップ実装の製造方法
JP4785486B2 (ja) 電子装置の製造方法及び製造装置
US20240136322A1 (en) Semiconductor package and manufacturing method therefor
JPH09307225A (ja) プリント基板
JPH09139569A (ja) 配線基板およびそれを用いた電子部品の実装方法
JP2006222170A (ja) はんだ付け方法
CN116325126A (zh) 用于细间距球栅阵列的低温、可再加工和无底部填充的附接工艺
JP2022185954A (ja) リフロー方法
KR20030059704A (ko) 무연 솔더의 리플로우 장치
KR101296372B1 (ko) 프리 리플로우 방식의 이종재질 솔더간 솔더링 장치 및 솔더링 방법
KR20130112368A (ko) 반도체 패키지 제조용 솔더 리플로우 장치 및 방법