KR102212841B1 - 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치 - Google Patents

반도체 장치의 제조 방법 및 반도체 장치의 제조 장치 Download PDF

Info

Publication number
KR102212841B1
KR102212841B1 KR1020200099293A KR20200099293A KR102212841B1 KR 102212841 B1 KR102212841 B1 KR 102212841B1 KR 1020200099293 A KR1020200099293 A KR 1020200099293A KR 20200099293 A KR20200099293 A KR 20200099293A KR 102212841 B1 KR102212841 B1 KR 102212841B1
Authority
KR
South Korea
Prior art keywords
work
conduction
heating
conveyor
defective
Prior art date
Application number
KR1020200099293A
Other languages
English (en)
Inventor
츠요시 타츠이와
카즈오 히라키
Original Assignee
가부시키가이샤 스즈키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 스즈키 filed Critical 가부시키가이샤 스즈키
Application granted granted Critical
Publication of KR102212841B1 publication Critical patent/KR102212841B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

(과제)
도전 입자와 열경화성 접착제를 가지는 이방성 도전 페이스트를 개재시켜 복수의 반도체 칩이 기판에 탑재된 워크를 통전 가능한 상태 또한 리워크 가능한 상태로 함으로써 수율을 비약적으로 높이는 것이 가능한 반도체 장치의 제조 장치를 제공한다.
(해결 수단)
반도체 장치의 제조 장치(1)는, 워크(90a)를 가열 처리하는 제1 리플로우 노(3)와 제어부(2)를 가지는 구성으로서, 제1 리플로우 노(3)는 입구측으로부터 가열 존(3b)에 걸쳐 제1 컨베이어(31)가 설치되고, 계속해서, 냉각 존(3c)으로부터 출구측에 걸쳐 제2 컨베이어(32)가 설치되어 있고, 제어부(2)는, 제1 컨베이어(31) 및 제2 컨베이어(32)에 대하여, 워크(90a)를 가열 존(3b)으로 반송하여 땜납을 용융시키고, 계속해서, 워크(90a)를 냉각 존(3c)으로 반송하여 땜납을 경화시켜, 워크(90a)를 통전 가능한 상태 또한 리워크 가능한 상태로 하는 제어를 행하는 구성이다.

Description

반도체 장치의 제조 방법 및 반도체 장치의 제조 장치{METHOD AND APPARATUS FOR MANUFACTURING SEMICONDUCTOR DEVICES}
본 발명은 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치에 관한 것이다.
최근, 반도체 칩의 소형화 및 고밀도 실장화에 따라, 이방성 도전 페이스트(ACP)나 이방성 도전 필름(ACF)을 사용한 플립 칩 접합 기술의 중요도는 점점 높아지고 있다. 이방성 도전 페이스트는 도전 입자와 바인더를 함유하고 있고, 고온 특성이나 고접착력 등을 고려하여, 에폭시 수지 등의 열경화성 접착제가 바인더로서 사용되고 있다.
종래에는 이방성 도전 페이스트를 개재시켜 복수의 LED 소자가 기판의 실장면에 탑재된 워크를 가압하면서 가열하는 제조 방법이 제안되어 있다(특허문헌 1:일본 특허 제6565902호 공보). 또 이방성 도전 페이스트를 개재시켜 LED칩이 기판에 있어서의 바이패스 배선 패턴이 형성된 개소에 접속됨으로써 상기 바이패스 배선 패턴이 단선되는 제조 방법이 제안되어 있다(특허문헌 2:일본 특허 제6147645호 공보). 그리고, 워크를 컨베이어에 의해 반송하면서 가열 처리하는 리플로우 노(爐)가 알려져 있다(특허문헌 3:일본 특허 제4818952호 공보).
일본 특허 제6565902호 공보 일본 특허 제6147645호 공보 일본 특허 제4818952호 공보
일례로서, 고정밀도 디스플레이 장치용의 백라이트로서, 폭 치수가 0.1mm 오더의 다수의 반도체 칩을 매트릭스 상(狀)으로 기판 실장한 반도체 장치가 있다. 이 경우, 특허문헌 1과 같이 워크를 가압하면서 가열하면 반도체 칩의 위치 어긋남이나 응력 뒤틀림 등에 기인하는 불량품이 발생하기 쉽다. 또 특허문헌 2와 같이 바이패스 배선 패턴이 형성된 기판을 사용하면 반도체 칩의 고밀도 실장이 곤란하게 된다. 특히, 도전 입자와 열경화성 접착제를 가지는 이방성 도전 페이스트를 사용하는 경우, 열경화성 접착제가 열경화하면 리워크는 불가능하게 된다. 그러나, 특허문헌 1~3은 불량품의 리워크에 대해서 언급하고 있지 않다.
본 발명은 상기 사정을 감안하여 이루어진 것으로, 도전 입자와 열경화성 접착제를 가지는 이방성 도전 페이스트를 개재시켜 복수의 반도체 칩이 기판에 탑재된 워크를 통전 가능한 상태 또한 리워크 가능한 상태로 함으로써, 고밀도 실장 기술이 필요한 반도체 장치에 있어서의 수율을 비약적으로 높이는 것이 가능한 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치를 제공하는 것을 목적으로 한다.
본 발명은 하나의 실시형태로서, 이하에 개시하는 바와 같은 해결 수단에 의해 상기 과제를 해결한다.
본 발명에 따른 반도체 장치의 제조 방법은, 미경화의 열경화성 접착제에 도전 입자가 분산되어 있는 구성의 이방성 도전 페이스트를 반도체 칩에 전사하여 당해 반도체 칩을 플립 칩 실장 기술에 의해 기판에 탑재하는 실장 스텝과, 상기 이방성 도전 페이스트를 개재시켜 복수의 상기 반도체 칩이 상기 기판에 탑재된 워크를 제1 리플로우 노에 의해 가열 처리하는 제1 가열 처리 스텝을 가지는 구성으로서, 상기 제1 리플로우 노는, 상기 도전 입자에 포함되어 있는 땜납의 용융 온도 이상으로 설정된 가열 존과, 상기 땜납의 용융 온도 미만으로 설정된 냉각 존과, 입구측으로부터 상기 가열 존에 걸쳐 설치된 제1 컨베이어와, 상기 냉각 존으로부터 출구측에 걸쳐 설치된 제2 컨베이어를 가지고, 상기 제1 컨베이어와 상기 제2 컨베이어에 의해 상기 워크를 상기 열경화성 접착제의 경화 시간 미만으로 상기 제1 리플로우 노를 통과시키는 구성이며, 상기 제1 가열 처리 스텝은, 상기 워크를 상기 가열 존에 있어서의 제1 가열 존에 피치 이송으로 반송하여 체류시킴으로써 당해 제1 가열 존에서 상기 워크를 평균값이 4~8℃/초의 승온 커브로 가열하고, 이어서 상기 워크를 상기 가열 존에 있어서의 제2 가열 존에 피치 이송으로 반송하여 체류시킴으로써 상기 땜납을 용융시키고, 계속해서, 상기 워크를 상기 냉각 존으로 반송하여 상기 땜납을 경화시켜, 상기 워크를 통전 가능한 상태 또한 리워크 가능한 상태로 하는 것을 특징으로 한다.
상기 제1 가열 처리 스텝은, 상기 제1 가열 존에서 상기 워크를 피크 온도에 도달할 때까지 20~40초 가열하고, 상기 제2 가열 존에서 상기 워크를 상기 피크 온도가 유지되도록 5~30초 가열하고, 계속해서, 상기 냉각 존에서 상기 워크를 냉각하는 것이 바람직하다. 일례로서, 상기 반도체 칩은 LED로서, 상기 제1 가열 처리 스텝 뒤에, 상기 워크에 도통 시험을 행하는 도통 시험 스텝과, 상기 도통 시험 스텝에 있어서 상기 LED 중으로부터 도통불량품이 검출된 경우에 상기 도통불량품을 불량품 제거기에 의해 제거하는 불량품 제거 스텝과, 상기 도통불량품 대신에 새로운 상기 LED에 상기 이방성 도전 페이스트를 전사하여 상기 도통불량품이 제거된 개소에 탑재하는 재실장 스텝을 가지고, 상기 불량품 제거 스텝은, 상기 도통불량품의 실장 개소를 비접촉으로 가열하면서, 진공 흡인 헤드로 흡인함으로써 상기 땜납을 재용융시켜 상기 도통불량품 및 접속부의 상기 열경화성 접착제를 상기 기판으로부터 제거한다. 일례로서, 상기 재실장 스텝 뒤에, 상기 제1 가열 처리 스텝과 상기 도통 시험 스텝을 상기 도통불량품이 검출되지 않게 될 때까지 반복하고, 상기 도통 시험 스텝은, 상기 LED의 점등의 유무를 상기 LED의 배치 데이터와 관련지어 기억 수단에 의해 데이터 기억시켜 상기 도통불량품의 위치를 특정한다.
이 구성에 의하면, 이방성 도전 페이스트에 있어서의 땜납은 경화하고 있으므로, 통전함으로써 기판에 탑재된 복수의 반도체 칩 중 도통불량품을 검출할 수 있다. 또한 이방성 도전 페이스트에 있어서의 열경화성 접착제는 경화 시간 미만의 겔 상태이므로, 기판에 탑재된 복수의 반도체 칩 중 도통불량품을 제거하여 리워크하는 것을 용이하게 할 수 있다. 여기서, 이방성 도전 페이스트에 있어서의 열경화성 접착제의 경화 시간은 일례로서 재료 메이커의 권장 경화 조건이 적용 가능하며, 또 이방성 도전 페이스트에 있어서의 열경화성 접착제가 경화 시간 미만의 겔 상태로 되어 있는 시간을 실험 데이터에 기초하여 산출한 경화 조건이 적용 가능하며, 또는 이들의 조합에 의해 도출한 경화 조건이 적용 가능하다.
본 발명에 따른 반도체 장치의 제조 장치는, 미경화의 열경화성 접착제에 도전 입자가 분산되어 있는 구성의 이방성 도전 페이스트를 반도체 칩에 전사하는 도포기와 상기 반도체 칩을 플립 칩 실장 기술에 의해 기판에 탑재하는 실장기와, 상기 이방성 도전 페이스트를 개재시켜 복수의 상기 반도체 칩이 상기 기판에 탑재된 워크를 가열 처리하는 제1 리플로우 노와 제어부를 가지는 구성으로서, 상기 제1 리플로우 노는, 상기 도전 입자에 포함되어 있는 땜납의 용융 온도 이상으로 설정된 가열 존과, 상기 땜납의 용융 온도 미만으로 설정된 냉각 존과, 입구측으로부터 상기 가열 존에 걸쳐 설치된 제1 컨베이어와, 상기 냉각 존으로부터 출구측에 걸쳐 설치된 제2 컨베이어를 가지고, 상기 제1 컨베이어와 상기 제2 컨베이어에 의해 상기 워크를 상기 열경화성 접착제의 경화 시간 미만으로 상기 제1 리플로우 노를 통과시키는 구성이며, 상기 제1 컨베이어와 상기 제2 컨베이어 사이의 위치에, 상기 워크를 상기 제1 컨베이어로부터 상기 제2 컨베이어로 이동재치할 때 상기 기판의 상면에 접하는 누름 롤러가 설치되어 있고, 상기 제어부는, 상기 워크를 상기 가열 존에 있어서의 제1 가열 존에 피치 이송으로 반송하여 체류시킴으로써 당해 제1 가열 존에서 상기 워크를 평균값이 4~8℃/초의 승온 커브로 가열하고, 이어서 상기 워크를 상기 가열 존에 있어서의 제2 가열 존에 피치 이송으로 반송하여 체류시킴으로써 상기 땜납을 용융시키고, 계속해서, 상기 워크를 상기 냉각 존으로 반송하여 상기 땜납을 경화시켜, 상기 워크를 통전 가능한 상태 또한 리워크 가능한 상태로 하는 제어를 행하는 구성인 것을 특징으로 한다.
상기 누름 롤러는, 샤프트에 롤러가 소정 간격으로 회전 가능하게 축지지되어 있고, 상기 롤러의 자중으로 상기 기판의 실장면을 피한 위치에 접하는 구성이며, 상기 제어부는, 상기 제1 가열 존에서 상기 워크를 피크 온도에 도달할 때까지 20~40초 가열하고, 상기 제2 가열 존에서 상기 워크를 상기 피크 온도가 유지되도록 5~30초 가열하고, 계속해서, 상기 냉각 존에서 상기 워크를 냉각하는 제어를 행하는 구성인 것이 바람직하다. 일례로서, 상기 반도체 칩은 LED로서, 상기 워크에 도통 시험을 행하는 도통 시험기와, 상기 도통 시험기에 의해 상기 LED 중으로부터 도통불량품이 검출된 경우에 상기 도통불량품을 제거하는 불량품 제거기를 가지고, 상기 불량품 제거기는, 상기 도통불량품의 실장 개소를 비접촉으로 가열하면서, 진공 흡인 헤드로 흡인함으로써 상기 땜납을 재용융시켜 상기 도통불량품 및 접속부의 상기 열경화성 접착제를 상기 기판으로부터 제거하는 구성이며, 상기 제어부는, 상기 도포기 및 상기 실장기에 대하여, 새로운 상기 LED에 상기 이방성 도전 페이스트를 전사하여 상기 도통불량품이 제거된 개소에 탑재하는 제어를 행하는 구성이다. 일례로서, 상기 도통 시험기는, 상기 LED의 점등의 유무를 상기 LED의 배치 데이터와 관련지어 기억 수단에 의해 데이터 기억시켜 상기 도통불량품의 위치를 특정하는 구성이다.
이 구성에 의하면, 워크를 제1 컨베이어에 의해 가열 존으로 반송하여 이방성 도전 페이스트의 도전 입자에 있어서의 땜납을 신속히 용융시키고, 계속해서, 워크를 제2 컨베이어에 의해 냉각 존으로 반송하여 이방성 도전 페이스트의 도전 입자에 있어서의 땜납을 신속히 경화시켜, 워크를 열경화성 접착제의 경화 시간 미만으로 제1 리플로우 노를 통과시킨다. 따라서, 워크를 통전 가능한 상태 또한 리워크 가능한 상태로 할 수 있다.
본 발명의 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치에 의하면, 워크를 통전 가능한 상태 또한 리워크 가능한 상태로 할 수 있다. 따라서, 일례로서, 폭 치수가 0.1mm 오더의 다수의 반도체 칩을 기판 실장하는 경우 등 고밀도 실장 기술이 필요한 반도체 장치에 있어서의 수율을 비약적으로 높일 수 있다.
도 1은 본 발명의 실시형태의 반도체 장치의 제조 장치에 따른 제1 리플로우 노의 내부를 모식적으로 나타내는 구성도이다.
도 2a는 도 1의 제1 리플로우 노에 있어서의 제1 가열 존에 워크가 반송된 상태를 나타내는 도면이며, 도 2b는 도 2a의 상태에 계속해서 제2 가열 존에 워크가 반송된 상태를 나타내는 도면이며, 도 2c는 도 2b의 상태에 계속해서 제1 냉각 존에 워크가 반송된 상태를 나타내는 도면이다.
도 3a는 도 2c의 상태에 계속해서 제2 냉각 존에 워크가 반송된 상태를 나타내는 도면이며, 도 3b는 도 3a의 상태에 계속해서 출구측의 래버린스에 워크가 반송된 상태를 나타내는 도면이며, 도 3c는 도 3b의 상태에 계속해서 출구에 워크가 반송된 상태를 나타내는 도면이다.
도 4는 도 1의 제1 리플로우 노에 있어서의 워크의 온도 프로파일을 나타내는 그래프도이다.
도 5는 본 실시형태의 반도체 장치의 제조 장치의 회로 구성을 모식적으로 나타내는 구성도이다.
도 6a는 기판에 이방성 도전 페이스트가 도포되어 반도체 칩이 탑재된 워크를 모식적으로 나타내는 단면도이며, 도 6b는 도 6a의 상태에 계속해서 제1 가열 처리가 행해지고 도통 시험이 행해진 워크를 모식적으로 나타내는 단면도이며, 도 6c는 도 6b의 상태에 계속해서 불량품이 제거된 직후의 워크를 모식적으로 나타내는 단면도이다.
도 7a는 도 6c의 상태에 계속해서 불량품이 제거된 개소에 새로운 반도체 칩이 탑재된 워크를 모식적으로 나타내는 단면도이며, 도 7b는 도 7a의 상태에 계속해서 제1 가열 처리가 행해지고 도통 시험이 행해진 워크를 모식적으로 나타내는 단면도이며, 도 7c는 도 7b의 상태에 계속해서 제2 가열 처리가 행해지고 검사가 행해진 반도체 장치를 모식적으로 나타내는 단면도이다.
도 8은 본 실시형태에 따른 반도체 장치의 제조 순서를 나타내는 플로우차트도이다.
도 9는 본 실시형태에 따른 반도체 장치의 제조 순서의 다른 예를 나타내는 플로우차트도이다.
이하, 도면을 참조하여, 본 발명의 실시형태에 대해서 상세하게 설명한다. 도 1은 본 실시형태의 반도체 장치의 제조 장치(1)(이하, 장치(1)라고 표기하는 경우가 있다)의 일부 내지는 전부를 나타내고 있으며, 특히, 제1 리플로우 노(3)의 내부를 모식적으로 나타내는 단면도이다. 도면 중의 좌측은 입구측(상류측)이며, 도면 중의 우측은 출구측(하류측)이다. 제1 리플로우 노(3)는 반송 기구와 가열 기구가 내장된 본체(30)와 컨트롤러(35)를 가진다. 도 1의 예에서는, 제조 장치(1)를 구성하는 각종 장치를 제어하는 제어부(2)가 제1 리플로우 노(3)에 탑재 또는 근접 배치되어 있다. 제어부(2)는 컨트롤러(35)를 포함하는 경우가 있다. 또한 실시형태를 설명하기 위한 전체 도면에 있어서, 동일한 기능을 가지는 부재에는 동일한 부호를 붙이고, 그 반복되는 설명은 생략하는 경우가 있다.
워크(90)는 제조 공정에 있어서 반도체 장치(94)가 되기 전의 중간체이며, 도 6a~도 7c에 나타내는 바와 같이, 제1 중간체(90a), 제2 중간체(90b), 제3 중간체(90c), 제4 중간체(90d), 제5 중간체(90e)가 있다. 워크(90)는 기판(93)과, 반도체 칩(91)과, 이방성 도전 페이스트(92)를 가진다.
반도체 장치(94)의 일례를 모식적으로 나타내는 단면도를 도 7c에 나타낸다. 기판(93)은 상면(93a)에 구리 등의 도체로 이루어지는 배선 패턴이 형성된 실장면을 가지고 있고, 전극(93e)이 노출되어 있다. 반도체 칩(91)은 칩 형상의 본체의 일단측과 타단측에 각각 전극(91e)이 형성되어 있고, 반도체 칩(91)의 하면(91b)이 기판(93)의 상면(93a)에 실장되어 전극(91e)과 전극(93e)이 통전 가능하게 땜납 접속된다. 반도체 장치(94)는 복수의 반도체 칩(91)이 기판(93)에 플립 칩 실장되어 전기 접속되어 접합된 제품이며, 일례로서, 다수의 반도체 칩(91)이 기판(93)에 매트릭스상으로 실장된다. 반도체 칩(91)은 일례로서 LED, 트랜지스터, 집적 회로 소자, 그 밖에 기지(旣知)의 칩 형상의 반도체이다. 이방성 도전 페이스트(92)는 전극(91e)과 전극(93e)을 땜납 접속하기 위한 도전 입자(92a)와, 반도체 칩(91)과 기판(93)을 접착 고정하기 위한 열경화성 접착제(92b)를 가지고 있다. 이방성 도전 페이스트(92)는 액상 혹은 겔상으로 미경화 상태의 열경화성 접착제(92b)에 도전 입자(92a)가 분산되어 있다. 열경화성 접착제(92b)는 에폭시, 폴리이미드, 그 밖에 기지의 열경화성 수지가 적용된다. 도전 입자(92a)는 땜납 또는 땜납을 구성하는 도전 금속을 가지고 있고, 금, 은, 구리, 주석, 아연, 니켈, 비스무트, 인듐, 그 밖에 기지의 도전 금속 또는 이들의 합금이 적용된다.
도 1은 제1 리플로우 노(3)의 내부를 모식적으로 나타내는 구성도이다. 제1 리플로우 노(3)는 상류측으로부터 순서대로 투입 컨베이어(33), 제1 컨베이어(31), 누름 롤러(34), 제2 컨베이어(32)가 배치되어 있다. 본체(30)는 상류측으로부터 순서대로 입구(30a), 래버린스(36a), 가열 존(3b), 냉각 존(3c), 래버린스(36f), 출구(30f)를 가지고 있다. 투입 컨베이어(33)는 입구(30a)의 상류측으로부터 래버린스(36a)의 상류측까지 배치되어 있고, 입구(30a)의 상류측으로부터 래버린스(36a)의 상류측까지 워크(90a(90))를 반송하는 구성이다. 제1 컨베이어(31)는 투입 컨베이어(33)의 하류측으로부터 제2 컨베이어(32)의 상류측까지 배치되어 있고, 투입 컨베이어(33)로부터 전달된 워크(90)를, 입구측의 래버린스(36a)를 통과시키고 가열 존(3b)으로 반송하는 구성이다. 누름 롤러(34)는 가열 존(3b)으로부터 냉각 존(3c)으로 워크(90)를 이동재치할 때 워크(90)의 반송 속도를 유지하기 위한 기구이다. 제2 컨베이어(32)는 제1 컨베이어(31)의 하류측으로부터 출구(30f)의 하류측까지 배치되어 있고, 제1 컨베이어(31)로부터 전달된 워크(90)를, 냉각 존(3c)을 통과시키고 출구측의 래버린스(36f)를 통과시키며 출구(30f)를 통과시켜 다음 공정까지 반송하는 구성이다.
즉, 제1 리플로우 노(3)는 입구측으로부터 가열 존(3b)에 걸쳐 제1 컨베이어(31)가 설치되고, 계속해서, 냉각 존(3c)으로부터 출구측에 걸쳐 제2 컨베이어(32)가 설치되어 있다. 일례로서, 입구(30a)의 상류측으로부터 가열 존(3b)에 걸쳐 제1 컨베이어(31)로 하는 경우가 있고, 또 냉각 존(3c)을 통과시키고 출구측의 래버린스(36f)를 통과시키는 제2 컨베이어(32)와 출구측의 래버린스(36f)로부터 출구(30f)를 통과시켜 다음 공정까지 반송하는 반출 컨베이어와의 분할 구성으로 하는 경우가 있다.
제1 리플로우 노(3)는 질소 등 불활성 가스 분위기하에서 워크(90)를 반송하면서 비접촉으로 워크(90)를 가열 처리하는 장치이다. 제1 컨베이어(31), 제2 컨베이어(32) 및 투입 컨베이어(33)는 티탄이나 티탄 합금 등의 열 뒤틀림을 억제한 금속제의 체인 레일로 구성된다. 가열 존(3b)은 제1 가열 존(3b1), 제2 가열 존(3b2)의 순서로 배치되어 있고, 열풍 패널식 히터 등의 열 분포를 균일하게 한 히터로 되어 있다. 냉각 존(3c)은 제1 냉각 존(3c1), 제2 냉각 존(3c2)의 순서로 배치되어 있고, 송풍 팬 등의 냉각 기구로 구성된다. 래버린스(36a) 및 래버린스(36f)는 노 내의 온도를 유지하면서 불활성 가스의 기 외로의 유출을 억제하는 기구로 되어 있다. 또한 래버린스, 히터 및 냉각 기구는 상기 서술한 특허문헌 3 등의 공지 기술을 적용할 수 있다.
도 5는 반도체 장치의 제조 장치(1)의 회로 구성의 일례를 모식적으로 나타내는 구성도이다. 장치(1)는 일례로서 제어부(2), 제1 리플로우 노(3), 도포기(4), 실장기(5), 도통 시험기(6), 불량품 제거기(7) 및 제2 리플로우 노(8)를 갖춘다. 도 5의 예에서는, 제어부(2)는 컴퓨터이며, 당해 컴퓨터상에서 동작하는 제어 프로그램(27)이 인스톨되어 있다. 제어부(2)에는 CPU(21)가 내장된다. 그리고, 디스플레이 장치(24)와, 키보드나 마우스 등의 디스플레이 입력 수단(23)이 접속된다. 여기서, 디스플레이 입력 수단(23)은 디스플레이 장치(24)의 화면 상에 설치된 터치패널로 하는 경우가 있다. 제어부(2)는 2차 기억 장치의 소정의 기억 영역에 데이터베이스(22)가 기억되어 있다. 데이터베이스(22)는 플래시 메모리 등의 외부 기억 장치나 3차 기억 장치에 저장해 둘 수도 있다. 또한 제어부(2)는 기지의 컴퓨터의 구성을 일부 변경하여 적용할 수 있다. 제어 프로그램(27)의 펌웨어는 일례로서 C언어나 어셈블러 등의 언어로 구성되며, Web 브라우저 및 커맨드 라인으로부터 업데이트가 가능하다.
도 5의 예에서는, 제1 리플로우 노(3)는 본체(30)와 컨트롤러(35)를 가지고, 도포기(4)는 본체(40)와 컨트롤러(45)를 가지며, 실장기(5)는 본체(50)와 컨트롤러(55)를 가지고, 도통 시험기(6)는 본체(60)와 컨트롤러(65)를 가지며, 불량품 제거기(7)는 본체(70)와 컨트롤러(75)를 가지고, 제2 리플로우 노(8)는 본체(80)와 컨트롤러(85)를 가진다. 그리고, 컨트롤러(25)와 컨트롤러(35)가 신호 접속되고, 컨트롤러(25)와 컨트롤러(45)가 신호 접속되며, 컨트롤러(25)와 컨트롤러(55)가 신호 접속되고, 컨트롤러(25)와 컨트롤러(65)가 신호 접속되며, 컨트롤러(25)와 컨트롤러(75)가 신호 접속되고, 컨트롤러(25)와 컨트롤러(85)가 신호 접속되어 있다. 이 구성에 의하면, 데이터 전송하여 리얼타임으로 제어할 수 있다. 신호 접속 방식은 일례로서 유선 LAN, 무선 LAN, USB 접속, 그 밖에 기지의 네트워크 접속을 들 수 있다.
도포기(4)는 일례로서 디스펜서 방식 또는 인쇄 방식에 의해 이방성 도전 페이스트(92)를 기판(93)에 도포하는 구성이다. 또 일례로서 전사 방식에 의해 이방성 도전 페이스트(92)를 반도체 칩(91)에 전사하는 구성이다. 실장기(5)는 일례로서 픽 앤드 플레이스 방식에 의해 반도체 칩(91)을 기판(93)에 탑재하는 구성이다. 일례로서, 도포기(4)와 실장기(5)를 조합한 구성으로 해도 된다. 도통 시험기(6)는 일례로서 통전에 의해 반도체 칩(91)을 동작시켜 양부 판정을 행하는 구성이다. 불량품 제거기(7)는 일례로서 비접촉 가열 기구와, 흡인 또는 흡착 기구를 조합한 구성이며, 반도체 칩(91) 중으로부터 도통불량품이 검출된 경우에 당해 도통불량품을 제거하는 구성이다. 일례로서, 도통 시험기(6)와 불량품 제거기(7)를 조합한 구성으로 해도 된다. 제2 리플로우 노(8)는 반도체 칩(91) 중으로부터 도통불량품이 검출되지 않은 경우에 비접촉으로 워크(90)를 가열하여 열경화성 접착제(92b)를 열경화시키는 구성이다. 일례로서, 제2 리플로우 노(8)는 배치로로 해도 된다.
계속해서, 본 실시형태의 반도체 장치의 제조 방법에 대해서, 이하에 설명한다.
도 8과 도 9는 본 실시형태에 따른 반도체 장치(94)의 제조 순서의 예를 나타내는 플로우차트도이다. 본 실시형태는, 이방성 도전 페이스트(92)를 개재시켜 복수의 반도체 칩(91)을 기판(93)에 탑재하여 제1 중간체(90a)로 하는 실장 스텝(S1)과, 제1 중간체(90a)를 가열 처리하여 제2 중간체(90b)로 하는 제1 가열 처리 스텝(S2)과, 제2 중간체(90b)를 도통 시험하는 도통 시험 스텝(S3)과, 실장된 반도체 칩(91) 중으로부터 도통불량품(911)이 검출된 경우에 도통불량품(911)을 제거하여 제3 중간체(90c)로 하는 불량품 제거 스텝(S4)과, 도통불량품(911) 대신에 새로운 반도체 칩(912)을 기판(93)에 있어서의 도통불량품(911)이 제거된 개소에 탑재하여 제4 중간체(90d)로 하는 재실장 스텝(S5)과, 도통 시험 스텝(S3)에 있어서 도통불량품이 검출되지 않은 경우에 워크(90)를 가열하여 열경화성 접착제(92b)를 열경화시키는 제2 가열 처리 스텝(S6)을 가진다.
재실장 스텝(S5)은 일례로서 기판(93)에 있어서의 도통불량품(911)이 제거된 개소에 이방성 도전 페이스트(92)를 도포하고, 새로운 반도체 칩(912)을 탑재하여 제4 중간체(90d)로 하는 경우가 있고, 또 일례로서, 새로운 반도체 칩(912)에 이방성 도전 페이스트(92)를 전사하고, 기판(93)에 있어서의 도통불량품(911)이 제거된 개소에 새로운 반도체 칩(912)을 탑재하여 제4 중간체(90d)로 하는 경우가 있다.
실장하는 반도체 칩(91)의 종류, 개수, 배열, 피치, 실장 밀도, 가공 조건, 그 밖의 조건에 의해, 불량품 제거 스텝(S4) 및 재실장 스텝(S5)의 횟수는 변동되는 경우가 있다. 도 8의 예는 불량품 제거 스텝(S4) 및 재실장 스텝(S5)을 도통불량품이 검출되지 않게 될 때까지 1회 이상 반복하는 경우의 플로우도이다. 또 도 9의 예는 불량품 제거 스텝(S4) 및 재실장 스텝(S5)을 1회로 완료하는 경우의 플로우도이다. 불량품 제거 스텝(S4) 및 재실장 스텝(S5)은 1회, 2회, 3회 또는 4회 이상의 경우가 있다. 가열 처리에 따른 제품 특성에 대한 영향이나 제조 시간이나 제조 비용 등을 고려하면, 불량품 제거 스텝(S4) 및 재실장 스텝(S5)은 10회 미만이 바람직하고, 5회 미만이 보다 바람직하다.
도 2a~도 3c는 워크(90)를 반송하면서 가열 처리하는 제1 리플로우 노(3)의 내부를 모식적으로 나타내는 구성도이다. 도 4는 제1 리플로우 노(3)에 있어서의 워크(90)의 온도 프로파일의 일례를 나타내는 그래프도이다. 그래프의 세로축은 워크(90)의 표면 온도이며, 그래프의 가로축은 워크(90)의 반송 시간이다. 본 실시형태는, 제1 리플로우 노(3)에 있어서의 가열 존(3b)은 이방성 도전 페이스트(92)의 도전 입자에 포함되어 있는 땜납이 용융하는 온도 이상으로 설정되고, 또한 이방성 도전 페이스트(92)의 재료 메이커의 권장 가열 온도 플러스 50℃ 이하로 설정된다. 제1 리플로우 노(3)에 있어서의 냉각 존(3c)은 이방성 도전 페이스트(92)의 도전 입자에 포함되어 있는 땜납이 용융하는 온도 미만으로 설정되고, 또한 실온 이상으로 설정된다. 제어부(2)는 워크(90)를 노 내에 반입하여, 제1 가열 존(3b1)에서 소정의 승온 커브로 가열하고, 제2 가열 존(3b2)에서 피크 온도로 소정 시간 유지하고, 제1 냉각 존(3c1)에서 소정의 강온(降溫) 커브로 강온하고, 제2 냉각 존(3c2)에서 서서히 냉각시켜 다음 공정에서 핸들링 가능한 상태로 하여 반출하는 제어를 행한다.
계속해서, 도 8에 나타내는 제조 순서에 대해서, 이하에 설명한다.
이방성 도전 페이스트(92)는 일례로서 납 프리 땜납 또는 납 프리 땜납을 구성하는 도전 금속을 가지는 도전 입자(92a)와, 에폭시 수지로 이루어지는 열경화성 접착제(92b)를 가진다.
실장 스텝(S1)은, 도포기(4)에 의해 이방성 도전 페이스트(92)를 기판(93)의 전극(93e)에 도포하고, 실장기(5)에 의해 복수의 반도체 칩(91)의 하면(91b)이 기판(93)의 상면(93a)과 마주 보게 되도록 하여 기판(93)에 탑재하고, 도 6a에 나타내는 바와 같이 제1 중간체(90a)로 한다. 또는, 실장 스텝(S1)은, 도포기(4)에 의해 이방성 도전 페이스트(92)를 반도체 칩(91)의 하면(91b)에 전사하고, 실장기(5)에 의해 복수의 반도체 칩(91)의 하면(91b)이 기판(93)의 상면(93a)과 마주 보게 되도록 하여 기판(93)에 탑재하고, 도 6a에 나타내는 바와 같이 제1 중간체(90a)로 한다. 제어부(2)는 도포기(4) 및 실장기(5)의 동작을 제어한다.
실장 스텝(S1)에 계속해서, 제1 가열 처리 스텝(S2)은 제1 중간체(90a)를 가열 처리하여, 제2 중간체(90b)로 한다. 제1 가열 처리 스텝(S2)에 있어서, 도 2a와 도 2b에 나타내는 바와 같이 제어부(2)의 투입 컨베이어(33)에 대한 제어에 의해, 투입 컨베이어(33)는 제1 중간체(90a)를 입구(30a)에 반입한다. 이어서 제어부(2)의 투입 컨베이어(33) 및 제1 컨베이어(31)에 대한 제어에 의해, 투입 컨베이어(33)와 제1 컨베이어(31)에서 연계 동작하여 제1 중간체(90a)를 투입 컨베이어(33)로부터 제1 컨베이어(31)로 이동재치한다. 그리고, 제어부(2)의 제1 컨베이어(31)에 대한 제어에 의해, 제1 컨베이어(31)는 제1 중간체(90a)를 제1 가열 존(3b1)으로 피치 이송으로 반송한다.
이어서 제어부(2)의 제1 컨베이어(31)에 대한 제어에 의해, 제1 컨베이어(31)는 제1 중간체(90a)를 제1 가열 존(3b1)에 소정 시간 체류시키고, 그 후 즉시 제1 가열 존(3b1)으로부터 제2 가열 존(3b2)으로 피치 이송으로 반송한다. 계속해서, 도 2c에 나타내는 바와 같이 제어부(2)의 제1 컨베이어(31) 및 제2 컨베이어(32)에 대한 제어에 의해, 제1 컨베이어(31)와 제2 컨베이어(32)에서 연계 동작하여 제1 중간체(90a)를 가열된 상태에서 제1 컨베이어(31)로부터 제2 컨베이어(32)로 이동재치하고, 그리고, 도 3a에 나타내는 바와 같이 제2 컨베이어(32)는 제1 중간체(90a)를 가열된 상태로부터 냉각시키기 위해서 일정한 반송 속도로 제1 냉각 존(3c1)으로 반송하고, 일정한 반송 속도로 제2 냉각 존(3c2)으로 반송한다. 그리고, 도 3b와 도 3c에 나타내는 바와 같이 가열되어 냉각된 상태의 제2 중간체(90b)를 출구(30f)로부터 반출한다.
본 실시형태에 의하면, 제1 중간체(90a)를 제1 가열 존(3b1)에 피치 이송하여 소정 시간 체류시킴으로써, 균일한 열 분포로 제1 중간체(90a)를 소정의 승온 커브로 가열하여, 신속히 피크 온도에 도달시킬 수 있다. 또 피크 온도까지 가열된 제1 중간체(90a)를 제2 가열 존(3b2)에 피치 이송하여 소정 시간 체류시킴으로써, 균일한 열 분포로 제1 중간체(90a)에 있어서의 피크 온도를 유지시킨 상태에서 계속적으로 가열하여, 도전 입자(92a)에 있어서의 땜납을 완전 용융시킬 수 있다.
가열된 제1 중간체(90a)의 피크 온도는 도전 입자(92a)에 있어서의 땜납의 용융 온도보다 높은 온도로 설정된다. 피크 온도는 기준으로서 도전 입자(92a)에 있어서의 땜납의 용융 온도 플러스 10℃ 이내로 설정된다. 피크 온도는 도전 입자(92a)에 있어서의 땜납의 용융 온도 플러스 5℃ 이내로 설정하는 것이 바람직하다. 이것에 의해, 제1 중간체(90a)에 있어서의 반도체 칩(91)에 대한 열 데미지를 최소한으로 억제하면서 도전 입자(92a)에 있어서의 땜납을 신속히 용융시킬 수 있다.
제1 가열 존(3b1)에 있어서의 제1 중간체(90a)를 피크 온도에 도달할 때까지 가열하는 가열 시간은 기준으로서 20초~40초가 된다. 또 제2 가열 존(3b2)에 있어서의 제1 중간체(90a)를 그 피크 온도가 유지되는 상태에서 계속적으로 가열하는 가열 시간은 기준으로서 5초~30초가 된다. 이것에 의해, 제1 중간체(90a)에 있어서의 반도체 칩(91)의 열 뒤틀림에 의한 고장이나 이방성 도전 페이스트(92)의 비산을 방지하고, 열경화성 접착제(92b)의 열경화를 최대한 억제함과 아울러, 도전 입자(92a)의 응집성을 향상시켜 도전 입자(92a)에 있어서의 땜납의 용융을 신속히 행할 수 있다.
여기서, 제1 가열 존(3b1)에서 가열되는 제1 중간체(90a)의 승온 커브의 평균값은 일례로서 4℃/초~8℃/초이다. 승온 커브의 최대값은 일례로서 4℃/초~20℃/초이다. 열전도의 손실을 고려하여 제1 가열 존(3b1)에 있어서의 열풍 온도는 제1 중간체(90a)의 피크 온도보다 높은 온도로 설정된다. 제1 가열 존(3b1)에 있어서의 열풍 온도는 일례로서 제1 중간체(90a)의 피크 온도보다 20℃~100℃ 높은 온도로 설정된다. 제2 가열 존(3b2)에 있어서의 열풍 온도는 제1 가열 존(3b1)에 있어서의 열풍 온도보다 낮은 온도로 설정됨과 아울러, 제1 중간체(90a)의 피크 온도를 유지할 수 있는 온도로 설정된다.
즉, 상기한 구성에 의해, 제1 가열 존(3b1)에 의해 워크(90)를 급속 가열시킴과 아울러, 제2 가열 존(3b2)에 의해 워크(90)의 도전 입자(92a)에 있어서의 땜납의 용융을 단시간에 완료시킬 수 있으므로, 열경화성 접착제(92b)의 열경화를 최대한 억제할 수 있다.
그리고, 워크(90)를 피크 온도까지 가열하여 도전 입자(92a)에 있어서의 땜납을 완전히 용융시킨 상태에서 일정한 반송 속도로 제1 냉각 존(3c1)으로 반송하고, 도전 입자(92a)에 있어서의 땜납이 경화할 때까지 냉풍에 의해 냉각한다. 냉각 시간은 기준으로서 10초~30초가 된다. 계속해서, 워크(90)를 도전 입자(92a)에 있어서의 땜납이 경화한 상태에서 일정한 반송 속도로 제2 냉각 존(3c2)으로 반송하여 통전 시험이 가능한 온도 또한 핸들링 가능한 온도까지 냉풍에 의해 냉각한다. 냉각 시간은 기준으로서 10초~40초가 된다. 통전 시험이 가능한 온도는 기준으로서 20℃~40℃이다. 이 구성에 의해, 워크(90)에 있어서의 열경화성 접착제(92b)의 열경화를 최대한 억제하면서 신속히 통전 시험을 개시할 수 있다.
여기서, 제1 리플로우 노(3)는 제1 컨베이어(31)와 제2 컨베이어(32) 사이의 위치에, 워크(90)를 제1 컨베이어(31)로부터 제2 컨베이어(32)로 이동재치할 때 기판(93)의 상면(93e)에 접하는 누름 롤러(34)가 설치되어 있다. 누름 롤러(34)를 설치함으로써 제1 컨베이어(31)의 반송 속도를 유지한 상태에서 신속히 제1 냉각 존(3c1)으로 워크(90)를 반송할 수 있다. 누름 롤러(34)는 일례로서 샤프트에 2개의 롤러가 소정 간격으로 회전 가능하게 축지지되어 있고, 기판(93)의 상면(93e)의 실장면을 피한 양측 부근에 접하는 구성이며, 2개의 롤러의 자중으로 기판(93)을 평행 상태로 누르면서, 중량 부하의 영향을 억제하여 제1 컨베이어(31)의 반송 속도를 유지한 상태에서 워크(90)를 제2 컨베이어(32)에 송출할 수 있다.
본 실시형태에 의하면, 제1 컨베이어(31)와 제2 컨베이어(32)의 연계 동작에 의해, 워크(90)를 그 이방성 도전 페이스트(92)에 있어서의 열경화성 접착제(92b)의 경화 시간 미만으로 제1 리플로우 노(3)를 통과시킬 수 있다. 또 제1 가열 처리 스텝(S2)에 의해, 워크(90)를 가열 존(3b)으로 피치 이송으로 반송하여 이방성 도전 페이스트(92)의 도전 입자(92a)에 있어서의 땜납을 신속히 용융시키고, 계속해서, 워크(90)를 냉각 존(3c)으로 반송하여 이방성 도전 페이스트(92)의 도전 입자(92a)에 있어서의 땜납을 경화시켜, 워크(90)를 신속히 통전 가능한 상태 또한 리워크 가능한 상태로 할 수 있다.
제1 가열 처리 스텝(S2)에 계속해서, 도통 시험 스텝(S3)은 도통 시험기(6)에 의해 제2 중간체(90b)를 도통 시험한다. 반도체 칩(91)은 일례로서 LED이다. LED의 경우, 양품은 점등하고, 불량품은 점등하지 않으므로, 양부 판단을 용이하게 할 수 있음과 아울러, CCD 카메라나 광센서 등의 수광 수단으로부터의 수광 신호와 반도체 칩(91)의 배치 데이터를 관련지어 데이터 기억시키는 기억 수단을 조합하여 불량품의 위치를 용이하게 특정할 수 있다. 반도체 칩(91)은 플립 칩 접합 기술이 적용되는 칩 형상의 반도체이면 된다. 따라서, 반도체 칩(91)은 LED, 트랜지스터, 집적 회로 소자, 그 밖에 기지의 칩 형상의 반도체인 경우가 있다.
도통 시험 스텝(S3)에 있어서, 도 6b에 나타내는 바와 같이, 실장된 반도체 칩(91) 중으로부터 도통불량품(911)이 검출된 경우에 불량품 제거 스텝(S4)이 되고, 불량품 제거기(7)에 의해, 실장된 반도체 칩(91) 중으로부터 도통불량품(911)을 제거하여 제3 중간체(90c)로 한다. 일례로서, 레이저 헤드(77)로 레이저(F1)를 기판(93) 통과시켜 도통불량품(911)의 하면측에 조사함으로써 도통불량품(911)의 실장 개소를 비접촉으로 가열하면서, 진공 흡인 헤드로 에어를 화살표(F2) 방향으로 흡인함으로써 열경화성 접착제(92b)에 있어서의 땜납을 재용융시켜 도통불량품(911) 및 접속부의 열경화성 접착제(92b)를 기판(93)으로부터 제거한다. 불량품 제거 스텝(S4)에 계속해서, 재실장 스텝(S5)은 도포기(4)에 의해 기판(93)에 있어서의 도통불량품(911)이 제거된 개소에 이방성 도전 페이스트(92)를 도포하고, 도 7a에 나타내는 바와 같이 새로운 반도체 칩(912)을 탑재하여 제4 중간체(90d)로 한다. 또는, 재실장 스텝(S5)은 도포기(4)에 의해 새로운 반도체 칩(912)에 이방성 도전 페이스트(92)를 전사하고, 도 7a에 나타내는 바와 같이 기판(93)에 있어서의 도통불량품(911)이 제거된 개소에 새로운 반도체 칩(912)을 탑재하여 제4 중간체(90d)로 한다.
제어부(2)는 재실장 스텝(S5) 뒤에 제1 가열 처리 스텝(S2)과 도통 시험 스텝(S3)을 도통불량품이 검출되지 않게 될 때까지 반복하여, 도 7b에 나타내는 바와 같이 실장된 모든 반도체 칩(912)이 도통양품인 제5 중간체(90e)로 하는 제어를 행한다.
그리고, 도통 시험 스텝(S3)에 있어서 도통불량품이 검출되지 않은 경우에 제2 가열 처리 스텝(S6)이 되고, 제2 리플로우 노(8)에 의해 제5 중간체(90e)를 가열하여 열경화성 접착제(92b)를 열경화시킨다. 제2 가열 처리 스텝(S6)에 있어서의 열풍 온도는 열전도의 손실을 고려하여 열경화성 접착제(92b)의 열경화 온도보다 기준으로서 2℃~5℃ 높은 온도로 설정하고, 소정 시간 가열한다. 가열 시간은 기준으로서 20분~240분이 된다. 일례로서, 이방성 도전 페이스트(90)의 정격 가열 온도로 정격 가열 시간 가열한다. 제2 가열 처리 스텝(S6)의 가열 시간이 기준으로서 60분 이상이 되는 경우나 에이징 처리를 포함하는 경우에는, 제2 리플로우 노(8) 대신에 배치로에 의해 일괄 생산함으로써 생산성의 향상을 도모할 수 있다.
도 8에 나타내는 제조 순서는 상기 서술한 바와 같다. 여기서, 실장하는 반도체 칩(91)의 종류, 개수, 배열, 피치, 실장 밀도, 가공 조건, 그 밖의 조건이 정비되어 있는 경우, 불량품 제거 스텝(S4) 및 재실장 스텝(S5)을 1회로 완료하는 것이 가능하게 되고, 이 경우에는 도 9에 나타내는 제조 순서로 함으로써 생산성의 향상을 도모할 수 있다.
본 실시형태에 의하면, 워크(90)를 통전 가능한 상태 또한 리워크 가능한 상태로 하므로, 일례로서, RGB 디스플레이나 LCD의 백라이트와 같이 폭 치수가 0.1mm 오더의 다수의 LED칩을 매트릭스상으로 기판 실장하는 경우 등 고밀도 실장 기술이 필요한 반도체 장치에 있어서의 수율을 비약적으로 높일 수 있다.
상기 서술한 실시형태에서는 도통 시험기(6)에 의해 워크(90)를 도통 시험하는 것으로 했는데, 이것에 한정되지 않고, 워크(90)가 통전 가능한 상태 또한 리워크 가능한 상태로 되어 있으면, 반도체 칩(91)의 종별에 따른 양부 판정이 가능하다. 이방성 도전 페이스트(92)는 기지의 도전 입자(92a)와 기지의 열경화성 접착제(92b)로 구성되는 재료가 적용 가능하며, 또는 바인더 중 수지 경화 촉진제를 첨가하지 않는 재료로 해도 된다. 도전 입자(92a)는 용도에 따라서는 납을 포함하는 경우가 있다. 또한 본 발명은 상기 서술한 실시형태에 한정되는 것은 아니다.
1…반도체 장치의 제조 장치 2…제어부
3…제1 리플로우 노 3b…가열 존
3b1…제1 가열 존 3b2…제2 가열 존
3c…냉각 존 3c1…제1 냉각 존
3c2…제2 냉각 존 4…도포기
5…실장기 6…도통 시험기
7…불량품 제거기 8…제2 리플로우 노
30…본체 30a…입구
30f…출구 31…제1 컨베이어
32…제2 컨베이어 33…투입 컨베이어
34…누름 롤러 35…컨트롤러
36a, 36f…래버린스 90…워크
90a…제1 중간체(워크) 90b…제2 중간체(워크)
90c…제3 중간체(워크) 90d…제4 중간체(워크)
90e…제5 중간체(워크) 91…반도체 칩
91b…하면 91e…전극
92…이방성 도전 페이스트 92a…도전 입자
92b…열경화성 접착제 93…기판
93a…상면 93e…전극
94…반도체 장치 911…도통불량품

Claims (10)

  1. 미경화의 열경화성 접착제에 도전 입자가 분산되어 있는 구성의 이방성 도전 페이스트를 반도체 칩에 전사하여 당해 반도체 칩을 플립 칩 실장 기술에 의해 기판에 탑재하는 실장 스텝과,
    상기 이방성 도전 페이스트를 개재시켜 복수의 상기 반도체 칩이 상기 기판에 탑재된 워크를 제1 리플로우 노에 의해 가열 처리하는 제1 가열 처리 스텝
    을 가지는 구성으로서,
    상기 제1 리플로우 노는, 상기 도전 입자에 포함되어 있는 땜납의 용융 온도 이상으로 설정된 가열 존과, 상기 땜납의 용융 온도 미만으로 설정된 냉각 존과, 입구측으로부터 상기 가열 존에 걸쳐 설치된 제1 컨베이어와, 상기 냉각 존으로부터 출구측에 걸쳐 설치된 제2 컨베이어를 가지고, 상기 제1 컨베이어와 상기 제2 컨베이어에 의해 상기 워크를 상기 열경화성 접착제의 경화 시간 미만으로 상기 제1 리플로우 노를 통과시키는 구성이며,
    상기 제1 가열 처리 스텝은, 상기 워크를 상기 가열 존에 있어서의 제1 가열 존에 피치 이송으로 반송하여 체류시킴으로써 당해 제1 가열 존에서 상기 워크를 평균값이 4~8℃/초의 승온 커브로 가열하고, 이어서 상기 워크를 상기 가열 존에 있어서의 제2 가열 존에 피치 이송으로 반송하여 체류시킴으로써 상기 땜납을 용융시키고, 계속해서, 상기 워크를 상기 냉각 존으로 반송하여 상기 땜납을 경화시켜, 상기 워크를 통전 가능한 상태 또한 리워크 가능한 상태로 하는 것
    을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1 항에 있어서, 상기 제1 가열 처리 스텝은, 상기 제1 가열 존에서 상기 워크를 피크 온도에 도달할 때까지 20~40초 가열하고, 상기 제2 가열 존에서 상기 워크를 상기 피크 온도가 유지되도록 5~30초 가열하고, 계속해서, 상기 냉각 존에서 상기 워크를 냉각하는 것
    을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1 항 또는 제2 항에 있어서, 상기 반도체 칩은 LED로서,
    상기 제1 가열 처리 스텝 뒤에, 상기 워크에 도통 시험을 행하는 도통 시험 스텝과, 상기 도통 시험 스텝에 있어서 상기 LED 중으로부터 도통불량품이 검출된 경우에 상기 도통불량품을 불량품 제거기에 의해 제거하는 불량품 제거 스텝과, 상기 도통불량품 대신에 새로운 상기 LED에 상기 이방성 도전 페이스트를 전사하여 상기 도통불량품이 제거된 개소에 탑재하는 재실장 스텝을 가지고,
    상기 불량품 제거 스텝은, 상기 도통불량품의 실장 개소를 비접촉으로 가열하면서, 진공 흡인 헤드로 흡인함으로써 상기 땜납을 재용융시켜 상기 도통불량품 및 접속부의 상기 열경화성 접착제를 상기 기판으로부터 제거하는 것
    을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제3 항에 있어서, 상기 재실장 스텝 뒤에, 상기 제1 가열 처리 스텝과 상기 도통 시험 스텝을 상기 도통불량품이 검출되지 않게 될 때까지 반복하고,
    상기 도통 시험 스텝은, 상기 LED의 점등의 유무를 상기 LED의 배치 데이터와 관련지어 기억 수단에 의해 데이터 기억시켜 상기 도통불량품의 위치를 특정하는 것
    을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제3 항에 있어서, 상기 도통 시험 스텝에 있어서 상기 도통불량품이 검출되지 않은 경우에 상기 워크를 가열하여 상기 열경화성 접착제를 열경화시키는 제2 가열 처리 스텝을 가지는 것
    을 특징으로 하는 반도체 장치의 제조 방법.
  6. 미경화의 열경화성 접착제에 도전 입자가 분산되어 있는 구성의 이방성 도전 페이스트를 반도체 칩에 전사하는 도포기와 상기 반도체 칩을 플립 칩 실장 기술에 의해 기판에 탑재하는 실장기와,
    상기 이방성 도전 페이스트를 개재시켜 복수의 상기 반도체 칩이 상기 기판에 탑재된 워크를 가열 처리하는 제1 리플로우 노와 제어부
    를 가지는 구성으로서,
    상기 제1 리플로우 노는, 상기 도전 입자에 포함되어 있는 땜납의 용융 온도 이상으로 설정된 가열 존과, 상기 땜납의 용융 온도 미만으로 설정된 냉각 존과, 입구측으로부터 상기 가열 존에 걸쳐 설치된 제1 컨베이어와, 상기 냉각 존으로부터 출구측에 걸쳐 설치된 제2 컨베이어를 가지고, 상기 제1 컨베이어와 상기 제2 컨베이어에 의해 상기 워크를 상기 열경화성 접착제의 경화 시간 미만으로 상기 제1 리플로우 노를 통과시키는 구성이며,
    상기 제1 컨베이어와 상기 제2 컨베이어 사이의 위치에, 상기 워크를 상기 제1 컨베이어로부터 상기 제2 컨베이어로 이동재치할 때 상기 기판의 상면에 접하는 누름 롤러가 설치되어 있고,
    상기 제어부는, 상기 워크를 상기 가열 존에 있어서의 제1 가열 존에 피치 이송으로 반송하여 체류시킴으로써 당해 제1 가열 존에서 상기 워크를 평균값이 4~8℃/초의 승온 커브로 가열하고, 이어서 상기 워크를 상기 가열 존에 있어서의 제2 가열 존에 피치 이송으로 반송하여 체류시킴으로써 상기 땜납을 용융시키고, 계속해서, 상기 워크를 상기 냉각 존으로 반송하여 상기 땜납을 경화시켜, 상기 워크를 통전 가능한 상태 또한 리워크 가능한 상태로 하는 제어를 행하는 구성인 것
    을 특징으로 하는 반도체 장치의 제조 장치.
  7. 삭제
  8. 제6 항에 있어서, 상기 반도체 칩은 LED로서,
    상기 워크에 도통 시험을 행하는 도통 시험기와, 상기 도통 시험기에 의해 상기 LED 중으로부터 도통불량품이 검출된 경우에 상기 도통불량품을 제거하는 불량품 제거기를 가지고,
    상기 불량품 제거기는, 상기 도통불량품의 실장 개소를 비접촉으로 가열하면서, 진공 흡인 헤드로 흡인함으로써 상기 땜납을 재용융시켜 상기 도통불량품 및 접속부의 상기 열경화성 접착제를 상기 기판으로부터 제거하는 구성이며,
    상기 제어부는, 상기 도포기 및 상기 실장기에 대하여, 새로운 상기 LED에 상기 이방성 도전 페이스트를 전사하여 상기 도통불량품이 제거된 개소에 탑재하는 제어를 행하는 구성인 것
    을 특징으로 하는 반도체 장치의 제조 장치.
  9. 제8 항에 있어서, 상기 도통 시험기는, 상기 LED의 점등의 유무를 상기 LED의 배치 데이터와 관련지어 기억 수단에 의해 데이터 기억시켜 상기 도통불량품의 위치를 특정하는 구성인 것
    을 특징으로 하는 반도체 장치의 제조 장치.
  10. 제8 항에 있어서, 상기 도통 시험기에 의해 상기 도통불량품이 검출되지 않은 경우에 상기 워크를 가열하여 상기 열경화성 접착제를 열경화시키는 제2 리플로우 노 또는 배치로를 가지는 것
    을 특징으로 하는 반도체 장치의 제조 장치.
KR1020200099293A 2019-12-24 2020-08-07 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치 KR102212841B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-232231 2019-12-24
JP2019232231A JP6691998B1 (ja) 2019-12-24 2019-12-24 半導体装置の製造方法及び半導体装置の製造装置

Publications (1)

Publication Number Publication Date
KR102212841B1 true KR102212841B1 (ko) 2021-02-05

Family

ID=70549829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200099293A KR102212841B1 (ko) 2019-12-24 2020-08-07 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치

Country Status (5)

Country Link
JP (1) JP6691998B1 (ko)
KR (1) KR102212841B1 (ko)
CN (1) CN113036026B (ko)
SG (1) SG10202012501UA (ko)
TW (1) TWI721912B (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4818952B1 (ko) 1969-05-13 1973-06-09
JPS6147645B2 (ko) 1980-07-14 1986-10-20 Mitsubishi Metal Corp
JPH11298136A (ja) * 1998-04-10 1999-10-29 Toyo Commun Equip Co Ltd リフロー装置
JP2004087651A (ja) * 2002-08-26 2004-03-18 Matsushita Electric Ind Co Ltd 電子部品実装システム
JP2008210945A (ja) * 2007-02-26 2008-09-11 Suzuki Co Ltd リフロー炉およびリフロー方法
JP2017162960A (ja) * 2016-03-09 2017-09-14 株式会社タムラ製作所 電子部品の接合方法およびはんだ組成物
JP6565902B2 (ja) 2015-03-18 2019-08-28 デクセリアルズ株式会社 発光装置製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0577939U (ja) * 1992-03-27 1993-10-22 セイコーエプソン株式会社 回路の接続方法
JPH06164130A (ja) * 1992-11-18 1994-06-10 Toshiba Corp プリント基板のリフロー炉
JP3146888B2 (ja) * 1994-10-31 2001-03-19 松下電器産業株式会社 電子部品の仮止め用ボンド
US5639010A (en) * 1995-08-31 1997-06-17 Ford Motor Company Simultaneous process for surface mount adhesive cure and solder paste reflow for surface mount technology devices
JPH09162235A (ja) * 1995-12-05 1997-06-20 Hitachi Chem Co Ltd Ｉｃチップの実装方法及び接続部材
JP2000133929A (ja) * 1998-10-27 2000-05-12 Matsushita Electric Ind Co Ltd リフロー加熱方法及びリフロー装置
JP4278753B2 (ja) * 1999-01-26 2009-06-17 パナソニック株式会社 基板搬送装置
KR100511759B1 (ko) * 1999-06-18 2005-08-31 히다치 가세고교 가부시끼가이샤 접착제, 접착부재, 접착부재를 구비한 반도체탑재용배선기판 및 이것을 사용한 반도체장치
JP3402280B2 (ja) * 1999-09-20 2003-05-06 ソニーケミカル株式会社 接続方法
JP2001308501A (ja) * 2000-04-27 2001-11-02 Matsushita Electric Ind Co Ltd 電子部品の実装方法
US7367489B2 (en) * 2003-07-01 2008-05-06 Chippac, Inc. Method and apparatus for flip chip attachment by post collapse re-melt and re-solidification of bumps
JP5540916B2 (ja) * 2010-06-15 2014-07-02 デクセリアルズ株式会社 接続構造体の製造方法
TW201248800A (en) * 2011-02-18 2012-12-01 Furukawa Electric Co Ltd Wiring substrate, method for manufacturing same, and semiconductor device
JP2014072305A (ja) * 2012-09-28 2014-04-21 Sanken Electric Co Ltd 半導体モジュールの製造方法、接合装置、半導体モジュール
JP5788107B2 (ja) * 2013-08-22 2015-09-30 積水化学工業株式会社 半導体用接着剤
WO2018147163A1 (ja) * 2017-02-13 2018-08-16 デクセリアルズ株式会社 接続構造体、異方性接着材料、および接続構造体の製造方法
JP7362286B2 (ja) * 2018-05-07 2023-10-17 キヤノン株式会社 プリント回路板の製造方法、プリント回路板、及び電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4818952B1 (ko) 1969-05-13 1973-06-09
JPS6147645B2 (ko) 1980-07-14 1986-10-20 Mitsubishi Metal Corp
JPH11298136A (ja) * 1998-04-10 1999-10-29 Toyo Commun Equip Co Ltd リフロー装置
JP2004087651A (ja) * 2002-08-26 2004-03-18 Matsushita Electric Ind Co Ltd 電子部品実装システム
JP2008210945A (ja) * 2007-02-26 2008-09-11 Suzuki Co Ltd リフロー炉およびリフロー方法
JP6565902B2 (ja) 2015-03-18 2019-08-28 デクセリアルズ株式会社 発光装置製造方法
JP2017162960A (ja) * 2016-03-09 2017-09-14 株式会社タムラ製作所 電子部品の接合方法およびはんだ組成物

Also Published As

Publication number Publication date
TWI721912B (zh) 2021-03-11
TW202126135A (zh) 2021-07-01
CN113036026B (zh) 2022-04-19
JP6691998B1 (ja) 2020-05-13
JP2021100084A (ja) 2021-07-01
SG10202012501UA (en) 2021-07-29
CN113036026A (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
US5878942A (en) Soldering method and soldering apparatus
TWI240336B (en) Manufacturing apparatus of electronic device, manufacturing method of electronic device, and manufacturing program of electronic device
JP2004031885A (ja) ボンディング方法およびその装置
JP3770238B2 (ja) 電子デバイス製造装置および電子デバイスの製造方法
US6734537B1 (en) Assembly process
KR102212841B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
KR101180481B1 (ko) 레이저 모듈을 이용한 인라인 리플로우 장치 및 리플로우 방법
JP4830635B2 (ja) はんだ付け方法、及びはんだ付け装置
US7759613B2 (en) Reflowing apparatus and reflowing method
JP2004214553A (ja) リフロー炉
JP5113641B2 (ja) ディスプレイパネルのｉｃ回路素子搭載装置及びディスプレイパネル
JP4785486B2 (ja) 電子装置の製造方法及び製造装置
JP2006222170A (ja) はんだ付け方法
JPH11195870A (ja) 集積回路アセンブリの製造方法および接合装置
JP2002290027A (ja) 電子回路モジュールの製造方法及び製造装置並びに半導体モジュールの製造方法及び製造装置
KR100741834B1 (ko) 연성인쇄회로기판용 리플로우 장치
JP2004111901A (ja) 電子部品接合装置及び方法、並びに回路基板、並びに電子部品実装装置
JP2022185954A (ja) リフロー方法
WO2019171835A1 (ja) 半導体装置の製造方法
KR20230065752A (ko) 솔더링을 위한 적외선 램프 어셈블리 및 이를 포함하는 인쇄회로기판 솔더링 장치
JP2006147880A (ja) 半田バンプ付き半導体接合方法および半田バンプ付き半導体接合装置
JP2005310893A (ja) はんだ吸引冶具およびはんだ除去方法
JP2002134554A (ja) 端子列接続方法および該方法に用いる熱圧着装置
JPH07131144A (ja) 絶縁基板に形成された配線パタ−ンの接続方法およびその装置
JPH0555737A (ja) 表面実装用部品の実装方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant