JPH0577939U - 回路の接続方法 - Google Patents

回路の接続方法

Info

Publication number
JPH0577939U
JPH0577939U JP1670592U JP1670592U JPH0577939U JP H0577939 U JPH0577939 U JP H0577939U JP 1670592 U JP1670592 U JP 1670592U JP 1670592 U JP1670592 U JP 1670592U JP H0577939 U JPH0577939 U JP H0577939U
Authority
JP
Japan
Prior art keywords
adhesive
temperature
liquid crystal
crystal panel
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1670592U
Other languages
English (en)
Inventor
甲午 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1670592U priority Critical patent/JPH0577939U/ja
Publication of JPH0577939U publication Critical patent/JPH0577939U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 本考案は、相対峙して形成された接続用回路の間に絶縁
性接着剤あるいは絶縁性接着剤中に導電性微粒子を分散
させた接着剤を狭持して接合する回路の接続方法におい
て、接着剤に印加する温度を少なくとも２段階のステッ
プを設けて上昇さることにより、上記相対峙する接続用
回路を導通接合せしめて接合固定することを特徴とする
回路の接続方法。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案はポケットテレビ、壁掛けテレビ、プロジェクションテレビ、ラップト ップパソコン、ゲーム機、等に用いられる液晶パネルやその他の回路部品の実装 構造に関する。
【０００２】
【従来の技術】
従来よりポケットテレビなど液晶パネルを組み込むためには小型、高密度実装 の液晶パネルを構成する必要がある。その対策の一例として液晶パネルを構成し ているガラス基板上にＩＣチップを直接搭載する方法が提案されている。
【０００３】 以下図面を参照しながら、従来の回路の接続方法について説明する。図５、６ は従来の回路の接続方法の一例を示すものである。また図７は従来の回路の接続 方法における接着剤に印加する温度のプロファイルである。図５、６において液 晶パネルたる透明基板には相対峙する回路基板たるＩＣチップの電極パッドに対 応した部位に電極パターンが形成されている。図５は相対峙して形成された接続 用回路すなわちＩＣチップと液晶パネルガラスの電極パターンの間に絶縁性接着 剤あるいは絶縁性接着剤中に導電性微粒子を分散させた接着剤を狭持して上記相 対峙する接続用回路を位置合わせする工程、図６はＩＣチップの上から加熱ツー ルを押し付けながらＩＣを液晶パネルガラスに接着剤を挟持しながら押し付け接 合する工程をしめす。図６において加熱ツールは一定温度しか印加できない、す なわちＯＮ・ＯＦＦ制御あるいは微分、積分、比例制御によるロッドヒーターを 埋め込んだツールである。
【０００４】 図５、６において２１はＩＣチップ、２２は液晶パネル、２３は液晶パネルの 基板上に形成された電極パターン、２４は導電性微粒子を絶縁性接着剤中に分散 させた接着剤層、２５はＡｕバンプ、２６は圧着ツール本体を示す、２７はロッ ドヒーターをしめす。ＩＣチップ上には電極パッドが形成されている。その電極 パッド上にはＡｕバンプが形成されている。液晶パネルの基板上には上記ＩＣチ ップの接続電極と相対峙して接続用回路が形成されている。
【０００５】
【考案が解決しようとする課題】
図５において、絶縁性接着剤あるいは絶縁性接着剤中に導電性微粒子を分散さ せた接着剤は相対峙して形成された接続用回路すなわちＩＣチップと液晶パネル ガラスの電極パターンの間に加熱および加圧が若干加えられて狭持される、この 時相対峙して形成された接続用回路すなわちＩＣチップと液晶パネルガラスの電 極パターンは純粋に位置合わせされる。その後、図６においてＩＣチップの上か らツールによって加熱されながら加圧され、ＩＣとパネルガラスの間の接着剤が 加熱されて硬化しＩＣとパネルガラスが接合され、ＩＣチップの電極と液晶パネ ルガラスの電極パターンは導通接続される。この時、一般的に用いられる接着剤 としてのエポキシ系の接着剤は完全硬化する。そして、図７に示すように従来の 回路の接続方法においては温度一定の加熱ツールを用いているので上記図６のツ ールでの加圧、加熱時のツールに与える温度のプロファイルは圧着中一定となる 。
【０００６】 しかし、従来の回路の接続方法は図５、６、７より明らかなように、ＩＣチッ プは高熱伝導材料であるにもかかわらず圧着ツール本体は上述するように常に一 定温度のためＩＣの下に設置された接着剤は急速に硬化が開始される。一方ＩＣ の電極と回路基板たる液晶パネルガラスの電極パターンの接合の信頼性を向上さ せるためにはＩＣの金バンプ２５と液晶パネルの基板上に形成された電極パター ン２３の間の接着剤を完全に排除する必要がある。ところが、接着剤を低温から 序序に温度を上昇させていくとたとえば８０℃近辺から急速に粘度が低下し、そ れが反応温度まで上昇すると急速に粘度が上昇する。従って、温度があまりにも 急速に多く接着剤にかかると接着剤が低粘度になっている期間が短く、従って接 着剤のＩＣの金バンプ下からの排除が完ぺきに行なわれない内に接着剤が完全硬 化してしまう可能性が非常に大きくなる。すると、ＩＣの金バンプとパネルの電 極パターンとの導通接続が不完全となり、導通接合の信頼性が著しく低下する事 となる。
【０００７】 そこで、本考案は従来のこのような欠点を解決し相対峙して形成された接続回 路の接合の信頼性を高くするものである。
【０００８】
【課題を解決するための手段】
本考案による回路の接続方法は相対峙して形成された接続用回路の間に絶縁性 接着剤あるいは絶縁性接着剤中に導電性微粒子を分散させた接着剤を狭持して接 合する回路の接続方法において、接着剤に印加する温度を少なくとも２段階のス テップを設けて上昇さることにより、上記相対峙する接続用回路を導通接合せし めて接合固定することを特徴とする。
【０００９】
【実施例】
図１、図２は本考案による回路の接続方法の工程の例を示す。図３、図４、図 ８は本考案による回路の接続方法の温度上昇カーブの例を示す。さらに図９，１ ０は上記図３の温度上昇カーブを現出するためのヒーターの温度設定例を示す。 図１は相対峙して形成された接続用回路すなわちＩＣチップと液晶パネルガラス の電極パターンの間に絶縁性接着剤あるいは絶縁性接着剤中に導電性微粒子を分 散させた接着剤を狭持して上記相対峙する接続用回路を位置合わせする工程を示 し、また図２はＩＣの上から温度および圧力が加えられながらＩＣと液晶パネル が圧着され上記狭持された接着剤が硬化し接合された状態をしめす。
【００１０】 図１〜２において１はＩＣチップ、２は液晶パネル、３は液晶パネルの基板上 に形成された電極パターン、４は導電性微粒子を絶縁性接着剤中に分散させた接 着剤層、５はＡｕバンプ、６は圧着ツールをしめす。
【００１１】 また、図３においては温度が時間の経過によって単純に２段階で上昇されてい る。また図４においては図３と同様に温度の上昇曲線が２段階ではあるが若干カ ーブを描いて上昇している。さらに図８においては温度が時間の経過によって３ 段階で上昇されている。図９においては図３の温度上昇カーブを得るために単純 階段状にヒーターの温度上昇カーブを設定したものであり、図１０は接着剤の実 温度上昇カーブがより階段状になるように、ヒーターに印加する温度において一 度温度が若干上昇した後ごくわずか温度が下降され、この状態を若干維持した後 さらに温度が高められている。
【００１２】 図１、２の様にＩＣチップを直接、フェイスダウンによってパネルガラスに搭 載する方法においてはＩＣの金バンプをいかにパネルの電極パターンに密着させ るかが信頼性発現の基本となる。本考案の様に２段階で温度を上昇させると、１ 断目において接着剤は硬化開始前の温度で、なおかつ、接着剤の粘度が充分低下 する温度である一定時間維持される。従って、この一段目の温度において、ＩＣ の上から圧力が加えられるとＩＣのバンプ下の接着剤は排除されやすくなる。こ のように温度が適度な温度で一旦維持されると、接着剤は硬化前の低粘度の状態 であるが故に流動性があり比較的低圧力でも充分接着剤はバンプの下から排除さ れる。そして、比較的低圧力でも充分接着剤はバンプの下から排除され得るがゆ えにＩＣやパネルに対する以異常な応力も減少することができる。さらに接着剤 を充分低粘度化した状態でバンプ下の接着剤を排除するがゆえに、硬化後接着剤 に残留する応力も極めて低減することができる。
【００１３】 この様にＩＣ下面の接着剤に印加される温度が少なくとも２段階以上のステッ プを設けて上昇されるとＩＣの金バンプのパネルの電極パターンへの押し付けが 強力となり、従って、ＩＣの金バンプとパネルの電極パターンとの接続信頼性を 大幅に向上する事が出来るものである。
【００１４】
【考案の効果】
本考案は以上説明したように、ＩＣチップ下面の接着剤に印加される温度を少 なくとも２段階以上のステップを設けて上昇させることにより、ＩＣチップと液 晶パネルの電極を接着剤シートを狭持して接合する回路の接続方法において、Ｉ Ｃの金バンプ下の接着剤の排除性を向上させ、ＩＣ下の接着剤の残留応力を低減 し、接合の信頼性を向上させる効果がある。
【図面の簡単な説明】
【図１】 本考案の実施例において液晶パネルとＩＣチ
ップの間に接着剤シートを狭持した工程図。
【図２】 本考案の実施例において液晶パネルの裏面に
赤外光を含む光を照射して接着剤を硬化せしめ、ＩＣを
液晶パネルに固定している工程図。
【図３】 本考案による回路の接続方法の温度上昇カー
ブの例を示す図。
【図４】 本考案による回路の接続方法の温度上昇カー
ブの他の例を示す図。
【図５】 従来の実施例において、液晶パネルとＩＣチ
ップの間に接着剤シートを狭持した工程図。
【図６】 従来の実施例における、ＩＣを液晶パネルに
固定している工程図。
【図７】 従来の回路の接続方法における温度プロファ
イルの例を示す図。
【図８】 本考案による回路の接続方法の温度上昇カー
ブの他の例を示す図。
【図９】 図３の接着剤温度上昇カーブを得るために設
定されたヒーターの温度上昇設定曲線の例を示す図。
【図１０】 図３の接着剤温度上昇カーブを得るために
設定されたヒーターの温度上昇設定曲線の例を示す図。
【符号の説明】
１，２１ ＩＣチップ ２，２２ 液晶パネル ３，２３ 電極パターン ４，２４ 接着剤層 ５，２５ 金バンプ ６，２６ 圧着ツール ７，２７ ロッドヒーター

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】相対峙して形成された接続用回路の間に絶
    縁性接着剤あるいは絶縁性接着剤中に導電性微粒子を分
    散させた接着剤を狭持して接合する回路の接続方法にお
    いて、接着剤に印加する温度を少なくとも２段階のステ
    ップを設けて上昇さることにより、上記相対峙する接続
    用回路を導通接合せしめて接合固定することを特徴とす
    る回路の接続方法。
JP1670592U 1992-03-27 1992-03-27 回路の接続方法 Pending JPH0577939U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1670592U JPH0577939U (ja) 1992-03-27 1992-03-27 回路の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1670592U JPH0577939U (ja) 1992-03-27 1992-03-27 回路の接続方法

Publications (1)

Publication Number Publication Date
JPH0577939U true JPH0577939U (ja) 1993-10-22

Family

ID=11923693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1670592U Pending JPH0577939U (ja) 1992-03-27 1992-03-27 回路の接続方法

Country Status (1)

Country Link
JP (1) JPH0577939U (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11510961A (ja) * 1995-08-11 1999-09-21 カーストン・ケネス・ジェイ フラックス特性を有するカプセル化剤とその使用法
JP2000036506A (ja) * 1998-07-17 2000-02-02 Nitto Denko Corp 半導体装置の製法
JP2000312076A (ja) * 1999-04-27 2000-11-07 Matsushita Electric Ind Co Ltd 電子部品接合方法及びそれを用いた装置
JP2021100084A (ja) * 2019-12-24 2021-07-01 株式会社鈴木 半導体装置の製造方法及び半導体装置の製造装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11510961A (ja) * 1995-08-11 1999-09-21 カーストン・ケネス・ジェイ フラックス特性を有するカプセル化剤とその使用法
JP2000036506A (ja) * 1998-07-17 2000-02-02 Nitto Denko Corp 半導体装置の製法
JP2000312076A (ja) * 1999-04-27 2000-11-07 Matsushita Electric Ind Co Ltd 電子部品接合方法及びそれを用いた装置
JP2021100084A (ja) * 2019-12-24 2021-07-01 株式会社鈴木 半導体装置の製造方法及び半導体装置の製造装置

Similar Documents

Publication Publication Date Title
JP3927759B2 (ja) 回路基板への電子部品の実装方法
JP3886401B2 (ja) 接続構造体の製造方法
US5210938A (en) Method of assembling an electronic part device
KR20090051002A (ko) 전자 부품 실장용 접착제, 전자 부품 실장용 접착제의 제조방법, 전자 부품 실장 구조체, 및 전자 부품 실장구조체의 제조 방법
JPH0577939U (ja) 回路の接続方法
JPH1187429A (ja) 半導体チップの実装方法
JPS63151033A (ja) 半導体装置の製造方法
JP2937705B2 (ja) プリント配線板の接続方法
JP2000100862A (ja) ベアチップ実装方法
JPH05144888A (ja) 半導体チツプの実装方法
JP2005129757A (ja) 半導体装置の接続方法
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JP2833272B2 (ja) Ｉｃ実装方法
JP3267071B2 (ja) Ｔａｂ−セル圧着装置及び圧着方法
JP2959215B2 (ja) 電子部品およびその実装方法
JP2602389B2 (ja) 部品実装方法
JPH04117477A (ja) 異方性導電材料及びこれを用いた集積回路素子の接続方法
JPH067243U (ja) 回路の接続方法
JP2006229106A (ja) 半導体装置の実装方法と実装装置および半導体装置
JPH07283269A (ja) 回路基板の電極パタ−ンとバンプ電極パタ−ンとのボンディング方法
JP2000208907A (ja) 電子部品の実装方法
JP3914332B2 (ja) 半導体装置の製造方法
JPH04273214A (ja) 表示装置の電極接続方法
JP2712654B2 (ja) 電子部品の実装構造及び製造方法
JPH10256306A (ja) 回路板の製造法