JP2021100084A - 半導体装置の製造方法及び半導体装置の製造装置 - Google Patents
半導体装置の製造方法及び半導体装置の製造装置 Download PDFInfo
- Publication number
- JP2021100084A JP2021100084A JP2019232231A JP2019232231A JP2021100084A JP 2021100084 A JP2021100084 A JP 2021100084A JP 2019232231 A JP2019232231 A JP 2019232231A JP 2019232231 A JP2019232231 A JP 2019232231A JP 2021100084 A JP2021100084 A JP 2021100084A
- Authority
- JP
- Japan
- Prior art keywords
- work
- conveyor
- heating zone
- defective
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 111
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 238000010438 heat treatment Methods 0.000 claims abstract description 128
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 238000001816 cooling Methods 0.000 claims abstract description 54
- 229910000679 solder Inorganic materials 0.000 claims abstract description 52
- 239000000853 adhesive Substances 0.000 claims abstract description 42
- 230000001070 adhesive effect Effects 0.000 claims abstract description 42
- 239000002245 particle Substances 0.000 claims abstract description 40
- 229920001187 thermosetting polymer Polymers 0.000 claims abstract description 40
- 230000002950 deficient Effects 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 19
- 238000001723 curing Methods 0.000 claims description 16
- 238000002844 melting Methods 0.000 claims description 16
- 230000008018 melting Effects 0.000 claims description 16
- 239000011248 coating agent Substances 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 14
- 238000003825 pressing Methods 0.000 claims description 6
- 238000013007 heat curing Methods 0.000 claims description 4
- 230000032258 transport Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 9
- 238000011144 upstream manufacturing Methods 0.000 description 9
- 238000003860 storage Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Abstract
【課題】導電粒子と熱硬化性接着剤とを有する異方性導電ペーストを介して複数の半導体チップが基板に搭載されたワークを通電可能かつリワーク可能な状態にすることで収率を飛躍的に高めることが可能な半導体装置の製造装置を提供する。【解決手段】半導体装置の製造装置１は、ワーク９０ａを加熱処理する第１リフロー炉３と制御部２とを有する構成であって、第１リフロー炉３は入口側から加熱ゾーン３ｂに亘って第１コンベヤ３１が設けられ、続いて、冷却ゾーン３ｃから出口側に亘って第２コンベヤ３２が設けられており、制御部２は、第１コンベヤ３１および第２コンベヤ３２に対して、ワーク９０ａを加熱ゾーン３ｂに搬送して半田を溶融させ、続いて、ワーク９０ａを冷却ゾーン３ｃに搬送して半田を硬化させて、ワーク９０ａを通電可能かつリワーク可能な状態にする制御を行う構成である。【選択図】図１
Description
本発明は、半導体装置の製造方法及び半導体装置の製造装置に関する。
近年、半導体チップの小型化および高密度実装化に伴い、異方性導電性ペースト（ＡＣＰ）や異方性導電性フィルム（ＡＣＦ）を用いたフリップチップ接合技術の重要度は益々高まっている。異方性導電ペーストは、導電粒子とバインダとを含有しており、高温特性や高接着力などを考慮して、エポキシ樹脂などの熱硬化性接着剤がバインダとして用いられている。
従来、異方性導電ペーストを介して複数のＬＥＤ素子が基板の実装面に搭載されたワークを加圧しながら加熱する製造方法が提案されている（特許文献１：特許第６５６５９０２号公報）。また、異方性導電ペーストを介してＬＥＤチップが基板におけるバイパス配線パターンが形成された箇所に接続されることで前記バイパス配線パターンが断線される製造方法が提案されている（特許文献２：特許第６１４７６４５号公報）。そして、ワークをコンベヤによって搬送しながら加熱処理するリフロー炉が知られている（特許文献３：特許第４８１８９５２号公報）。
一例として、高細精度ディスプレイ装置用のバックライトとして、幅寸法が０．１[ｍｍ]オーダーの多数の半導体チップをマトリクス状に基板実装した半導体装置がある。この場合、特許文献１のようにワークを加圧しながら加熱すると半導体チップの位置ずれや応力歪み等に起因する不良品が発生し易い。また、特許文献２のようにバイパス配線パターンが形成された基板を用いると半導体チップの高密度実装が困難になる。特に、導電粒子と熱硬化性接着剤とを有する異方性導電ペーストを用いる場合、熱硬化性接着剤が熱硬化するとリワークは不可能になる。しかし、特許文献１〜３は、不良品のリワークについて言及していない。
本発明は、上記事情に鑑みてなされ、導電粒子と熱硬化性接着剤とを有する異方性導電ペーストを介して複数の半導体チップが基板に搭載されたワークを通電可能かつリワーク可能な状態にすることで、高密度実装技術が必要な半導体装置における収率を飛躍的に高めることが可能な半導体装置の製造方法及び半導体装置の製造装置を提供することを目的とする。
一実施形態として、以下に開示するような解決手段により、前記課題を解決する。
本発明に係る半導体装置の製造方法は、導電粒子と熱硬化性接着剤とを有する異方性導電ペーストを介して複数の半導体チップが基板に搭載されたワークを第１リフロー炉によって加熱処理する第１加熱処理ステップを有する構成であって、前記第１リフロー炉は、前記導電粒子に含まれている半田の溶融温度以上に設定された加熱ゾーンと、前記半田の溶融温度未満に設定された冷却ゾーンと、入口側から前記加熱ゾーンに亘って設けられた第１コンベヤと、前記冷却ゾーンから出口側に亘って設けられた第２コンベヤとを有し、前記第１コンベヤと前記第２コンベヤとによって前記ワークを前記熱硬化性接着剤の硬化時間未満で前記第１リフロー炉を通過させる構成であり、前記第１加熱処理ステップは、前記ワークを前記加熱ゾーンに搬送して前記半田を溶融させ、続いて、前記ワークを前記冷却ゾーンに搬送して前記半田を硬化させて、前記ワークを通電可能かつリワーク可能な状態にすることを特徴とする。
この構成によれば、異方性導電ペーストにおける半田は硬化しているので、通電することで基板に搭載された複数の半導体チップのうちの導通不良品が検出できる。尚且つ、異方性導電ペーストにおける熱硬化性接着剤は硬化時間未満のゲル状態なので、基板に搭載された複数の半導体チップのうちの導通不良品を除去してリワークすることが容易にできる。ここで、異方性導電ペーストにおける熱硬化性接着剤の硬化時間は、一例として、材料メーカーの推奨硬化条件が適用可能であり、また、異方性導電ペーストにおける熱硬化性接着剤が硬化時間未満のゲル状態となっている時間を実験データに基づいて算出した硬化条件が適用可能であり、または、これらの組み合わせによって導出した硬化条件が適用可能である。
本発明に係る半導体装置の製造装置は、導電粒子と熱硬化性接着剤とを有する異方性導電ペーストを介して複数の半導体チップが基板に搭載されたワークを加熱処理する第１リフロー炉と制御部とを有する構成であって、前記第１リフロー炉は、前記導電粒子に含まれている半田の溶融温度以上に設定された加熱ゾーンと、前記半田の溶融温度未満に設定された冷却ゾーンと、入口側から前記加熱ゾーンに亘って設けられた第１コンベヤと、前記冷却ゾーンから出口側に亘って設けられた第２コンベヤとを有し、前記第１コンベヤと前記第２コンベヤとによって前記ワークを前記熱硬化性接着剤の硬化時間未満で前記第１リフロー炉を通過させる構成であり、前記制御部は、前記第１コンベヤと前記第２コンベヤに対して、前記ワークを前記加熱ゾーンに搬送して前記半田を溶融させ、続いて、前記ワークを前記冷却ゾーンに搬送して前記半田を硬化させて、前記ワークを通電可能かつリワーク可能な状態にする制御を行う構成であることを特徴とする。
この構成によれば、ワークを第１コンベヤによって加熱ゾーンに搬送して異方性導電ペーストの導電粒子における半田を速やかに溶融させて、引き続き、ワークを第２コンベヤによって冷却ゾーンに搬送して異方性導電ペーストの導電粒子における半田を速やかに硬化させて、ワークを熱硬化性接着剤の硬化時間未満で第１リフロー炉を通過させる。よって、ワークを通電可能かつリワーク可能な状態にすることができる。
本発明の半導体装置の製造方法及び半導体装置の製造装置によれば、ワークを通電可能かつリワーク可能な状態にできる。よって、一例として、幅寸法が０．１[ｍｍ]オーダーの多数の半導体チップを基板実装する場合など高密度実装技術が必要な半導体装置における収率を飛躍的に高めることができる。
以下、図面を参照して、本発明の実施形態について詳しく説明する。図１は、本実施形態の半導体装置の製造装置１（以下、装置１と表記する場合がある）の一部ないしは全部を示しており、特に、第１リフロー炉３の内部を模式的に示す断面図である。図中の左側は入口側（上流側）であり、図中の右側は出口側（下流側）である。第１リフロー炉３は、搬送機構と加熱機構とが内蔵された本体３０とコントローラ３５とを有する。図１の例では、製造装置１を構成する各種装置を制御する制御部２が第１リフロー炉３に搭載または近接配置されている。制御部２はコントローラ３５を含む場合がある。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する場合がある。
ワーク９０は製造工程において半導体装置９４となる前の中間体であり、図６Ａ〜図７Ｃに示すように、第１中間体９０ａ、第２中間体９０ｂ、第３中間体９０ｃ、第４中間体９０ｄ、第５中間体９０ｅがある。ワーク９０は、基板９３と、半導体チップ９１と、異方性導電ペースト９２とを有する。
半導体装置９４の一例を模式的に示す断面図を図７Ｃに示す。基板９３は上面９３ａに銅などの導体からなる配線パターンが形成された実装面を有しており、電極９３ｅが露出している。半導体チップ９１は、チップ形状の本体の一端側と他端側とに各々電極９１ｅが形成されており、半導体チップ９１の下面９１ｂが基板９３の上面９３ａに実装されて電極９１ｅと電極９３ｅとが通電可能に半田接続される。半導体装置９４は、複数の半導体チップ９１が基板９３にフリップチップ実装され電気接続されて接合された製品であり、一例として、多数の半導体チップ９１が基板９３にマトリクス状に実装される。半導体チップ９１は、一例として、ＬＥＤ、トランジスタ、集積回路素子、その他既知のチップ形状の半導体である。異方性導電ペースト９２は、電極９１ｅと電極９３ｅとを半田接続するための導電粒子９２ａと、半導体チップ９１と基板９３とを接着固定するための熱硬化性接着剤９２ｂとを有している。異方性導電ペースト９２は、液状もしくはゲル状で未硬化状態の熱硬化性接着剤９２ｂに導電粒子９２ａが分散している。熱硬化性接着剤９２ｂは、エポキシ、ポリイミド、その他既知の熱硬化性樹脂が適用される。導電粒子９２ａは、半田または半田を構成する導電金属を有しており、金、銀、銅、錫、亜鉛、ニッケル、ビスマス、インジウム、その他既知の導電金属またはこれらの合金が適用される。
図１は第１リフロー炉３の内部を模式的に示す構成図である。第１リフロー炉３は、上流側から順に、投入コンベヤ３３、第１コンベヤ３１、押えローラ３４、第２コンベヤ３２が配されている。本体３０は、上流側から順に、入口３０ａ、ラビリンス３６ａ、加熱ゾーン３ｂ、冷却ゾーン３ｃ、ラビリンス３６ｆ、出口３０ｆを有している。投入コンベヤ３３は、入口３０ａの上流側からラビリンス３６ａの上流側まで配されており、入口３０ａの上流側からラビリンス３６ａの上流側までワーク９０ａ（９０）を搬送する構成である。第１コンベヤ３１は、投入コンベヤ３３の下流側から第２コンベヤ３２の上流側まで配されており、投入コンベヤ３３から受け渡されたワーク９０を、入口側のラビリンス３６ａを通過させて加熱ゾーン３ｂに搬送する構成である。押えローラ３４は、加熱ゾーン３ｂから冷却ゾーン３ｃにワーク９０を移載する際にワーク９０の搬送速度を保つための機構である。第２コンベヤ３２は、第１コンベヤ３１の下流側から出口３０ｆの下流側まで配されており、第１コンベヤ３１から受け渡されたワーク９０を、冷却ゾーン３ｃを通過させて出口側のラビリンス３６ｆを通過させて出口３０ｆを通過させて次工程まで搬送する構成である。
つまり、第１リフロー炉３は、入口側から加熱ゾーン３ｂに亘って第１コンベヤ３１が設けられ、続いて、冷却ゾーン３ｃから出口側に亘って第２コンベヤ３２が設けられている。一例として、入口３０ａの上流側から加熱ゾーン３ｂに亘って第１コンベヤ３１とする場合があり、また、冷却ゾーン３ｃを通過させて出口側のラビリンス３６ｆを通過させる第２コンベヤ３２と出口側のラビリンス３６ｆから出口３０ｆを通過させて次工程まで搬送する搬出コンベヤとの分割構成にする場合がある。
第１リフロー炉３は、窒素など不活性ガス雰囲気下にてワーク９０を搬送しながら非接触でワーク９０を加熱処理する装置である。第１コンベヤ３１、第２コンベヤ３２および投入コンベヤ３３は、チタンやチタン合金などの熱歪みを抑えた金属製のチェーンレールで構成される。加熱ゾーン３ｂは、第１加熱ゾーン３ｂ１、第２加熱ゾーン３ｂ２の順に配されており、熱風パネル式ヒータなどの熱分布を均一にしたヒータになっている。冷却ゾーン３ｃは、第１冷却ゾーン３ｃ１、第２冷却ゾーン３ｃ２の順に配されており、送風ファンなどの冷却機構で構成される。ラビリンス３６ａおよびラビリンス３６ｆは炉内の温度を保ちつつ不活性ガスの機外への流出を抑える機構になっている。なお、ラビリンス、ヒータおよび冷却機構は、上述の特許文献３などの公知技術が適用できる。
図５は半導体装置の製造装置１の回路構成の一例を模式的に示す構成図である。装置１は、一例として制御部２、第１リフロー炉３、塗布機４、実装機５、導通試験機６、不良品除去機７および第２リフロー炉８を備える。図５の例では、制御部２はコンピュータであり、当該コンピュータ上で動作する制御プログラム２７がインストールされている。制御部２には、ＣＰＵ２１が内蔵される。そして、ディスプレイ装置２４と、キーボードやマウス等のディスプレイ入力手段２３が接続される。ここで、ディスプレイ入力手段２３は、ディスプレイ装置２４の画面上に設けられたタッチパネルにする場合がある。制御部２は、二次記憶装置の所定の記憶領域にデータベース２２が記憶されている。データベース２２は、フラッシュメモリなどの外部記憶装置（三次記憶装置）に保存しておくこともできる。なお、制御部２は、既知のコンピュータの構成を一部変更して適用できる。制御プログラム２７のファームウエアは、一例として、Ｃ言語やアセンブラ等の言語で構成され、Ｗｅｂブラウザおよびコマンドラインからアップデートが可能である。
図５の例では、第１リフロー炉３は本体３０とコントローラ３５を有し、塗布機４は本体４０とコントローラ４５を有し、実装機５は本体５０とコントローラ５５を有し、導通試験機６は本体６０とコントローラ６５を有し、不良品除去機７は本体７０とコントローラ７５を有し、第２リフロー炉８は本体８０とコントローラ８５を有する。そして、コントローラ２５とコントローラ３５とが信号接続され、コントローラ２５とコントローラ４５とが信号接続され、コントローラ２５とコントローラ５５とが信号接続され、コントローラ２５とコントローラ６５とが信号接続され、コントローラ２５とコントローラ７５とが信号接続され、コントローラ２５とコントローラ８５とが信号接続されている。この構成によれば、データ転送してリアルタイムで制御できる。信号接続方式は、一例として有線ＬＡＮ、無線ＬＡＮ、ＵＳＢ接続、その他既知のネットワーク接続が挙げられる。
塗布機４は、一例としてディスペンサ方式または印刷方式によって異方性導電ペースト９２を基板９３に塗布する構成である。また、一例として転写方式によって異方性導電ペースト９２を半導体チップ９１に転写する構成である。実装機５は、一例としてピックアンドプレース方式によって半導体チップ９１を基板９３に搭載する構成である。一例として、塗布機４と実装機５とを組み合わせた構成にしてもよい。導通試験機６は、一例として通電によって半導体チップ９１を動作させて良否判定を行う構成である。不良品除去機７は、一例として非接触加熱機構と、吸引または吸着機構とを組み合わせた構成であり、半導体チップ９１のうちから導通不良品が検出された場合に当該導通不良品を除去する構成である。一例として、導通試験機６と不良品除去機７とを組み合わせた構成にしてもよい。第２リフロー炉８は、半導体チップ９１のうちから導通不良品が検出されなかった場合に非接触でワーク９０を加熱して熱硬化性接着剤９２ｂを熱硬化させる構成である。一例として、第２リフロー炉８はバッチ炉にしてもよい。
引き続き、本実施形態の半導体装置の製造方法について、以下に説明する。
図８と図９は本実施形態に係る半導体装置９４の製造手順の例を示すフローチャート図である。本実施形態は、異方性導電ペースト９２を介して複数の半導体チップ９１を基板９３に搭載して第１中間体９０ａにする実装ステップＳ１と、第１中間体９０ａを加熱処理して第２中間体９０ｂにする第１加熱処理ステップＳ２と、第２中間体９０ｂを導通試験する導通試験ステップＳ３と、実装された半導体チップ９１のうちから導通不良品９１１が検出された場合に導通不良品９１１を除去して第３中間体９０ｃにする不良品除去ステップＳ４と、導通不良品９１１に換えて新たな半導体チップ９１２を基板９３における導通不良品９１１が除去された箇所に搭載して第４中間体９０ｄにする再実装ステップＳ５と、導通試験ステップＳ３において導通不良品が検出されなかった場合にワーク９０を加熱して熱硬化性接着剤９２ｂを熱硬化させる第２加熱処理ステップＳ６を有する。
再実装ステップＳ５は、一例として、基板９３における導通不良品９１１が除去された箇所に異方性導電ペースト９２を塗布して、新たな半導体チップ９１２を搭載して第４中間体９０ｄにする場合があり、また一例として、新たな半導体チップ９１２に異方性導電ペースト９２を転写して、基板９３における導通不良品９１１が除去された箇所に新たな半導体チップ９１２を搭載して第４中間体９０ｄにする場合がある。
実装する半導体チップ９１の種類、個数、配列、ピッチ、実装密度、加工条件、その他の条件によって、不良品除去ステップＳ４および再実装ステップＳ５の回数は変動する場合がある。図８の例は、不良品除去ステップＳ４および再実装ステップＳ５を導通不良品が検出されなくなるまで１回以上繰り返す場合のフロー図である。また、図９の例は、不良品除去ステップＳ４および再実装ステップＳ５を１回で完了する場合のフロー図である。不良品除去ステップＳ４および再実装ステップＳ５は１回、２回、３回または４回以上の場合がある。加熱処理に伴う製品特性への影響や製造時間や製造コストなどを考慮すると、不良品除去ステップＳ４および再実装ステップＳ５は１０回未満が好ましく、５回未満がより好ましい。
図２Ａ〜図３Ｃは、ワーク９０を搬送しながら加熱処理する第１リフロー炉３の内部を模式的に示す構成図である。図４は、第１リフロー炉３におけるワーク９０の温度プロファイルの一例を示すグラフ図である。グラフの縦軸はワーク９０の表面温度であり、グラフの横軸はワーク９０の搬送時間である。本実施形態は、第１リフロー炉３における加熱ゾーン３ｂは異方性導電ペースト９２の導電粒子に含まれている半田が溶融する温度以上に設定され、かつ、異方性導電ペースト９２の材料メーカーの推奨加熱温度プラス５０[℃]以下に設定される。第１リフロー炉３における冷却ゾーン３ｃは異方性導電ペースト９２の導電粒子に含まれている半田が溶融する温度未満に設定され、かつ、室温以上に設定される。制御部２は、ワーク９０を炉内に搬入して、第１加熱ゾーン３ｂ１にて所定の昇温カーブで加熱し、第２加熱ゾーン３ｂ２にてピーク温度で所定時間維持し、第１冷却ゾーン３ｃ１にて所定の降温カーブで降温し、第２冷却ゾーン３ｃ２にて徐々に冷却して次工程にてハンドリング可能な状態にして搬出する制御を行う。
引き続き、図８に示す製造手順について、以下に説明する。
異方性導電ペースト９２は、一例として、鉛フリー半田または鉛フリー半田を構成する導電金属を有する導電粒子９２ａと、エポキシ樹脂からなる熱硬化性接着剤９２ｂとを有する。
実装ステップＳ１は、塗布機４によって異方性導電ペースト９２を基板９３の電極９３ｅに塗布し、実装機５によって複数の半導体チップ９１の下面９１ｂが基板９３の上面９３ａに向かい合わせになるようにして基板９３に搭載して、図６Ａに示すように、第１中間体９０ａにする。または、実装ステップＳ１は、塗布機４によって異方性導電ペースト９２を半導体チップ９１の下面９１ｂに転写し、実装機５によって複数の半導体チップ９１の下面９１ｂが基板９３の上面９３ａに向かい合わせになるようにして基板９３に搭載して、図６Ａに示すように、第１中間体９０ａにする。制御部２は、塗布機４および実装機５の動作を制御する。
実装ステップＳ１に続いて、第１加熱処理ステップＳ２は、第１中間体９０ａを加熱処理して、第２中間体９０ｂにする。第１加熱処理ステップＳ２において、図２Ａと図２Ｂに示すように、制御部２の投入コンベヤ３３に対する制御によって、投入コンベヤ３３は第１中間体９０ａを入口３０ａに搬入する。次に、制御部２の投入コンベヤ３３および第１コンベヤ３１に対する制御によって、投入コンベヤ３３と第１コンベヤ３１とで連係動作して第１中間体９０ａを投入コンベヤ３３から第１コンベヤ３１に移載する。そして、制御部２の第１コンベヤ３１に対する制御によって、第１コンベヤ３１は第１中間体９０ａを第１加熱ゾーン３ｂ１にピッチ送りで搬送する。
次に、制御部２の第１コンベヤ３１に対する制御によって、第１コンベヤ３１は第１中間体９０ａを第１加熱ゾーン３ｂ１に所定時間滞留させて、その後直ちに、第１加熱ゾーン３ｂ１から第２加熱ゾーン３ｂ２にピッチ送りで搬送する。続いて、図２Ｃに示すように、制御部２の第１コンベヤ３１および第２コンベヤ３２に対する制御によって、第１コンベヤ３１と第２コンベヤ３２とで連係動作して第１中間体９０ａを加熱された状態で第１コンベヤ３１から第２コンベヤ３２に移載し、そして、図３Ａに示すように、第２コンベヤ３２は第１中間体９０ａを加熱された状態から冷却するために一定の搬送速度で第１冷却ゾーン３ｃ１に搬送し、一定の搬送速度で第２冷却ゾーン３ｃ２に搬送する。そして、図３Ｂと図３Ｃに示すように、加熱されて冷却された状態の第２中間体９０ｂを出口３０ｆから搬出する。
本実施形態によれば、第１中間体９０ａを第１加熱ゾーン３ｂ１にピッチ送りして所定時間滞留させることで、均一な熱分布で第１中間体９０ａを所定の昇温カーブで加熱し、速やかにピーク温度に到達させることができる。また、ピーク温度まで加熱された第１中間体９０ａを第２加熱ゾーン３ｂ２にピッチ送りして所定時間滞留させることで、均一な熱分布で第１中間体９０ａにおけるピーク温度を維持した状態で継続的に加熱し、導電粒子９２ａにおける半田を完全溶融させることができる。
加熱された第１中間体９０ａのピーク温度は導電粒子９２ａにおける半田の溶融温度よりも高い温度に設定される。ピーク温度は目安として導電粒子９２ａにおける半田の溶融温度プラス１０[℃]以内に設定される。ピーク温度は導電粒子９２ａにおける半田の溶融温度プラス５[℃]以内に設定することが好ましい。これにより、第１中間体９０ａにおける半導体チップ９１への熱ダメージを最小限に抑えつつ導電粒子９２ａにおける半田を速やかに溶融させることができる。
第１加熱ゾーン３ｂ１における第１中間体９０ａをピーク温度に到達するまで加熱する加熱時間は目安として２０[秒]〜４０[秒]になる。また、第２加熱ゾーン３ｂ２における第１中間体９０ａをそのピーク温度が維持される状態で継続的に加熱する加熱時間は目安として５[秒]〜３０[秒]になる。これにより、第１中間体９０ａにおける半導体チップ９１の熱歪みによる故障や異方性導電ペースト９２の飛散を防止し、熱硬化性接着剤９２ｂの熱硬化を極力抑えるとともに、導電粒子９２ａの凝集性を向上させて導電粒子９２ａにおける半田の溶融を速やかに行うことができる。
ここで、第１加熱ゾーン３ｂ１にて加熱される第１中間体９０ａの昇温カーブの平均値は、一例として４[℃／秒]〜８[℃／秒]である。昇温カーブの最大値は、一例として４[℃／秒]〜２０[℃／秒]である。熱伝導の損失を考慮して第１加熱ゾーン３ｂ１における熱風温度は、第１中間体９０ａのピーク温度よりも高い温度に設定される。第１加熱ゾーン３ｂ１における熱風温度は、一例として第１中間体９０ａのピーク温度よりも２０[℃]〜１００[℃]高い温度に設定される。第２加熱ゾーン３ｂ２における熱風温度は、第１加熱ゾーン３ｂ１における熱風温度よりも低い温度に設定されるとともに、第１中間体９０ａのピーク温度を維持できる温度に設定される。
つまり、上記の構成によって、第１加熱ゾーン３ｂ１によってワーク９０を急速加熱させるとともに、第２加熱ゾーン３ｂ２によってワーク９０の導電粒子９２ａにおける半田の溶融を短時間で完了させることができるので、熱硬化性接着剤９２ｂの熱硬化を極力抑えることができる。
そして、ワーク９０をピーク温度まで加熱し導電粒子９２ａにおける半田を完全に溶融させた状態で一定の搬送速度で第１冷却ゾーン３ｃ１に搬送し、導電粒子９２ａにおける半田が硬化するまで冷風によって冷却する。冷却時間は目安として１０[秒]〜３０[秒]になる。続いて、ワーク９０を導電粒子９２ａにおける半田が硬化した状態で一定の搬送速度で第２冷却ゾーン３ｃ２に搬送して通電試験が可能な温度かつハンドリング可能な温度まで冷風によって冷却する。冷却時間は目安として１０[秒]〜４０[秒]になる。通電試験が可能な温度は目安として２０[℃]〜４０[℃]である。この構成により、ワーク９０における熱硬化性接着剤９２ｂの熱硬化を極力抑えつつ速やかに通電試験を開始することができる。
ここで、第１リフロー炉３は、第１コンベヤ３１と第２コンベヤ３２との間の位置に、ワーク９０を第１コンベヤ３１から第２コンベヤ３２に移載する際に基板９３の上面９３ｅに接する押えローラ３４が設けられている。第１コンベヤ３１はピッチ送りであり、第２コンベヤは低速送りであるので、第１コンベヤ３１の搬送速度は第２コンベヤ３２の搬送速度よりも大きくなる。そのため、第２コンベヤ３２にワーク９０を移載する過程で減速することになる。押えローラ３４を設けたことで、第１コンベヤ３１の搬送速度を維持した状態で速やかに第１冷却ゾーン３ｃ１にワーク９０を搬送することができる。押えローラ３４は、一例として、シャフトに２つのローラが所定間隔で回転可能に軸支されており、基板９３の上面９３ｅの実装面を避けた両側付近に接する構成であり、２つのローラの自重で基板９３を平行状態で抑えつつ、重量負荷の影響を抑えて第１コンベヤ３１の搬送速度を維持した状態でワーク９０を第２コンベヤ３２に送り出すことができる。
本実施形態によれば、第１コンベヤ３１と第２コンベヤ３２との連係動作によって、ワーク９０を、その異方性導電ペースト９２における熱硬化性接着剤９２ｂの硬化時間未満で第１リフロー炉３を通過させることができる。また、第１加熱処理ステップＳ２によって、ワーク９０を加熱ゾーン３ｂにピッチ送りで搬送して異方性導電ペースト９２の導電粒子９２ａにおける半田を速やかに溶融させ、続いて、ワーク９０を冷却ゾーン３ｃに定速送りで搬送して異方性導電ペースト９２の導電粒子９２ａにおける半田を硬化させて、ワーク９０を速やかに通電可能かつリワーク可能な状態にすることができる。
第１加熱処理ステップＳ２に続いて、導通試験ステップＳ３は、導通試験機６によって、第２中間体９０ｂを導通試験する。半導体チップ９１は、一例としてＬＥＤである。ＬＥＤの場合、良品は点灯し、不良品は点灯しないので、良否判断が容易にできるとともに、ＣＣＤカメラや光センサなどの受光手段からの受光信号と、半導体チップ９１の配置データとを関連付けてデータ記憶させる記憶手段とを組み合わせて不良品の位置が容易に特定できる。半導体チップ９１はフリップチップ接合技術が適用されるチップ形状の半導体であればよい。よって、半導体チップ９１は、ＬＥＤ、トランジスタ、集積回路素子、その他既知のチップ形状の半導体の場合がある。
導通試験ステップＳ３において、図６Ｂに示すように、実装された半導体チップ９１のうちから導通不良品９１１が検出された場合に不良品除去ステップＳ４になり、不良品除去機７によって、実装された半導体チップ９１のうちから導通不良品９１１を除去して第３中間体９０ｃにする。一例として、レーザヘッド７７にて、レーザＦ１を基板９３通過させて導通不良品９１１の下面側に照射することで導通不良品９１１の実装箇所を非接触で加熱しながら、真空吸引ヘッドにてエアを矢印Ｆ２方向に吸引することで、熱硬化性接着剤９２ｂにおける半田を再溶融して導通不良品９１１および接続部の熱硬化性接着剤９２ｂを基板９３から除去する。不良品除去ステップＳ４に続いて、再実装ステップＳ５は、塗布機４によって、基板９３における導通不良品９１１が除去された箇所に異方性導電ペースト９２を塗布して、図７Ａに示すように、新たな半導体チップ９１２を搭載して第４中間体９０ｄにする。または、再実装ステップＳ５は、塗布機４によって、新たな半導体チップ９１２に異方性導電ペースト９２を転写して、図７Ａに示すように、基板９３における導通不良品９１１が除去された箇所に新たな半導体チップ９１２を搭載して第４中間体９０ｄにする。
制御部２は、再実装ステップＳ５の後に、第１加熱処理ステップＳ２と導通試験ステップＳ３とを導通不良品が検出されなくなるまで繰り返して、図７Ｂに示すように、実装されたすべての半導体チップ９１２が導通良品の第５中間体９０ｅにする制御を行う。
そして、導通試験ステップＳ３において導通不良品が検出されなかった場合に第２加熱処理ステップＳ６になり、第２リフロー炉８によって、第５中間体９０ｅを加熱して熱硬化性接着剤９２ｂを熱硬化させる。第２加熱処理ステップＳ６における熱風温度は、熱伝導の損失を考慮して熱硬化性接着剤９２ｂの熱硬化温度よりも目安として２[℃]〜５[℃]高い温度に設定し、所定時間加熱する。加熱時間は目安として２０[分]〜２４０[分]になる。一例として、異方性導電ペースト９０の定格加熱温度で定格加熱時間加熱する。第２加熱処理ステップＳ６の加熱時間が目安として６０[分]以上になる場合やエージング処理を含める場合は、第２リフロー炉８に代えてバッチ炉によって一括生産することで生産性の向上が図れる。
図８に示す製造手順は上述のとおりである。ここで、実装する半導体チップ９１の種類、個数、配列、ピッチ、実装密度、加工条件、その他の条件が整備されている場合、不良品除去ステップＳ４および再実装ステップＳ５を１回で完了することが可能になり、この場合は、図９に示す製造手順にすることで生産性の向上が図れる。
本実施形態によれば、ワーク９０を通電可能かつリワーク可能な状態にするので、一例として、ＲＧＢディスプレイやＬＣＤのバックライトのように、幅寸法が０．１[ｍｍ]オーダーの多数のＬＥＤチップをマトリクス状に基板実装する場合など高密度実装技術が必要な半導体装置における収率を飛躍的に高めることができる。
上述の実施形態では、導通試験機６によってワーク９０を導通試験するとしたが、これに限定されず、ワーク９０が通電可能かつリワーク可能な状態となっていれば、半導体チップ９１の種別に応じた良否判定が可能である。異方性導電ペースト９２は、既知の導電粒子９２ａと既知の熱硬化性接着剤９２ｂとから構成される材料が適用可能であり、または、バインダのうちの樹脂硬化促進剤を添加しない材料にしてもよい。導電粒子９２ａは、用途によっては鉛を含む場合がある。なお、本発明は、上述した実施の形態に限定されるものではない。
１ 半導体装置の製造装置
２ 制御部
３ 第１リフロー炉、３ｂ 加熱ゾーン、３ｂ１ 第１加熱ゾーン、３ｂ２ 第２加熱ゾーン、３ｃ 冷却ゾーン、３ｃ１ 第１冷却ゾーン、３ｃ２ 第２冷却ゾーン
４ 塗布機
５ 実装機
６ 導通試験機
７ 不良品除去機
８ 第２リフロー炉
３０ 本体、３０ａ 入口、３０ｆ 出口
３１ 第１コンベヤ
３２ 第２コンベヤ
３３ 投入コンベヤ
３４ 押えローラ
３５ コントローラ
３６ａ、３６ｆ ラビリンス
９０ ワーク
９０ａ 第１中間体（ワーク）、９０ｂ 第２中間体（ワーク）、９０ｃ 第３中間体（ワーク）、９０ｄ 第４中間体（ワーク）、９０ｅ 第５中間体（ワーク）
９１ 半導体チップ、９１ｂ 下面、９１ｅ 電極
９２ 異方性導電ペースト、９２ａ 導電粒子、９２ｂ 熱硬化性接着剤
９３ 基板、９３ａ 上面、９３ｅ 電極
９４ 半導体装置
９１１ 導通不良品
２ 制御部
３ 第１リフロー炉、３ｂ 加熱ゾーン、３ｂ１ 第１加熱ゾーン、３ｂ２ 第２加熱ゾーン、３ｃ 冷却ゾーン、３ｃ１ 第１冷却ゾーン、３ｃ２ 第２冷却ゾーン
４ 塗布機
５ 実装機
６ 導通試験機
７ 不良品除去機
８ 第２リフロー炉
３０ 本体、３０ａ 入口、３０ｆ 出口
３１ 第１コンベヤ
３２ 第２コンベヤ
３３ 投入コンベヤ
３４ 押えローラ
３５ コントローラ
３６ａ、３６ｆ ラビリンス
９０ ワーク
９０ａ 第１中間体（ワーク）、９０ｂ 第２中間体（ワーク）、９０ｃ 第３中間体（ワーク）、９０ｄ 第４中間体（ワーク）、９０ｅ 第５中間体（ワーク）
９１ 半導体チップ、９１ｂ 下面、９１ｅ 電極
９２ 異方性導電ペースト、９２ａ 導電粒子、９２ｂ 熱硬化性接着剤
９３ 基板、９３ａ 上面、９３ｅ 電極
９４ 半導体装置
９１１ 導通不良品
本発明に係る半導体装置の製造方法は、未硬化の熱硬化性接着剤に導電粒子が分散している構成の異方性導電ペーストを半導体チップに転写して当該半導体チップをフリップチップ実装技術によって基板に搭載する実装ステップと、前記異方性導電ペーストを介して複数の前記半導体チップが前記基板に搭載されたワークを第１リフロー炉によって加熱処理する第１加熱処理ステップを有する構成であって、前記第１リフロー炉は、前記導電粒子に含まれている半田の溶融温度以上に設定された加熱ゾーンと、前記半田の溶融温度未満に設定された冷却ゾーンと、入口側から前記加熱ゾーンに亘って設けられた第１コンベヤと、前記冷却ゾーンから出口側に亘って設けられた第２コンベヤとを有し、前記第１コンベヤと前記第２コンベヤとによって前記ワークを前記熱硬化性接着剤の硬化時間未満で前記第１リフロー炉を通過させる構成であり、前記第１加熱処理ステップは、前記ワークを前記加熱ゾーンにおける第１加熱ゾーンにピッチ送りで搬送して滞留させることで当該第１加熱ゾーンにて前記ワークを平均値が４〜８℃／秒の昇温カーブで加熱し、次に、前記ワークを前記加熱ゾーンにおける第２加熱ゾーンにピッチ送りで搬送して滞留させることで前記半田を溶融させ、続いて、前記ワークを前記冷却ゾーンに搬送して前記半田を硬化させて、前記ワークを通電可能かつリワーク可能な状態にすることを特徴とする。
前記第１加熱処理ステップは、前記第１加熱ゾーンにて前記ワークをピーク温度に到達するまで２０〜４０秒加熱し、前記第２加熱ゾーンにて前記ワークを前記ピーク温度が維持されるように５〜３０秒加熱し、続いて、前記冷却ゾーンにて前記ワークを冷却することが好ましい。一例として、前記半導体チップはＬＥＤであって、前記第１加熱処理ステップの後に、前記ワークに導通試験を行う導通試験ステップと、前記導通試験ステップにおいて前記ＬＥＤのうちから導通不良品が検出された場合に前記導通不良品を不良品除去機によって除去する不良品除去ステップと、前記導通不良品に換えて前記ＬＥＤの新たなものに前記異方性導電ペーストを転写して前記導通不良品が除去された箇所に搭載する再実装ステップとを有し、前記不良品除去ステップは、前記導通不良品の実装箇所を非接触で加熱しながら、真空吸引ヘッドにて吸引することで前記半田を再溶融して前記導通不良品および接続部の前記熱硬化性接着剤を前記基板から除去する。一例として、前記再実装ステップの後に、前記第１加熱処理ステップと前記導通試験ステップとを前記導通不良品が検出されなくなるまで繰り返し、前記導通試験ステップは、前記ＬＥＤの点灯の有無を前記ＬＥＤの配置データと関連付けて記憶手段によってデータ記憶させて前記導通不良品の位置を特定する。
前記第１加熱処理ステップは、前記第１加熱ゾーンにて前記ワークをピーク温度に到達するまで２０〜４０秒加熱し、前記第２加熱ゾーンにて前記ワークを前記ピーク温度が維持されるように５〜３０秒加熱し、続いて、前記冷却ゾーンにて前記ワークを冷却することが好ましい。一例として、前記半導体チップはＬＥＤであって、前記第１加熱処理ステップの後に、前記ワークに導通試験を行う導通試験ステップと、前記導通試験ステップにおいて前記ＬＥＤのうちから導通不良品が検出された場合に前記導通不良品を不良品除去機によって除去する不良品除去ステップと、前記導通不良品に換えて前記ＬＥＤの新たなものに前記異方性導電ペーストを転写して前記導通不良品が除去された箇所に搭載する再実装ステップとを有し、前記不良品除去ステップは、前記導通不良品の実装箇所を非接触で加熱しながら、真空吸引ヘッドにて吸引することで前記半田を再溶融して前記導通不良品および接続部の前記熱硬化性接着剤を前記基板から除去する。一例として、前記再実装ステップの後に、前記第１加熱処理ステップと前記導通試験ステップとを前記導通不良品が検出されなくなるまで繰り返し、前記導通試験ステップは、前記ＬＥＤの点灯の有無を前記ＬＥＤの配置データと関連付けて記憶手段によってデータ記憶させて前記導通不良品の位置を特定する。
本発明に係る半導体装置の製造装置は、未硬化の熱硬化性接着剤に導電粒子が分散している構成の異方性導電ペーストを半導体チップに転写する塗布機と前記半導体チップをフリップチップ実装技術によって基板に搭載する実装機と、前記異方性導電ペーストを介して複数の前記半導体チップが前記基板に搭載されたワークを加熱処理する第１リフロー炉と制御部とを有する構成であって、前記第１リフロー炉は、前記導電粒子に含まれている半田の溶融温度以上に設定された加熱ゾーンと、前記半田の溶融温度未満に設定された冷却ゾーンと、入口側から前記加熱ゾーンに亘って設けられた第１コンベヤと、前記冷却ゾーンから出口側に亘って設けられた第２コンベヤとを有し、前記第１コンベヤと前記第２コンベヤとによって前記ワークを前記熱硬化性接着剤の硬化時間未満で前記第１リフロー炉を通過させる構成であり、前記第１コンベヤと前記第２コンベヤとの間の位置に、前記ワークを前記第１コンベヤから前記第２コンベヤに移載する際に前記基板の上面に接する押えローラが設けられており、前記制御部は、前記ワークを前記加熱ゾーンにおける第１加熱ゾーンにピッチ送りで搬送して滞留させることで当該第１加熱ゾーンにて前記ワークを平均値が４〜８℃／秒の昇温カーブで加熱し、次に、前記ワークを前記加熱ゾーンにおける第２加熱ゾーンにピッチ送りで搬送して滞留させることで前記半田を溶融させ、続いて、前記ワークを前記冷却ゾーンに搬送して前記半田を硬化させて、前記ワークを通電可能かつリワーク可能な状態にする制御を行う構成であることを特徴とする。
前記押えローラは、シャフトにローラが所定間隔で回転可能に軸支されており、前記ローラの自重で前記基板の実装面を避けた位置に接する構成であり、前記制御部は、前記第１加熱ゾーンにて前記ワークをピーク温度に到達するまで２０〜４０秒加熱し、前記第２加熱ゾーンにて前記ワークを前記ピーク温度が維持されるように５〜３０秒加熱し、続いて、前記冷却ゾーンにて前記ワークを冷却する制御を行う構成であることが好ましい。一例として、前記半導体チップはＬＥＤであって、前記ワークに導通試験を行う導通試験機と、前記導通試験機によって前記ＬＥＤのうちから導通不良品が検出された場合に前記導通不良品を除去する不良品除去機とを有し、前記不良品除去機は、前記導通不良品の実装箇所を非接触で加熱しながら、真空吸引ヘッドにて吸引することで前記半田を再溶融して前記導通不良品および接続部の前記熱硬化性接着剤を前記基板から除去する構成であり、前記制御部は、前記塗布機および前記実装機に対して、前記ＬＥＤの新たなものに前記異方性導電ペーストを転写して前記導通不良品が除去された箇所に搭載する制御を行う構成である。一例として、前記導通試験機は、前記ＬＥＤの点灯の有無を前記ＬＥＤの配置データと関連付けて記憶手段によってデータ記憶させて前記導通不良品の位置を特定する構成である。
前記押えローラは、シャフトにローラが所定間隔で回転可能に軸支されており、前記ローラの自重で前記基板の実装面を避けた位置に接する構成であり、前記制御部は、前記第１加熱ゾーンにて前記ワークをピーク温度に到達するまで２０〜４０秒加熱し、前記第２加熱ゾーンにて前記ワークを前記ピーク温度が維持されるように５〜３０秒加熱し、続いて、前記冷却ゾーンにて前記ワークを冷却する制御を行う構成であることが好ましい。一例として、前記半導体チップはＬＥＤであって、前記ワークに導通試験を行う導通試験機と、前記導通試験機によって前記ＬＥＤのうちから導通不良品が検出された場合に前記導通不良品を除去する不良品除去機とを有し、前記不良品除去機は、前記導通不良品の実装箇所を非接触で加熱しながら、真空吸引ヘッドにて吸引することで前記半田を再溶融して前記導通不良品および接続部の前記熱硬化性接着剤を前記基板から除去する構成であり、前記制御部は、前記塗布機および前記実装機に対して、前記ＬＥＤの新たなものに前記異方性導電ペーストを転写して前記導通不良品が除去された箇所に搭載する制御を行う構成である。一例として、前記導通試験機は、前記ＬＥＤの点灯の有無を前記ＬＥＤの配置データと関連付けて記憶手段によってデータ記憶させて前記導通不良品の位置を特定する構成である。
ここで、第１リフロー炉３は、第１コンベヤ３１と第２コンベヤ３２との間の位置に、ワーク９０を第１コンベヤ３１から第２コンベヤ３２に移載する際に基板９３の上面９３ｅに接する押えローラ３４が設けられている。押えローラ３４を設けたことで、第１コンベヤ３１の搬送速度を維持した状態で速やかに第１冷却ゾーン３ｃ１にワーク９０を搬送することができる。押えローラ３４は、一例として、シャフトに２つのローラが所定間隔で回転可能に軸支されており、基板９３の上面９３ｅの実装面を避けた両側付近に接する構成であり、２つのローラの自重で基板９３を平行状態で抑えつつ、重量負荷の影響を抑えて第１コンベヤ３１の搬送速度を維持した状態でワーク９０を第２コンベヤ３２に送り出すことができる。
Claims (10)
- 導電粒子と熱硬化性接着剤とを有する異方性導電ペーストを介して複数の半導体チップが基板に搭載されたワークを第１リフロー炉によって加熱処理する第１加熱処理ステップを有する構成であって、
前記第１リフロー炉は、前記導電粒子に含まれている半田の溶融温度以上に設定された加熱ゾーンと、前記半田の溶融温度未満に設定された冷却ゾーンと、入口側から前記加熱ゾーンに亘って設けられた第１コンベヤと、前記冷却ゾーンから出口側に亘って設けられた第２コンベヤとを有し、前記第１コンベヤと前記第２コンベヤとによって前記ワークを前記熱硬化性接着剤の硬化時間未満で前記第１リフロー炉を通過させる構成であり、
前記第１加熱処理ステップは、前記ワークを前記加熱ゾーンに搬送して前記半田を溶融させ、続いて、前記ワークを前記冷却ゾーンに搬送して前記半田を硬化させて、前記ワークを通電可能かつリワーク可能な状態にすること
を特徴とする半導体装置の製造方法。 - 前記加熱ゾーンは第１加熱ゾーンと前記第１加熱ゾーンよりも低温に設定された第２加熱ゾーンとを有し、
前記第１加熱処理ステップは、前記加熱ゾーンにおいて前記ワークを前記第１加熱ゾーンから前記第２加熱ゾーンにピッチ送りで搬送し、続いて、前記ワークを前記第２加熱ゾーンから前記冷却ゾーンに定速送りで搬送すること
を特徴とする請求項１記載の半導体装置の製造方法。 - 前記第１加熱処理ステップの前に、前記半導体チップを前記基板に搭載する実装ステップを有し、
前記第１加熱処理ステップの後に、前記ワークに導通試験を行う導通試験ステップと、前記導通試験ステップにおいて前記半導体チップのうちから導通不良品が検出された場合に前記導通不良品を不良品除去機によって除去する不良品除去ステップと、前記導通不良品に換えて前記半導体チップにおける新たなものを前記基板に搭載する再実装ステップとを有すること
を特徴とする請求項１または２項記載の半導体装置の製造方法。 - 前記再実装ステップの後に、前記第１加熱処理ステップと前記導通試験ステップとを前記導通不良品が検出されなくなるまで繰り返すこと
を特徴とする請求項３記載の半導体装置の製造方法。 - 前記導通試験ステップにおいて前記導通不良品が検出されなかった場合に前記ワークを加熱して前記熱硬化性接着剤を熱硬化させる第２加熱処理ステップを有すること
を特徴とする請求項３または４記載の半導体装置の製造方法。 - 導電粒子と熱硬化性接着剤とを有する異方性導電ペーストを介して複数の半導体チップが基板に搭載されたワークを加熱処理する第１リフロー炉と制御部とを有する構成であって、
前記第１リフロー炉は、前記導電粒子に含まれている半田の溶融温度以上に設定された加熱ゾーンと、前記半田の溶融温度未満に設定された冷却ゾーンと、入口側から前記加熱ゾーンに亘って設けられた第１コンベヤと、前記冷却ゾーンから出口側に亘って設けられた第２コンベヤとを有し、前記第１コンベヤと前記第２コンベヤとによって前記ワークを前記熱硬化性接着剤の硬化時間未満で前記第１リフロー炉を通過させる構成であり、
前記制御部は、前記第１コンベヤと前記第２コンベヤに対して、前記ワークを前記加熱ゾーンに搬送して前記半田を溶融させ、続いて、前記ワークを前記冷却ゾーンに搬送して前記半田を硬化させて、前記ワークを通電可能かつリワーク可能な状態にする制御を行う構成であること
を特徴とする半導体装置の製造装置。 - 前記加熱ゾーンは第１加熱ゾーンと前記第１加熱ゾーンよりも低温に設定された第２加熱ゾーンとを有し、
前記制御部は、前記ワークを前記第１加熱ゾーンから前記第２加熱ゾーンにピッチ送りで搬送し、続いて、前記ワークを前記第２加熱ゾーンから前記冷却ゾーンに定速送りで搬送する制御を行う構成であること
を特徴とする請求項６記載の半導体装置の製造装置。 - 前記第１コンベヤと前記第２コンベヤとの間の位置に、前記ワークを前記第１コンベヤから前記第２コンベヤに移載する際に前記基板の上面に接する押えローラが設けられている構成であること
を特徴とする請求項６または７記載の半導体装置の製造装置。 - 前記異方性導電ペーストを塗布または転写する塗布機と、前記半導体チップを前記基板に搭載する実装機と、前記ワークに導通試験を行う導通試験機と、前記導通試験機によって前記半導体チップのうちから導通不良品が検出された場合に前記導通不良品を除去する不良品除去機とを有し、
前記制御部は、前記実装機に対して、前記導通不良品に換えて前記半導体チップにおける新たなものを前記基板に搭載する制御を行う構成であること
を特徴とする請求項６〜８のいずれか一項記載の半導体装置の製造装置。 - 前記導通試験機によって前記導通不良品が検出されなかった場合に前記ワークを加熱して前記熱硬化性接着剤を熱硬化させる第２リフロー炉またはバッチ炉を有すること
を特徴とする請求項９記載の半導体装置の製造装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019232231A JP6691998B1 (ja) | 2019-12-24 | 2019-12-24 | 半導体装置の製造方法及び半導体装置の製造装置 |
| TW109120740A TWI721912B (zh) | 2019-12-24 | 2020-06-19 | 半導體裝置的製造方法及半導體裝置的製造裝置 |
| KR1020200099293A KR102212841B1 (ko) | 2019-12-24 | 2020-08-07 | 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치 |
| CN202011188068.9A CN113036026B (zh) | 2019-12-24 | 2020-10-30 | 半导体装置的制造方法和半导体装置的制造装置 |
| SG10202012501UA SG10202012501UA (en) | 2019-12-24 | 2020-12-14 | Method for producing semiconductor device and apparatus for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019232231A JP6691998B1 (ja) | 2019-12-24 | 2019-12-24 | 半導体装置の製造方法及び半導体装置の製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6691998B1 JP6691998B1 (ja) | 2020-05-13 |
| JP2021100084A true JP2021100084A (ja) | 2021-07-01 |
Family
ID=70549829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019232231A Active JP6691998B1 (ja) | 2019-12-24 | 2019-12-24 | 半導体装置の製造方法及び半導体装置の製造装置 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP6691998B1 (ja) |
| KR (1) | KR102212841B1 (ja) |
| CN (1) | CN113036026B (ja) |
| SG (1) | SG10202012501UA (ja) |
| TW (1) | TWI721912B (ja) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0577939U (ja) * | 1992-03-27 | 1993-10-22 | セイコーエプソン株式会社 | 回路の接続方法 |
| JPH06164130A (ja) * | 1992-11-18 | 1994-06-10 | Toshiba Corp | プリント基板のリフロー炉 |
| JPH08130363A (ja) * | 1994-10-31 | 1996-05-21 | Matsushita Electric Ind Co Ltd | 電子部品の仮止め用ボンド及び電子部品の半田付け方法 |
| US5639010A (en) * | 1995-08-31 | 1997-06-17 | Ford Motor Company | Simultaneous process for surface mount adhesive cure and solder paste reflow for surface mount technology devices |
| JPH09162235A (ja) * | 1995-12-05 | 1997-06-20 | Hitachi Chem Co Ltd | Ｉｃチップの実装方法及び接続部材 |
| JPH11298136A (ja) * | 1998-04-10 | 1999-10-29 | Toyo Commun Equip Co Ltd | リフロー装置 |
| JP2000133929A (ja) * | 1998-10-27 | 2000-05-12 | Matsushita Electric Ind Co Ltd | リフロー加熱方法及びリフロー装置 |
| JP2000216594A (ja) * | 1999-01-26 | 2000-08-04 | Matsushita Electric Ind Co Ltd | 基板搬送方法及び装置 |
| JP2001093939A (ja) * | 1999-09-20 | 2001-04-06 | Sony Chem Corp | 接続方法 |
| JP2001308501A (ja) * | 2000-04-27 | 2001-11-02 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法 |
| US20050023327A1 (en) * | 2003-07-01 | 2005-02-03 | Chippac, Inc. | Method and apparatus for flip chip attachment by post collapse re-melt and re-solidification of bumps |
| JP2010226140A (ja) * | 2010-06-15 | 2010-10-07 | Sony Chemical & Information Device Corp | 接続構造体の製造方法 |
| JP2017162960A (ja) * | 2016-03-09 | 2017-09-14 | 株式会社タムラ製作所 | 電子部品の接合方法およびはんだ組成物 |
| JP2019197886A (ja) * | 2018-05-07 | 2019-11-14 | キヤノン株式会社 | プリント回路板の製造方法、プリント回路板、及び電子機器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3700519A (en) | 1969-05-13 | 1972-10-24 | Ciba Geigy Corp | Methods of forming a fiber reinforced pipe on an inflatable mandrel |
| JPS5721213A (en) | 1980-07-14 | 1982-02-03 | Mitsubishi Metal Corp | Drill |
| KR100511759B1 (ko) * | 1999-06-18 | 2005-08-31 | 히다치 가세고교 가부시끼가이샤 | 접착제, 접착부재, 접착부재를 구비한 반도체탑재용배선기판 및 이것을 사용한 반도체장치 |
| JP4175057B2 (ja) * | 2002-08-26 | 2008-11-05 | 松下電器産業株式会社 | 電子部品実装システム |
| JP4818952B2 (ja) * | 2007-02-26 | 2011-11-16 | 株式会社鈴木 | リフロー炉 |
| TW201248800A (en) * | 2011-02-18 | 2012-12-01 | Furukawa Electric Co Ltd | Wiring substrate, method for manufacturing same, and semiconductor device |
| JP2014072305A (ja) * | 2012-09-28 | 2014-04-21 | Sanken Electric Co Ltd | 半導体モジュールの製造方法、接合装置、半導体モジュール |
| JP5788107B2 (ja) * | 2013-08-22 | 2015-09-30 | 積水化学工業株式会社 | 半導体用接着剤 |
| WO2016148004A1 (ja) | 2015-03-18 | 2016-09-22 | デクセリアルズ株式会社 | 発光装置製造方法 |
| WO2018147163A1 (ja) * | 2017-02-13 | 2018-08-16 | デクセリアルズ株式会社 | 接続構造体、異方性接着材料、および接続構造体の製造方法 |
-
2019
- 2019-12-24 JP JP2019232231A patent/JP6691998B1/ja active Active
-
2020
- 2020-06-19 TW TW109120740A patent/TWI721912B/zh active
- 2020-08-07 KR KR1020200099293A patent/KR102212841B1/ko active IP Right Grant
- 2020-10-30 CN CN202011188068.9A patent/CN113036026B/zh active Active
- 2020-12-14 SG SG10202012501UA patent/SG10202012501UA/en unknown
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0577939U (ja) * | 1992-03-27 | 1993-10-22 | セイコーエプソン株式会社 | 回路の接続方法 |
| JPH06164130A (ja) * | 1992-11-18 | 1994-06-10 | Toshiba Corp | プリント基板のリフロー炉 |
| JPH08130363A (ja) * | 1994-10-31 | 1996-05-21 | Matsushita Electric Ind Co Ltd | 電子部品の仮止め用ボンド及び電子部品の半田付け方法 |
| US5639010A (en) * | 1995-08-31 | 1997-06-17 | Ford Motor Company | Simultaneous process for surface mount adhesive cure and solder paste reflow for surface mount technology devices |
| JPH09162235A (ja) * | 1995-12-05 | 1997-06-20 | Hitachi Chem Co Ltd | Ｉｃチップの実装方法及び接続部材 |
| JPH11298136A (ja) * | 1998-04-10 | 1999-10-29 | Toyo Commun Equip Co Ltd | リフロー装置 |
| JP2000133929A (ja) * | 1998-10-27 | 2000-05-12 | Matsushita Electric Ind Co Ltd | リフロー加熱方法及びリフロー装置 |
| JP2000216594A (ja) * | 1999-01-26 | 2000-08-04 | Matsushita Electric Ind Co Ltd | 基板搬送方法及び装置 |
| JP2001093939A (ja) * | 1999-09-20 | 2001-04-06 | Sony Chem Corp | 接続方法 |
| JP2001308501A (ja) * | 2000-04-27 | 2001-11-02 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法 |
| US20050023327A1 (en) * | 2003-07-01 | 2005-02-03 | Chippac, Inc. | Method and apparatus for flip chip attachment by post collapse re-melt and re-solidification of bumps |
| JP2010226140A (ja) * | 2010-06-15 | 2010-10-07 | Sony Chemical & Information Device Corp | 接続構造体の製造方法 |
| JP2017162960A (ja) * | 2016-03-09 | 2017-09-14 | 株式会社タムラ製作所 | 電子部品の接合方法およびはんだ組成物 |
| JP2019197886A (ja) * | 2018-05-07 | 2019-11-14 | キヤノン株式会社 | プリント回路板の製造方法、プリント回路板、及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI721912B (zh) | 2021-03-11 |
| TW202126135A (zh) | 2021-07-01 |
| CN113036026B (zh) | 2022-04-19 |
| KR102212841B1 (ko) | 2021-02-05 |
| JP6691998B1 (ja) | 2020-05-13 |
| SG10202012501UA (en) | 2021-07-29 |
| CN113036026A (zh) | 2021-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3786091B2 (ja) | 電子デバイス製造装置、電子デバイスの製造方法および電子デバイスの製造プログラム | |
| US5878942A (en) | Soldering method and soldering apparatus | |
| JP2004031885A (ja) | ボンディング方法およびその装置 | |
| JP5926935B2 (ja) | 電気部品からの金の除去 | |
| US7367489B2 (en) | Method and apparatus for flip chip attachment by post collapse re-melt and re-solidification of bumps | |
| TWI258192B (en) | Manufacturing apparatus of electronic device, manufacturing method of electronic device, and manufacturing program of electronic device | |
| WO2020119555A1 (zh) | 一种改善器件热膨胀变形的回流焊接方法 | |
| JP6691998B1 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| CN114700575B (zh) | 背刷锡产品的回流曲线优化方法 | |
| US7759613B2 (en) | Reflowing apparatus and reflowing method | |
| US20200353571A1 (en) | Device for manufacturing electric component and method for manufacturing electric component | |
| JP2004214553A (ja) | リフロー炉 | |
| JP4785486B2 (ja) | 電子装置の製造方法及び製造装置 | |
| JP2022185954A (ja) | リフロー方法 | |
| JP2005116575A (ja) | リフロー装置 | |
| JP2006222170A (ja) | はんだ付け方法 | |
| KR20130112368A (ko) | 반도체 패키지 제조용 솔더 리플로우 장치 및 방법 | |
| US20060138201A1 (en) | Method of manufacturing an electronic component and apparatus for carrying out the method | |
| WO2019171835A1 (ja) | 半導体装置の製造方法 | |
| JP5130643B2 (ja) | 加熱方法および加熱装置 | |
| KR101296372B1 (ko) | 프리 리플로우 방식의 이종재질 솔더간 솔더링 장치 및 솔더링 방법 | |
| JPH0377772A (ja) | 赤外線加熱式リフローハンダ付け方法および赤外線加熱式リフローハンダ付け装置 | |
| JP2003101213A (ja) | リフロー加熱工程時の基板温度予測方法 | |
| JP2001085834A (ja) | リフロー半田付け方法とそれを用いた部品実装システム | |
| JP2003249749A (ja) | 半導体装置の製造方法及び製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200127 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200127 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200413 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6691998 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |