JP3786091B2 - 電子デバイス製造装置、電子デバイスの製造方法および電子デバイスの製造プログラム - Google Patents

電子デバイス製造装置、電子デバイスの製造方法および電子デバイスの製造プログラム Download PDF

Info

Publication number
JP3786091B2
JP3786091B2 JP2003024651A JP2003024651A JP3786091B2 JP 3786091 B2 JP3786091 B2 JP 3786091B2 JP 2003024651 A JP2003024651 A JP 2003024651A JP 2003024651 A JP2003024651 A JP 2003024651A JP 3786091 B2 JP3786091 B2 JP 3786091B2
Authority
JP
Japan
Prior art keywords
heat
region
temperature
electronic device
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003024651A
Other languages
English (en)
Other versions
JP2004006650A (ja
Inventor
雅邦 塩澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003024651A priority Critical patent/JP3786091B2/ja
Priority to TW092106222A priority patent/TWI240336B/zh
Priority to US10/394,493 priority patent/US6984125B2/en
Priority to KR1020030018018A priority patent/KR100574078B1/ko
Priority to CNB031079199A priority patent/CN1235274C/zh
Publication of JP2004006650A publication Critical patent/JP2004006650A/ja
Priority to US11/224,713 priority patent/US7562806B2/en
Application granted granted Critical
Publication of JP3786091B2 publication Critical patent/JP3786091B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/008—Soldering within a furnace
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は電子デバイス製造装置、電子デバイスの製造方法および電子デバイスの製造プログラムに関し、特に、電子部品が実装されたテープ基板などの半田リフロー工程に適用して好適なものである。
【０００２】
【従来の技術】
半導体装置製造においては、ＣＯＦ（ｃｈｉｐ ｏｎ ｆｉ１ｍ）モジュールやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）モジュール等における回路基板にリフロー方式により例えば半導体チップを実装する工程がある。
図８は、従来の電子デバイス製造方法を示す図である。
【０００３】
図８において、リフロー工程には、テープ基板１０１の右矢印の搬送方向に沿って、ヒーターゾーン１１１〜１１３および冷却ゾーン１１４が設けられている。ここで、リフロー工程では、急激な高温加熱を与えると、回路基板１０１と半導体チップとの間の接着剤等の接合部材や半導体チップ自体にリフロークラックが発生したり、半田ペーストによる半田接合が良好に行われなかったりすることがある。そのため、ヒータゾーン１１１、１１２では予熱を与え、ヒーターゾーン１１３ではピーク熱を与えるようになっている。ピーク熱は、半田融点十αとなっている。なお、リフロー工程でのリフロー方式には、熱風循環方式によるエアー加熱、ランプ加熱方式、遠赤外線方式等が採用されている。
【０００４】
そして、半導体チップの端子が半田ペーストを介して回路基板の配線上に溶融によって接合されると、冷却ゾーン１１４にて冷却されることにより、半導体チップが回路基板上に固定される。冷却ゾーン１１４では、低温エアーを循環させる方式が探られている。
ここで、テープ基板１０１のリフロー処理を行う場合、製品ピッチの異なる回路基板を連ねたテープ基板１０１に対してのリフロー処理を行う場合がある。ここで、製品ピッチとは、回路基板上に搭載されるＩＣ等の搭載間隔等をいう。このような場合、上記のヒーターゾーン１１１〜１１３の各々においての処理時間を、それぞれの製品ピッチに合わせることで対応が採られている。
【０００５】
【発明が解決しようとする課題】
しかしながら、ヒーターゾーン１１１〜１１３の各々においての処理時間を、それぞれの製品ピッチに合わせる方法では、それぞれの製品ピッチが異なる毎にヒーターゾーン１１１〜１１３の各々の処理時間を設定しなければならず、生産性の向上の妨げとなっている。
【０００６】
また、例えば、レーザ加熱方式を用いることにより、それぞれの製品ピッチに合わせてスポット的に加熱処理を行う方式もあるが、レーザ加熱による加熱処理はあくまでも部分的であるため、複数単位での加熱処理を一括して行うことができない。
そこで、本発明の目的は、複数単位でのリフロー処理を行うことができ、しかも生産性の向上を図ることができる電子デバイス製造装置、電子デバイスの製造方法および電子デバイスの製造プログラムを提供することである。
【０００７】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る電子デバイス製造装置によれば、電子部品搭載領域が回路ブロックごとに設けられた連続体の被加熱処理領域との距離が制御されることにより、前記被加熱処理領域の温度を上昇させる発熱手段と、前記被加熱処理領域の製品ピッチに基づいて、前記発熱手段の位置を基板の搬送方向に沿って制御する位置制御手段とを備え、前記発熱手段は、複数の製品ピッチに対応した長さの異なる複数の接触領域を有し、前記製品ピッチに対応して前記接触領域が選択されることを特徴とする。
【０００８】
これにより、被加熱処理領域と発熱手段との距離を制御することで、被加熱処理領域の加熱状態を容易に制御することが可能となり、被加熱処理領域の加熱位置を容易に変更することが可能となる。
このため、回路ブロックの製品ピッチが異なる場合においても、回路ブロック単位で被加熱処理領域のリフロー処理を行うことが可能となり、生産効率の劣化を抑制しつつ、回路ブロックにおける温度プロファイルを精度よく制御することを可能として、リフロー処理時における製品品質を向上させることが可能となる。
【０００９】
また、本発明の一態様に係る電子デバイス製造装置によれば、前記発熱手段は、前記連続体の被加熱処理領域の少なくとも一部に接近するか、あるいは接触することにより、前記被加熱処理領域の温度を上昇させることを特徴とする。
これにより、輻射熱または熱伝導によって被加熱処理領域の加熱状態を制御することが可能となり、発熱手段で発生した熱が周囲に放散することを抑制することが可能となる。このため、回路ブロック単位で温度プロファイルを精度よく制御することが可能となり、品質管理を容易に行うことが可能となるとともに、熱風循環方式における遮蔽構造や、ランプ加熱方式または遠赤外線方式における遮光構造が不要となり、省スペース化を図ることが可能となる。
【００１０】
また、発熱手段を連続体の被加熱処理領域に接触させることで、回路ブロックの温度を速やかに立ち上げることが可能となるとともに、発熱手段の接触位置を変更することにより、被加熱処理領域の加熱位置を容易に変更することが可能となる。このため、回路ブロックの製品ピッチが異なる場合においても、搬送時のタクトタイムを短縮することが可能となり、半田塗布工程やマウント工程における搬送タクトとリフロー工程における搬送タクトとを整合させることを可能として、半田塗布処理、電子部品のマウント処理およびリフロー処理を一括して行うことが可能となる。
【００１１】
また、本発明の一態様に係る電子デバイス製造装置によれば、前記発熱手段は設定温度の異なる複数の接触領域を有し、前記接触領域が前記被加熱処理領域に順次接触することにより、前記被加熱処理領域の温度を段階的に上昇させることを特徴とする。
これにより、熱伝導によって被加熱処理領域の加熱状態を制御することが可能となり、発熱手段で発生した熱が周囲に放散することを抑制しつつ、被加熱処理領域の温度を段階的に上昇させることが可能となる。このため、熱風循環方式における遮蔽構造や、ランプ加熱方式または遠赤外線方式における遮光構造を用いることなく、回路ブロック単位で温度プロファイルを段階的に制御することが可能となり、省スペース化を図りつつ、品質管理を容易に行うことが可能となる。
【００１２】
また、発熱手段を連続体の被加熱処理領域に順次接近させることで、回路ブロックの温度を段階的かつ速やかに立ち上げることが可能となり、被加熱処理領域の急激な温度変化を防止しつつ、搬送時のタクトタイムを短縮することが可能となる。このため、リフロー処理における品質劣化を抑制しつつ、半田塗布工程やマウント工程における搬送タクトとリフロー工程における搬送タクトとを整合させることを可能として、半田塗布処理、電子部品のマウント処理およびリフロー処理を一括して行うことが可能となる。
【００１４】
また、本発明の一態様に係る電子デバイス製造装置によれば、前記設定温度の異なる複数の接触領域は、前記連続体の搬送方向に沿って並べて配置されていることを特徴とする。
これにより、連続体を搬送することで、設定温度の異なる複数の接触領域に被加熱処理領域を順次接触させることが可能となり、発熱手段を移動させることなく、被加熱処理領域の温度を段階的に上昇させることが可能となるとともに、複数の被加熱処理領域について一括してリフロー処理を行うことが可能となる。
【００１５】
このため、リフロー処理を行う際の被加熱処理領域の急激な温度変化を防止しつつ、リフロー処理におけるタクトタイムを短縮することが可能となり、製品品質を維持しつつ、リフロー処理を効率よく行うことが可能となる。
また、本発明の一態様に係る電子デバイス製造装置によれば、前記発熱手段により温度が上昇させられた前記被加熱処理領域の温度を降下させる温度降下手段をさらに備えることを特徴とする。
【００１６】
これにより、発熱手段により温度が上昇させられた被加熱処理領域の温度を急速に降下させることが可能となり、半田ヌレ性を向上させて、接合を安定させることが可能となるとともに、半田の熱酸化を防止することができる。
また、本発明の一態様に係る電子デバイス製造装置によれば、前記温度降下手段は、前記発熱手段よりも温度の低い領域を備え、前記温度の低い領域が前記連続体の被加熱処理領域の少なくとも一部に接触することにより、前記被加熱処理領域の温度を降下させることを特徴とする。
【００１７】
これにより、熱伝導によって被加熱処理領域の冷却状態を制御することが可能となり、冷却効率を向上させて、冷却時間を短縮することが可能となる。
このため、冷却時のタクトタイムを短縮することが可能となり、半田の熱酸化を抑制して、製品品質の劣化を抑制することが可能となるとともに、リフロー処理を効率よく行うことが可能となる。
【００１８】
また、本発明の一態様に係る電子デバイス製造装置によれば、温度の低い領域は、複数の製品ピッチに対応した長さの異なる複数の接触領域を有し、前記温度降下手段は、前記製品ピッチに対応して前記接触領域を選択することを特徴とする。
これにより、回路ブロックの製品ピッチが異なる場合においても、発熱手段よりも温度の低い領域を回路ブロック単位で被加熱処理領域に接触させることができる。このため、生産効率の劣化を抑制しつつ、各回路ブロックにおける温度プロファイルを精度よく制御することを可能となり、リフロー処理における製品品質を向上させることが可能となる。
【００１９】
また、本発明の一態様に係る電子デバイスの製造方法によれば、電子部品搭載領域が回路ブロックごとに設けられた連続体の前記被加熱処理領域の製品ピッチに基づいて、発熱手段の位置を制御する工程と、前記発熱手段と前記被加熱処理領域との距離が制御されることにより、前記被加熱処理領域の温度を上昇させる工程とを備えることを特徴とする。
【００２０】
これにより、被加熱処理領域と発熱手段との距離を制御することで、被加熱処理領域の加熱状態を容易に制御することが可能となり、被加熱処理領域の加熱位置を容易に変更することが可能となる。
このため、回路ブロックの製品ピッチが異なる場合においても、リフロー工程におけるタクトタイムを短縮することを可能としつつ、回路ブロック単位で被加熱処理領域のリフロー処理を行うことが可能となり、リフロー処理における品質劣化を抑制しつつ、リフロー処理を効率よく行うことが可能となる。
【００２１】
また、本発明の一態様に係る電子デバイスの製造方法によれば、発熱手段の長さが製品ピッチに対応するように、前記発熱手段の長さを調整する工程をさらに備えることを特徴とする。
これにより、回路ブロックの製品ピッチが異なる場合においても、発熱手段を回路ブロック単位で被加熱処理領域に接触させることができ、各回路ブロックに対する加熱処理を均一に行うことが可能となる。
【００２２】
また、本発明の一態様に係る電子デバイスの製造方法によれば、前記発熱手段により温度が上昇させられた前記被加熱処理領域の少なくとも一部を、前記発熱手段よりも温度の低い領域に接触させることにより、前記被加熱処理領域の温度を降下させる工程をさらに備えることを特徴とする。
これにより、輻射熱または熱伝導によって被加熱処理領域の加熱状態を制御することが可能となり、発熱手段で発生した熱が周囲に放散することを抑制することが可能となる。このため、回路ブロック単位で温度プロファイルを精度よく制御することが可能となり、品質管理を容易に行うことが可能となるとともに、熱風循環方式における遮蔽構造や、ランプ加熱方式または遠赤外線方式における遮光構造が不要となり、省スペース化を図ることが可能となる。
【００２３】
また、発熱手段を連続体の被加熱処理領域に接触させることで、回路ブロックの温度を速やかに立ち上げることが可能となり、搬送時のタクトタイムを短縮することが可能となるとともに、被加熱処理領域の加熱位置を容易に変更することが可能となる。このため、回路ブロックの製品ピッチが異なる場合においても、半田塗布工程やマウント工程における搬送タクトとリフロー工程における搬送タクトとを整合させることを可能として、半田塗布処理、電子部品のマウント処理およびリフロー処理を一括して行うことが可能となる。
【００２４】
また、本発明の一態様に係る電子デバイスの製造プログラムによれば、電子部品搭載領域が回路ブロックごとに設けられた連続体の被加熱処理領域の製品ピッチを設定させるステップと、前記被加熱処理領域の製品ピッチに基づいて前記被加熱処理領域との距離を制御させることにより、前記被加熱処理領域の温度を上昇させるステップとをコンピュータに実行させることを特徴とする。
【００２５】
これにより、電子デバイスの製造プログラムをインストールすることで、回路ブロックの製品ピッチが異なる場合においても、連続体の被加熱処理領域と発熱手段との距離を適正に制御させることが可能となり、リフロー時の熱的ダメージを抑制しつつ、多種多様の電子デバイスを効率よく製造することが可能となる。
【００２６】
【発明の実施の形態】
以下、本発明の実施形態に係る電子デバイス製造装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る電子デバイス製造方法を示す図である。図１において、ローダ１とアンローダ５との間には、半田塗布ゾーン２、マウントゾーン３およびリフローゾーン４がテープ基板１１の搬送方向に沿って並べて配置されている。
【００２７】
一方、テープ基板１１には、電子部品搭載領域が回路ブロックＢ１〜Ｂ３ごとに設けられ、各回路ブロックＢ１〜Ｂ３には回路基板１１ａ〜１１ｃがそれぞれ設けられている。そして、各回路基板１１ａ〜１１ｃ上には配線１２ａ〜１２ｃがそれぞれ形成され、配線１２ａ〜１２ｃの端子部分が露出するようにして、各配線１２ａ〜１２ｃ上には絶縁膜１３ａ〜１３ｃが形成されている。
【００２８】
そして、所定長の回路基板１１ａ〜１１ｃが連ねられたテープ基板１１が、巻き出しリール１ａと巻き取りリール５ａとの間に架けられる。そして、テープ基板１１の各搬送タクトごとに、ローダ１とアンローダ５との間に設けられた半田塗布ゾーン２にテープ基板１１の未半田塗布領域が搬送され、半田塗布ゾーン２に並べて配置されたマウントゾーン３にテープ基板１１の半田塗布済領域が搬送され、マウントゾーン３に並べて配置されたリフローゾーン４にテープ基板１１のマウント済領域が搬送される。
【００２９】
そして、半田塗布ゾーン２にて、半田ペースト１４ａが回路基板１１ａ上に印刷され、マウントゾーン３にて、半田ペースト１４ｂが印刷された回路基板１１ｂ上に半導体チップ１５ｂがマウントされ、リフローゾーン４にて、半導体チップ１５ｃがマウントされた回路基板１１ｃのリフロー処理が行われることにより、半田ペースト１４ｃを介し半導体チップ１５ｃが回路基板１１ｃ上に固定される。
【００３０】
そして、テープ基板１１の全ての回路ブロックＢ１〜Ｂ３についての半田塗布処理、マウント処理およびリフロー処理が終了すると、切断ゾーン６にて、テープ基板１１が回路ブロックＢ１〜Ｂ３ごとに切断される。そして、切断された各回路ブロックＢ１〜Ｂ３は樹脂封止ゾーン７に移され、例えば、半導体チップ１５ｃの周囲に封止樹脂１６ｃを塗付することにより、回路ブロックＢ３を樹脂封止することができる。
【００３１】
これにより、巻き出しリール１ａと巻き取りリール５ａ間で、テープ基板１１を１回だけ搬送することで、回路基板１１ａ〜１１ｃについての半田塗布処理、マウント処理およびリフロー処理を完了させることが可能となるとともに、異なる回路基板１１ａ〜１１ｃについての半田塗布処理、マウント処理およびリフロー処理を同時に行うことが可能となり、生産効率を向上させることが可能となる。
【００３２】
ここで、例えば、各回路ブロックＢ１〜Ｂ３の配線１２ａ〜１２ｃのパターンが変更されたり、各回路基板１１ａ〜１１ｃ上に搭載される電子部品の種類が変更されたりしたために、テープ基板１１の製品ピッチが変更された場合、その製品ピッチに対応するように、半田塗布ゾーン２で印刷される半田塗布領域の大きさを変更することができる。また、テープ基板１１の製品ピッチが変更された場合、その製品ピッチに対応するように、リフローゾーン４の位置を変更することができる。
【００３３】
これにより、回路ブロックＢ１〜Ｂ３の製品ピッチが異なる場合においても、回路ブロックＢ１〜Ｂ３単位でリフロー処理を行うことができ、各回路ブロックＢ１〜Ｂ３における温度プロファイルを精度よく制御することを可能として、リフロー処理における製品品質を向上させることが可能となる。
図２は、本発明の第２実施形態に係る電子デバイス製造装置を示す側面図である。
【００３４】
図２（ａ）において、リフロー炉３１は、レール３３を有した支持台３２により支持されている。ここで、リフロー炉３１は、例えば、半田付け工程、マウント工程後に行われるリフロー工程において、テープ基板２１に連ねられた被加熱処理体としての回路基板に対し、加熱処理や冷却処理を行うもので、回路基板の温度を段階的に上昇させるヒーターゾーン４１〜４４および回路基板の温度を降下させる冷却ゾーン４５が設けられている。なお、リフロー炉３１は、テープ基板２１に連ねられた複数の回路基板を一括して処理することもできるし、テープ基板２１に連ねられた回路基板を１個づつ処理するようにすることもできる。
【００３５】
また、リフロー炉３１は、図２（ｂ）、（ｃ）に示すように、支持台３２のレール３３に沿って矢印ａ−ｂ方向に移動自在とされている。この矢印ａ−ｂ方向は、テープ基板２１の搬送方向に沿ったものである。このように、リフロー炉３１が矢印ａ−ｂ方向に移動自在とされることで、ヒーターゾーン４１〜４４および冷却ゾーン４５を回路基板の製品ピッチに合わせた位置にセットすることができる。
【００３６】
図３は、本発明の第３実施形態に係る電子デバイス製造方法を示す図、図４は図３のリフロー処理の温度プロファイルを示す図である。
図３、４において、リフロー炉６１は、テープ基板５０の搬送方向に沿って移動自在とされ、リフロー炉５１には、ヒーターゾーン７１〜７４および冷却ゾーン７５が設けられている。回路基板５１は、右矢印方向に所定のタクトで搬送される連続体としてのテープ基板５０に連ねられている。ここで、回路基板５１には、リフロー工程前の半田付け工程にて回路基板５１の配線５２上に半田ペースト５４が付けられている。なお、配線５２上にはＡＣＦ等の接着剤が転写によって付けられる場合もある。また、符号５４は絶縁膜である。また、半田付け工程後のマウント工程にて回路基板５１上に半田ペースト５４を介して半導体チップ５５がマウントされている。
【００３７】
そして、リフロー炉６１のヒーターゾーン７１〜７４および冷却ゾーン７５には、回路基板５１の製品ピッチに合わせたヒートブロック７１ａ〜７１ｃ、７２ａ〜７２ｃ、７３ａ〜７３ｃ、７４ａ〜７４ｃおよび冷却ブロック７５ａ〜７５ｃがそれぞれ設けられている。なお、製品ピッチとは、回路基板５１上に搭載されるＩＣ等の搭載間隔等をいい、例えば４．７５ｍｍの整数倍とされている。ここで、整数ｘ，ｙ，ｚ（ｘ＜ｙ＜ｚ）とすると、製品ピッチが（４．７５・ｘ）である場合、ヒートブロック７１ａ、７２ａ、７３ａ、７４ａおよび冷却ブロック７５ａが対応し、製品ピッチが（４．７５・ｙ）である場合、ヒートブロック７１ｂ、７２ｂ、７３ｂ、７４ｂおよび冷却ブロック７５ｂが対応し、製品ピッチが（４．７５・ｚ）である場合、ヒートブロック７１ｃ、７２ｃ、７３ｃ、７４ｃおよび冷却ブロック７５ｃが対応するようになっている。
【００３８】
また、これらのヒートブロック７１ａ〜７１ｃ、７２ａ〜７２ｃ、７３ａ〜７３ｃ、７４ａ〜７４ｃおよび冷却ブロック７５ａ〜７５ｃは、図示しない駆動機構により個別に上下移動するようになっている。つまり、回路基板５１の製品ピッチに合うものが、ヒートブロック７１ａ、７２ａ、７３ａ、７４ａおよび冷却ブロック７５ａである場合、これらヒートブロック７１ａ、７２ａ、７３ａ、７４ａおよび冷却ブロック７５ａが図示しない駆動機構により上昇移動し、テープ基板５０の所定ブロック長の回路基板５１に接触して加熱処理や冷却処理を行うようになっている。
【００３９】
そして、ヒートブロック７１ａ〜７１ｃ、７２ａ〜７２ｃ、７３ａ〜７３ｃ、７４ａ〜７４ｃおよび冷却ブロック７５ａ〜７５ｃのいずれかがテープ基板５０の所定ブロック長の回路基板５１に対し、所定の時間接触して加熱処理や冷却処理を終えると、下降移動し、テープ基板５０から離されるようになっている。このようなヒートブロック７１ａ〜７１ｃ、７２ａ〜７２ｃ、７３ａ〜７３ｃ、７４ａ〜７４ｃおよび冷却ブロック７５ａ〜７５ｃのいずれかの上下移動と、テープ基板５０の矢印方向への搬送により、回路基板５１に予熱、ピーク熱および冷却が順次与えられる。ここで、ヒートブロック７１ａ〜７１ｃは、テープ基板５０に対し、図４の▲１▼の実線に示すような予熱を与えるようになっている。ヒートブロック７２ａ〜７２ｃは、テープ基板５０に対し、図４の▲２▼の実線に示すような予熱を与えるようになっている。ヒートブロック７３ａ〜７３ｃは、テープ基板５０に対し、図４の▲３▼の実線に示すような予熱を与えるようになっている。ヒートブロック７４ａ〜７４ｃは、図４の▲４▼の実線に示すように、半田融点＋αのピーク熱を与えるようになっている。冷却ブロック７５ａ〜７５ｃは、図４の▲５▼に実線に示すように、テープ基板５０の温度を降下させるようになっている。
【００４０】
そして、例えば、半田付け工程およびマウント工程を終えたテープ基板５０がリフロー工程に進むと、ヒーターゾーン７１〜７４および冷却ゾーン７５によりテープ基板５０の所定ブロック長の回路基板５１に対する加熱処理や冷却処理が行われる。ここで、回路基板５の製品ピッチに合うものが、ヒートブロック７１ａ、７２ａ、７３ａ、７４ａおよび冷却ブロック７５ａである場合、リフロー炉５０がテープ基板５０の搬送方向に沿ってスライドされ、ヒートブロック７１ａ、７２ａ、７３ａ、７４ａおよび冷却ブロック７５が回路基板５０の製品ピッチに対応する位置に固定される。
【００４１】
次いで、ヒートブロック７１ａ、７２ａ、７３ａ、７４ａおよび冷却ブロック７５が上昇移動してテープ基板５０に接触する。この時、まず、テープ基板５０の所定ブロック長の回路基板５１に対し、ヒートブロック７１ａが所定時間接触して加熱処理を行う。これにより、回路基板５１には、図４の▲１▼の実線に示す予熱が与えられる。
【００４２】
ここで、ヒートブロック７１ａが所定時間だけ回路基板５１に接触して加熱処理を行う場合、テープ基板５０の下流側の回路基板５１には、ヒートブロック７２ａ、７３ａ、７４ａおよび冷却ブロック７５ａが接触し、テープ基板５０の下流側の回路基板５１では、図４の▲２▼〜▲５▼の実線に示す予熱、ピーク熱および冷却が与えられる。このため、テープ基板５０に連ねられた複数の回路基板５１に対し、ヒートブロック７１ａ、７２ａ、７３ａ、７４ａおよび冷却ブロック７５ａによる予熱、ピーク熱および冷却処理を一括して行うことができ、生産効率を向上させることができる。
【００４３】
ヒートブロック７１ａによる所定時間の加熱処理を終えると、ヒートブロック７１ａ、７２ａ、７３ａ、７４ａおよび冷却ブロック７５ａがテープ基板５０から離される。次いで、テープ基板５０が右矢印方向へ搬送される。この時の搬送ストロークは、テープ基板５０の所定ブロック長の回路基板５１に合わせられている。ヒートブロック７１ａにより加熱処理を終えた回路基板５１がヒートブロック７２ａの位置に到達すると、テープ基板５０の搬送が停止され、ヒートブロック７１ａ、７２ａ、７３ａ、７４ａおよび冷却ブロック７５ａが再度上昇する。
【００４４】
この時、ヒートブロック７２ａがテープ基板５０の所定ブロック長の回路基板５１に対し、所定時間接触して加熱処理を行う。これにより、回路基板５１には、図４の▲２▼の実線に示す予熱が与えられる。
ここで、ヒートブロック７２ａが所定時間だけ回路基板５１に接触して加熱処理を行う場合、テープ基板５０の上流側の回路基板５１には、ヒートブロック７１ａが接触し、テープ基板５０の上流側の回路基板５１では、図４の▲１▼の実線に示す予熱が与えられるとともに、テープ基板５０の下流側の回路基板５１には、ヒートブロック７３ａ、７４ａおよび冷却ブロック７５ａが接触し、テープ基板５０の下流側の回路基板５１では、図４の▲３▼〜▲５▼の実線に示す予熱、ピーク熱および冷却が与えられる。
【００４５】
ヒートブロック７２ａによる所定時間の加熱処理を終えると、ヒートブロック７１ａ、７２ａ、７３ａ、７４ａおよび冷却ブロック７５ａがテープ基板５０から離される。次いで、テープ基板５０が右矢印方向へ搬送される。ヒートブロック７２ａにより加熱処理を終えた回路基板５１がヒートブロック７３ａの位置に到達すると、テープ基板５０の右矢印方向への搬送が停止され、ヒートブロック７１ａ、７２ａ、７３ａ、７４ａおよび冷却ブロック７５ａが再度上昇する。この時、ヒートブロック７３ａがテープ基板５０の所定ブロック長の回路基板５１に対し、所定時間接触して加熱処理を行う。これにより、回路基板５１には、図４の▲３▼の実線に示す予熱が与えられる。
【００４６】
ここで、ヒートブロック７３ａが所定時間だけ回路基板５１に接触して加熱処理を行う場合、テープ基板５０の上流側の回路基板５１には、ヒートブロック７１ａ、７２ａが接触し、テープ基板５０の上流側の回路基板５１では、図４の▲１▼および▲２▼の実線に示す予熱が与えられるとともに、テープ基板５０の下流側の回路基板５１には、ヒートブロック７４ａおよび冷却ブロック７５ａが接触し、テープ基板５０の下流側の回路基板５１では、図４の▲４▼および▲５▼の実線に示すピーク熱および冷却が与えられる。
【００４７】
ヒートブロック７３ａによる所定時間の加熱処理を終えると、ヒートブロック７１ａ、７２ａ、７３ａ、７４ａおよび冷却ブロック７５ａがテープ基板５０から離される。次いで、テープ基板５０が右矢印方向へ搬送される。ヒートブロック７３ａにより加熱処理を終えた回路基板５１がヒートブロック７４ａの位置に到達すると、テープ基板５０の右矢印方向への搬送が停止され、ヒートブロック７１ａ、７２ａ、７３ａ、７４ａおよび冷却ブロック７５ａが再度上昇する。この時、ヒートブロック７４ａがテープ基板５０の所定ブロック長の回路基板５１に対し、所定時間接触して加熱処理を行う。これにより、回路基板５１には、図４の▲４▼の実線に示すピーク熱が与えられることで、半田ペースト５４が溶融し、回路基板５１上の配線５２に半導体チップ５５が接合される。
【００４８】
ここで、ヒートブロック７４ａが所定時間だけ回路基板５１に接触して加熱処理を行う場合、テープ基板５０の上流側の回路基板５１には、ヒートブロック７１ａ、７２ａ、７３ａが接触し、テープ基板５０の上流側の回路基板５１では、図４の▲１▼〜▲３▼の実線に示す予熱が与えられるとともに、テープ基板５０の下流側の回路基板５１には、冷却ブロック７５ａが接触し、テープ基板５０の下流側の回路基板５１では、図４の▲５▼の実線に示す冷却が与えられる。
【００４９】
ヒートブロック７４ａによる所定時間の加熱処理を終えると、ヒートブロック７１ａ、７２ａ、７３ａ、７４ａおよび冷却ブロック７５ａがテープ基板５０から離される。次いで、テープ基板５０が右矢印方向へ搬送される。ヒートブロック７４ａにより加熱処理を終えた回路基板５０が冷却ブロック７５ａの位置に到達すると、テープ基板５０の右矢印方向への搬送が停止され、ヒートブロック７１ａ、７２ａ、７３ａ、７４ａおよび冷却ブロック７５ａが再度上昇する。この時、冷却ブロック７５ａがテープ基板５０の所定ブロック長の回路基板５１に対し、所定時間接触して冷却処理を行う。これにより、回路基板５１は、図４の▲５▼の実線に示すように温度が降下されることで、半導体チップ５５が配線５２を介し回路基板５１に固定される。
【００５０】
ここで、冷却ブロック７５ａが所定時間だけ回路基板５１に接触して温度降下処理を行う場合、テープ基板５０の上流側の回路基板５１には、ヒートブロック７１ａ、７２ａ、７３ａ、７４ａが接触し、テープ基板５０の上流側の回路基板５１では、図４の▲１▼〜▲４▼の実線に示す予熱およびピーク熱が与えられる。
以上のようにして、テープ基板５０の右矢印方向への搬送により、所定ブロック長の回路基板５１に予熱、ピーク熱および冷却が順次与えられることで、回路基板５１に対するリフロー工程が完了する。
【００５１】
次に、回路基板５１の製品ピッチに合うものが、例えば、ヒートブロック７１ｃ、７２ｃ、７３ｃ、７４ｃおよび冷却ブロック７５ｃである場合、リフロー炉６１がテープ基板５０の搬送方向に沿ってスライドされ、ヒートブロック７１ｃ、７２ｃ、７３ｃ、７４ｃおよび冷却ブロック７５ｃが回路基板５１の製品ピッチに合わせた位置に固定されるとともに、上記同様にして、テープ基板５０の所定ブロック長の回路基板５１に対し加熱処理および冷却処理が行われる。
【００５２】
なお、以上のようなリフロー工程においては、回路基板５１の製品ピッチに合うヒートブロック７１ａ〜７１ｃ、７２ａ〜７２ｃ、７３ａ〜７３ｃ、７４ａ〜７４ｃおよび冷却ブロック７５ａ〜７５ｃのいずれかをテープ基板５０に接触させた状態を維持し、テープ基板５０を所定のタクトで搬送しつつ、図４の▲１▼〜▲３▼の予熱および▲４▼のピーク熱を順に与えるようにすることもできる。
【００５３】
このように、第１３実施形態では、リフロー炉６１をテープ基板５０の搬送方向に沿ってスライドさせ、回路基板５１の製品ピッチに合わせた位置に固定することにより、ヒートブロック７１ａ〜７１ｃ、７２ａ〜７２ｃ、７３ａ〜７３ｃ、７４ａ〜７４ｃおよび冷却ブロック７５ａ〜７５ｃのいずれかを回路基板５１の製品ピッチに合わせるようにした。
【００５４】
これにより、製品ピッチの異なるそれぞれの回路基板５１への加熱処理時間の設定が不要となるため、製品ピッチの異なる回路基板５１を連ねたテープ基板５０へのリフロー処理を連続して行うことができることから、生産性を向上させることができる。
また、回路基板５１の製品ピッチに合わせたヒートブロック７１ａ〜７１ｃ、７２ａ〜７２ｃ、７３ａ〜７３ｃ、７４ａ〜７４ｃおよび冷却ブロック７５ａ〜７５ｃのいずれかを回路基板５１に接触させて加熱処理を行うようにしているため、従来のようにスポット的に加熱処理を行うものとは異なり、複数単位での加熱処理を行うことができる。
【００５５】
なお、本実施の形態では、４つのヒーターゾーン７１〜７４を設けた場合について説明したが、この例に限らず、３つ以下であっても５つ以上あってもよい。また、各々のヒーターゾーン７１〜７４には、３つのヒートブロック７１ａ〜７１ｃ、７２ａ〜７２ｃ、７３ａ〜７３ｃ、７４ａ〜７４ｃを設けた場合について説明したが、この例に限らず、２つまたは４つ以上設けるようにしてもよい。
【００５６】
図５は、本発明の第４実施形態に係る電子デバイス製造装置の概略構成を示す斜視図である。
図５において、テープ基板８１には、回路ブロック８３が長手方向に沿って連なるように配置され、各回路ブロック８３には、電子部品搭載領域が設けられている。また、テープ基板８１の両側には、テープ基板８１を搬送するための送り孔８２が所定ピッチで設けられている。なお、テープ基板８１の材質としては、例えば、ポリイミドなどを用いることができる。また、各回路ブロック８３上に搭載される電子部品としては、例えば、半導体チップ、チップコンデンサ、抵抗素子、コイルあるいはコネクタなどを挙げることができる。
【００５７】
一方、テープ基板８１のリフローゾーンには、テープ基板８１の搬送方向に沿って、ヒートブロック９１〜９４が所定の間隔を隔てて並べて配置されている。また、ヒートブロック９３上には、突起部９７が下向きに設けられた押え板９６が配置され、ヒートブロック９１〜９４の横には、シャッタ板９５ａ、９５ｂが配置されている。
【００５８】
ここで、ヒートブロック９１、９２の温度は半田融点より小さな範囲で順次高くなるように設定し、ヒートブロック９３の温度は半田融点以上に設定し、ヒートブロック９４の温度はヒートブロック９１、９２の温度より小さくなるように設定することができる。また、ヒートブロック９１〜９４および押え板９６はそれぞれ独立して上下移動可能とされるとともに、シャッタ板９５ａ、９５ｂはテープ基板８１の短手方向に水平移動可能とされ、さらに、ヒートブロック９１〜９４、シャッタ板９５ａ、９５ｂおよび押え板９６は、テープ基板８１の搬送方向に沿って一体的にスライド可能となるように支持されている。また、押え板９６に設けられた突起部９７の間隔は、回路ブロック８３の長さに対応するように設定することができる。
【００５９】
なお、ヒートブロック９１〜９４およびシャッタ板９５ａ、９５ｂの材質としては、例えば、金属、金属化合物または合金を含む部材、あるいはセラミックを用いることができ、ヒートブロック９１〜９４の材質として、例えば、鉄やステンレスなどを用いることにより、ヒートブロック９１〜９４の熱膨張を抑制することを可能として、テープ基板８１をヒートブロック９１〜９４上に精度よく搬送することが可能となる。
【００６０】
また、各ヒートブロック９１〜９４の長さは、複数の回路ブロック８３分の長さに対応するように設定することができ、シャッタ板９５ａ、９５ｂの大きさは、４個分のヒートブロック９１〜９４の大きさにヒートブロック９１〜９４間の空隙の大きさを加えた値に設定することができ、押え板９６の大きさは、ヒートブロック９３の大きさに対応するように設定することができる。なお、各ヒートブロック９１〜９４の長さは、１個の回路ブロック８３の長さの整数倍に必ずしも設定する必要はなく、端数が生じるようにしてもよい。
【００６１】
また、ヒートブロック９１〜９４の形状は、少なくともテープ基板８１の接触面が平坦となるように設定することができ、例えば、ヒートブロック９１〜９４をプレート状に構成することができる。
図６は図５のリフロー処理を示す側面図、図７は図５のリフロー処理を示すフローチャートである。
【００６２】
図６、７において、例えば、図１の半田塗布ゾーン２２およびマウントゾーン２３にて、半田ペースト印刷および電子部品のマウント処理が行われたテープ基板８１は、ヒートブロック９１〜９４上に搬送される（図７のステップＳ１）。なお、ヒートブロック９１〜９４上でテープ基板８１を搬送する場合、テープ基板８１をヒートブロック９１〜９４に接触させたまま搬送することができる。これにより、ヒートブロック９１〜９４をテープ基板８１に接触させてテープ基板８１を加熱する際に、ヒートブロック９１〜９４の移動動作を省略することが可能となり、リフロー処理のタクトタイムを短縮することが可能となる。ここで、ヒートブロック９１〜９４をプレート状に構成することにより、テープ基板８１をヒートブロック９１〜９４上に接触させたまま、テープ基板８１をスムーズに搬送することが可能となる。
【００６３】
次に、図６（ｂ）に示すように、半田ペースト印刷および電子部品のマウント処理が行われたテープ基板８１がヒートブロック９１〜９４上に搬送されると、テープ基板８１の搬送が所定時間だけ停止され（図７のステップＳ２、Ｓ４）、各ヒートブロック９１〜９４によるテープ基板８１の加熱が行われる。ここで、ヒートブロック９１〜９４は、テープ基板８１の搬送方向に沿って並べて配置され、ヒートブロック９１、９２の温度は半田融点より小さな範囲で順次高くなるように設定され、ヒートブロック９３の温度は半田融点以上に設定され、ヒートブロック９４の温度はヒートブロック９１、９２の温度より小さくなるように設定されている。
【００６４】
このため、ヒートブロック９１、９２上の回路ブロック８３では予備加熱を行い、ヒートブロック９３上の回路ブロック８３では本加熱を行い、ヒートブロック９４上の回路ブロック８３では冷却を行うことが可能となり、テープ基板８１上の異なる回路ブロック８３に対し、予備加熱、本加熱および冷却を一括して行うことが可能となる。
【００６５】
ここで、テープ基板８１がヒートブロック９１〜９４上に静止されると、抑え板９６がヒートブロック９３上に下降し、突起部９７を介してヒートブロック９３上の回路ブロック８３を抑え付けることができる。これにより、テープ基板８１がワカメ状に変形している場合においても、テープ基板８１に熱を均一に伝えることが可能となり、半田溶融処理を安定して行うことが可能となる。また、突起部９７の間隔を回路ブロック８３の長さ対応させることにより、回路ブロック８３の境界で回路ブロック８３を抑え付けることが可能となり、回路ブロック８３上に配置された電子部品に機械的ダメージが加わることを防止することができる。
【００６６】
そして、テープ基板８１の搬送を停止してから所定時間だけ経過すると、テープ基板８１が所定長だけ搬送され、テープ基板８１上の特定の回路ブロック８３を各ヒートブロック９１〜９４上で順次静止させることにより、テープ基板８１上の特定の回路ブロック８３の予備加熱、本加熱および冷却を連続して行うことが可能となる。このため、テープ基板８１上の特定の回路ブロック８３の温度を段階的に上昇させることが可能となり、回路ブロック８３に加わる熱的ダメージを抑制しつつ、リフロー処理を行うことが可能となるとともに、半田溶融された回路ブロック８３の温度を速やかに降下させることが可能となり、半田の熱酸化を抑制して、製品品質を向上させることが可能となる。
【００６７】
また、テープ基板８１上の特定の回路ブロック８３を各ヒートブロック９１〜９４上に順次接触させることにより、境界の温度差をクリアに保ちつつ、回路ブロック８３の温度の立ち上がりおよび立下りを迅速化して、回路ブロック８３を設定温度に速やかに移行させることが可能となり、リフロー処理を効率よく行うことが可能となる。
【００６８】
このため、図１に示すように、同一のテープ基板８１上で、半田塗布処理およびマウント処理の後にリフロー処理を連続して行う場合においても、リフロー処理で律速されて半田塗布処理およびマウント処理が滞り、製造効率が却って劣化することを防止することが可能となる。
すなわち、半田塗布ゾーン２２およびマウントゾーン２３の回路ブロック８３の半田塗布処理およびマウント処理がそれぞれ終了している場合においても、リフローゾーン２４の回路ブロック８３のリフロー処理が終了していない場合、リフローゾーン２４の回路ブロック８３のリフロー処理が終了するまで、テープ基板８１を搬送することができない。このため、半田塗布処理およびマウント処理に比べて、リフロー処理に時間がかかる場合、リフローゾーン２４の回路ブロック８３のリフロー処理が終了するまで、半田塗布ゾーン２２およびマウントゾーン２３の回路ブロック８３の半田塗布処理およびマウント処理をそれぞれ待機させる必要が生じ、半田塗布ゾーン２２およびマウントゾーン２３の稼動効率が低下して、製造効率が却って劣化するようになる。
【００６９】
ここで、ヒートブロック９１〜９４上にテープ基板８１を接触させることにより、テープ基板８１を設定温度に速やかに移行させることが可能となり、リフロー処理を迅速化させることが可能となる。このため、半田塗布処理、マウント処理およびリフロー処理を一括して行う場合においても、リフロー処理に律速されて、図１の半田塗布ゾーン２２およびマウントゾーン２３の稼動効率が低下することを防止することができ、生産効率を向上させることが可能となる。
【００７０】
また、テープ基板８１の搬送方向に沿って複数のヒートブロック９１〜９４を並べて配置することにより、リフロー処理にかかる時間を増大させることなく、回路ブロック８３の温度を段階的に上昇させることが可能となり、熱的ダメージを抑制しつつ、リフロー処理を行うことが可能となる。
このため、半田塗布処理、マウント処理およびリフロー処理を一括して行う場合においても、リフロー処理に律速されることを防止しつつ、リフロー処理における温度プロファイルの最適化を図ることが可能となり、製品品質を劣化させることなく、生産効率を向上させることが可能となる。
【００７１】
ここで、１回の搬送タクトで搬送されるテープ基板８１の長さは、例えば、図３の半田塗布ゾーン２２において、１回の搬送タクトで塗布される半田塗布領域の長さに対応させることができる。そして、１回の搬送タクトで塗布される半田塗布領域の長さは、１個分の回路ブロック８３の長さの整数倍に設定することができる。
【００７２】
そして、図１の半田塗布ゾーン２２において、複数の回路ブロック８３について１回の搬送タクトで一括して半田塗布を行うことにより、複数の回路ブロック８３について一括してリフロー処理を段階的に行うことができ、製品品質を劣化させることなく、生産効率を向上させることが可能となる。
なお、１回の搬送タクトで塗布される半田塗布領域の長さと、各ヒートブロック９１〜９４の長さは必ずしも一致させる必要はなく、１回の搬送タクトで塗布される半田塗布領域の長さよりも、ヒートブロック９１〜９４の長さを長くするようにしてもよい。これにより、テープ基板８１の回路ブロック８３の長さが変更された場合においても、ヒートブロック９１〜９４を交換することなく、特定の回路ブロック８３を全てのヒートブロック９１〜９４上で所定時間以上加熱しながら、テープ基板８１を搬送することができ、製品品質の劣化を抑制しつつ、生産効率を向上させることが可能となる。
【００７３】
例えば、１回の搬送タクトで塗布される半田塗布領域の長さの最大値は、例えば、３２０ｍｍ、各ヒートブロック９１〜９４の長さは、例えば、３６１ｍｍに設定することができる。そして、図１２の送り孔８２の１ピッチは、例えば、４．７５ｍｍ、１個分の回路ブロック８３の長さは、例えば、送り孔８２の６〜１５ピッチ分の長さの範囲で変更可能であるとする。この場合、１回の搬送タクトで塗布される半田塗布領域の長さは、最大値＝３２０ｍｍを越えない範囲で、回路ブロック８３の個数が最も多くなるように設定することができる。例えば、１個分の回路ブロック８３の長さが送り孔８２の８ピッチ分の長さであるとすると、１個分の回路ブロック８３の長さは、４．７５×８＝３８ｍｍとなり、１回の搬送タクトで塗布される半田塗布領域の長さは、８個分の回路ブロック８３の長さ＝３０４ｍｍ≦３２０ｍｍとすることができる。このため、１回の搬送タクトで搬送されるテープ基板８１の長さ＝３０４ｍｍに設定することができる。
【００７４】
なお、１回の搬送タクトで塗布される半田塗布領域の長さよりも、各ヒートブロック９１〜９４の長さを長くし、１回の搬送タクトで搬送されるテープ基板８１の長さを半田塗布領域の長さに設定すると、同一の回路ブロック８３の少なくとも一部が、同一のヒートブロック９１〜９４上で複数回静止させられ、加熱時間が長くなる部分が発生する。このため、加熱時間にマージンを持たせられるように、ヒートブロック９１〜９４の温度およびタクトタイムを設定することにより、リフロー処理時の品質を維持することが可能となる。
【００７５】
また、ヒートブロック９１〜９４を所定間隔だけ隔てて配置することにより、ヒートブロック９１〜９４間の境界温度をクリアに維持することが可能となり、回路ブロック８３の全ての領域に渡って設定温度に均一に保つことを可能として、リフロー処理時における製品品質を一定に維持することが可能となる。
なお、ヒートブロック９１〜９４を所定間隔だけ隔てて配置する場合、ヒートブロック９１〜９４間の空隙にテフロン（登録商標）などの絶縁性樹脂を設けるようにしてもよく、これにより、ヒートブロック９１〜９４間の熱伝導をより一層低下させることが可能となる。
【００７６】
次に、図６（ｃ）に示すように、例えば、図１の半田塗布ゾーン２２またはマウントゾーン２３などでトラブルが発生した場合（図７のステップＳ３）、ヒートブロック９１〜９４の位置を降下させる（図７のステップＳ５）。そして、シャッタ板９５ａ、９５ｂがヒートブロック９１〜９４上にくるように、シャッタ板９５ａ、９５ｂを水平移動させ、テープ基板８１の上下にシャッタ板９５ａ、９５ｂを挿入する（図７のステップＳ６）。
【００７７】
これにより、例えば、図１の半田塗布ゾーン２２またはマウントゾーン２３などでトラブルが発生したために、テープ基板８１の搬送が長時間停止したままになった場合においても、テープ基板８１の加熱状態が必要以上に長引くことを防止することが可能となり、半田の熱酸化や接触不良などを低減することが可能となる。
【００７８】
なお、テープ基板８１の上下にシャッタ板９５ａ、９５ｂを挿入することにより、テープ基板８１の上下の温度分布を均一化することが可能となり、テープ基板８１がワカメ状に変形することを防止することが可能となる。
次に、図６（ｄ）〜図６（ｆ）に示すように、図１の半田塗布ゾーン２２またはマウントゾーン２３などで発生したトラブルが解除されると（図７のステップＳ７）、シャッタ板９５ａ、９５ｂを抜き出す（図７のステップＳ８）。そして、ヒートブロック９１〜９４の位置を段階的に上昇させながら（図７のステップＳ９）、ヒートブロック９１〜９４をテープ基板８１に接触させる。
【００７９】
これにより、ヒートブロック９１〜９４がテープ基板８１から長時間引き離された状態が続いたために、ヒートブロック９１〜９４上のテープ基板８１が冷えた場合においても、テープ基板８１の搬送を停止したまま、各ヒートブロック９１〜９４上の回路ブロック８３の温度をそれぞれ段階的に上昇させることが可能となる。
【００８０】
このため、各ヒートブロック９１〜９４上の回路ブロック８３の温度をそれぞれ段階的に上昇させるために、テープ基板８１を逆方向に巻き戻して、テープ基板８１の搬送をやり直す必要がなくなり、搬送系を複雑化することなく、リフロー処理を再開させることが可能となる。
なお、上述した実施形態では、テープ基板８１を加熱状態から回避させる場合、ヒートブロック９１〜９４全体をテープ基板８１から引き離す方法について説明したが、例えば、ヒートブロック９１、９２、９４をテープ基板８１に接触させたまま、ヒートブロック９３のみをテープ基板８１から引き離すようにしてもよい。これにより、例えば、図１の半田塗布ゾーン２２またはマウントゾーン２３などでトラブルが発生し、テープ基板８１の搬送が長時間停止したままになった場合においても、テープ基板８１の回路ブロック８３に予熱を与え続けながら、本加熱を中断させることが可能となり、製品不良を低減することが可能となる。
【００８１】
また、図５の実施形態では、ヒートブロック９１〜９４を４個だけ並べて配置する方法について示したが、ヒートブロック９１〜９４を５個以上並べて配置し、回路ブロック８３の予備加熱をより緩やかに行うようにしたり、回路ブロック８３の冷却を段階的に行うようにしてもよい。
また、各ヒートブロック９１〜９４をプレート上に構成する方法について説明したが、ヒートブロック９１〜９４の接触面のうち、例えば、半導体チップが配置される領域に接触する部分に凹部を設けるようにしてもよく、これにより、半導体チップが配置される領域にヒートブロック９１〜９４が直接接触することを防止することができる。このため、熱に弱い半導体チップがテープ基板８１上にマウントされている場合においても、半導体チップに加わる熱的ダメージを抑制することが可能となる。
【図面の簡単な説明】
【図１】 第１実施形態に係る電子デバイス製造方法を示す図。
【図２】 第２実施形態に係る電子デバイス製造方法を示す図。
【図３】 第３実施形態に係る電子デバイス製造方法を示す図。
【図４】 図３のリフロー処理の温度プロファイルを示す図。
【図５】 第４実施形態に係る電子デバイス製造装置を示す図。
【図６】 図５のリフロー処理を示す図。
【図７】 図５のリフロー処理を示すフローチャート。
【図８】 従来の電子デバイス製造方法を示す図。
【符号の説明】
１ ローダ、１ａ 巻き出しリール、２ 半田塗布ゾーン、３ マウントゾーン、４ リフローゾーン、５ アンローダ、５ａ 巻き取りリール、６ 切断ゾーン、７ 樹脂封止ゾーン、１１、２１、５０、８１ テープ基板、１１ａ〜１１ｃ、５１ 回路基板、１２ａ〜１２ｃ、５２ 配線、１３ａ〜１３ｃ、５３ 絶縁膜、１４ａ〜１４ｃ、５４ 半田ペースト、１５ｂ、１５ｃ、５５ 半導体チップ、１６ｃ 封止樹脂、Ｂ１〜Ｂ５、８３ 回路ブロック、３１ リフロー炉、３２ 支持台、３３ レール、４１〜４４、７１〜７４ ヒーターゾーン、４５、７５ 冷却ゾーン、７１ａ〜７４ａ、７１ｂ〜７４ｂ、７１ｃ〜７４ｃ、９１〜９４ ヒートブロック、７５ａ〜７５ｃ 冷却ブロック、８２ 送り孔、９５ａ、９５ｂ シャッタ板、９６ 押え板、９７ 突起部

Claims (11)

  1. 電子部品搭載領域が回路ブロックごとに設けられた連続体の被加熱処理領域との距離が制御されることにより、前記被加熱処理領域の温度を上昇させる発熱手段と、
    前記被加熱処理領域の製品ピッチに基づいて、前記発熱手段の位置を基板の搬送方向に沿って制御する位置制御手段とを備え、
    前記発熱手段は、複数の製品ピッチに対応した長さの異なる複数の接触領域を有し、前記製品ピッチに対応して前記接触領域が選択されることを特徴とする電子デバイス製造装置。
  2. 前記発熱手段は、前記連続体の被加熱処理領域の少なくとも一部に接近するか、あるいは接触することにより、前記被加熱処理領域の温度を上昇させることを特徴とする請求項１記載の電子デバイス製造装置。
  3. 前記発熱手段は設定温度の異なる複数の接触領域を有し、前記接触領域が前記被加熱処理領域に順次接触することにより、前記被加熱処理領域の温度を段階的に上昇させることを特徴とする請求項２記載の電子デバイス製造装置。
  4. 前記設定温度の異なる複数の接触領域は、前記連続体の搬送方向に沿って並べて配置されていることを特徴とする請求項３記載の電子デバイス製造装置。
  5. 前記発熱手段により温度が上昇させられた前記被加熱処理領域の温度を降下させる温度降下手段をさらに備えることを特徴とする請求項１〜４のいずれか１項記載の電子デバイス製造装置。
  6. 前記温度降下手段は、前記発熱手段よりも温度の低い領域を備え、前記温度の低い領域が前記連続体の被加熱処理領域の少なくとも一部に接触することにより、前記被加熱処理領域の温度を降下させることを特徴とする請求項５記載の電子デバイス製造装置。
  7. 前記温度の低い領域は、複数の製品ピッチに対応した長さの異なる複数の接触領域を有し、前記温度降下手段は、前記製品ピッチに対応して前記接触領域を選択することを特徴とする請求項６記載の電子デバイス製造装置。
  8. 電子部品搭載領域が回路ブロックごとに設けられた連続体の前記被加熱処理領域の製品ピッチに基づいて、発熱手段の位置を基板の搬送方向に沿って制御する工程と、
    前記発熱手段と前記被加熱処理領域との距離が制御されることにより、前記被加熱処理領域の温度を上昇させる工程とを備えることを特徴とする電子デバイスの製造方法。
  9. 前記発熱手段の長さが製品ピッチに対応するように、前記発熱手段の長さを調整する工程をさらに備えることを特徴とする請求項８記載の電子デバイスの製造方法。
  10. 前記発熱手段により温度が上昇させられた前記被加熱処理領域の少なくとも一部を、前記発熱手段よりも温度の低い領域に接触させることにより、前記被加熱処理領域の温度を降下させる工程をさらに備えることを特徴とする請求項８または９記載の電子デバイスの製造方法。
  11. 電子部品搭載領域が回路ブロックごとに設けられた連続体の前記被加熱処理領域の製品ピッチに基づいて、発熱手段の位置を基板の搬送方向に沿って制御するステップと、
    前記発熱手段と前記被加熱処理領域との距離が制御されることにより、前記被加熱処理領域の温度を上昇させるステップとをコンピュータに実行させることを特徴とする電子デバイスの製造プログラム。
JP2003024651A 2002-03-22 2003-01-31 電子デバイス製造装置、電子デバイスの製造方法および電子デバイスの製造プログラム Expired - Fee Related JP3786091B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003024651A JP3786091B2 (ja) 2002-03-22 2003-01-31 電子デバイス製造装置、電子デバイスの製造方法および電子デバイスの製造プログラム
TW092106222A TWI240336B (en) 2002-03-22 2003-03-20 Manufacturing apparatus of electronic device, manufacturing method of electronic device, and manufacturing program of electronic device
US10/394,493 US6984125B2 (en) 2002-03-22 2003-03-21 Apparatus for manufacturing electronic device, method of manufacturing electronic device, and program for manufacturing electronic device
KR1020030018018A KR100574078B1 (ko) 2002-03-22 2003-03-22 전자 디바이스 제조장치, 전자 디바이스 제조방법 및 전자 디바이스 제조 프로그램 기록매체
CNB031079199A CN1235274C (zh) 2002-03-22 2003-03-24 电子器件制造装置以及电子器件的制造方法
US11/224,713 US7562806B2 (en) 2002-03-22 2005-09-12 Apparatus for manufacturing electronic device, method of manufacturing electronic device, and program for manufacturing electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002081223 2002-03-22
JP2003024651A JP3786091B2 (ja) 2002-03-22 2003-01-31 電子デバイス製造装置、電子デバイスの製造方法および電子デバイスの製造プログラム

Publications (2)

Publication Number Publication Date
JP2004006650A JP2004006650A (ja) 2004-01-08
JP3786091B2 true JP3786091B2 (ja) 2006-06-14

Family

ID=28456228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003024651A Expired - Fee Related JP3786091B2 (ja) 2002-03-22 2003-01-31 電子デバイス製造装置、電子デバイスの製造方法および電子デバイスの製造プログラム

Country Status (5)

Country Link
US (2) US6984125B2 (ja)
JP (1) JP3786091B2 (ja)
KR (1) KR100574078B1 (ja)
CN (1) CN1235274C (ja)
TW (1) TWI240336B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10161168B4 (de) * 2001-12-13 2012-08-23 Kraussmaffei Technologies Gmbh Verfahren und Vorrichtung zum Kühlen von platten- oder bahnförmigen Substraten
JP2004230831A (ja) * 2003-01-31 2004-08-19 Seiko Epson Corp 導電材の印刷装置、印刷マスクのクリーニング方法および印刷マスクのクリーニングプログラム
US7026582B2 (en) * 2003-05-07 2006-04-11 Visteon Global Technologies, Inc. Vector transient reflow of lead free solder for controlling substrate warpage
JP2007057444A (ja) * 2005-08-25 2007-03-08 Nidec-Read Corp 基板検査装置、及び基板検査装置の温度維持機構
TWI405983B (zh) * 2005-08-25 2013-08-21 Nidec Read Corp Substrate inspection device and substrate inspection method
TWI277373B (en) * 2005-09-16 2007-03-21 Foxconn Advanced Tech Inc Method of continuous producing flexible printed circuit board
JP2007201238A (ja) * 2006-01-27 2007-08-09 Seiko Epson Corp 電子デバイス製造装置および電子デバイスの製造方法
KR101011457B1 (ko) * 2009-02-23 2011-01-28 양 전자시스템 주식회사 평판디스플레이 기판의 전기적 특성 시험을 위한 냉각 및 방습 장치
JP5416570B2 (ja) * 2009-12-15 2014-02-12 住友電気工業株式会社 加熱冷却デバイスおよびそれを搭載した装置
TWI435674B (zh) 2011-01-28 2014-04-21 Wistron Corp 焊接插件式元件於電路板之方法及焊接系統
US9252309B2 (en) 2012-08-01 2016-02-02 Flextronics Ap, Llc Hot bar soldering
US9293636B2 (en) 2012-08-01 2016-03-22 Flextronics Ap, Llc Solar cell pad dressing
US9123860B2 (en) 2012-08-01 2015-09-01 Flextronics Ap, Llc Vacuum reflow voiding rework system
JP5778731B2 (ja) 2012-09-17 2015-09-16 ピーエスケー・インコーポレーテッド 連続線形熱処理装置の配列
CN104048503B (zh) * 2014-06-30 2016-01-20 四川珩必鑫电子科技有限公司 一种电路板隧道烘烤炉
CN106001819A (zh) * 2014-10-24 2016-10-12 周杰 工件不易损坏的贴片led灯的回流焊接方法
US9884384B1 (en) 2016-05-18 2018-02-06 Flextronics Ap, Llc Solder dross recovery module
DE102016110040A1 (de) * 2016-05-31 2017-11-30 Endress + Hauser Gmbh + Co. Kg Fertigungslinie zum Löten
JP7024464B2 (ja) * 2018-02-02 2022-02-24 浜名湖電装株式会社 電気部品製造装置および電気部品の製造方法
CN109244196B (zh) * 2018-08-29 2020-01-03 华中科技大学 一种基于卷绕工艺的微器件激光剥离巨量转移装置及方法
CN110102850B (zh) * 2019-05-16 2021-12-14 浙江宝利特新能源股份有限公司 一种用于分段焊带的波峰焊生产方法
CN112469207B (zh) * 2020-04-23 2024-06-21 苏州市杰煜电子有限公司 一种高质量锡膏印刷的高良率smt工艺

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833301B1 (en) * 1984-01-18 2000-04-04 Vitronics Corp Multi-zone thermal process system utilizing non-focused infrared panel emitters
US4973243A (en) * 1988-06-08 1990-11-27 Electrovert Ltd. Heating system in the manufacture of printed circuit boards, assemblies and the like
JPH0645405A (ja) 1991-05-21 1994-02-18 Shinkawa Ltd テープ処理装置及び処理方法
JP2888026B2 (ja) * 1992-04-30 1999-05-10 松下電器産業株式会社 プラズマｃｖｄ装置
US5370531A (en) * 1992-08-27 1994-12-06 Matsushita Electric Industrial Co., Ltd. Atmospheric oven
JP3259381B2 (ja) 1992-11-17 2002-02-25 ソニー株式会社 半導体チップ接着装置及び接着方法
US5607609A (en) * 1993-10-25 1997-03-04 Fujitsu Ltd. Process and apparatus for soldering electronic components to printed circuit board, and assembly of electronic components and printed circuit board obtained by way of soldering
JPH10135278A (ja) 1996-11-01 1998-05-22 Rohm Co Ltd キャリアテープへの電子部品の実装方法、およびその装置
JP3534583B2 (ja) * 1997-01-07 2004-06-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US5971249A (en) * 1997-02-24 1999-10-26 Quad Systems Corporation Method and apparatus for controlling a time/temperature profile inside of a reflow oven
JP3348639B2 (ja) * 1997-10-20 2002-11-20 富士通株式会社 リフロー炉内のハンダバンプの温度制御方法
US6544377B1 (en) * 1997-11-20 2003-04-08 Matsushita Electric Industrial Co., Ltd. Heating and pressurizing apparatus for use in mounting electronic components, and apparatus and method for mounting electronic components
JP3453069B2 (ja) * 1998-08-20 2003-10-06 東京エレクトロン株式会社 基板温調装置
JP2000260815A (ja) * 1999-03-10 2000-09-22 Mitsubishi Electric Corp バンプの溶融方法および溶融装置、ならびに半導体装置の製造方法
JP4416916B2 (ja) 2000-04-27 2010-02-17 株式会社タムラエフエーシステム リフロー炉
US6386422B1 (en) * 2001-05-03 2002-05-14 Asm Assembly Automation Limited Solder reflow oven
US6529686B2 (en) * 2001-06-06 2003-03-04 Fsi International, Inc. Heating member for combination heating and chilling apparatus, and methods
US6642485B2 (en) * 2001-12-03 2003-11-04 Visteon Global Technologies, Inc. System and method for mounting electronic components onto flexible substrates

Also Published As

Publication number Publication date
JP2004006650A (ja) 2004-01-08
TW200305957A (en) 2003-11-01
US7562806B2 (en) 2009-07-21
US20040002227A1 (en) 2004-01-01
CN1235274C (zh) 2006-01-04
KR20030076456A (ko) 2003-09-26
CN1447406A (zh) 2003-10-08
US6984125B2 (en) 2006-01-10
TWI240336B (en) 2005-09-21
US20060008759A1 (en) 2006-01-12
KR100574078B1 (ko) 2006-04-27

Similar Documents

Publication Publication Date Title
JP3786091B2 (ja) 電子デバイス製造装置、電子デバイスの製造方法および電子デバイスの製造プログラム
US7410826B2 (en) Apparatus for manufacturing an electronic device, method of manufacturing an electronic device, and program for manufacturing an electronic device
JP3770238B2 (ja) 電子デバイス製造装置および電子デバイスの製造方法
KR102212841B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
TWM643231U (zh) 貼片機的預熱裝置以及貼片機
JPH0215872A (ja) 半田付装置
JP4785486B2 (ja) 電子装置の製造方法及び製造装置
CN215935185U (zh) 一种smt回焊炉加热结构
JP2004214553A (ja) リフロー炉
JPH0410674A (ja) 熱電モジュールの製造方法
JPS6384767A (ja) リフロ−炉
JP4704895B2 (ja) 電子回路基板の生産管理方法
CN111347117A (zh) 光伏焊带助焊剂清除装置、光伏板焊接装置及其焊接方法
JPH1098262A (ja) リフロー装置
JP2001053434A (ja) リフロー方法及び装置
JPH10112583A (ja) リフローハンダ付け方法およびその装置
JP2003051672A (ja) リフロー半田付け装置
JPH0623280U (ja) リフロー半田付装置
JP2002190669A (ja) 加熱炉

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051031

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060313

R150 Certificate of patent or registration of utility model

Ref document number: 3786091

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090331

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110331

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130331

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140331

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees