JPH04245670A - リードフレーム及びそれを使用した半導体装置の製造方法 - Google Patents
リードフレーム及びそれを使用した半導体装置の製造方法Info
- Publication number
- JPH04245670A JPH04245670A JP3010583A JP1058391A JPH04245670A JP H04245670 A JPH04245670 A JP H04245670A JP 3010583 A JP3010583 A JP 3010583A JP 1058391 A JP1058391 A JP 1058391A JP H04245670 A JPH04245670 A JP H04245670A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- solder
- stage
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 229910000679 solder Inorganic materials 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000007789 sealing Methods 0.000 claims description 21
- 238000007598 dipping method Methods 0.000 claims description 18
- 230000007257 malfunction Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 16
- 229910000833 kovar Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000008719 thickening Effects 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000005355 lead glass Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、リードフレーム及びそ
れを使用した半導体装置に関し、特に、表面に半田層を
形成するリードフレーム及び半導体装置に適用して有効
な技術に関するものである。
れを使用した半導体装置に関し、特に、表面に半田層を
形成するリードフレーム及び半導体装置に適用して有効
な技術に関するものである。
【０００２】
【従来の技術】回路システムを搭載した半導体チップを
保護するために、前記半導体チップを例えばフラットパ
ッケージ構造の封止体で気密封止する半導体装置がある
。この種の半導体装置は、気密封止した半導体チップの
発熱を外部に放出し、放熱効果を高めるため、封止体に
放熱フィンを設けている。
保護するために、前記半導体チップを例えばフラットパ
ッケージ構造の封止体で気密封止する半導体装置がある
。この種の半導体装置は、気密封止した半導体チップの
発熱を外部に放出し、放熱効果を高めるため、封止体に
放熱フィンを設けている。
【０００３】前記半導体装置は、枠体、コバールリング
、チップマウント部材、スタッド部材の夫々で構成され
たベース基板のチップ搭載面（チップマウント部材の表
面）上に半導体チップを搭載している。前記チップマウ
ント部材、スタッド部材の夫々は、コバールリングにろ
う接で固定されている。このコバールリングは、例えば
セラミックで形成された平面が方形状の枠体にろう接で
固定されている。前記枠体は、チップマウント部材の周
囲に沿って設けられている。この半導体装置は、例えば
セラミックで形成された平面が方形状の封止用キャップ
及び前記ベース基板で構成される封止体のキャビティ内
部に半導体チップを封止している。
、チップマウント部材、スタッド部材の夫々で構成され
たベース基板のチップ搭載面（チップマウント部材の表
面）上に半導体チップを搭載している。前記チップマウ
ント部材、スタッド部材の夫々は、コバールリングにろ
う接で固定されている。このコバールリングは、例えば
セラミックで形成された平面が方形状の枠体にろう接で
固定されている。前記枠体は、チップマウント部材の周
囲に沿って設けられている。この半導体装置は、例えば
セラミックで形成された平面が方形状の封止用キャップ
及び前記ベース基板で構成される封止体のキャビティ内
部に半導体チップを封止している。
【０００４】前記半導体チップは平面が方形状の例えば
単結晶珪素基板で形成されている。この半導体チップの
主面（回路形成面）上には、方形状の各辺に沿った最外
周部に複数の外部端子（ボンディングパッド）が配列さ
れている。
単結晶珪素基板で形成されている。この半導体チップの
主面（回路形成面）上には、方形状の各辺に沿った最外
周部に複数の外部端子（ボンディングパッド）が配列さ
れている。
【０００５】前記枠体、封止用キャップの夫々の間から
枠体の外に向って、リードが設けられている。このリー
ドは枠体の各辺に沿って複数本配列されている。リード
のインナーリードは、前記半導体チップの外部端子にボ
ンディングワイヤを介して電気的に接続されている。ボ
ンディングワイヤ、インナーリードの夫々は、前記半導
体チップと同様に封止体（ベース基板及び封止用キャッ
プ）で封止されている。
枠体の外に向って、リードが設けられている。このリー
ドは枠体の各辺に沿って複数本配列されている。リード
のインナーリードは、前記半導体チップの外部端子にボ
ンディングワイヤを介して電気的に接続されている。ボ
ンディングワイヤ、インナーリードの夫々は、前記半導
体チップと同様に封止体（ベース基板及び封止用キャッ
プ）で封止されている。
【０００６】前記リードのアウターリードは、組立プロ
セス中の切断成型工程において、リードフレームの枠体
から切断され、所定の形状に成型される。
セス中の切断成型工程において、リードフレームの枠体
から切断され、所定の形状に成型される。
【０００７】前記リードフレームは、切断成型工程前、
平面が方形状で形成された枠体の内側に、この枠体の各
辺に沿って複数本のアウターリードを配列している。こ
の複数本のアウターリードは夫々複数本のインナーリー
ドに一体化されている。リードフレームは、枠体の夫々
の角部に位置決め用のガイド穴を設けている。リードフ
レームは、通常、Ｆｅ−Ｎｉ系合金板又はＣｕ系合金板
にエッチング加工或はプレス打抜き加工を施して形成さ
れる。
平面が方形状で形成された枠体の内側に、この枠体の各
辺に沿って複数本のアウターリードを配列している。こ
の複数本のアウターリードは夫々複数本のインナーリー
ドに一体化されている。リードフレームは、枠体の夫々
の角部に位置決め用のガイド穴を設けている。リードフ
レームは、通常、Ｆｅ−Ｎｉ系合金板又はＣｕ系合金板
にエッチング加工或はプレス打抜き加工を施して形成さ
れる。
【０００８】このように構成される半導体装置のアウタ
ーリードの表面には、例えばＰＣＢ基板等の実装基板に
半導体装置を実装する際の導電性接着金属として使用さ
れる半田層が形成されている。この半田層は、先付け半
田メッキ法と異なり、組立プロセス中の気密封止工程後
、切断成型工程前の半田ディップ工程において形成され
る。この半田デップ工程は、半田侵漬法のうち回転ディ
ップ法が使用される。
ーリードの表面には、例えばＰＣＢ基板等の実装基板に
半導体装置を実装する際の導電性接着金属として使用さ
れる半田層が形成されている。この半田層は、先付け半
田メッキ法と異なり、組立プロセス中の気密封止工程後
、切断成型工程前の半田ディップ工程において形成され
る。この半田デップ工程は、半田侵漬法のうち回転ディ
ップ法が使用される。
【０００９】なお、前記フラットパッケージ構造の半導
体装置を構成するリードフレームについては、例えば特
開昭６１−７５５５１号公報に記載されている。
体装置を構成するリードフレームについては、例えば特
開昭６１−７５５５１号公報に記載されている。
【００１０】
【発明が解決しようとする課題】前記半導体装置のアウ
ターリードの表面に半田浸漬法に基づき半田層を形成す
る組立プロセス中の半田ディップ工程において、複数本
のアウターリードが配列されるリード配列の初段から最
終段に向って半田槽から順次アウターリードを引き上げ
る際、リード配列の最終段とその前段のアウターリード
の間に余剰半田が表面張力により溜まり、このアウター
リードの間に半田ブリッジが発生する。この現象は、半
導体チップに搭載される回路システムの高集積化に伴う
多ピン化により、アウターリード幅、アウターリード間
隔が微細化されるにしたがって顕著になる。このため、
アウターリード間が短絡し、半導体装置の歩留まりが低
下するという問題があった。
ターリードの表面に半田浸漬法に基づき半田層を形成す
る組立プロセス中の半田ディップ工程において、複数本
のアウターリードが配列されるリード配列の初段から最
終段に向って半田槽から順次アウターリードを引き上げ
る際、リード配列の最終段とその前段のアウターリード
の間に余剰半田が表面張力により溜まり、このアウター
リードの間に半田ブリッジが発生する。この現象は、半
導体チップに搭載される回路システムの高集積化に伴う
多ピン化により、アウターリード幅、アウターリード間
隔が微細化されるにしたがって顕著になる。このため、
アウターリード間が短絡し、半導体装置の歩留まりが低
下するという問題があった。
【００１１】また、前記余剰半田が表面張力によりアウ
ターリード配列の最終段のアウターリードに付着し、こ
のアウターリードに半田太りが発生する。このため、ア
ウターリードの表面に形成される半田層の膜厚が不均一
になり、実装基板に半導体装置を実装する際の電気的信
頼性が低下するという問題があった。
ターリード配列の最終段のアウターリードに付着し、こ
のアウターリードに半田太りが発生する。このため、ア
ウターリードの表面に形成される半田層の膜厚が不均一
になり、実装基板に半導体装置を実装する際の電気的信
頼性が低下するという問題があった。
【００１２】本発明の目的は、半田層に起因するアウタ
ーリード間の短絡を防止し、半導体装置の組立プロセス
上の歩留まりを高めることが可能な技術を提供すること
にある。
ーリード間の短絡を防止し、半導体装置の組立プロセス
上の歩留まりを高めることが可能な技術を提供すること
にある。
【００１３】本発明の他の目的は、アウターリードの表
面に形成する半田層の膜厚を均一にし、実装基板に半導
体装置を実装する際の実装不良を防止できることが可能
な技術を提供することにある。
面に形成する半田層の膜厚を均一にし、実装基板に半導
体装置を実装する際の実装不良を防止できることが可能
な技術を提供することにある。
【００１４】本発明の他の目的は、前記目的を達成でき
るリードフレームを提供することにある。
るリードフレームを提供することにある。
【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１７】（１）平面が方形状で形成された封止体の
少なくとも一側面に、この側面に沿って複数本のリード
が配列され、前記複数本のリードの表面に半田浸漬法に
基づき半田層を形成する半導体装置の製造方法において
、前記複数本のリードを半田槽に漬け、この複数本のリ
ードが配列されるリード配列の初段から最終段に向って
前記半田槽から順次複数本のリードを引き上げる段階と
、前記リード配列の最終段のリードのリード配列方向の
外側領域に、このリード配列の最終段のリードに付着す
る余剰半田を誘導する段階とを備える。
少なくとも一側面に、この側面に沿って複数本のリード
が配列され、前記複数本のリードの表面に半田浸漬法に
基づき半田層を形成する半導体装置の製造方法において
、前記複数本のリードを半田槽に漬け、この複数本のリ
ードが配列されるリード配列の初段から最終段に向って
前記半田槽から順次複数本のリードを引き上げる段階と
、前記リード配列の最終段のリードのリード配列方向の
外側領域に、このリード配列の最終段のリードに付着す
る余剰半田を誘導する段階とを備える。
【００１８】（２）平面が方形状で形成された枠体の少
なくとも内側の一辺に、この辺に沿って複数本のリード
が配列されるリードフレームにおいて、前記複数本のリ
ードが配列されるリード配列の初段若しくは最終段のリ
ードのリード配列方向の外側領域に、前記リード配列の
初段とその次段若しくは最終段とその前段のリードの間
隔に相当する溝幅で構成された溝を設ける。前記リード
の表面は半田浸漬法で半田層が形成され、前記溝はリー
ド配列の初段若しくは最終段のリードに付着する余剰半
田を溜める溝である。
なくとも内側の一辺に、この辺に沿って複数本のリード
が配列されるリードフレームにおいて、前記複数本のリ
ードが配列されるリード配列の初段若しくは最終段のリ
ードのリード配列方向の外側領域に、前記リード配列の
初段とその次段若しくは最終段とその前段のリードの間
隔に相当する溝幅で構成された溝を設ける。前記リード
の表面は半田浸漬法で半田層が形成され、前記溝はリー
ド配列の初段若しくは最終段のリードに付着する余剰半
田を溜める溝である。
【００１９】（３）前記溝はリード配列の方向に複数個
配列される。
配列される。
【００２０】
【作用】上述した手段（１）によれば、余剰半田がリー
ド配列の最終段とその前段のリードの間に溜まるのを防
止でき、このリード間の短絡を防止することができるの
で、半導体装置の組立プロセス上の歩留まりを高めるこ
とができる。
ド配列の最終段とその前段のリードの間に溜まるのを防
止でき、このリード間の短絡を防止することができるの
で、半導体装置の組立プロセス上の歩留まりを高めるこ
とができる。
【００２１】また、余剰半田がリード配列の最終段のリ
ードに付着するのを防止でき、リードの表面に形成され
る半田層の膜厚を均一にすることができるので、実装基
板に半導体装置を実装する際の実装不良を防止できる。
ードに付着するのを防止でき、リードの表面に形成され
る半田層の膜厚を均一にすることができるので、実装基
板に半導体装置を実装する際の実装不良を防止できる。
【００２２】上述した手段（２）によれば、リードの表
面に半田浸漬法に基づき半田層を形成する半導体装置の
組立プロセス中の半田ディップ工程において、複数本の
リードが配列されるリード配列の初段から最終段に向っ
て半田槽から順次リードを引き上げる際、前記リード配
列の最終段とその前段のリードの間に溜る余剰半田を溝
に溜め込むことができるので、このリードの間に発生す
る半田ブリッジを防止し、リード間の短絡を防止できる
。
面に半田浸漬法に基づき半田層を形成する半導体装置の
組立プロセス中の半田ディップ工程において、複数本の
リードが配列されるリード配列の初段から最終段に向っ
て半田槽から順次リードを引き上げる際、前記リード配
列の最終段とその前段のリードの間に溜る余剰半田を溝
に溜め込むことができるので、このリードの間に発生す
る半田ブリッジを防止し、リード間の短絡を防止できる
。
【００２３】上述した手段（３）によれば、前記手段（
１）の効果が得られると共に、溝とその次段の溝との間
のダミーリードに余剰半田を付着させることができるの
で、リード配列の最終段のリードに発生するリード太り
を防止し、リードの表面に形成される半田層の膜厚を均
一にできる。
１）の効果が得られると共に、溝とその次段の溝との間
のダミーリードに余剰半田を付着させることができるの
で、リード配列の最終段のリードに発生するリード太り
を防止し、リードの表面に形成される半田層の膜厚を均
一にできる。
【００２４】以下、本発明の構成について、フラットパ
ッケージ構造の半導体装置及びそれに使用されるリード
フレームに本発明を適用した一実施例とともに説明する
。
ッケージ構造の半導体装置及びそれに使用されるリード
フレームに本発明を適用した一実施例とともに説明する
。
【００２５】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００２６】
【実施例】本発明の一実施例であるリードフレームを使
用したフラットパッケージ構造の半導体装置の概略構成
を図２（断面図）で示す。
用したフラットパッケージ構造の半導体装置の概略構成
を図２（断面図）で示す。
【００２７】図２に示すように、フラットパッケージ構
造の半導体装置は、ベース基板１１のチップ搭載面（チ
ップマウント部材１１ｃの表面）上に半導体チップ６を
搭載している。ベース基板１１は、枠体１１ａ、コバー
ルリング１１ｂ、チップマウント部材１１ｃ、スタッド
部材１１ｄの夫々で構成されている。
造の半導体装置は、ベース基板１１のチップ搭載面（チ
ップマウント部材１１ｃの表面）上に半導体チップ６を
搭載している。ベース基板１１は、枠体１１ａ、コバー
ルリング１１ｂ、チップマウント部材１１ｃ、スタッド
部材１１ｄの夫々で構成されている。
【００２８】前記チップマウント部材１１ｃ、スタッド
部材１１ｄの夫々は例えばろう材として銀ろう材１２を
使用したろう接でコバールリング１１ｂに固定されてい
る。コバールリング１１ｂは、前述のチップマウント部
材１１ｃ、スタッド部材１１ｄの夫々と同様にろう接で
枠体１１ａに固定されている。前記枠体１１ａは平面が
方形状のセラミックで形成され、チップマウント部材１
１ｃの周囲に沿って設けられている。前記チップマウン
ト部材１１ｃはＭｏで形成され、前記スタッド部材１１
ｄはＣｕで形成されている。
部材１１ｄの夫々は例えばろう材として銀ろう材１２を
使用したろう接でコバールリング１１ｂに固定されてい
る。コバールリング１１ｂは、前述のチップマウント部
材１１ｃ、スタッド部材１１ｄの夫々と同様にろう接で
枠体１１ａに固定されている。前記枠体１１ａは平面が
方形状のセラミックで形成され、チップマウント部材１
１ｃの周囲に沿って設けられている。前記チップマウン
ト部材１１ｃはＭｏで形成され、前記スタッド部材１１
ｄはＣｕで形成されている。
【００２９】前記半導体チップ６は、例えば平面が方形
状の単結晶珪素基板で形成されている。この半導体チッ
プ６の主面（素子形成面）上には、方形状の各辺に沿っ
た最外周部に複数の外部端子（ボンディングパッド）が
配列されている。外部端子は半導体チップ６の内部に形
成された回路システムの素子と電気的に接続されている
。前記半導体チップ６は、ベース基板１１のチップマウ
ント部材１１ｃに絶縁性の接着剤を介在して固定されて
いる。
状の単結晶珪素基板で形成されている。この半導体チッ
プ６の主面（素子形成面）上には、方形状の各辺に沿っ
た最外周部に複数の外部端子（ボンディングパッド）が
配列されている。外部端子は半導体チップ６の内部に形
成された回路システムの素子と電気的に接続されている
。前記半導体チップ６は、ベース基板１１のチップマウ
ント部材１１ｃに絶縁性の接着剤を介在して固定されて
いる。
【００３０】前記枠体１１ａのコバールリング１１ｂが
固着された側と対向した裏面には、この枠体１１ａの各
辺に沿って配列される複数本のリードのインナーリード
３Ａが配置されている。インナーリード３Ａは、半導体
チップ６の外部端子と同等又はそれに近い本数で配列さ
れている。インナーリード３Ａは、前記半導体チップ６
の外部端子にボンディングワイヤ７を介して電気的に接
続されている。このインナーリード３Ａは絶縁性の低融
点ガラス（鉛ガラス）１３で枠体１１ａに接着それ固定
されている。前記ボンディングワイヤ７は、例えばアル
ミニウム（Ａｌ）ワイヤ又は金（Ａｕ）ワイヤを使用す
る。このボンディングワイヤ７は例えば熱圧着に超音波
振動を併用したボンディング法によりボンディングされ
る。
固着された側と対向した裏面には、この枠体１１ａの各
辺に沿って配列される複数本のリードのインナーリード
３Ａが配置されている。インナーリード３Ａは、半導体
チップ６の外部端子と同等又はそれに近い本数で配列さ
れている。インナーリード３Ａは、前記半導体チップ６
の外部端子にボンディングワイヤ７を介して電気的に接
続されている。このインナーリード３Ａは絶縁性の低融
点ガラス（鉛ガラス）１３で枠体１１ａに接着それ固定
されている。前記ボンディングワイヤ７は、例えばアル
ミニウム（Ａｌ）ワイヤ又は金（Ａｕ）ワイヤを使用す
る。このボンディングワイヤ７は例えば熱圧着に超音波
振動を併用したボンディング法によりボンディングされ
る。
【００３１】前記枠体１１ａの裏面には、インナーリー
ド３Ａを介在して例えばセラミックで形成された封止用
キャップ１４が絶縁性の低融点ガラス１３で接着され固
定されている。つまり、前記半導体装置は、ベース基板
１１及び封止用キャップ１４で構成される封止体のキャ
ビティ内部に半導体チップ６を気密封止している。前記
インナーリード３Ａ、ボンディングワイヤ７の夫々は、
半導体チップ６と同様に封止体（ベース基板１１及び封
止用キャップ１４）で封止されている。
ド３Ａを介在して例えばセラミックで形成された封止用
キャップ１４が絶縁性の低融点ガラス１３で接着され固
定されている。つまり、前記半導体装置は、ベース基板
１１及び封止用キャップ１４で構成される封止体のキャ
ビティ内部に半導体チップ６を気密封止している。前記
インナーリード３Ａ、ボンディングワイヤ７の夫々は、
半導体チップ６と同様に封止体（ベース基板１１及び封
止用キャップ１４）で封止されている。
【００３２】前記ベース基板１１の主面上には放熱フィ
ン１５が設けられている。放熱フィン１５は、封止体で
封止される半導体チップ６の発熱を外部に放出し、放熱
効果を高めることができる。この放熱フィン１５はスタ
ッド部材１１ｄに嵌め込まれている。
ン１５が設けられている。放熱フィン１５は、封止体で
封止される半導体チップ６の発熱を外部に放出し、放熱
効果を高めることができる。この放熱フィン１５はスタ
ッド部材１１ｄに嵌め込まれている。
【００３３】前記リードのンナーリード３Ａはアウター
リード３Ｂに一体化されている。このアウターリード３
Ｂは封止体の外部に引き出されている。前記アウターリ
ード３Ｂの表面には半田層３Ｃが形成されている。半田
層３Ｃは、例えばＰＣＢ基板等の実装基板に半導体装置
を実装する際の導電性接着金属として使用される。また
、半田層３Ｃはアウターリード３Ｂの耐湿性を高めてい
る。前記インナーリード３Ａ、アウターリード３Ｂの夫
々は、切断成型工程において、リードフレーム１の枠体
２から切断され、アウターリード３Ｂは所定の形状に成
型される。
リード３Ｂに一体化されている。このアウターリード３
Ｂは封止体の外部に引き出されている。前記アウターリ
ード３Ｂの表面には半田層３Ｃが形成されている。半田
層３Ｃは、例えばＰＣＢ基板等の実装基板に半導体装置
を実装する際の導電性接着金属として使用される。また
、半田層３Ｃはアウターリード３Ｂの耐湿性を高めてい
る。前記インナーリード３Ａ、アウターリード３Ｂの夫
々は、切断成型工程において、リードフレーム１の枠体
２から切断され、アウターリード３Ｂは所定の形状に成
型される。
【００３４】前記フラットパッケージ構造の半導体装置
を構成するリードフレーム１は、図１（平面図）に示す
ように、平面が方形状で形成された枠体２の内側に、こ
の枠体２の各辺に沿って複数本のアウターリード３Ｂを
配列している。この複数本のアウターリード３Ｂは夫々
複数本のインナーリード３Ａに一体化されている。つま
り、リードフレーム１は、アウターリード３Ｂ、インナ
ーリード３Ａの夫々が複数本配列されるリード配列３を
枠体２の各辺に沿って設けている。前記枠体２の夫々の
角部には、位置決め用のガイド穴５が形成されている。 このように構成されるリードフレーム１は、例えばＦｅ
−Ｎｉ系合金（例えばＮｉ含有量４２又は５０［％］）
、Ｃｕ系合金等の金属材料で形成されている。 リードフレーム１は前記金属材料の板材にエッチング加
工又はプレス打抜き加工を施すことにより形成される。
を構成するリードフレーム１は、図１（平面図）に示す
ように、平面が方形状で形成された枠体２の内側に、こ
の枠体２の各辺に沿って複数本のアウターリード３Ｂを
配列している。この複数本のアウターリード３Ｂは夫々
複数本のインナーリード３Ａに一体化されている。つま
り、リードフレーム１は、アウターリード３Ｂ、インナ
ーリード３Ａの夫々が複数本配列されるリード配列３を
枠体２の各辺に沿って設けている。前記枠体２の夫々の
角部には、位置決め用のガイド穴５が形成されている。 このように構成されるリードフレーム１は、例えばＦｅ
−Ｎｉ系合金（例えばＮｉ含有量４２又は５０［％］）
、Ｃｕ系合金等の金属材料で形成されている。 リードフレーム１は前記金属材料の板材にエッチング加
工又はプレス打抜き加工を施すことにより形成される。
【００３５】前記リードフレーム１はリード配列３の初
段及び最終段のアウターリード３Ｂの配列方向の外側領
域に溝４を前記配列方向に複数個設けている。この溝４
は、リード配列３の初段とその次段及び最終段とその前
段のアウターリード３Ｂの間隔に相当する（ほぼ等しい
か若干小さく形成された）溝幅で構成されている。
段及び最終段のアウターリード３Ｂの配列方向の外側領
域に溝４を前記配列方向に複数個設けている。この溝４
は、リード配列３の初段とその次段及び最終段とその前
段のアウターリード３Ｂの間隔に相当する（ほぼ等しい
か若干小さく形成された）溝幅で構成されている。
【００３６】次に、前記半導体装置の組立プロセスにつ
いて、図３（組立プロセスフロー図）を用いて簡単に説
明する。
いて、図３（組立プロセスフロー図）を用いて簡単に説
明する。
【００３７】まず、枠体１１ａ、コバールリング１１ｂ
、チップマウント部材１１ｃ、スタッド部材１１ｄの夫
々で構成されたベース基板１１の枠体１１ａの裏面上に
複数本のインナーリード３Ａを低融点ガラス１３で接着
して固定し、ベース基板１１にリードフレーム１を固定
する。この後、ベース基板１１のチップマウント部材１
１ｃの表面上に絶縁性の接着剤（例えば銀ペースト材）
を介在して半導体チップ６を接着し固定する＜２０＞。
、チップマウント部材１１ｃ、スタッド部材１１ｄの夫
々で構成されたベース基板１１の枠体１１ａの裏面上に
複数本のインナーリード３Ａを低融点ガラス１３で接着
して固定し、ベース基板１１にリードフレーム１を固定
する。この後、ベース基板１１のチップマウント部材１
１ｃの表面上に絶縁性の接着剤（例えば銀ペースト材）
を介在して半導体チップ６を接着し固定する＜２０＞。
【００３８】次に、前記インナーリード３Ａと半導体チ
ップ６の外部端子とをボンディングワイヤで電気的に接
続する＜２１＞。
ップ６の外部端子とをボンディングワイヤで電気的に接
続する＜２１＞。
【００３９】次に、前記ベース基板１１の枠体１１ａの
裏面上にインナーリード３Ａを介在して封止用キャップ
１４を低融点ガラス１３で接着して固定し、ベース基板
１１及び封止用キャップ１４で構成される封止体のキャ
ビティ内部に半導体チップ６を封止する＜２２＞。前記
インナーリード３Ａに一体化されたアウターリード３Ｂ
は、封止体の外部に引き出され、この封止体の各側面に
沿って複数本配列されている。アウターリード３Ｂはリ
ードフレーム１の枠体２に支持されている。
裏面上にインナーリード３Ａを介在して封止用キャップ
１４を低融点ガラス１３で接着して固定し、ベース基板
１１及び封止用キャップ１４で構成される封止体のキャ
ビティ内部に半導体チップ６を封止する＜２２＞。前記
インナーリード３Ａに一体化されたアウターリード３Ｂ
は、封止体の外部に引き出され、この封止体の各側面に
沿って複数本配列されている。アウターリード３Ｂはリ
ードフレーム１の枠体２に支持されている。
【００４０】次に、前記アウターリード３Ｂの表面に半
田浸漬法のうち回転ディップ法で半田層３Ｃを形成する
＜２３＞。半田層３Ｃは、ベース基板１１のスタッド部
材１１ｄを回転軸として封止体を回転させながら、この
封止体の各側面に沿って設けられたリード配列３毎に、
複数本のアウターリード３Ｂを半田槽に漬け、リード配
列３の初段から最終段に向って半田槽から順次複数本の
アウターリード３Ｂを引き上げて形成される。この時、
リード配列３の初段から最終段に向って流れる余剰半田
は、リードフレーム１に設けられた溝４に誘導され溜ま
る。
田浸漬法のうち回転ディップ法で半田層３Ｃを形成する
＜２３＞。半田層３Ｃは、ベース基板１１のスタッド部
材１１ｄを回転軸として封止体を回転させながら、この
封止体の各側面に沿って設けられたリード配列３毎に、
複数本のアウターリード３Ｂを半田槽に漬け、リード配
列３の初段から最終段に向って半田槽から順次複数本の
アウターリード３Ｂを引き上げて形成される。この時、
リード配列３の初段から最終段に向って流れる余剰半田
は、リードフレーム１に設けられた溝４に誘導され溜ま
る。
【００４１】次に、リードフレーム１の枠体２からアウ
ターリード３Ｂを切断し、このアウターリード３Ｂを所
定の形状に成型する＜２４＞。この時、溝４に溜められ
た余剰半田は、リードフレーム１の枠体２と共に取り除
かれる。この後、ベース基板１１のスタッド部材１１ｄ
に放熱フィン１５を嵌め込むことにより、フラットパッ
ケージ構造の半導体装置が完成する。
ターリード３Ｂを切断し、このアウターリード３Ｂを所
定の形状に成型する＜２４＞。この時、溝４に溜められ
た余剰半田は、リードフレーム１の枠体２と共に取り除
かれる。この後、ベース基板１１のスタッド部材１１ｄ
に放熱フィン１５を嵌め込むことにより、フラットパッ
ケージ構造の半導体装置が完成する。
【００４２】このように、平面が方形状で形成された封
止体の一側面に、この側面に沿って複数本のアウターリ
ード３Ｂが配列され、前記複数本のアウターリード３Ｂ
の表面に半田浸漬法に基づき半田層３Ｃを形成する半導
体装置の製造方法において、前記複数本のアウターリー
ド３Ｃを半田槽に漬け、この複数本のアウターリード３
Ｃが配列されるリード配列３の初段から最終段に向って
前記半田槽から順次複数本のアウターリード３Ｂを引き
上げる段階と、前記リード配列３の最終段のアウターリ
ード３Ｂの配列方向の外側領域に、このリード配列３の
最終段のアウターリード３Ｂに付着する余剰半田を誘導
する段階とを備える。これにより、余剰半田がリード配
列３の最終段とその前段のアウターリード３Ｂの間に溜
まるのを防止でき、このアウターリード３Ｂ間の短絡を
防止することができるので、半導体装置の組立プロセス
上の歩留まりを高めることができる。
止体の一側面に、この側面に沿って複数本のアウターリ
ード３Ｂが配列され、前記複数本のアウターリード３Ｂ
の表面に半田浸漬法に基づき半田層３Ｃを形成する半導
体装置の製造方法において、前記複数本のアウターリー
ド３Ｃを半田槽に漬け、この複数本のアウターリード３
Ｃが配列されるリード配列３の初段から最終段に向って
前記半田槽から順次複数本のアウターリード３Ｂを引き
上げる段階と、前記リード配列３の最終段のアウターリ
ード３Ｂの配列方向の外側領域に、このリード配列３の
最終段のアウターリード３Ｂに付着する余剰半田を誘導
する段階とを備える。これにより、余剰半田がリード配
列３の最終段とその前段のアウターリード３Ｂの間に溜
まるのを防止でき、このアウターリード３Ｂ間の短絡を
防止することができるので、半導体装置の組立プロセス
上の歩留まりを高めることができる。
【００４３】また、余剰半田がリード配列３の最終段の
アウターリード３Ｂに付着するのを防止でき、アウター
リード３Ｂの表面に形成される半田層３Ｃの膜厚を均一
にすることができるので、実装基板に半導体装置を実装
する際の実装不良を防止することができる。
アウターリード３Ｂに付着するのを防止でき、アウター
リード３Ｂの表面に形成される半田層３Ｃの膜厚を均一
にすることができるので、実装基板に半導体装置を実装
する際の実装不良を防止することができる。
【００４４】また、平面が方形状で形成された枠体２の
内側の各辺に、この各辺に沿って複数本のアウターリー
ド３Ｂが配列されるリードフレーム１において、前記複
数本のアウターリード３Ｂが配列されるリード配列３の
初段若しくは最終段のアウターリード３Ｂの配列方向の
外側領域に、前記リード配列３の初段とその次段若しく
は最終段とその前段のアウターリード３Ｂの間隔に相当
する溝幅で構成された溝４を設ける。前記アウターリー
ド３Ｂの表面は半田浸漬法で半田層３Ｃが形成され、前
記溝４は、リード配列３の初段若しくは最終段のアウタ
ーリード３Ｂに付着する余剰半田を溜める溝であり、リ
ード配列３の方向に複数個配列される。この構成により
、アウターリード３Ｂの表面に半田浸漬法に基づき半田
層３Ｃを形成する半導体装置の組立プロセス中の半田デ
ィップ工程において、複数本のアウターリード３Ｂが配
列されるリード配列３の初段から最終段に向って半田槽
から順次アウターリード３Ｂを引き上げる際、前記リー
ド配列３の最終段とその前段のアウターリード３Ｂの間
に溜める余剰半田を溝４に溜め込むことができるので、
このアウターリード３Ｂの間に発生する半田ブリッジを
防止し、アウターリード３Ｂ間の短絡を防止できる。
内側の各辺に、この各辺に沿って複数本のアウターリー
ド３Ｂが配列されるリードフレーム１において、前記複
数本のアウターリード３Ｂが配列されるリード配列３の
初段若しくは最終段のアウターリード３Ｂの配列方向の
外側領域に、前記リード配列３の初段とその次段若しく
は最終段とその前段のアウターリード３Ｂの間隔に相当
する溝幅で構成された溝４を設ける。前記アウターリー
ド３Ｂの表面は半田浸漬法で半田層３Ｃが形成され、前
記溝４は、リード配列３の初段若しくは最終段のアウタ
ーリード３Ｂに付着する余剰半田を溜める溝であり、リ
ード配列３の方向に複数個配列される。この構成により
、アウターリード３Ｂの表面に半田浸漬法に基づき半田
層３Ｃを形成する半導体装置の組立プロセス中の半田デ
ィップ工程において、複数本のアウターリード３Ｂが配
列されるリード配列３の初段から最終段に向って半田槽
から順次アウターリード３Ｂを引き上げる際、前記リー
ド配列３の最終段とその前段のアウターリード３Ｂの間
に溜める余剰半田を溝４に溜め込むことができるので、
このアウターリード３Ｂの間に発生する半田ブリッジを
防止し、アウターリード３Ｂ間の短絡を防止できる。
【００４５】また、溝４とその次段の溝４との間のダミ
ーリード４Ａに余剰半田を付着させることができるので
、リード配列３の最終段のアウターリード３Ｂに発生す
るリード太りを防止し、アウターリード３Ｂの表面に形
成される半田層４の膜厚を均一にできる。
ーリード４Ａに余剰半田を付着させることができるので
、リード配列３の最終段のアウターリード３Ｂに発生す
るリード太りを防止し、アウターリード３Ｂの表面に形
成される半田層４の膜厚を均一にできる。
【００４６】また、前記リードフレーム１に設けられる
溝４は、図４（要部平面図）に示すように、リード配列
３の初段、最終段の夫々の外側領域に１個づつ設けても
よい。
溝４は、図４（要部平面図）に示すように、リード配列
３の初段、最終段の夫々の外側領域に１個づつ設けても
よい。
【００４７】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論である
。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論である
。
【００４８】例えば、本発明は、樹脂で半導体チップを
封止する樹脂封止型半導体装置に使用されるリードフレ
ームに適用できる。
封止する樹脂封止型半導体装置に使用されるリードフレ
ームに適用できる。
【００４９】また、本発明は、４方向リード構造に限ら
ず、２方向リード構造（例えばＤＩＰ、ＳＯＪ）、１方
向リード構造（例えばＺＩＰ）のいずれの構造をもつ半
導体装置に適用できる。
ず、２方向リード構造（例えばＤＩＰ、ＳＯＪ）、１方
向リード構造（例えばＺＩＰ）のいずれの構造をもつ半
導体装置に適用できる。
【００５０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００５１】半田層に起因するリード間の短絡を防止し
、半導体装置の組立プロセス上の歩留まりを高めること
ができる。
、半導体装置の組立プロセス上の歩留まりを高めること
ができる。
【００５２】また、リード表面に形成する半田層の膜厚
を均一にし、ＰＣＢ基板等の実装基板に半導体装置を実
装する際の実装不良を防止できる。
を均一にし、ＰＣＢ基板等の実装基板に半導体装置を実
装する際の実装不良を防止できる。
【図１】本発明の一実施例であるフラットパッケージ構
造の半導体装置に使用されるリードフレームの平面図。
造の半導体装置に使用されるリードフレームの平面図。
【図２】前記リードフレームを使用したフラットパッケ
ージ構造の半導体装置の概略構成を示す断面図。
ージ構造の半導体装置の概略構成を示す断面図。
【図３】前記半導体装置の組立プロセスを説明するため
の組立プロセスフロー図。
の組立プロセスフロー図。
【図４】前記リードフレームの変形例を示す断面図。
１ リードフレーム
２ 枠体
３Ａ インナーリード
３Ｂ アウターリード
３Ｃ 半田層
４ 溝
４Ａ ダミーリード
６ 半導体チップ
Claims (4)
- 【請求項１】 平面が方形状で形成された封止体の少
なくとも一側面に、この側面に沿って複数本のリードが
配列され、前記複数本のリードの表面に半田浸漬法に基
づき半田層を形成する半導体装置の製造方法において、
前記複数本のリードを半田槽に漬け、この複数本のリー
ドが配列されるリード配列の初段から最終段に向って前
記半田槽から順次複数本のリードを引き上げる段階と、
前記リード配列の最終段のリードのリード配列方向の外
側領域に、このリード配列の最終段のリードに付着する
余剰半田を誘導する段階とを備えたことを特徴とする半
導体装置の製造方法。 - 【請求項２】 平面が方形状で形成された枠体の少な
くとも内側の一辺に、この辺に沿って複数本のリードが
配列されるリードフレームにおいて、前記複数本のリー
ドが配列されるリード配列の初段若しくは最終段のリー
ドのリード配列方向の外側領域に、前記リード配列の初
段とその次段若しくは最終段とその前段のリードの間隔
に相当する溝幅で構成された溝を設けたことを特徴とす
るリードフレーム。 - 【請求項３】 前記リードの表面は半田浸漬法で半田
層が形成され、前記溝はリード配列の初段若しくは最終
段のリードに付着する余剰半田を溜める溝であることを
特徴とする請求項２に記載のリードフレーム。 - 【請求項４】 前記溝はリード配列方向に複数個配列
されることを特徴とする請求項２又は請求項３に記載の
リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3010583A JPH04245670A (ja) | 1991-01-31 | 1991-01-31 | リードフレーム及びそれを使用した半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3010583A JPH04245670A (ja) | 1991-01-31 | 1991-01-31 | リードフレーム及びそれを使用した半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04245670A true JPH04245670A (ja) | 1992-09-02 |
Family
ID=11754273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3010583A Pending JPH04245670A (ja) | 1991-01-31 | 1991-01-31 | リードフレーム及びそれを使用した半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04245670A (ja) |
-
1991
- 1991-01-31 JP JP3010583A patent/JPH04245670A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100369393B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 | |
| US6198163B1 (en) | Thin leadframe-type semiconductor package having heat sink with recess and exposed surface | |
| US5710695A (en) | Leadframe ball grid array package | |
| US8138026B2 (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JP2005057067A (ja) | 半導体装置およびその製造方法 | |
| JP2002299540A (ja) | 半導体装置およびその製造方法 | |
| KR20050109502A (ko) | 내장형 수동 소자를 갖는 리드 프레임 | |
| US20050051877A1 (en) | Semiconductor package having high quantity of I/O connections and method for fabricating the same | |
| US6716675B2 (en) | Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame | |
| KR100764405B1 (ko) | 반도체 장치 | |
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US20200321228A1 (en) | Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus | |
| JPH04245670A (ja) | リードフレーム及びそれを使用した半導体装置の製造方法 | |
| JP4651218B2 (ja) | 半導体装置の製造方法 | |
| KR20070103591A (ko) | 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법 | |
| KR100384335B1 (ko) | 반도체패키지와 그 제조방법 | |
| JP4311294B2 (ja) | 電子装置およびその製造方法 | |
| JP4153813B2 (ja) | 半導体装置及びその製造方法 | |
| KR100252862B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
| KR950010866B1 (ko) | 표면 실장형(surface mounting type) 반도체 패키지(package) | |
| KR20020049821A (ko) | 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법 | |
| JPH0553310B2 (ja) | ||
| JP2004200719A (ja) | 半導体装置 |