JP4316019B2 - 半導体装置及び半導体装置製造方法 - Google Patents

半導体装置及び半導体装置製造方法 Download PDF

Info

Publication number
JP4316019B2
JP4316019B2 JP23239297A JP23239297A JP4316019B2 JP 4316019 B2 JP4316019 B2 JP 4316019B2 JP 23239297 A JP23239297 A JP 23239297A JP 23239297 A JP23239297 A JP 23239297A JP 4316019 B2 JP4316019 B2 JP 4316019B2
Authority
JP
Japan
Prior art keywords
lead frame
package
tip
semiconductor element
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23239297A
Other languages
English (en)
Other versions
JPH10163519A (ja
Inventor
正樹 安達
功 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP23239297A priority Critical patent/JP4316019B2/ja
Priority to TW086113300A priority patent/TW373344B/zh
Priority to US08/938,998 priority patent/US6091139A/en
Priority to MYPI97004528A priority patent/MY121237A/en
Priority to CN97122820A priority patent/CN1095202C/zh
Publication of JPH10163519A publication Critical patent/JPH10163519A/ja
Application granted granted Critical
Publication of JP4316019B2 publication Critical patent/JP4316019B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば物体検出、光通信、光ファイバ通信及びフォトカプラ等に用いられる光半導体素子等の半導体素子を樹脂で封止した半導体装置及び半導体装置製造方法に関し、特に生産性と信頼性の高いパッケージを有するものに関する。
【０００２】
【従来の技術】
従来からリードフレームやＴＡＢ（tape automated bonding）テープ等のキャリア部材上に光半導体素子（例えば、発光半導体素子や受光半導体素子）を載置し、リードフレームとともに金型のキャビティ内に投入し、このキャビティ内に樹脂を流し込むことにより封止してパッケージを形成した光半導体装置がある。上記樹脂は通常、クラック防止のために熱硬化樹脂であるエポキシ樹脂を用いて成形されている。
【０００３】
図７及び図８の（ａ），（ｂ）はこのような半導体装置の一例である光半導体装置１０を示す図である。光半導体装置１０は、第１のリードフレーム１１及び第２のリードフレーム１２と、第１のリードフレーム１１に取り付けられた半導体素子１３と、これら第１のリードフレーム１１，第２のリードフレーム１２及び半導体素子１３を封止するパッケージ部１４とを備えている。なお、図７中１５ａ，１５ｂは約１０μｍの厚さの銀皮膜、１６ａ，１６ｂは約２０μｍの厚さのはんだ皮膜を示している。はんだ皮膜１６ａ，１６ｂ（１６ｂは不図示）とパッケージ部１４とは約１ｍｍ離間している。
【０００４】
光半導体装置１０は次のような工程により形成されている。すなわち、予め第１のリードフレーム１１及び第２のリードフレーム１２の各先端部１１ａ，１２ａに銀メッキを施し、銀皮膜１５ａ，１５ｂを形成する。
【０００５】
次に、上型２０と下型２１から形成されるキャビティ２２内に半導体素子１３を搭載した第１のリードフレーム１１と、第２のリードフレーム１２とを配置する。なお、半導体素子１３と第２のリードフレーム１２とは金製のボンディングワイヤ１３ａとで接続されている。そして、ゲート２２から熱硬化性樹脂であるエポキシ樹脂Ｔを充填するようにしていた。この後、第１のリードフレーム１１及び第２のリードフレーム１２の基端部側１１ｂ，１２ｂ（１２ｂは不図示）をはんだ槽に浸漬するはんだディップ工程にてはんだ皮膜１６ａ，１６ｂを形成する。
【０００６】
エポキシ樹脂は成形時の流動性及び硬化後の第１のリードフレーム１１及び第２のリードフレーム１２との密着性に優れているため広く用いられている。しかし、エポキシ樹脂等の熱硬化性樹脂は成型後の硬化時間に１８０秒程度の時間がかかり生産性が低いという問題やバリが発生しやすい等の問題があった。
【０００７】
そこで、硬化時間を短縮させて生産性を向上させるために、封止する樹脂として熱可塑性樹脂を用いることが考えられている。熱可塑性樹脂は成型後の硬化時間が１０秒程度であるため、生産性が向上する利点がある。
【０００８】
【発明が解決しようとする課題】
しかしながら、熱硬化性樹脂と同様にして熱可塑性樹脂をキャビティ２２内に充填することで半導体素子１３を封止しようとすると次のような問題があった。すなわち、熱可塑性樹脂はリードフレームとの密着性がエポキシ樹脂に比べて劣るため、第１のリードフレーム１１及び第２のリードフレーム１２とパッケージ部１４との界面から侵入する水分を充分に防ぎきれず、耐湿性が劣るという問題があった。
【０００９】
また、はんだディップ工程において、パッケージ部１４がはんだによって汚染されたり、はんだの熱によってパッケージ部１４の下部が軟化し重力により変形したり、樹脂内部の水分が蒸発して気泡が生じたりする虞があった。
【００１０】
さらに、はんだ皮膜形成を容易にするために、フラックスを浸漬等により第１及び第２のリードフレーム１１，１２に塗布する場合には、フラックスが第１及び第２のリードフレーム１１，１２とパッケージ部１４との界面から侵入し、半導体素子１３を汚染し、装置の信頼性が低下する虞があった。
【００１１】
一方、樹脂が充填される際には、ボンディングワイヤ１３ａ回りには図８の（ａ），（ｂ）中矢印α方向及びβ方向の流れが生ずる。このため、特にキャビティ充填時の樹脂粘度が高い種類の熱可塑性樹脂を用いた場合には、ボンディングワイヤ１３ａが樹脂の流動抵抗で大きく変形する。特にα方向の流れに対してボンディングワイヤ１３ａは大きく変形し、断線したり、第１のリードフレーム１１に接触する等して光半導体装置としての必要な信頼性を確保することが困難であった。
【００１２】
なお、特開平６−２８３６４５にはエポキシ樹脂をベースにした導電性ペーストをリードフレーム全面に塗布した場合が開示されている。しかし、エポキシ樹脂は吸水性を持つ樹脂であるため、パッケージ外部のペーストに浸透した水分がインナリード部分のボンディング部を腐食させる虞がある。また、導電性ペーストの代わりにリードフレーム全体にはんだ皮膜を形成するとボンディングできないという問題がある。
【００１３】
そこで本発明は、熱可塑性樹脂により半導体素子を封止する場合であっても、耐湿性等の信頼性を確保することができる半導体装置及び半導体装置製造方法を提供することを目的としている。
【００１４】
【課題を解決するための手段】
上記課題を解決し目的を達成するために、請求項１に記載された発明は、熱可塑性樹脂からなるパッケージと、このパッケージ内部に先端部側がそれぞれ所定長ずつ配置されるとともに、所定間隔をもって並設された第１のリードフレーム及び第２のリードフレームと、上記第１及び第２のリードフレームの表面に形成され、かつ、上記パッケージの外部から内部に亘って形成されたはんだ皮膜部と、上記第１のリードフレームの上記半導体素子が搭載された先端部位周囲及び第２のリードフレームの先端部位周囲にそれぞれ形成された金属皮膜部と、上記第１のリードフレームの先端部側に搭載された半導体素子と、この半導体素子の電極にその一端が接続され、他端が上記第２のリードフレームの先端部側に接続されたボンディングワイヤとを備え、上記はんだ皮膜部の上記パッケージの内部側先端部とこの先端部に近接する上記金属皮膜部の端部とは所定距離離間し、上記はんだ皮膜部は上記パッケージの内部側に少なくとも０．５ｍｍ以上形成されるとともに、少なくとも２０μｍの厚みで形成され、かつ、上記所定間隔は少なくとも０．３ｍｍ以上であり、上記第１のリードフレームの先端部側と上記第２のリードフレームの先端部側との間隙は、上記ボンディングワイヤが結線された側の間隙に比べて狭く形成されている。
【００１６】
請求項２に記載された発明は、熱可塑性樹脂からなるパッケージと、このパッケージ内部に先端部側がそれぞれ所定長ずつ配置されるとともに、所定間隔をもって並設された第１のリードフレーム及び第２のリードフレームと、上記第１及び第２のリードフレームの表面に形成され、かつ、上記パッケージの外部から内部に亘って形成されたはんだ皮膜部と、上記第１のリードフレームの上記半導体素子が搭載された先端部位周囲及び第２のリードフレームの先端部位周囲にそれぞれ形成された金属皮膜部と、上記第１のリードフレームの先端部側に搭載された半導体素子と、この半導体素子の電極にその一端が接続され、他端が上記第２のリードフレームの先端部側に接続されたボンディングワイヤとを備え、上記はんだ皮膜部の上記パッケージの内部側先端部とこの先端部に近接する上記金属皮膜部の端部とは所定距離離間し、上記はんだ皮膜部は上記パッケージの内部側に少なくとも０．５ｍｍ以上形成されるとともに、少なくとも２０μｍの厚みで形成され、かつ、上記所定間隔は少なくとも０．３ｍｍ以上であり、上記第１のリードフレームの先端部と上記第２のリードフレームの先端部との間隙の方向がパッケージ成形金型内への上記熱可塑性樹脂の流入の方向と９０度以上ずらして形成されている。
【００１８】
請求項３に記載された発明は、請求項１又は２に記載された発明において、上記半導体素子が光半導体素子であることが好ましい。
請求項４に記載された発明は、所定間隔をもって並設された第１及び第２のリードフレームの基端部側の所定長さにはんだ皮膜部を形成するはんだ皮膜形成工程と、上記第１のリードフレームの上記半導体素子が搭載された先端部位周囲及び第２のリードフレームの先端部位周囲にそれぞれ金属皮膜部を形成する金属皮膜部形成工程と、上記第１のリードフレームの先端部側に半導体素子を搭載するボンディング工程と、上記半導体素子の端子と上記第２のリードフレームの先端部側とをワイヤで接続するワイヤボンディング工程と、上記第１及び第２のリードフレームの先端部側及び上記はんだ皮膜部の上記第１及び第２のリードフレームの先端部側の所定長さを熱可塑性樹脂で封止する樹脂封止工程とを備え、上記はんだ皮膜部は上記パッケージの内部側に少なくとも０．５ｍｍ以上形成されるとともに、少なくとも２０μｍの厚みで形成され、かつ、上記所定間隔は少なくとも０．３ｍｍ以上であり、上記第１のリードフレームの先端部側と上記第２のリードフレームの先端部側との間隙は、上記ボンディングワイヤが結線された側の間隙に比べて狭く形成されるとともに、上記封止樹脂工程において上記熱可塑性樹脂を流入させるゲートに対して、上記第１のリードフレームが対向配置され、かつ、上記第２のリードフレームは流入方向に対して交差する方向に離間して配置されている。
請求項５に記載された発明は、所定間隔をもって並設された第１及び第２のリードフレームの基端部側の所定長さにはんだ皮膜部を形成するはんだ皮膜形成工程と、上記第１のリードフレームの上記半導体素子が搭載された先端部位周囲及び第２のリードフレームの先端部位周囲にそれぞれ金属皮膜部を形成する金属皮膜部形成工程と、上記第１のリードフレームの先端部側に半導体素子を搭載するボンディング工程と、上記半導体素子の端子と上記第２のリードフレームの先端部側とをワイヤで接続するワイヤボンディング工程と、上記第１及び第２のリードフレームの先端部側及び上記はんだ皮膜部の上記第１及び第２のリードフレームの先端部側の所定長さを熱可塑性樹脂で封止する樹脂封止工程とを備え、上記はんだ皮膜部は上記パッケージの内部側に少なくとも０．５ｍｍ以上形成されるとともに、少なくとも２０μｍの厚みで形成され、かつ、上記所定間隔は少なくとも０．３ｍｍ以上であり、上記第１のリードフレームの先端部と上記第２のリードフレームの先端部との間隙の方向がゲートを介してパッケージ成形金型内へ上記熱可塑性樹脂が流入する方向と９０度以上ずらして形成されている。
【００１９】
上記手段を講じた結果、次のような作用が生じる。請求項１〜３に記載された発明では、はんだ皮膜部が熱可塑性樹脂からなるパッケージの外部から内部に亘って形成されているので、熱可塑性樹脂がはんだ皮膜部に強力に密着する。このときの密着力は熱可塑性樹脂とリードフレームの密着力よりも強い。このため、パッケージ外部からの水分の侵入を防止することができる。また、熱可塑性樹脂は熱硬化性樹脂よりも吸湿性が低いので、樹脂自体のバルクからの半導体素子への水分の侵入をも低減することができる。
また、はんだ皮膜部が半導体素子周囲の金属皮膜部と所定距離離間しているので、熱可塑性樹脂とはんだ皮膜部との密着部から熱可塑性樹脂と金属皮膜部との密着部へ水分が伝達することを防止できる。
さらに、はんだ皮膜部がパッケージ内部へ少なくとも０．５ｍｍ以上形成されているので、熱可塑性樹脂とはんだ皮膜部との密着部分を十分にとることができる。また、はんだ皮膜部が少なくとも２０μｍ設けられているので、はんだ皮膜部が設けられている部位と設けられていない部位とで段差を十分にとることができる。このため、段差部分で外部からの水分侵入を阻止することができる。さらに、所定距離は少なくとも０．３ｍｍ以上としたので、熱可塑性樹脂をはんだ皮膜部と金属皮膜部との隙間に十分に充填させることができ、熱可塑性樹脂とリードフレームを密着させることができる。したがって、水分の伝達を効果的に防止できる。
さらにまた、熱可塑性樹脂を充填する際に、第１のリードフレームの先端部側と第２のリードフレームの先端部側との間に形成される間隙に流入する熱可塑性樹脂の量が規制されるので、ボンディングワイヤには第１及び第２のリードフレームの間に沿った方向への力を緩和することができる。このため、ボンディングワイヤの変形量が減少し、断線しにくくなるとともに、ボンディングワイヤが第１のリードフレームに接触することを防止することができる。
【００２５】
請求項４，５に記載された発明では、はんだ皮膜部の形成を熱可塑性樹脂によるパッケージの形成の前工程にて行うので、はんだ皮膜部の形成時における熱の影響がパッケージに及ぶことを防止できる。したがって、パッケージの変形・変質を防止することができる。
また、はんだ皮膜部が半導体素子周囲の金属皮膜部と所定距離離間しているので、熱可塑性樹脂とはんだ皮膜部との密着部から熱可塑性樹脂と金属皮膜部との密着部へ水分が伝達することを防止できる。
さらに、はんだ皮膜部がパッケージ内部へ少なくとも０．５ｍｍ以上形成されているので、熱可塑性樹脂とはんだ皮膜部との密着部分を十分にとることができる。また、はんだ皮膜部が少なくとも２０μｍ設けられているので、はんだ皮膜部が設けられている部位と設けられていない部位とで段差を十分にとることができる。このため、段差部分で外部からの水分侵入を阻止することができる。さらに、所定距離は少なくとも０．３ｍｍ以上としたので、熱可塑性樹脂をはんだ皮膜部と金属皮膜部との隙間に十分に充填させることができ、熱可塑性樹脂とリードフレームを密着させることができる。したがって、水分の伝達を効果的に防止できる。
さらにまた、熱可塑性樹脂を充填する際に、第１のリードフレームの先端部側と第２のリードフレームの先端部側との間に形成される間隙に流入する熱可塑性樹脂の量が規制されるので、ボンディングワイヤには第１及び第２のリードフレームの間に沿った方向への力を緩和することができる。このため、ボンディングワイヤの変形量が減少し、断線しにくくなるとともに、ボンディングワイヤが第１のリードフレームに接触することを防止することができる。
【００２６】
【発明の実施の形態】
図１は本発明の第１の実施の形態に係る光半導体装置３０を示す側面図、図２は本光半導体装置３０を製造するための金型４０を示す図である。この光半導体装置３０は位置検出用インタラプタの内部素子ＳＳＶ（スモールサイドビュー）である。
【００２７】
図１及び図２に示すように光半導体装置３０は、第１のリードフレーム３１及び第２のリードフレーム３２と、第１のリードフレーム３１に取り付けられた発光半導体素子（半導体素子）３３と、これら第１のリードフレーム３１，第２のリードフレーム３２及び発光半導体素子３３を封止するパッケージ部３４とを備えている。
【００２８】
第１のリードフレーム３１の先端部３１ａ及び第２のリードフレーム３２の先端部３２ａには厚さ１０μｍの銀皮膜部３５ａ，３５ｂがそれぞれ形成されている。
【００２９】
第１のリードフレーム３１の先端部３１ａには、発光半導体素子３３のアノード側が取り付けられている。そして、発光半導体素子３３のカソード側は発光半導体素子３３の電極Ｅとボンディングワイヤ３３ａを介して第２のリードフレームの先端部３２ａに接続されている。
【００３０】
第１のリードフレーム３１の基端部３１ｂ側及び第２のリードフレーム３２の基端部３２ｂ（不図示）側からパッケージ部３４内部側の所定領域に亘って厚さ２０μｍのはんだ皮膜部３６ａ，３６ｂがそれぞれ形成されている。なお、はんだ皮膜部３６ａ，３６ｂのはんだの組成はＳｎ：Ｐｂ＝９０：１０である。
【００３１】
パッケージ部３４は、図２の（ｂ）中距離ｅが４ｍｍ程度、距離ｆが３ｍｍ程度の大きさに形成されている。また、パッケージ部３４は、透明若しくは可視光を遮蔽するために黒色に着色された（受光側は７５０ｎｍ以下の波長の光を遮蔽するために着色される。）熱可塑性樹脂が硬化して形成されている。
【００３２】
金型４０は、上型４１と下型４２とから構成されている。上型４１及び下型４２には光半導体装置３０のパッケージ部３４を形成するための凹部４１ａ，４２ａが形成され、これら凹部４１ａ，４２ａによりキャビティ４３が形成されている。また、下型４２には外部からの樹脂の入り口となるゲート４２ｂが形成されている。
【００３３】
光半導体装置３０は次のような方法で製造される。すなわち、最初のはんだ皮膜形成工程においては、第１のリードフレーム３１の基端部３１ｂ及び第２のリードフレーム３２の基端部３２ｂの所定領域に亘ってはんだメッキを施すことによりはんだ皮膜部３６ａ，３６ｂを形成する。なお、この際パッケージ部３４は形成されていないのでパッケージ部３４が熱により変形・変質する虞はない。
【００３４】
次に、銀皮膜形成工程においては、第１のリードフレーム３１の先端部３１ａ及び第２のリードフレーム３２の先端部３２ａの所定領域に銀メッキを施すことにより銀皮膜部３５ａ，３５ｂを形成する。
【００３５】
これらはんだ皮膜形成工程及び銀皮膜形成工程により形成されたはんだ皮膜部３６ａ，３６ｂの先端はパッケージ部３４の界面基準位置Ｓから０．５ｍｍ（図２（ａ）ｄ１に相当）内側にあり、かつ、銀皮膜部３５ａ，３５ｂから０．３ｍｍ（図２（ａ）ｄ２に相当）離間している。
【００３６】
ここで、はんだ皮膜部３６ａ，３６ｂと銀皮膜部３５ａ，３５ｂとが少なくとも０．３ｍｍ以上離間している理由について説明する。すなわち、銀皮膜部３５ａ，３５ｂを形成した後にはんだ皮膜部３６ａ，３６ｂを形成するため、はんだ皮膜部３６ａ，３６ｂの形成は皮膜させない部分をマスキングして行う。但し、フレームとマスキング部との界面からはんだフラックスやはんだ溶液が浸入し、銀皮膜部表面を汚染する。汚染したままボンディングすると金−銀の化学反応が成長せず、必要なボンディング強度が得られず、信頼性を高めることができない。
【００３７】
また、はんだ皮膜部３６ａ，３６ｂと銀皮膜部３５ａ，３５ｂとが接触している場合、水分の浸入によりはんだ皮膜部３６ａ，３６ｂのＳｎが析出し、銀皮膜部３５ａ，３５ｂまで成長する。成長がボンディングワイヤ３３ａまで到達すると銀皮膜部３５ｂとの接続部分の腐食を引き起こし、銀皮膜部３５ｂからボンディングワイヤ３３ａがはがれ不良となる。
【００３８】
さらに、はんだ皮膜部３６ａ，３６ｂと銀皮膜部３５ａ，３５ｂとの隙間が０．３ｍｍ以上離間していると、図３の（ａ）に示すように熱可塑性樹脂が十分に充填され、水分の浸入を防止することができるが、隙間が狭いと、図３の（ｂ）に示すように熱可塑性樹脂が十分に充填されず、空間Ｓが生じることがあった。このため、空間Ｓを介して水分が浸入しやすいという虞があった。
【００３９】
なお、はんだ皮膜部３６ａ，３６ｂ及び銀皮膜部３５ａ，３５ｂの位置関係の設定方法については後述する。
次に、第１のリードフレーム３１の先端部３１ａに発光半導体素子３３のアノード側をボンディングし、カソード側をボンディングワイヤ３４を介して第２のリードフレームの先端部３２ａに接続する。なお、このとき、第１のリードフレーム３１及び第２のリードフレーム３２を１６５℃程度まで加熱するが、はんだ皮膜部３６ａ，３６ｂのはんだの融点は２００℃付近にあるため、溶融することはない。
【００４０】
最後に、パッケージ部３４の成形を行う。成形条件は、金型温度：１３０℃、樹脂溶融温度：３５０〜３６０℃、ゲート通過時の樹脂の見掛けの粘度：３００Ｐａ・ｓ、保圧：１２０ＭＰａの射出成形とする。また、熱可塑性樹脂はポリオレフィン樹脂のひとつであるファンクショナル・ノルボルネン系樹脂で、分子量８００００、引張伸び率１２％、ガラス転移点温度が１６５℃のものを用いた。なお、重量平均分子量は、トルエンを溶剤に用いた高速液体クロマトグラフィ（ＨＬＣ）分析（温度３８℃、流量１．０ｍｌ／分で測定）で測定し、ポリスチレン換算によって求めた。また、引張伸び率は、引張試験ＪＩＳＫ７１１３に準じて測定した。
【００４１】
パッケージ部３４の成形は、キャビティ４３内に第１のリードフレーム３１と第２のリードフレーム３２を配置した後、ゲート４２ｂから熱可塑性樹脂を充填することにより行う。熱可塑性樹脂は１０秒程度で硬化する。このとき、はんだ皮膜部３６ａ，３６ｂのうち、キャビティ４３内にある部位の表面は、流動してきた熱可塑性樹脂によって一旦溶融する。熱可塑性樹脂の温度が２００℃以下になると、はんだは硬化する。一方、熱可塑性樹脂は１６５℃までは溶融状態であるので、はんだの収縮に熱可塑性樹脂の収縮が追従し、熱可塑性樹脂が硬化すると熱可塑性樹脂とはんだとは隙間なく良好に密着する。このため、熱可塑性樹脂とリードフレームとの密着性に比べ、熱可塑性樹脂とはんだとの密着性が優れているため、界面からの水分が入りにくくなる。
【００４２】
なお、はんだ皮膜の溶融は金型内の熱量によって生じる。熱量は金型温度と樹脂温度の総量によって決定される。本実施の形態においては、金型温度１３０℃、樹脂温度３５０〜３６０℃の範囲の熱量であればはんだ皮膜２０μｍのうち、ごく表面しか溶融せず皮膜厚みの変化はない。
【００４３】
なお、はんだ皮膜部３６ａ，３６ｂのはんだの組成を例えばＳｎ：Ｐｂ＝７０：３０に設定すると溶融温度が１８３℃となる。このため、熱可塑性樹脂によりはんだ皮膜部３６ａ，３６ｂが溶融され流されてしまう。
【００４４】
ここで、パッケージ部３４による半導体素子３０の密着性を評価するために赤インク侵入試験の結果を示す。表１は、上述したはんだ皮膜部３６ａ，３６ｂの侵入距離を変えた１０種類の試作樹脂について、性能評価を行ったものである。
【００４５】
なお、赤インク侵入試験は、万年筆に用いられる赤インク中にそれぞれの樹脂で成形された光半導体装置３０を浸漬し、２４時間後に取り出しリードフレームと熱可塑性樹脂との界面における赤インクの侵入距離を調べるものである。表中のｄ１，ｄ２，ｔ２は図２に示した部分の寸法で、赤インク侵入距離とは、図２中界面基準位置Ｓの点からの距離である。なお、ｄ１の値がマイナスの場合はパッケージ内部にはんだ皮膜部３６ａ，３６ｂが形成されていないことを示している。なお、本サンプルの場合、ｄ２は１ｍｍからｄ１を引いた値となる。
【００４６】
【表１】
Figure 0004316019
【００４７】
この結果から、はんだ皮膜部はパッケージ内部に０．５ｍｍ以上（ｄ１≧０．５ｍｍ）入り込み、銀皮膜部から少なくとも０．３ｍｍ以上（ｄ２≧０．３ｍｍ）の距離を空けた場合が最も赤インク侵入距離が短いことが判明した。
【００４８】
上述したように本第１の実施の形態に係る光半導体装置３０においては、硬化時間を短縮し生産性を高めるためにリードフレームとの密着性の低い熱可塑性樹脂を用いる場合であっても、水分侵入を最小限に抑えることができる。また、熱可塑性樹脂はエポキシ樹脂に比べて吸湿性が小さいので、樹脂自体のバルクからの水分侵入をも低減することができる。したがって、半導体素子の耐湿性を十分に確保することができ、信頼性を向上させることができる。
【００４９】
さらに、はんだ皮膜形成工程をはんだパッケージ形成工程前に行うことができるので、はんだ皮膜形成の際のはんだ浸漬時における熱によるパッケージの変形・変質を防止することができる。したがって、効率よく、しかも信頼性の高い半導体装置を製造することができる。
【００５０】
さらにまた、はんだ皮膜形成を容易にするために、フラックスを浸漬等により塗布する場合でもフラックスの浸入を防止し、半導体素子を汚染することで、装置の信頼性を高めることができる。
【００５１】
図４は本発明の第２の実施の形態に係る光半導体装置５０を製造するための金型４０を示す図である。この図において図２と同一機能部分には同一符号を付し、その詳細な説明は省略する。
【００５２】
光半導体装置５０は、第１のリードフレーム５１及び第２のリードフレーム５２と、第１のリードフレーム５１に取り付けられた半導体素子５３と、これら第１のリードフレーム５１，第２のリードフレーム５２及び半導体素子５３を封止するパッケージ部５４とを備えている。
【００５３】
第１のリードフレーム５１の先端部５１ａ及び第２のリードフレーム５２の先端部５２ａには厚さ１０μｍの銀皮膜部５５ａ，５５ｂがそれぞれ形成されている。
【００５４】
第１のリードフレーム５１の先端部５１ａには、発光半導体素子５３のアノード側が取り付けられている。そして、発光半導体素子５３のカソード側は発光半導体素子５３の電極Ｅとボンディングワイヤ５３ａを介して第２のリードフレームの先端部５２ａに接続されている。
【００５５】
第１のリードフレーム５１の基端部５１ｂ側及び第２のリードフレーム５２の基端部５２ｂ（不図示）側からパッケージ部５４内部側に亘って厚さ２０μｍのはんだ皮膜部５６ａ，５６ｂがそれぞれ形成されている。なお、はんだ皮膜部５６ａ，５６ｂのはんだの組成はＳｎ：Ｐｂ＝９０：１０である。
【００５６】
第１のリードフレーム５１の先端部５１ａと第２のリードフレーム５２の先端部５２ａの間隙Ｋは、ボンディングワイヤ５３ａが結線された側の間隙Ｌに比べて狭く形成されている。また、先端部５１ａには後述する発光半導体素子５３が取り付けられている。一方、第２のリードフレーム５２の先端部５２ａは、先端部５１ａに対しゲート４２ｂと反対側に配置されている。このような寸法にリードフレームを形成することが樹脂の流れの規制手段となる。
【００５７】
なお、図４の（ａ）中の間隙ｍが０．１〜０．２ｍｍの範囲、間隙ｎが０．４ｍｍ以上となるように形成されるのが好適である。
パッケージ部５４は、図４の（ａ）中距離ｅが４ｍｍ程度、距離ｆが３ｍｍ程度の大きさに形成されている。
【００５８】
光半導体装置５０は、上述した光半導体装置３０と同様にして製造される。なお、ゲート４２ｂから樹脂を充填する際に、第１のリードフレーム５１の先端部５１ａと第２のリードフレーム５２の先端部５２ａとの間隙Ｋが間隙Ｌに比べて狭いため、導入された樹脂のうち間隙Ｋから第１のリードフレーム５１と第２のリードフレーム５２の間に流入する量が抑えられ、下型４２の凹部４２ａ側から間隙Ｌを通って上型４１の凹部４１ａ側に向かう流れが支配的となる。ボンディングワイヤ５３ａ回りはこの樹脂流動が支配的になり、従来に比べワイヤ変形量は８０％低下する。また、このときの熱可塑性樹脂の硬化時間は１０秒程度であった。
【００５９】
本第２の実施の形態によれば、上述した第１の実施の形態と同様の効果が得られるとともに、粘度の高い熱可塑性樹脂を用いる場合であっても、熱可塑性樹脂を充填する際にボンディングワイヤ５３ａの変形量を最小限に抑えることができるので、装置の信頼性を高めることができる。
【００６０】
図５は本発明の第３の実施の形態に係る光半導体装置６０を製造する金型４０を示す図である。なお、この図において、上述した図４と同一機能部分には同一符号を付し、詳細な説明は省略する。
【００６１】
本第３の実施の形態が上述した第２の実施の形態と異なる点は、第１のリードフレーム５１の代わりに第１のリードフレーム６１が用いられ、第２のリードフレーム５２の代わりに第２のリードフレーム６２が用いられている点である。なお、第１のリードフレーム６１の先端部６１ａと第２のリードフレーム６２の先端部６２ａとの間隙Ｑの方向はゲート４２ｂの方向と９０度以上ずれて形成されている。このようにリードフレームを構成することで樹脂の流れの規制手段となる。
【００６２】
このように構成された第３の実施の形態に係る光半導体装置６０であっても、樹脂は第１のリードフレーム６１の先端部６１ａと第２のリードフレーム６２の先端部６２ａとの間隙Ｑから入りにくく、間隙Ｒを流れる樹脂流動が支配的になる。このため、上述した光半導体装置５０と同様の効果を得ることができる。
【００６３】
図６は本第２の実施の形態の変形例に係る光半導体装置６０Ａを示す図である。なお、この図において、上述した図５と同一機能部分には同一符号を付し、詳細な説明は省略する。
【００６４】
本変形例が上述した第３の実施の形態と異なる点はボンディングワイヤ６３ａと第２のリードフレーム６２との接続位置である。このようにすることでゲート４２ｂから導入された樹脂が、キャビティ４３の図６中左方へ流動する際に、その流動方向とボンディングワイヤ３４の結線方向とが平行となるため、ボンディングワイヤ３４の変形量をさらに抑えることができる。
【００６５】
なお、本発明は上述した各実施の形態に限定されるものではない。すなわち上記実施の形態では、はんだ皮膜部及び銀皮膜部は、メッキにより形成しているが、浸漬等他の方法を用いてもよい。また、はんだの組成は用いる熱可塑性樹脂の溶融温度や金型温度等に応じて適宜変更してもよい。さらに、光半導体装置３０として発光半導体素子を用いているが、受光半導体素子を用いてもよい。このほか本発明の要旨を逸脱しない範囲で種々変形実施可能であるのは勿論である。
【００６６】
【発明の効果】
請求項１〜３に記載された発明によれば、はんだ皮膜部が熱可塑性樹脂からなるパッケージの外部から内部に亘って形成されているので、熱可塑性樹脂がはんだ皮膜部に強力に密着する。このときの密着力は熱可塑性樹脂とリードフレームの密着力よりも強い。このため、パッケージ外部からの水分の侵入を防止することができる。また、熱可塑性樹脂は熱硬化性樹脂よりも吸湿性が低いので、樹脂自体のバルクからの半導体素子への水分の侵入をも低減することができる。したがって、半導体素子の信頼性を向上させることができる。
また、はんだ皮膜部が半導体素子周囲の金属皮膜部と所定距離離間しているので、熱可塑性樹脂とはんだ皮膜部との密着部から熱可塑性樹脂と金属皮膜部との密着部へ水分が伝達することを防止できる。
さらに、はんだ皮膜部がパッケージ内部へ少なくとも０．５ｍｍ以上形成されているので、熱可塑性樹脂とはんだ皮膜部との密着部分を十分にとることができる。また、はんだ皮膜部が少なくとも２０μｍ設けられているので、はんだ皮膜部が設けられている部位と設けられていない部位とで段差を十分にとることができる。このため、段差部分で外部からの水分侵入を阻止することができる。さらに、所定距離は少なくとも０．３ｍｍ以上としたので、熱可塑性樹脂をはんだ皮膜部と金属皮膜部との隙間に十分に充填させることができ、熱可塑性樹脂とリードフレームを密着させることができる。したがって、水分の伝達を効果的に防止できる。
さらにまた、熱可塑性樹脂を充填する際に、第１のリードフレームの先端部側と第２のリードフレームの先端部側との間に形成される間隙に流入する熱可塑性樹脂の量が規制されるので、ボンディングワイヤには第１及び第２のリードフレームの間に沿った方向への力を緩和することができる。このため、ボンディングワイヤの変形量が減少し、断線しにくくなるとともに、ボンディングワイヤが第１のリードフレームに接触することを防止することができる。
【００７２】
請求項４，５に記載された発明によれば、はんだ皮膜部の形成を熱可塑性樹脂によるパッケージの形成の前工程にて行うので、はんだ皮膜部の形成時における熱の影響がパッケージに及ぶことを防止できる。したがって、パッケージの変形・変質を防止することができる。
さらに、はんだ皮膜部がパッケージ内部へ少なくとも０．５ｍｍ以上形成されているので、熱可塑性樹脂とはんだ皮膜部との密着部分を十分にとることができる。また、はんだ皮膜部が少なくとも２０μｍ設けられているので、はんだ皮膜部が設けられている部位と設けられていない部位とで段差を十分にとることができる。このため、段差部分で外部からの水分侵入を阻止することができる。さらに、所定距離は少なくとも０．３ｍｍ以上としたので、熱可塑性樹脂をはんだ皮膜部と金属皮膜部との隙間に十分に充填させることができ、熱可塑性樹脂とリードフレームを密着させることができる。したがって、水分の伝達を効果的に防止できる。
さらにまた、熱可塑性樹脂を充填する際に、第１のリードフレームの先端部側と第２のリードフレームの先端部側との間に形成される間隙に流入する熱可塑性樹脂の量が規制されるので、ボンディングワイヤには第１及び第２のリードフレームの間に沿った方向への力を緩和することができる。このため、ボンディングワイヤの変形量が減少し、断線しにくくなるとともに、ボンディングワイヤが第１のリードフレームに接触することを防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る光半導体装置を示す側面図。
【図２】同装置を製造する金型を示す図であって、（ａ）は下型上にリードフレームを配置した状態を示す平面図、（ｂ）は金型を（ａ）におけるＡ−Ａ線で切断し矢印方向に見た断面図。
【図３】同光半導体装置の要部を示す断面図。
【図４】本発明の第２の実施の形態に係る光半導体装置を製造するための金型のうち下型上にリードフレームを配置した状態を示す平面図。
【図５】本発明の第３の実施の形態に係る光半導体装置を製造するための金型のうち下型上にリードフレームを配置した状態を示す平面図。
【図６】同実施の形態の変形例に係る光半導体装置を製造するための金型のうち下型上にリードフレームを配置した状態を示す平面図。
【図７】従来の光半導体装置を示す側面図。
【図８】従来の光半導体装置を製造するための金型を示す図であって、（ａ）は下型上にリードフレームを配置した状態を示す平面図、（ｂ）は金型を（ａ）におけるＸ−Ｘ線で切断し矢印方向に見た断面図。
【符号の説明】
３０，５０，６０，６０Ａ…光半導体装置
３１，５１，６１…第１のリードフレーム
３２，５２，６２…第２のリードフレーム
３３，５３…半導体素子
３３ａ，５３ａ…ボンディングワイヤ
３４，５４…パッケージ部
３５ａ，３５ｂ，５５ａ，５５ｂ…銀皮膜部
３６ａ，３６ｂ，５６ａ，５６ｂ…はんだ皮膜部
４０…金型
４１…上型
４２…下型
４３…キャビティ

Claims (5)

  1. 熱可塑性樹脂からなるパッケージと、
    このパッケージ内部に先端部側がそれぞれ所定長ずつ配置されるとともに、所定間隔をもって並設された第１のリードフレーム及び第２のリードフレームと、
    上記第１及び第２のリードフレームの表面に形成され、かつ、上記パッケージの外部から内部に亘って形成されたはんだ皮膜部と、
    上記第１のリードフレームの上記半導体素子が搭載された先端部位周囲及び第２のリードフレームの先端部位周囲にそれぞれ形成された金属皮膜部と、
    上記第１のリードフレームの先端部側に搭載された半導体素子と、
    この半導体素子の電極にその一端が接続され、他端が上記第２のリードフレームの先端部側に接続されたボンディングワイヤとを備え、
    上記はんだ皮膜部の上記パッケージの内部側先端部とこの先端部に近接する上記金属皮膜部の端部とは所定距離離間し、
    上記はんだ皮膜部は上記パッケージの内部側に少なくとも０．５ｍｍ以上形成されるとともに、少なくとも２０μｍの厚みで形成され、かつ、上記所定間隔は少なくとも０．３ｍｍ以上であり、
    上記第１のリードフレームの先端部側と上記第２のリードフレームの先端部側との間隙は、上記ボンディングワイヤが結線された側の間隙に比べて狭く形成されていることを特徴とする半導体装置。
  2. 熱可塑性樹脂からなるパッケージと、
    このパッケージ内部に先端部側がそれぞれ所定長ずつ配置されるとともに、所定間隔をもって並設された第１のリードフレーム及び第２のリードフレームと、
    上記第１及び第２のリードフレームの表面に形成され、かつ、上記パッケージの外部から内部に亘って形成されたはんだ皮膜部と、
    上記第１のリードフレームの上記半導体素子が搭載された先端部位周囲及び第２のリードフレームの先端部位周囲にそれぞれ形成された金属皮膜部と、
    上記第１のリードフレームの先端部側に搭載された半導体素子と、
    この半導体素子の電極にその一端が接続され、他端が上記第２のリードフレームの先端部側に接続されたボンディングワイヤとを備え、
    上記はんだ皮膜部の上記パッケージの内部側先端部とこの先端部に近接する上記金属皮膜部の端部とは所定距離離間し、
    上記はんだ皮膜部は上記パッケージの内部側に少なくとも０．５ｍｍ以上形成されるとともに、少なくとも２０μｍの厚みで形成され、かつ、上記所定間隔は少なくとも０．３ｍｍ以上であり、
    上記第１のリードフレームの先端部と上記第２のリードフレームの先端部との間隙の方向がパッケージ成形金型内への上記熱可塑性樹脂の流入の方向と９０度以上ずらして形成されていることを特徴とする半導体装置。
  3. 上記半導体素子が光半導体素子であることを特徴とする請求項１又は２に記載の半導体装置。
  4. 所定間隔をもって並設された第１及び第２のリードフレームの基端部側の所定長さにはんだ皮膜部を形成するはんだ皮膜形成工程と、
    上記第１のリードフレームの上記半導体素子が搭載された先端部位周囲及び第２のリードフレームの先端部位周囲にそれぞれ金属皮膜部を形成する金属皮膜部形成工程と、
    上記第１のリードフレームの先端部側に半導体素子を搭載するボンディング工程と、
    上記半導体素子の端子と上記第２のリードフレームの先端部側とをワイヤで接続するワイヤボンディング工程と、
    上記第１及び第２のリードフレームの先端部側及び上記はんだ皮膜部の上記第１及び第２のリードフレームの先端部側の所定長さを熱可塑性樹脂で封止する樹脂封止工程とを備え、
    上記はんだ皮膜部は上記パッケージの内部側に少なくとも０．５ｍｍ以上形成されるとともに、少なくとも２０μｍの厚みで形成され、かつ、上記所定間隔は少なくとも０．３ｍｍ以上であり、
    上記第１のリードフレームの先端部側と上記第２のリードフレームの先端部側との間隙は、上記ボンディングワイヤが結線された側の間隙に比べて狭く形成されるとともに、上記封止樹脂工程において上記熱可塑性樹脂を流入させるゲートに対して、上記第１のリードフレームが対向配置され、かつ、上記第２のリードフレームは流入方向に対して交差する方向に離間して配置されていることを特徴とする半導体装置製造方法。
  5. 所定間隔をもって並設された第１及び第２のリードフレームの基端部側の所定長さにはんだ皮膜部を形成するはんだ皮膜形成工程と、
    上記第１のリードフレームの上記半導体素子が搭載された先端部位周囲及び第２のリードフレームの先端部位周囲にそれぞれ金属皮膜部を形成する金属皮膜部形成工程と、
    上記第１のリードフレームの先端部側に半導体素子を搭載するボンディング工程と、
    上記半導体素子の端子と上記第２のリードフレームの先端部側とをワイヤで接続するワイヤボンディング工程と、
    上記第１及び第２のリードフレームの先端部側及び上記はんだ皮膜部の上記第１及び第２のリードフレームの先端部側の所定長さを熱可塑性樹脂で封止する樹脂封止工程とを備え、
    上記はんだ皮膜部は上記パッケージの内部側に少なくとも０．５ｍｍ以上形成されるとともに、少なくとも２０μｍの厚みで形成され、かつ、上記所定間隔は少なくとも０．３ｍｍ以上であり、
    上記第１のリードフレームの先端部と上記第２のリードフレームの先端部との間隙の方向がゲートを介してパッケージ成形金型内へ上記熱可塑性樹脂が流入する方向と９０度以上ずらして形成されていることを特徴とする半導体装置製造方法。
JP23239297A 1996-10-01 1997-08-28 半導体装置及び半導体装置製造方法 Expired - Fee Related JP4316019B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP23239297A JP4316019B2 (ja) 1996-10-01 1997-08-28 半導体装置及び半導体装置製造方法
TW086113300A TW373344B (en) 1996-10-01 1997-09-12 Semiconductor device and semiconductor device producing method
US08/938,998 US6091139A (en) 1996-10-01 1997-09-26 Semiconductor device
MYPI97004528A MY121237A (en) 1996-10-01 1997-09-27 Semiconductor device
CN97122820A CN1095202C (zh) 1996-10-01 1997-09-30 半导体器件和半导体器件的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-260820 1996-10-01
JP26082096 1996-10-01
JP23239297A JP4316019B2 (ja) 1996-10-01 1997-08-28 半導体装置及び半導体装置製造方法

Publications (2)

Publication Number Publication Date
JPH10163519A JPH10163519A (ja) 1998-06-19
JP4316019B2 true JP4316019B2 (ja) 2009-08-19

Family

ID=26530432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23239297A Expired - Fee Related JP4316019B2 (ja) 1996-10-01 1997-08-28 半導体装置及び半導体装置製造方法

Country Status (5)

Country Link
US (1) US6091139A (ja)
JP (1) JP4316019B2 (ja)
CN (1) CN1095202C (ja)
MY (1) MY121237A (ja)
TW (1) TW373344B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544820B2 (en) * 1997-06-19 2003-04-08 Micron Technology, Inc. Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
JP2002314138A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
JP4101468B2 (ja) * 2001-04-09 2008-06-18 豊田合成株式会社 発光装置の製造方法
JP2002314143A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
JP4686132B2 (ja) * 2004-03-18 2011-05-18 株式会社東芝 保護カバー付き光半導体装置の製造方法
US9502624B2 (en) 2006-05-18 2016-11-22 Nichia Corporation Resin molding, surface mounted light emitting apparatus and methods for manufacturing the same
WO2008081696A1 (ja) * 2006-12-28 2008-07-10 Nichia Corporation 発光装置、パッケージ、発光装置の製造方法、パッケージの製造方法及びパッケージ製造用金型
JP5060172B2 (ja) * 2007-05-29 2012-10-31 岩谷産業株式会社 半導体発光装置
TWI384591B (zh) * 2008-11-17 2013-02-01 Everlight Electronics Co Ltd 發光二極體電路板
JP6239840B2 (ja) * 2013-03-27 2017-11-29 ローム株式会社 半導体装置および半導体装置の製造方法
CN115720685A (zh) * 2021-06-24 2023-02-28 京东方科技集团股份有限公司 背板及其制作方法、背光模组、显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US491254A (en) * 1893-02-07 Thomas twynam
JPS5816339B2 (ja) * 1975-04-04 1983-03-30 日本電気株式会社 ハンドウタイソウチ
JPS5571045A (en) * 1978-11-24 1980-05-28 Hitachi Ltd Lead frame
JPS58111959U (ja) * 1982-01-21 1983-07-30 シャープ株式会社 半導体装置
JPS58111958U (ja) * 1982-01-21 1983-07-30 シャープ株式会社 半導体装置のリ−ドフレ−ム
JPS5928553A (ja) * 1982-08-11 1984-02-15 Hitachi Ltd 耐食性アルミニウム配線材料
JPH02110982A (ja) * 1989-09-08 1990-04-24 Sharp Corp 半導体装置の製造方法
JP2539111B2 (ja) * 1991-02-21 1996-10-02 三井石油化学工業株式会社 耐湿性の改良された半導体装置およびその製造方法
JPH04329680A (ja) * 1991-05-01 1992-11-18 Sharp Corp 発光装置
JP2927620B2 (ja) * 1992-09-25 1999-07-28 シャープ株式会社 光結合装置およびその製造方法
JPH06283645A (ja) * 1993-03-30 1994-10-07 Sony Corp 半導体装置
JP2981371B2 (ja) * 1993-07-19 1999-11-22 シャープ株式会社 光結合装置
JPH0983013A (ja) * 1995-09-14 1997-03-28 Sharp Corp 光結合装置及びその製造方法
JPH10144839A (ja) * 1996-11-05 1998-05-29 Metetsuku Kitamura Kk リードフレームとその製造方法及びリード部品
TW401634B (en) * 1997-04-09 2000-08-11 Sitron Prec Co Ltd Lead frame and its manufacture method
US5844308A (en) * 1997-08-20 1998-12-01 Cts Corporation Integrated circuit anti-bridging leads design

Also Published As

Publication number Publication date
JPH10163519A (ja) 1998-06-19
MY121237A (en) 2006-01-28
CN1095202C (zh) 2002-11-27
US6091139A (en) 2000-07-18
CN1179013A (zh) 1998-04-15
TW373344B (en) 1999-11-01

Similar Documents

Publication Publication Date Title
JP4316019B2 (ja) 半導体装置及び半導体装置製造方法
CN101416311B (zh) 无夹片和无引线半导体管芯封装及其制造方法
US20010042915A1 (en) Packages having flash-proof structure and method for manufacturing the same
TW478183B (en) Method for manufacturing electronic semiconductor elements
JP3659635B2 (ja) 光半導体装置
US5969427A (en) Use of an oxide surface to facilitate gate break on a carrier substrate for a semiconductor device
JPH0794654A (ja) 半導体装置用リードフレーム
CN106206480B (zh) 芯片封装结构及其制作方法
WO2002061768A1 (fr) Connecteur de resistance et son procede de fabrication
JPH11186304A (ja) 混成集積回路装置の製造方法
JPH1012643A (ja) 光半導体装置
US10916448B2 (en) Method for creating a wettable surface for improved reliability in QFN packages
JPH065726A (ja) 樹脂製中空パッケージを用いた半導体装置
JP2560136B2 (ja) 半導体レーザ装置
CN202042478U (zh) 半导体元件封装及使用该封装的发光元件
JP2560135B2 (ja) 半導体レーザ装置における透明樹脂の充填方法
JPH06342816A (ja) 半導体装置及びその製造方法並びにそれらに用いるリードフレーム
JP2000200927A (ja) 電子部品の製造方法
JPS63102247A (ja) 樹脂封止型半導体装置
JP2006352175A (ja) 半導体集積回路装置
JP3477073B2 (ja) 半導体素子収納用パッケージの製造方法
JPH06244340A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JP2002289717A (ja) リードフレーム、電子部品装置及びその製造方法
JPH0423459A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JP2019106496A (ja) 光デバイス及び光デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090209

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090520

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140529

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees