JPH06283645A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06283645A JPH06283645A JP5072248A JP7224893A JPH06283645A JP H06283645 A JPH06283645 A JP H06283645A JP 5072248 A JP5072248 A JP 5072248A JP 7224893 A JP7224893 A JP 7224893A JP H06283645 A JPH06283645 A JP H06283645A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- base
- semiconductor device
- adhesion
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 基台とリードフレームとの密着性が良い低コ
ストの中空パッケージ構造の半導体装置を提供する。 【構成】 リードフレーム２の表面に導電性有機被膜３
ａを形成する。このため、プラスチックモールドで作製
される基台４とリードフレーム３との密着性が良くな
る。また、リードフレーム３表面への導電性有機被膜３
ａの形成は、例えば、ディッピング（浸漬）処理で行え
るので、コストも低減できる。
ストの中空パッケージ構造の半導体装置を提供する。 【構成】 リードフレーム２の表面に導電性有機被膜３
ａを形成する。このため、プラスチックモールドで作製
される基台４とリードフレーム３との密着性が良くな
る。また、リードフレーム３表面への導電性有機被膜３
ａの形成は、例えば、ディッピング（浸漬）処理で行え
るので、コストも低減できる。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＣＤエリアセンサ集
積回路、ＣＣＤリニアセンサ集積回路などの中空パッケ
ージ構造を有する半導体装置に関する。
積回路、ＣＣＤリニアセンサ集積回路などの中空パッケ
ージ構造を有する半導体装置に関する。
【０００２】
【従来の技術】従来から、ＣＣＤリニアセンサ・ＣＣＤ
エリアセンサ等の半導体チップを有する中空構造のセラ
ミックパッケージまたは中空構造のプラスチックモール
ドパッケージの半導体装置では、基台がセラミックまた
はモールドプラスチックとされ、その基台にリードフレ
ームが固着されている。
エリアセンサ等の半導体チップを有する中空構造のセラ
ミックパッケージまたは中空構造のプラスチックモール
ドパッケージの半導体装置では、基台がセラミックまた
はモールドプラスチックとされ、その基台にリードフレ
ームが固着されている。
【０００３】そして、半導体チップの素子形成面（以
下、表面という）の接続部とリードフレームのインナー
リード部に形成されているアルミニューム（以下、Ａｌ
という）蒸着膜またはＡｌクラッド層とが金線またはＡ
ｌ線でワイヤボンディングされている。
下、表面という）の接続部とリードフレームのインナー
リード部に形成されているアルミニューム（以下、Ａｌ
という）蒸着膜またはＡｌクラッド層とが金線またはＡ
ｌ線でワイヤボンディングされている。
【０００４】一方、上記リードフレームのアウターリー
ド部には、半田めっきまたはＳｎめっきが形成され、プ
リント配線基板等に半田付けされている。
ド部には、半田めっきまたはＳｎめっきが形成され、プ
リント配線基板等に半田付けされている。
【０００５】ところで、一般に、上記半導体装置におい
ては、低コストであることが要求されている。また、リ
ードフレームと基台との間の隙間から外部雰囲気が侵入
しないように、リードフレームと基台との密着性が良い
ことが要求されている。
ては、低コストであることが要求されている。また、リ
ードフレームと基台との間の隙間から外部雰囲気が侵入
しないように、リードフレームと基台との密着性が良い
ことが要求されている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置において、インナーリード部にＡｌ蒸着
膜を形成する際には、膜を形成する以外の部分にマスキ
ング処理を行わなければならないという煩雑さがあり、
さらに、Ａｌクラッド層を形成する際には、厚み１０〜
２０μｍのＡｌ箔を取り扱わなければならないので、そ
の取扱い作業にも同様の煩雑さがあり、コスト上昇の要
因になっていた。
来の半導体装置において、インナーリード部にＡｌ蒸着
膜を形成する際には、膜を形成する以外の部分にマスキ
ング処理を行わなければならないという煩雑さがあり、
さらに、Ａｌクラッド層を形成する際には、厚み１０〜
２０μｍのＡｌ箔を取り扱わなければならないので、そ
の取扱い作業にも同様の煩雑さがあり、コスト上昇の要
因になっていた。
【０００７】特に、セラミックパッケージの場合には、
インナーリード部に対するＡｌ蒸着膜やＡｌクラッド層
の変成（剥がれや酸化）が発生しないようにするために
セラミックの焼成条件が制約されるので、これがセラミ
ックの特性選択に対する制限条件となり、これもコスト
上昇の要因になっている。なお、低α線発生用として
は、そのガラス封止温度に耐えられないためにＡｌ蒸着
膜やＡｌクラッド層に代替してＮｉ−Ａｕめっきが採用
されているがこの場合には、一層コストが上昇する。
インナーリード部に対するＡｌ蒸着膜やＡｌクラッド層
の変成（剥がれや酸化）が発生しないようにするために
セラミックの焼成条件が制約されるので、これがセラミ
ックの特性選択に対する制限条件となり、これもコスト
上昇の要因になっている。なお、低α線発生用として
は、そのガラス封止温度に耐えられないためにＡｌ蒸着
膜やＡｌクラッド層に代替してＮｉ−Ａｕめっきが採用
されているがこの場合には、一層コストが上昇する。
【０００８】また、アウターリード部に対する半田めっ
きまたはＳｎめっき処理は、成形後にインナーリード部
にプロテクトテープを貼ってから処理するので工数がか
かりこれもコスト上昇の要因になっている。
きまたはＳｎめっき処理は、成形後にインナーリード部
にプロテクトテープを貼ってから処理するので工数がか
かりこれもコスト上昇の要因になっている。
【０００９】一方、リードフレームと基台との密着性を
考慮した場合、セラミックパッケージの場合には、低融
点ガラスでリードフレームを固着しているので問題はな
いが、プラスチックパッケージの場合には、リードフレ
ーム材と樹脂材料との膨張率の差異を原因として密着性
が問題になる。
考慮した場合、セラミックパッケージの場合には、低融
点ガラスでリードフレームを固着しているので問題はな
いが、プラスチックパッケージの場合には、リードフレ
ーム材と樹脂材料との膨張率の差異を原因として密着性
が問題になる。
【００１０】一般に、熱可塑性のモールドレジンは、銅
系リードフレームと熱膨張率が同程度であるので、密着
性は良いが、４２アロイ等鉄系リードフレームとは熱膨
張率が約１桁違うので、密着性、すなわち耐湿性（気密
性）が問題になる。
系リードフレームと熱膨張率が同程度であるので、密着
性は良いが、４２アロイ等鉄系リードフレームとは熱膨
張率が約１桁違うので、密着性、すなわち耐湿性（気密
性）が問題になる。
【００１１】この密着性を改善するためにリードフレー
ムの表面にプライマー（有機系被膜）を下塗りすること
も考えられるが、成形後に基台から露出したインナーリ
ード部またはアウターリード部表面からその被膜を除去
しなければならないという煩雑さがある。
ムの表面にプライマー（有機系被膜）を下塗りすること
も考えられるが、成形後に基台から露出したインナーリ
ード部またはアウターリード部表面からその被膜を除去
しなければならないという煩雑さがある。
【００１２】なお、成形性の良い熱可塑性樹脂は、上記
従来構成のリードフレームとの密着性が悪いので、高気
密用途には採用されるには至っていない。
従来構成のリードフレームとの密着性が悪いので、高気
密用途には採用されるには至っていない。
【００１３】本発明は、このような課題を考慮してなさ
れたものであって、低コストの中空パッケージ構造の半
導体装置を提供することを目的とする。
れたものであって、低コストの中空パッケージ構造の半
導体装置を提供することを目的とする。
【００１４】本発明は、また、リードフレームとの密着
性の良い中空パッケージ構造の半導体装置を提供するこ
とを目的とする。
性の良い中空パッケージ構造の半導体装置を提供するこ
とを目的とする。
【００１５】
【課題を解決するための手段】本発明は、例えば、図１
に示すように、半導体チップ７に接続されるリードフレ
ーム３を有する中空プラスチックモールドパッケージ構
造の半導体装置において、リードフレーム３の表面に導
電性有機被膜３ａを形成したものである。
に示すように、半導体チップ７に接続されるリードフレ
ーム３を有する中空プラスチックモールドパッケージ構
造の半導体装置において、リードフレーム３の表面に導
電性有機被膜３ａを形成したものである。
【００１６】
【作用】本発明によれば、リードフレーム３の表面に導
電性有機被膜３ａを形成したので、プラスチックモール
ド４とリードフレーム３との密着性が良い。また、表面
への導電性有機被膜３ａの形成は、例えば、ディッピン
グ（浸漬）処理、スクリーン印刷処理またはスプレー塗
布処理等で行えるので、コストも低減できる。
電性有機被膜３ａを形成したので、プラスチックモール
ド４とリードフレーム３との密着性が良い。また、表面
への導電性有機被膜３ａの形成は、例えば、ディッピン
グ（浸漬）処理、スクリーン印刷処理またはスプレー塗
布処理等で行えるので、コストも低減できる。
【００１７】
【実施例】以下、本発明半導体装置の一実施例を固体撮
像装置に適用した場合について図面を参照して説明す
る。
像装置に適用した場合について図面を参照して説明す
る。
【００１８】図１は、一実施例の固体撮像装置の形成過
程及びその構成を示している。
程及びその構成を示している。
【００１９】まず、図１Ａに示すように、リードフレー
ム材１として、４２アロイ材（厚み＝約０．１５ｍｍ）
または銅材（厚み＝約０．２ｍｍ）を用意する。
ム材１として、４２アロイ材（厚み＝約０．１５ｍｍ）
または銅材（厚み＝約０．２ｍｍ）を用意する。
【００２０】次に、図１Ｂに示すように、このリードフ
レーム材１にエッチング処理またはプレス処理でパター
ンニングを行い、リードフレーム２を作製する。
レーム材１にエッチング処理またはプレス処理でパター
ンニングを行い、リードフレーム２を作製する。
【００２１】次に、図１Ｃに示すように、パターンニン
グしたリードフレーム２の表面に導電性ペーストを塗
り、熱風乾燥炉などで、約１５０゜Ｃ、約３０分間硬化
させて導電性有機被膜３ａ（図中、網点で示してい
る。）が形成されたリードフレーム３を作製する。導電
性ペーストとしては、半田付け性、金線ボンディング
性、耐熱性及び耐湿性等の面からエポキシ樹脂にＡｇま
たはＡｇとＣｕとを含有させたものが良い。なお、導電
性ペーストの塗布作業方法は、導電性ペーストの浴槽中
に、被塗装体としてのリードフレーム２を浸してデッピ
ング膜厚３〜４μｍ／回を３回繰り返して約１０μｍ厚
に被覆する作業方法を採用すればよい。
グしたリードフレーム２の表面に導電性ペーストを塗
り、熱風乾燥炉などで、約１５０゜Ｃ、約３０分間硬化
させて導電性有機被膜３ａ（図中、網点で示してい
る。）が形成されたリードフレーム３を作製する。導電
性ペーストとしては、半田付け性、金線ボンディング
性、耐熱性及び耐湿性等の面からエポキシ樹脂にＡｇま
たはＡｇとＣｕとを含有させたものが良い。なお、導電
性ペーストの塗布作業方法は、導電性ペーストの浴槽中
に、被塗装体としてのリードフレーム２を浸してデッピ
ング膜厚３〜４μｍ／回を３回繰り返して約１０μｍ厚
に被覆する作業方法を採用すればよい。
【００２２】なお、導電性被膜の形成は、このようなデ
ッピング（浸漬）処理に限らず、スクリーン印刷処理ま
たはスプレー塗布処理等によって行ってもよい。
ッピング（浸漬）処理に限らず、スクリーン印刷処理ま
たはスプレー塗布処理等によって行ってもよい。
【００２３】次に、図１Ｄに示すように、導電性被膜３
ａの形成されたリードフレーム３を所定形状に曲げて成
形した後、樹脂モールドして一体成形基台を作製する。
この一体成形基台は、モールド成形された基台４の上部
にリードフレーム３のインナーリード部５の上面が配さ
れ、リードフレーム３の中間部が基台４中に埋め込ま
れ、アウターリード６が基台４から外側に突き出るよう
な形状になっている。
ａの形成されたリードフレーム３を所定形状に曲げて成
形した後、樹脂モールドして一体成形基台を作製する。
この一体成形基台は、モールド成形された基台４の上部
にリードフレーム３のインナーリード部５の上面が配さ
れ、リードフレーム３の中間部が基台４中に埋め込ま
れ、アウターリード６が基台４から外側に突き出るよう
な形状になっている。
【００２４】なお、モールド樹脂が熱硬化性樹脂の場合
にはトランスファー成形で成形処理を行い、熱可塑性樹
脂の場合には射出成形で成形処理を行えばよい。成形性
は射出成形が優れている。なお、一体成形基台は、リー
ドフレーム３に導電性有機被膜３ａが形成されているの
で、いずれの成形の場合にも密着性（気密性）が良好で
ある。
にはトランスファー成形で成形処理を行い、熱可塑性樹
脂の場合には射出成形で成形処理を行えばよい。成形性
は射出成形が優れている。なお、一体成形基台は、リー
ドフレーム３に導電性有機被膜３ａが形成されているの
で、いずれの成形の場合にも密着性（気密性）が良好で
ある。
【００２５】次に、図１Ｅに示すように、半導体チップ
７を基台４の上面に接着剤８でダイボンドした後、半導
体チップ７とインナーリード部５とを金線９でワイヤボ
ンドする。接着剤８としては、用途に応じて銀ペースト
または絶縁性ペーストが採用され、キュア条件は約１０
０゜Ｃ、約１ｈである。また、ワイヤボンドの際のコラ
ムの温度は約１００〜１２０゜Ｃで、金線９の径は、約
φ２５μｍである。
７を基台４の上面に接着剤８でダイボンドした後、半導
体チップ７とインナーリード部５とを金線９でワイヤボ
ンドする。接着剤８としては、用途に応じて銀ペースト
または絶縁性ペーストが採用され、キュア条件は約１０
０゜Ｃ、約１ｈである。また、ワイヤボンドの際のコラ
ムの温度は約１００〜１２０゜Ｃで、金線９の径は、約
φ２５μｍである。
【００２６】次に、図１Ｆに示すように、凹み部１０を
有する透明のプラスチックリッド１１の周囲突起部１２
の底面と基台４とを重ねて固着する。
有する透明のプラスチックリッド１１の周囲突起部１２
の底面と基台４とを重ねて固着する。
【００２７】この固着処理は、プラスチックリッド１１
の材質が基台４の材質と同じ、例えば、熱可塑性樹脂の
場合には、超音波溶着法またはレーザ溶着法を採用して
行うことができる。プラスチックリッド１１の材質が基
台４と同じ材質または異なる材質であった場合には、Ｕ
Ｖ照射硬化または可視光硬化型接着剤を使用して行うこ
とができる。
の材質が基台４の材質と同じ、例えば、熱可塑性樹脂の
場合には、超音波溶着法またはレーザ溶着法を採用して
行うことができる。プラスチックリッド１１の材質が基
台４と同じ材質または異なる材質であった場合には、Ｕ
Ｖ照射硬化または可視光硬化型接着剤を使用して行うこ
とができる。
【００２８】そこで、次に、その図１Ｆに示すように、
アウターリード部６を基台４の側面に沿うように成形す
ることで、中空プラスチックモールドパッケージ構造の
半導体装置を作製することができる。
アウターリード部６を基台４の側面に沿うように成形す
ることで、中空プラスチックモールドパッケージ構造の
半導体装置を作製することができる。
【００２９】この半導体装置は、例えば、プリント配線
基板（図示していない）にアウターリード部６が半田付
け（２４０℃〜２６０℃５〜１０秒）されることで取り
付けられる。
基板（図示していない）にアウターリード部６が半田付
け（２４０℃〜２６０℃５〜１０秒）されることで取り
付けられる。
【００３０】このように、上記した実施例によれば、リ
ードフレーム２の表面に導電性有機被膜３ａを形成した
ので、プラスチックモールド材である基台４とリードフ
レーム３との密着性が良い。このため、耐湿性の面から
の品質が向上する。基台４の材質を熱可塑性樹脂に選択
した場合には、成形性の良いプラスチックモールドパッ
ケージを得ることができる。
ードフレーム２の表面に導電性有機被膜３ａを形成した
ので、プラスチックモールド材である基台４とリードフ
レーム３との密着性が良い。このため、耐湿性の面から
の品質が向上する。基台４の材質を熱可塑性樹脂に選択
した場合には、成形性の良いプラスチックモールドパッ
ケージを得ることができる。
【００３１】また、基台４から露出したインナーリード
部５に金線９のワイヤボンディングができるので、従来
の技術の項で説明したＮｉ−Ａｇめっき、Ａｌ蒸着膜及
びＡｌクラッド層の各形成処理がそれぞれ不要になり、
同様に露出したアウターリード部６に対する半田めっき
及びＳｎめっき処理も不要になるので、工程削減及びリ
ードタイムが低減されて、リードフレームのコストが低
減され、結果として半導体装置自体のコストが低減す
る。
部５に金線９のワイヤボンディングができるので、従来
の技術の項で説明したＮｉ−Ａｇめっき、Ａｌ蒸着膜及
びＡｌクラッド層の各形成処理がそれぞれ不要になり、
同様に露出したアウターリード部６に対する半田めっき
及びＳｎめっき処理も不要になるので、工程削減及びリ
ードタイムが低減されて、リードフレームのコストが低
減され、結果として半導体装置自体のコストが低減す
る。
【００３２】なお、本発明は上記の実施例に限らず、例
えば、半導体チップ７をＣＣＤエリアセンサ等の固体撮
像素子に代替してＵＶ消去型のＥＰＲＯＭに適用する
等、本発明の要旨を逸脱することなく種々の構成を採り
得ることはもちろんである。
えば、半導体チップ７をＣＣＤエリアセンサ等の固体撮
像素子に代替してＵＶ消去型のＥＰＲＯＭに適用する
等、本発明の要旨を逸脱することなく種々の構成を採り
得ることはもちろんである。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
リードフレームの表面に導電性有機被膜を形成したの
で、プラスチックモールド基台とリードフレームとの密
着性が良くなるという効果が得られる。また、リードフ
レーム表面への導電性有機被膜の形成は、例えば、ディ
ッピング（浸漬）処理スクリーン印刷処理またはスプレ
ー塗布処理等で行えるので、コストも低減できるという
効果が得られる。
リードフレームの表面に導電性有機被膜を形成したの
で、プラスチックモールド基台とリードフレームとの密
着性が良くなるという効果が得られる。また、リードフ
レーム表面への導電性有機被膜の形成は、例えば、ディ
ッピング（浸漬）処理スクリーン印刷処理またはスプレ
ー塗布処理等で行えるので、コストも低減できるという
効果が得られる。
【図１】本発明半導体装置を固体撮像装置に適用した場
合の構成とその形成過程を示す工程図である。
合の構成とその形成過程を示す工程図である。
３ リードフレーム（導電性有機被膜で覆われている） ４ 基台 ５ インナーリード部 ６ アウターリード部 ７ 半導体チップ ９ 金線
Claims (1)
- 【請求項１】 半導体チップに接続されるリードフレー
ムを有する中空プラスチックモールドパッケージ構造の
半導体装置において、 上記リードフレームの表面に導電性有機被膜を形成した
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5072248A JPH06283645A (ja) | 1993-03-30 | 1993-03-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5072248A JPH06283645A (ja) | 1993-03-30 | 1993-03-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06283645A true JPH06283645A (ja) | 1994-10-07 |
Family
ID=13483811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5072248A Pending JPH06283645A (ja) | 1993-03-30 | 1993-03-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06283645A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163519A (ja) * | 1996-10-01 | 1998-06-19 | Toshiba Corp | 半導体装置及び半導体装置製造方法 |
| CN100380617C (zh) * | 2004-03-18 | 2008-04-09 | 株式会社东芝 | 光学半导体装置与封装制模具的制造方法以及封装制模具 |
-
1993
- 1993-03-30 JP JP5072248A patent/JPH06283645A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163519A (ja) * | 1996-10-01 | 1998-06-19 | Toshiba Corp | 半導体装置及び半導体装置製造方法 |
| US6091139A (en) * | 1996-10-01 | 2000-07-18 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN100380617C (zh) * | 2004-03-18 | 2008-04-09 | 株式会社东芝 | 光学半导体装置与封装制模具的制造方法以及封装制模具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6531334B2 (en) | Method for fabricating hollow package with a solid-state image device | |
| US5814882A (en) | Seal structure for tape carrier package | |
| JP3542297B2 (ja) | 半導体装置用パッケージおよびその製造方法 | |
| JPH1050734A (ja) | チップ型半導体 | |
| JP3804747B2 (ja) | 半導体装置の製造方法 | |
| JPH06283645A (ja) | 半導体装置 | |
| JP2668995B2 (ja) | 半導体装置 | |
| JPH1051034A (ja) | 面実装型電子部品、その製造方法、これを回路基板上に実装する方法、およびこれを実装した回路基板 | |
| JP2002373961A (ja) | 樹脂封止型電子装置 | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JPS61241949A (ja) | 半導体装置 | |
| JPS62263665A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JP2605157B2 (ja) | モールドパッケージ型厚膜ハイブリッドｉｃ | |
| JP2506429B2 (ja) | 樹脂封止型半導体装置 | |
| JPH04252041A (ja) | 混成集積回路の製造方法 | |
| JPH05235191A (ja) | 樹脂封止型半導体装置とその実装方法 | |
| JPH06291215A (ja) | 半導体装置 | |
| JPS6025259A (ja) | 混成集積回路装置 | |
| JPS6178150A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPH04188656A (ja) | 混成集積回路の封止構造 | |
| JPH0638331U (ja) | 電子部品装置 | |
| JP2743567B2 (ja) | 樹脂封止型集積回路 | |
| JPS62108554A (ja) | 混成集積回路装置及びその製造方法 | |
| JP4743764B2 (ja) | 半導体パッケージの製造方法 | |
| JPS63111697A (ja) | 配線基板およびその製造方法 |