JPH05145001A - リードフレームとそれを用いた半導体装置の製造方法 - Google Patents

リードフレームとそれを用いた半導体装置の製造方法

Info

Publication number
JPH05145001A
JPH05145001A JP33130391A JP33130391A JPH05145001A JP H05145001 A JPH05145001 A JP H05145001A JP 33130391 A JP33130391 A JP 33130391A JP 33130391 A JP33130391 A JP 33130391A JP H05145001 A JPH05145001 A JP H05145001A
Authority
JP
Japan
Prior art keywords
die pad
lead frame
semiconductor element
lead
support bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33130391A
Other languages
English (en)
Inventor
Hitoshi Ito
仁 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP33130391A priority Critical patent/JPH05145001A/ja
Publication of JPH05145001A publication Critical patent/JPH05145001A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 ダイパッドが変形してもモールド樹脂を均一
に充填することができるリードフレームとそれを用いた
半導体装置の製造方法を提供する。 【構成】 ダイパッド11をディプレスするための折り
曲げ部11b半導体素子2を一体封止するモールド樹脂
20の外周面よりも外方の位置に設けたリードフレーム
1である。このリードフレーム1のダイパッド11上に
半導体素子2を搭載し、半導体素子2とリード12とを
ボンディングワイヤー3にて接続した後、リードフレー
ム1の折り曲げ部11bを上型4と下型5との境界面に
設けられた段差部5aで挟持して、モールド樹脂20に
て一体封止する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体素子を搭載する
ためのリードフレームと、このリードフレームを用いた
半導体装置の製造方法に関するものである。
【0002】
【従来の技術】リードフレームのダイパッド上に半導体
素子を搭載し、この半導体素子とリードとをボンディン
グワイヤーにより接続して、これらをモールド樹脂にて
一体封止した半導体装置を図3の断面図に示す。このよ
うな半導体装置10のリードフレーム1は、サポートバ
ー11aに保持されたダイパッド11と、半導体素子2
と電気的に接続されるリード12とから構成されてい
る。このダイパッド11を保持するためのサポートバー
11aは、クランク状に折り曲げられた折り曲げ部11
bを有しており、リード12の位置より所定高さhだけ
低位置にダイパッド11が配置される、いわゆるディプ
レス加工が施されている。これにより、半導体素子2と
リード12とを接続するボンディングワイヤー3のルー
プ高さを低くすることができるとともに、一体封止する
モールド樹脂20の略中央部に半導体素子2を配置する
ことができるため、薄型の半導体装置を製造する場合に
適している。
【0003】このリードフレーム1を用いて半導体装置
10を製造するには、先ず、ダイパッド11上に共晶接
合法等を用いて半導体素子2を搭載する。そして、この
半導体素子2とリード12とをボンディングワイヤー3
により接続する。その後、このリードフレーム1を所定
形状のキャビティを有する金型に挟持して、このキャビ
ティ内の略中央部に半導体素子2を配置する。そして、
このキャビティ内にモールド樹脂20を充填することに
より、半導体素子2とリード12およびボンディングワ
イヤー3とを一体封止した半導体装置10を製造する。
このリードフレーム1を用いて半導体装置10を製造す
ることにより、半導体素子2の上方のモールド樹脂20
の厚さと、下方のモールド樹脂20の厚さがほぼ等しい
ものとなる。特に薄型のモールド樹脂20により一体封
止する半導体装置10を製造する際、モールド樹脂20
が均一に充填されるとともに、熱歪みによる半導体装置
10の変形を低減することができる。
【0004】
【発明が解決しようとする課題】しかしながら、このよ
うなリードフレーム1とこれを用いた半導体装置10の
製造方法には次のような問題がある。すなわち、リード
フレーム1を搬送する際、前述のディプレス加工の施さ
れたダイパッド11に外力が加わると、サポートバー1
1aが変形し、略水平に保たれていたダイパッド11が
傾斜してしまう。このようなダイパッド11上に半導体
素子2を搭載し、ボンディングワイヤー3を用いてリー
ド12と接続して、モールド樹脂20にて一体封止した
場合、このダイパッド11の傾斜により、半導体素子2
の上方に流入するモールド樹脂20と、半導体素子2の
下方に流入するモールド樹脂20との流入圧力のバラン
スが崩れてしまう。これにより、ダイパッド11がさら
に傾斜して、ボンディングワイヤー3が断線したり、半
導体素子2の破損に至る場合がある。さらに、製造され
た半導体装置10は熱歪みにより変形を起こしたり、モ
ールド樹脂20に亀裂(クラック)が発生する原因とな
る。このダイパッド11の傾斜は、リードフレーム1の
搬送時ばかりでなく、ダイパッド11上に半導体素子2
を搭載するダイボンディング時や、半導体素子2とリー
ド12とをボンディングワイヤー3にて接続するワイヤ
ーボンディング時においても同様に起こる可能性があ
る。よって、本発明はダイパッドが変形してもモールド
樹脂を均一に充填することができるリードフレームとそ
れを用いた半導体装置の製造方法を提供するものであ
る。
【0005】
【課題を解決するための手段】本発明は上記の課題を解
決するために成されたリードフレームとそれを用いた半
導体装置の製造方法である。すなわち、サポートバーに
より保持されたダイパッドと、このダイパッド上に搭載
される半導体素子と配線するためのリードとを有するリ
ードフレームで、半導体素子を搭載したダイパッドとリ
ードの一部とを一体封止するモールド樹脂の外周面より
も外方に位置するサポートバーの部分をクランク状に折
り曲げたものである。
【0006】また、所定形状のキャビティを有する金型
の上型と下型との境界面で、半導体素子が搭載されたダ
イパッドを保持するサポートバーと、半導体素子と配線
されたリードとを挟持して、キャビティ内の略中央部に
この半導体素子を配置し、このキャビティ内にモールド
樹脂を充填することにより半導体素子を一体封止する半
導体装置の製造方法において、上型と下型との境界面で
サポートバーを挟持する部分に、リードを挟持する部分
よりも低位置な段差部を設け、この段差部でサポートバ
ーを挟持することにより、リードよりも低位置にダイパ
ッドを位置決めするものである。
【0007】
【作用】ダイパッドを保持するサポートバーが半導体素
子を一体封止するモールド樹脂の外側の位置で折り曲げ
られているので、この折り曲げ部を金型で挟持すれば、
サポートバーおよびダイパッドを略水平に、かつリード
よりも低位置に位置決めできる。さらに、ダイパッドを
保持するサポートバーおよびこの折り曲げ部を金型に設
けられた段差部で挟持することにより、リードフレーム
の搬送時等で傾斜が付いたダイパッドが略水平に矯正さ
れてキャビティ内に位置決めされる。
【0008】
【実施例】以下に本発明のリードフレームおよびこれを
用いた半導体装置の製造方法を図面に基づいて説明す
る。図1は本発明のリードフレームを説明する図で、
(a)はこのリードフレームの斜視図、(b)は(a)
のA−A線矢視断面図である。すなわち、図1(a)に
示すように、リードフレーム1は、半導体素子を搭載す
るダイパッド11と、このダイパッド11に周辺に配置
された複数のリード12とを有している。
【0009】このリードフレーム1のダイパッド11に
はサポートバー11aが連結しており、このサポートバ
ー11aによりダイパッド11を保持している。このサ
ポートバー11aは、半導体素子を搭載したダイパッド
11とリード12の一部を一体封止するモールド樹脂2
0の外周面より外方に位置する部分をクランク状に折り
曲げた折り曲げ部11bを有している。この折り曲げ部
11bを上型4と下型5との境界面に設けられた段差部
5aで挟持することにより、リードフレーム1はリード
12の位置よりも低位置にダイパッド11が配置され、
かつキャビティ21内の略中央で略水平な位置にダイパ
ッド11が位置決めされるものとなる。
【0010】次に、本発明のリードフレーム1を用いた
半導体装置の製造方法について説明する。図1(b)に
示すように、リードフレーム1のダイパッド11上に例
えば共晶接合法を用いて半導体素子2を搭載する。そし
て、この半導体素子2とリード12とをボンディングワ
イヤー3を用いて接続する。
【0011】このように半導体素子2がダイパッド11
上に搭載され、ボンディングワイヤー3にてリード12
と接続されたリードフレーム1を上型4と下型5とによ
り挟持する。この上型4と下型5との境界面には、予め
サポートバー11aの折り曲げ部11bに対応する形状
の段差部5aが設けられており、この段差部5aによ
り、折り曲げ部11bおよびサポートバー11aを挟持
する。また、段差部5aが設けられていない上型4と下
型5との境界面で、各リード12を挟持する。これによ
り、搬送時等で傾斜が付いたダイパッド11を有するリ
ードフレーム1を挟持すると、段差部5aの形状にサポ
ートバー11aの折り曲げ部11bが矯正され、キャビ
ティ21内の略中央部で半導体素子2が搭載されたダイ
パッド11が略水平に保持される。
【0012】そして、トランスファーモールド法等によ
り、このキャビティ21内にモールド樹脂20を充填す
る。このときダイパッド11がキャビティ21内の略中
央部で略水平に保持されているので、流入するモールド
樹脂20がダイパッド11および半導体素子2の上方と
下方とに均一に充填される。
【0013】キャビティ21内にモールド樹脂20を充
填して、半導体素子2を一体封止した状態を図2の断面
図に示す。このように、半導体素子2が搭載されたダイ
パッド11とボンディングワイヤー3およびリード12
の一部とを一体封止したモールド樹脂20の外側にサポ
ートバー11aの折り曲げ部11bが設けられた半導体
装置10を製造する。これにより、リード12の位置よ
り高さhだけ低位置で、かつ略水平にダイパッド11が
配置された半導体装置10となる。なお、モールド樹脂
20による一体封止の後、ダイパッド11を保持してい
たサポートバー11aは不要となるので、リード12を
リードフレーム1から切り離す工程と同時に、モールド
樹脂20の側端部から外側のサポートバー11aは切り
離され、リード12のみがモールド樹脂20の側端部か
ら突出した状態となる。
【0014】
【発明の効果】以上説明したように本発明のリードフレ
ームとこれを用いた半導体装置の製造方法によると次の
ような効果がある。すなわち、リードフレームの搬送時
等によりダイパッドが傾斜しても、このリードフレーム
を金型に挟持すると同時にダイパッドの位置を略水平に
位置決めすることができる。また、このようにダイパッ
ドが略水平な位置に位置決めされるため、このリードフ
レームを用いて半導体装置を製造する場合、半導体素子
の上方と下方とのキャビティ内に均一な流入圧力でモー
ルド樹脂を充填することができる。したがって、モール
ド樹脂の充填時にボンディングワイヤーが断線したり、
半導体素子が破損したりすることなく半導体装置を製造
することができる。さらに、熱歪みによる変形が少な
く、かつモールド樹脂の亀裂の発生が少ないため、特に
薄型の半導体装置を製造する場合、信頼性の高い製品を
提供することが可能となる。
【図面の簡単な説明】
【図1】本発明のリードフレームを説明する図で、
(a)は斜視図、(b)は(a)のA−A線矢視断面図
である。
【図2】ダイパッド上に搭載した半導体素子とリードの
一部をモールド樹脂にて一体封止した状態を説明する断
面図である。
【図3】従来のリードフレームを用いた半導体装置を説
明する断面図である。
【符号の説明】
1 リードフレーム 2 半導体素子 3 ボンディングワイヤー 4 上型 5 下型 5a 段差部 10 半導体装置 11 ダイパッド 11a サポートバー 11b 折り曲げ部 12 リード 20 モールド樹脂 21 キャビティ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 サポートバーにより保持されたダイパッ
    ドと、前記ダイパッド上に搭載される半導体素子と配線
    するためのリードとを有し、かつ前記半導体素子を搭載
    した前記ダイパッドと前記リードの一部とがモールド樹
    脂にて一体封止されるリードフレームにおいて、 前記モールド樹脂の外周面よりも外方に位置する前記サ
    ポートバーの部分をクランク状に折り曲げることによ
    り、前記リードよりも低位置に前記ダイパッドを設けた
    ことを特徴とするリードフレーム。
  2. 【請求項2】 所定形状のキャビティを有する金型の上
    型と下型との境界面で、半導体素子が搭載されたダイパ
    ッドを保持するサポートバーと、前記半導体素子と配線
    されたリードとを挟持して、前記キャビティ内の略中央
    部に前記半導体素子を配置し、前記キャビティ内にモー
    ルド樹脂を充填することにより前記半導体素子を一体封
    止して成る半導体装置の製造方法において、 前記上型と下型との境界面で前記サポートバーを挟持す
    る部分に、前記リードを挟持する部分よりも低位置な段
    差部を設け、前記段差部で前記サポートバーを挟持する
    ことにより、前記リードよりも低位置に前記ダイパッド
    を位置決めすることを特徴とする半導体装置の製造方
    法。
JP33130391A 1991-11-19 1991-11-19 リードフレームとそれを用いた半導体装置の製造方法 Pending JPH05145001A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33130391A JPH05145001A (ja) 1991-11-19 1991-11-19 リードフレームとそれを用いた半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33130391A JPH05145001A (ja) 1991-11-19 1991-11-19 リードフレームとそれを用いた半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH05145001A true JPH05145001A (ja) 1993-06-11

Family

ID=18242181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33130391A Pending JPH05145001A (ja) 1991-11-19 1991-11-19 リードフレームとそれを用いた半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH05145001A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5951114A (en) * 1995-12-07 1999-09-14 Sollac Wheel for a motorized land vehicle

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5951114A (en) * 1995-12-07 1999-09-14 Sollac Wheel for a motorized land vehicle

Similar Documents

Publication Publication Date Title
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
US4012766A (en) Semiconductor package and method of manufacture thereof
JPH1131776A (ja) 半導体チップパッケージ
US6454158B1 (en) Wire bonding apparatus and wire bonding method of semiconductor device
US5708294A (en) Lead frame having oblique slits on a die pad
US10804118B2 (en) Resin encapsulating mold and method of manufacturing semiconductor device
US11037866B2 (en) Semiconductor device and method of manufacturing the same
US5760467A (en) Semiconductor device lead frame having sunk die pad portions
JPH08264569A (ja) 樹脂封止型半導体装置の製造方法
JP3259377B2 (ja) 半導体装置
JPH05145001A (ja) リードフレームとそれを用いた半導体装置の製造方法
JPH07161910A (ja) 樹脂封止型半導体装置
JP3034517B1 (ja) 半導体装置およびその製造方法
JP2001177007A (ja) 半導体装置及びその製造方法
JP2003188332A (ja) 半導体装置およびその製造方法
JP2705983B2 (ja) 半導体装置の製造方法
JPH0653399A (ja) 樹脂封止型半導体装置
JPH04317363A (ja) ダイパッドレス樹脂封止型半導体装置とその製造方法
JP2752803B2 (ja) 半導体装置の製造方法
JPH05326587A (ja) 樹脂封止型半導体装置の樹脂封止方法及びその装置
JPH07193179A (ja) リードフレーム
JP2723855B2 (ja) 樹脂封止型半導体装置の製造方法
KR200141125Y1 (ko) 리드프레임의 구조
JPH05190750A (ja) 半導体装置