JP6685884B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP6685884B2
JP6685884B2 JP2016231244A JP2016231244A JP6685884B2 JP 6685884 B2 JP6685884 B2 JP 6685884B2 JP 2016231244 A JP2016231244 A JP 2016231244A JP 2016231244 A JP2016231244 A JP 2016231244A JP 6685884 B2 JP6685884 B2 JP 6685884B2
Authority
JP
Japan
Prior art keywords
semiconductor package
semiconductor
wiring
side conductor
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016231244A
Other languages
English (en)
Other versions
JP2017108130A5 (ja
JP2017108130A (ja
Inventor
達郎 刀禰館
達郎 刀禰館
英太郎 三宅
英太郎 三宅
健太郎 高尾
健太郎 高尾
史朗 岡田
史朗 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of JP2017108130A publication Critical patent/JP2017108130A/ja
Publication of JP2017108130A5 publication Critical patent/JP2017108130A5/ja
Application granted granted Critical
Publication of JP6685884B2 publication Critical patent/JP6685884B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明による実施形態は、半導体モジュールに関する。
従来の半導体パワーモジュールにおいては、例えば、表裏面に銅箔が貼り付けられたセ
ラミック板に半田を介して半導体チップが実装されており、半導体チップを実装したセラ
ミック板は、半田を介して金属ベース基板に実装されていた。このような半導体パワーモ
ジュールは、例えば、セラミック板の線膨張係数を半導体チップの線膨張係数に近付ける
ことで温度サイクル耐量およびパワーサイクル耐量を向上させている。
しかしながら、従来の半導体パワーモジュールでは、半導体チップで発生した熱の殆ど
を半導体チップの下面から金属ベース板へ放熱するのみであった。
特開２０１３−１９７５６０号公報
本実施形態による半導体モジュールは、金属層と、前記金属層上に設けられ樹脂を含有する絶縁層と、を有する基板と、前記基板上に設けられた第１配線および第２配線と、前記第１配線上に設けられ、上部および下部において放熱する第１半導体パッケージと、前記第１半導体パッケージ上部及び前記第２配線に接続し、熱伝導性を有する第３配線と、を備える半導体モジュール。
実施形態に係る半導体モジュールは、金属層と、前記金属層上に設けられ樹脂を含有す
る絶縁層と、を有する基板と、前記基板上に設けられた第６配線と、前記第６配線上に設
けられ、上部および下部において放熱する第１半導体パッケージと、前記第６配線上に、
前記第１半導体パッケージに対して上下反転して設けられ、上部および下部において放熱
する第２半導体パッケージと、前記第１半導体パッケージ上に設けられた第４配線と、前
記第２半導体パッケージ上に設けられた第５配線と、を備え、前記第１半導体パッケージ
と前記第２半導体パッケージは前記第６配線を介して、直列接続される半導体モジュール
。
第１の実施形態を示す半導体モジュールの斜視図である。 図２Ａは、第１の実施形態の半導体モジュールを示す図１のＩＩ＿Ａ−ＩＩ＿Ａ断面図であり、図２Ｂは、図１のＩＩ＿Ｂ−ＩＩ＿Ｂ断面図である。 第１の実施形態の半導体モジュールの半導体パッケージを示す斜視図である。 図４Ａは、第１の実施形態の半導体モジュールの半導体パッケージを示す図３のＩＶ＿Ａ−ＩＶ＿Ａ断面図であり、図４Ｂは、図３のＩＶ＿Ｂ−ＩＶ＿Ｂ断面図である。 第１の実施形態を示す半導体モジュールの等価回路図である。 図６Ａは、第１の実施形態の半導体モジュールを模擬したシミュレーション用の積層構造の断面図であり、図６Ｂは、比較例の半導体モジュールを模擬したシミュレーション用の積層構造の断面図である。 図７は、第１の実施形態の半導体モジュールを模擬したシミュレーション用の積層構造の物性値および比較例の半導体モジュールを模擬したシミュレーション用の積層構造の物性値を示す図である。 第２の実施形態を示す半導体モジュールの断面図である。 第１の実施形態の半導体モジュールを示す図１のＩＸ−ＩＸ’断面図である。 第３の実施形態を示す半導体モジュールの断面図である。
以下、図面を参照して本発明に係る実施形態を説明する。以下の実施形態では、半導体
モジュールの特徴的な構成および動作を中心に説明するが、半導体モジュールには以下の
説明で省略した構成および動作が存在しうる。これらの省略した構成および動作も本実施
形態の範囲に含まれるものである。
（第１の実施形態）
図１は、第１の実施形態を示す半導体モジュール１の斜視図である。図２Ａは、第１の
実施形態の半導体モジュール１を示す図１の模式的なＩＩ＿Ａ−ＩＩ＿Ａ断面図である。
図２Ｂは、図１の模式的なＩＩ＿Ｂ−ＩＩ＿Ｂ断面図である。半導体モジュール１は、例
えば、風力発電システム、太陽光発電システムおよび電車において、インバータ等の電力
変換装置として用いることができるものである。
図１、図２Ａおよび図２Ｂに示すように、第１の実施形態の半導体モジュール１は、下
層から順に、金属層２と絶縁層３とからなる基板７と、正極側、負極側および出力側の導
体４１〜４３と、導体４１あるいは導体４３上に半田層５を介して設けられた半導体パッ
ケージ６と、半導体パッケージ６上に半田層５を介して設けられた第３配線８とを備える
。なお、正極側導体４１は、第１配線の一例であり、この場合出力側導体４３は第２配線
である。あるいは出力側導体４３を第１配線の一例とすると、負極側導体４２は第２配線
である。
図３は、図１に示す半導体パッケージ６の斜視図である。図４Ａは、図３に示す半導体
パッケージ６のＩＶ＿Ａ−ＩＶ＿Ａ断面を示している。図４Ａに示すように、半導体パッ
ケージ６は、第１の部材６１と、半田層５を介して第１の部材６１上に設けられたＩＧＢ
Ｔ(Insulated gate bipolar transistor)６３と、半田層５を介してＩＧＢＴ６３上に
設けられた第２の部材６５とを備える。半導体パッケージ６は、表面実装型であり、第１
の部材６１と第２の部材６５はそれぞれ電極を構成する。なお、ＩＧＢＴ６３は、第１の
半導体チップの一例であるが、第１の半導体チップとしてＭＯＳＦＥＴやダイオード等の
他の半導体チップを用いてもよい。半導体パッケージ６は、リードフレーム６６と、半導
体パッケージ６３とリードフレーム６６とを接続するボンディングワイヤ６７と、封止部
材の一例である封止樹脂６８とを備える。
図４Ｂは、図３に示す半導体パッケージ６のＩＶ＿Ｂ−ＩＶ＿Ｂ断面を示している。具
体的には、半導体パッケージ６は、第１の部材６１と、半田層５を介して第１の部材６１
上に設けられたダイオード６９と、半田層５を介してダイオード６９上に設けられた第４
の部材６１３とを備える。なお、ダイオード６９は、第２の半導体チップの一例であるが
、第２の半導体チップとしてＭＯＳＦＥＴやＩＧＢＴ等の他の半導体チップを用いてもよ
い。
図４Ａと図４Ｂに示すように、第１の部材６１、第２の部材６５、第４の部材６１３は
半導体パッケージ６３から露出した部分を有している。この露出した部分は、導体４１、
４３あるいは第３配線８に半田層５を介して接続している。
図１に示すように、半導体モジュール１は、外囲器の一例として、基板７の外周縁に沿
った枠状のケース９を備える。ケース９は、基板７を支持し、基板７の側部を覆うように
設けられている。なお、図１には、ケース９の一部が図示されている。ケース９の上端９
ａは、第３配線８よりも上方に位置する。基板７上のケース９で囲まれた領域は、不図示
の樹脂で封止されている。ケース９の上部は、蓋で覆われていてもよい。
以下、半導体モジュール１の上記各構成部について詳述する。
（基板７）
図１に示すように、基板７は、略矩形状を有する。基板７は、方向Ｄ１において長く、
方向Ｄ１に略垂直な方向Ｄ２において短い。以下、Ｄ１を、半導体モジュール１の全長方
向と定義し、Ｄ２を、半導体モジュール１の幅方向と定義する。
図１に示すように、基板７は、複数の半導体パッケージ６を配置可能な面積を有する。
図１の例では、基板７上に、全長方向Ｄ１に沿って３列、幅方向Ｄ２に沿って２列の計６
つの半導体パッケージ６を配置できる。
基板７を構成する金属層２は、主成分として銅を含有する。従って主成分としてアルミ
ナを含有する場合と比較してコストを削減できる。なお、金属層２は、主成分としてアル
ミニウムを含有してもよい。また、金属層２は、主成分として金属およびセラミック（例
えば、アルミ炭化ケイ素複合材）を含有してもよい。
図２Ａに示すように、基板７を構成する絶縁層３は、金属層２の上面の全領域に接触し
ている。絶縁層３は、樹脂を含有する。
絶縁層３は、好ましくは、フィラーを含有する。フィラーは、例えば、窒化ホウ素、ア
ルミナ、窒化アルミ、窒化ケイ素および炭化ケイ素などであってもよい。
絶縁層３は、例えば、８Ｗ／ｍＫ以上の熱伝導率を有し、フィラーを含有することで、
熱抵抗を低減できる。絶縁層３は、１７ｋＶ／ｍｍ以上の絶縁耐圧を有していてもよい。
金属層２と絶縁層３とで構成された基板７を用いることで、セラミック板を用いる従来の
場合と比較してコストを削減できる。また基板７は放熱の機能を有し、かつ半導体モジュ
ールの支持基板としての役割を果たす。つまり従来の金属ベース基板の機能を兼ね備える
。よって、本実施形態においては、従来用いていた金属ベース基板は不要となる。
（導体４１〜４３）
図２Ａおよび図２Ｂに示すように、導体４１〜４３は、いずれも絶縁層３の上面３１に
接して設けられており、配線として用いられる。
図１に示すように、正極側導体４１は、全長方向Ｄ１に延びている。正極側導体４１の
一端には、正極端子４１１が接続されている。正極側導体４１の幅方向Ｄ２の寸法は、半
導体パッケージ６の幅方向Ｄ２の寸法と程同一である。正極側導体４１上には、全長方向
Ｄ１に間隔を空けて３つの半導体パッケージ６が配置されている。
出力側導体４３は、正極側導体４１に対して幅方向Ｄ２に間隔を空けて全長方向Ｄ１に
延びている。出力側導体４３の一端には、２つの出力端子４３１が接続されている。出力
側導体４３上には、全長方向Ｄ１に間隔を空けて３つの半導体パッケージ６が配置されて
いる。出力側導体４３上の半導体パッケージ６は、正極側導体４１上の半導体パッケージ
６に対向している。
負極側導体４２は、正極側導体４１と出力側導体４３との間に配置され、全長方向Ｄ１
に延びている。負極側導体４２の一端には、負極端子４２１が接続されている。負極側導
体４２の幅方向Ｄ２の寸法は、正極側導体４１および出力側導体４３の幅方向Ｄ２の寸法
よりも小さい。負極側導体４２には、第３配線８が接続されている。
導体４１〜４３は、例えば、主成分として金属を含有し、好ましくは、主成分として銅
を含有する。よって導体４１〜４３は、導電性を確保しつつ熱抵抗を低減できる。
（半導体パッケージ６）
（第１の部材６１）
正極側導体４１上の半導体パッケージ６の第１の部材６１と、出力側導体４３上の半導
体パッケージ６の第１の部材６１とは、ともに基板７に平行な略矩形の板形状を有する。
第１の部材６１は、導電性および熱伝導性を有し、例えば、主成分として金属を含有し、
好ましくは、主成分として銅を含有する。
図２Ａに示すように、正極側の第１の部材６１は、半田層５を介して正極側導体４１と
電気的かつ機械的に接続されている。半田層５は、導電性および熱伝導性を有する。なお
、正極側の第１の部材６１は、金属を主成分とする材料を介して正極側導体４１と電気的
かつ機械的に接続されていてもよい。
図２Ｂに示すように、出力側の第１の部材６１は、半田層５を介して出力側導体４３と
電気的かつ機械的に接続されている。なお、出力側の第１の部材６１は、金属を主成分と
する材料を介して出力側導体４３と電気的かつ機械的に接続されていてもよい。
（ＩＧＢＴ６３）
図２Ａおよび図２Ｂに示すように、ＩＧＢＴ６３は、半田層５を介して第１の部材６１
と電気的かつ機械的に接続されている。より具体的には、ＩＧＢＴ６３の下面には図示し
ないコレクタ電極が設けられており、コレクタ電極は第１の部材６１と接続されている。
また、ＩＧＢＴ６３の上面には、図示しないエミッタ電極およびゲート電極が設けられて
いる。図４Ａに示すように、ボンディングワイヤ６７の一端はゲート電極に接続され、他
端は、リードフレーム６６に接続されている。
（第２の部材６５）
図２Ａ、図２Ｂおよび図３に示すように、第２の部材６５は、基板７に平行な略矩形の
板形状を有する。第２の部材６５は、導電性および熱伝導性を有し、主成分として金属を
含有し、好ましくは、主成分として銅を含有する。
第２の部材６５は、ＩＧＢＴ６３上面に半田層５で電気的かつ機械的に接続されている
。より具体的には、第２の部材６５は、ＩＧＢＴ６３のエミッタ電極と接続されている。
従って第２の部材６５は、ＩＧＢＴ６３で発生した熱を上方に逃がすことができる。
（ダイオード６９側の構成部）
図２Ａおよび図２Ｂに示すように、ダイオード６９は、半田層５で第１の部材６１と電
気的かつ機械的に接続されている。ダイオード６９の下面には図示しないアノード電極が
設けられており、ダイオード６９は、アノード電極において第１の部材６１と接続されて
いる。
図２Ａ、図２Ｂおよび図３に示すように、第４の部材６１３は、基板７に平行な略矩形
の板形状を有し、例えば、主成分として金属を含有し、好ましくは、主成分として銅を含
有する。第４の部材６１３は、半田層５でダイオード６９と電気的かつ機械的に接続され
ている。より具体的には、ダイオード６９の上面には図示しないカソード電極が設けられ
ており、カソード電極は第４の部材６１３と接続されている。
封止樹脂６８は、ＩＧＢＴ６３側の積層構造と、ダイオード６９側の積層構造とを封止
する。第１の部材６１の少なくとも一部、例えば下面は封止樹脂６８から露出し、また、
ＩＧＢＴ６３の上部に設けられた第２の部材６５の少なくとも一部、例えば上面は封止樹
脂６８から露出している。これにより、半導体パッケージ６は、上面および下面において
放熱できる。同様に、第４の部材６１３の少なくとも一部、例えば上面は封止樹脂６８か
ら露出している。なお、封止樹脂６８は、トランスファーモールド成形で形成している。
図１に示すように、正極側導体４１上の半導体パッケージ６は、ＩＧＢＴ６３がダイオ
ード６９よりも正極端子４１１側に位置するように金属層２上に配置されている。一方、
出力側導体４３上の半導体パッケージ６は、ダイオード６９がＩＧＢＴ６３よりも負極端
子４２１側に位置するように金属層２上に配置されている。すなわち、正極側導体４１上
の半導体パッケージ６のＩＧＢＴ６３は、出力側導体４３上の半導体パッケージ６のダイ
オード６９に対向するように設けられている。
なお、半導体パッケージ６の具体的な態様は、図４Ａおよび図４Ｂに示した態様に限定
されない。半導体パッケージ６は、ＩＧＢＴ６３以外の半導体チップを備えていてもよい
。例えば、ＳｉＣチップやＧａＮチップを備えていてもよい。また、半導体パッケージ６
において、ダイオード６９を削除することもできる。
（第３配線８）
図１に示すように、第３配線８は、平面視において略Ｌ字形状であり、半導体パッケー
ジ６の上面に露出した第２の部材６５と第４の部材６１３とに接続する第１の部分８１と
、負極側導体４２に接続する第２の部分８２と、第１の部分８１と第２の部分８２とを接
続する第３の部分８３を有する。なお、パッケージ６中にダイオード６９を設けない場合
、第３配線８は、略Ｌ字形状でなくてもよい。
図２Ａおよび図２Ｂに示すように、第１の部分８１は、基板７に平行な板形状を有し、
第４の部材６１３の上面から第２の部材６５の上面に亘るように全長方向Ｄ１に延びてい
る。また、第２の部材６５上から導体４２の方向、すなわち幅方向Ｄ２の内方に延びてＬ
字形状を有している。第１の部分８１は、半田層５を介して第２の部材６５および第４の
部材６１３と電気的かつ機械的に接続されている。より具体的には、第１の部分８１は、
第２の部材６５の上面と第４の部材６１３の上面の全範囲に接続されており、幅方向Ｄ２
において第２の部材６５および第４の部材６１３の幅より大きい幅を有する。なお、第１
の部分８１は、金属を主成分とする材料を介して第２の部材６５および第４の部材６１３
と電気的かつ機械的に接続されていてもよい。
第３の部分８３は、第１の部分８１の幅方向Ｄ２の内端から幅方向Ｄ２内方かつ下方に
延びている。すなわち、第３の部分８３は、第１の部分８１に対して下方に傾斜している
。
図２Ａに示すように、正極側導体４１上の半導体パッケージ６に接続された第３の部分
８３（以下、正極側の第３の部分８３ともいう）は、その下端部が出力側導体４３の近傍
に至る。
図２Ｂに示すように、出力側導体４３上の半導体パッケージ６に接続された第３の部分
８３（以下、出力側の第３の部分８３ともいう）は、その下端部が負極側導体４２の近傍
に至る。
第２の部分８２は、基板７に平行な板形状を有する。図２Ａに示すように、正極側の第
３配線８の第２の部分８２（以下、正極側の第２の部分８２ともいう）は、正極側の第３
の部分８３の下端部に繋がっている。正極側の第２の部分８２は、半田層５で出力側導体
４３と電気的かつ機械的に接続されている。より具体的には、正極側の第２の部分８２は
、その底面の全範囲において出力側導体４３と接続されている。なお、正極側の第２の部
分８２は、金属を主成分とする材料を介して出力側導体４３と電気的かつ機械的に接続さ
れていてもよい。
図２Ｂに示すように、出力側の第３配線８の第２の部分８２（以下、出力側の第２の部
分８２ともいう）は、出力側の第３の部分８３の下端部に繋がっている。出力側の第２の
部分８２は、半田層５で負極側導体４２と電気的かつ機械的に接続されている。より具体
的には、出力側の第２の部分８２は、その底面の全範囲において負極側導体４２と接続さ
れている。なお、出力側の第２の部分８２は、金属を主成分とする材料を介して負極側導
体４２と電気的かつ機械的に接続されていてもよい。
熱伝導性を有し、上面の全範囲にわたって第２の部材６５と接続され、底面の全範囲に
おいて出力側導体４３と接続されていることで、正極側の第３配線８は、第２の部材６５
に伝達されたＩＧＢＴ６３の熱を、出力側導体４３及び金属層２に効率的に逃がすことが
できる。
また、熱伝導性を有し、上面の全範囲にわたって第２の部材６５と接続され、底面の全
範囲において負極側導体４２と接続されていることで、出力側の第３配線８は、第２の部
材６５に伝達されたＩＧＢＴ６３の熱を、負極側導体４２に効率的に逃がすことができる
。
（等価回路）
図５は、第１の実施形態を示す半導体モジュール１の等価回路図である。図５に示すよ
うに、各半導体パッケージ６において、ＩＧＢＴ６３とダイオード６９とは逆並列に接続
されている。正極端子４１１に接続されるＩＧＢＴ６３同士は並列接続され、ダイオード
６９同士も並列接続されている。また負極端子４２１に接続されるＩＧＢＴ６３同士は並
列接続され、ダイオード６９同士も並列接続されている。正極側導体４１上の半導体パッ
ケージ６のＩＧＢＴ６３およびダイオード６９と、出力側導体４３上の半導体パッケージ
６のＩＧＢＴ６３およびダイオード６９とは、正極側の第３配線８を通じて直列接続され
ている。
正極側導体４１上の半導体パッケージ６は、例えば、インバータの上アームとして用い
ることができる。出力側導体４３上の半導体パッケージ６は、例えば、インバータの下ア
ームとして用いることができる。
（半導体モジュール１の放熱）
以上のように構成された半導体モジュール１は、以下のようにしてＩＧＢＴ６３に発生
した熱を放熱できる。
半導体モジュール１をインバータとして動作させる場合、正極端子４１１および負極端
子４２１を直流電源の正極および負極にそれぞれ接続する。また、出力端子４３１を、例
えば、三相電動機のＵ端子、Ｖ端子、Ｗ端子に接続する。また、リードフレーム６６を、
ゲートへの入力信号を制御する制御装置に接続する。そして、直流電源で正極端子４１１
と負極端子４２１との間に直流電力を印加し、ゲートへの入力信号でＩＧＢＴ６３をスイ
ッチング制御することで、直流電力を三相交流電力に変換する。変換された三相交流電力
は、出力端子４３１から三相電動機に出力する。
このような半導体モジュール１の動作の過程において、ＩＧＢＴ６３は、スイッチング
制御されることで発熱する。
図２Ａに示すように、正極側導体４１上の半導体パッケージ６のＩＧＢＴ６３の下方に
は、順に、半田層５、第１の部材６１、半田層５、正極側導体４１および絶縁層３を経由
して金属層２に通じる放熱経路が形成されている。また、図２Ｂに示すように、出力側導
体４３上の半導体パッケージ６のＩＧＢＴ６３の下方には、順に、半田層５、第１の部材
６１、半田層５、出力側導体４３および絶縁層３を経由して金属層２に通じる放熱経路が
形成されている。したがって、ＩＧＢＴ６３の下方の放熱経路を通じてＩＧＢＴ６３で発
生した熱を下方に放熱できる。
さらに、図２Ａに示すように、正極側導体４１上の半導体パッケージ６のＩＧＢＴ６３
の上方には、順に、半田層５、第２の部材６５、半田層５、第３配線８、半田層５、出力
側導体４３および絶縁層３を経由して金属層２に通じる放熱経路が形成されている。また
、図２Ｂに示すように、出力側導体４３上の半導体パッケージ６のＩＧＢＴ６３の上方に
は、順に、半田層５、第２の部材６５、半田層５、第３配線８、半田層５、負極側導体４
２および絶縁層３を経由して金属層２に通じる放熱経路が形成されている。したがって、
ＩＧＢＴ６３の上方の放熱経路を通じてＩＧＢＴ６３で発生した熱を上方にも放熱できる
。
（実験例）
次に、第１の実施形態の実験例について説明する。図６Ａは、第１の実施形態の半導体
モジュール１を模擬したシミュレーション用の積層構造１００（以下、第１の実施形態の
積層構造ともいう）の断面図である。図６Ｂは、比較例の半導体モジュールを模擬したシ
ミュレーション用の積層構造２００（以下、比較例の積層構造ともいう）の断面図である
。
実験例では、シミュレーションの対象データとして、第１の実施形態の積層構造１００
と、比較例の積層構造２００とを作成し、両積層構造１００、２００に対して、以下の条
件で熱伝達シミュレーションを行った。
図６Ａに示すように、第１の実施形態の積層構造１００は、下層から順に、ヒートシン
ク１０１と、シリコングリス１０２と、シリコングリス上に設けられ、Ｃｕからなる金属
層１０３及び樹脂からなる絶縁層１０４で構成された基板と、Ｃｕからなる導体１０５と
、半田層１０６と、Ｃｕからなる部材１０７と、半田層１０８と、半導体チップ１０９と
、半田層１１０と、Ｃｕからなる部材１１１と、半田層１１２と、Ｃｕからなる部材１１
３とを備える。Ｃｕからなる金属層１０３は、金属層２を模擬している。Ｃｕからなる導
体１０５は、導体４１〜４３を模擬している。Ｃｕからなる部材１０７は、第１の部材６
１を模擬している。半導体チップ１０９は、ＩＧＢＴ６３を模擬している。Ｃｕからなる
部材プレート１１１は、第２の部材６５を模擬している。Ｃｕからなる部材１１３は、第
３配線８を模擬している。
図６Ｂに示すように、比較例の積層構造２００は、下層から順に、ヒートシンク１０１
と、シリコングリス１０２と、Ｃｕベース基板１０３と、半田層２０１と、Ｃｕ層２０２
と、アルミナ絶縁層２０３と、Ｃｕ配線１０５と、半田層２０４と、半導体チップ１０９
とを備える。
図７は、第１の実施形態の積層構造１００の物性値と、比較例の積層構造２００の物性
値とを示す図である。積層構造１００、２００の各層は、図７に示すような構成材料、成
分および物性値（密度、比熱、熱伝達率）を有する。
シミュレーションでは、積層構造１００、２００の半導体チップ１０９が１００Ｗの発
熱量で発熱することを条件とした。また、シミュレーションでは、ヒートシンク１０１が
４００Ｗ／ｍ２・Ｋの冷却能力で半導体チップ１０９を冷却することを条件とした。
以上の条件の下でシミュレーションを行った結果、比較例の積層構造２００に対して、
第１の実施形態の積層構造１００は、熱抵抗を約２２％低減できることが確認された。第
１の実施形態の積層構造１００は、比較例の積層構造２００と異なり、半導体チップ１０
９の下層側への放熱経路だけでなく、半導体チップ１０９の上層側への放熱経路も有して
いるため、熱抵抗を改善できたと推測される。
以上説明したように、第１の実施形態の半導体モジュール１によれば、ＩＧＢＴ６３の
上層に第２の部材６５と第３配線８とを備えることで、ＩＧＢＴ６３の下方への放熱経路
だけでなく、ＩＧＢＴ６３の上方への放熱経路も確保できる。これにより、放熱効率を向
上できる。
また、第１の実施形態の半導体モジュール１によれば、ＩＧＢＴ６３と第１の部材６１
及び第２の部材６５は、封止樹脂６８によって安定的に封止されている。従ってＩＧＢＴ
６３に対し線膨張係数の異なる第１の部材６１および第２の部材６５は熱変形を生じず、
部材の熱変形に起因したＩＧＢＴ６３の破壊も抑制できる。また、従来構造においてセラ
ミック基板の上面に設けられたＣｕ配線１０５はエッチングで形成されるため、その厚み
には上限がある。これに対し、本実施形態の第１の部材６１および第２の部材６５はプレ
ス部品である。従って第１の部材６１と第２の部材６５の厚みを従来よりも厚くすること
ができる。これにより、ＩＧＢＴ６３で発生した過渡熱を、第２および第２の部材６１、
６５によって迅速に放熱できるので、放熱効率を更に向上できる。
また、第１の実施形態の半導体モジュール１によれば、ボンディングワイヤよりも配線
の幅が太い第３配線８を用いることで、インダクタンスを低減できる。
また、第１の実施形態の半導体モジュール１によれば、ＩＧＢＴ６３はダイオード６９
よりも第２の部分８２の近くに設けられる。従ってＩＧＢＴ６３から第１の部分８１乃至
第３の部分８３を介して基板７へ向かう熱の伝達距離をダイオード６９より短くしている
。これにより、ＩＧＢＴ６３からの熱に対する第３配線８の熱抵抗を抑え、放熱効率を向
上できる。また、第３の部分８３は、第２の部分８２に向かって直進するように傾斜して
いる。これにより、第３配線８中のＩＧＢＴ６３の熱の伝達距離を更に短くすることがで
き、放熱効率を更に向上できる。
また、第１の実施形態の半導体モジュール１によれば、図１に示すように、正極側導体
４１上の半導体パッケージ６と出力側導体４３上の半導体パッケージ６との間で、ＩＧＢ
Ｔ６３とダイオード６９との相対的な位置関係を互いに逆転させることができる。つまり
、正極側導体４１上の半導体パッケージのＩＧＢＴ６３と、出力側導体４３上の半導体パ
ッケージ６のダイオード６９とが対向して設けられる。これにより、金属層２上のスペー
スにおいて、正極側の第３配線８を出力側の第３配線８に対して１８０度向きを変えて効
率よく配置する事ができる。
またＩＧＢＴのスイッチングテストを行う場合に、従来では半導体チップ１０９を実装
したセラミック基板を、金属ベース基板に実装した状態で行う必要があった。これに対し
第１の実施形態の半導体モジュール１は、半導体チップ１０９がパッケージとして封止さ
れているために、半導体パッケージ６の単位でスイッチングテストを行うことができる。
従って利便性を向上できる。また、信号端子であるリードフレーム６６を半導体パッケー
ジ６から直接取り出すことができるので、基板７の金属層２に信号端子を設けることを要
しない。更に半導体パッケージ６はＩＧＢＴ６３を挟んで上下両面に設けられた第１の部
材６１と第２の部材６５に、厚みが１ｍｍ以上のＣｕからなるプレス部品を用いている。
このような厚みの大きい部材を有する半導体パッケージ６を半導体モジュール１に組み込
むことができるため、ＩＧＢＴ６３から効率的に放熱を行うことができる。つまり、半導
体パッケージ６を組み込むことで半導体モジュール１は従来に比べ効率的に放熱を行うこ
とが可能になる。
（第２の実施形態）
次に、第２の実施形態について、第１の実施形態との相違点を中心に説明する。図８は
、第２の実施形態を示す半導体モジュール１の断面図である。図８は、図４Ａに対応する
断面図であり、正極側導体４１上の半導体パッケージ６およびその周辺の構成を示してい
る。
図８に示すように、第２の実施形態において、第２の部材６５と第３配線８の第１の部
分８１とは、半田層を介さず超音波接合により直接接続されている。
また、第３配線８の第２の部分８２と出力側導体４３とは、半田層を介さず超音波接合
により直接接続されている。
なお、図示はしないが、出力側導体４３上の半導体パッケージ６において、第２の部材
６５と第１の部分８１とを超音波接続で直接繋げ、第２の部分８２と負極側導体４２とを
超音波接続で直接繋げてもよい。また、正極側の第１の部材６１は、半田層を介さず超音
波接合により直接、正極側導体４１と電気的かつ機械的に接続されていてもよい。また、
出力側の第１の部材６１も、半田層を介さず超音波接合により直接、出力側導体４３と電
気的かつ機械的に接続されていてもよい。
第２の実施形態においても、第１の実施形態と同様の効果を有する。特に、半導体モジ
ュール１の放熱効率を向上できる。
（第３の実施形態）
次に、第３の実施形態について、第１の実施形態との相違点を中心に説明する。図９は
、図１に示す第１の実施形態の半導体モジュール１のＩＸ−ＩＸ’断面を示している。図
１０は、第３の実施形態の半導体モジュール１０断面図である。図１０は、図９に対応す
る断面図であり、半導体パッケージ６と導体１４１、１４２、１４３との構成を示してい
る。なお、正極側導体１４１は、第４配線、負極側導体１４２は第５配線、出力側導体１
４３は第６配線である。
第１の実施形態は、図５で示したように例えばインバータとして動作し、インバータの
上アームと下アームは異なるタイミングでオンとオフのスイッチングを行う。第１の実施
形態の図１に示す構造において、ＩＧＢＴ６３のオンからオフへのスイッチング直後に、
サージ電圧が発生する。このサージ電圧が各素子の許容値を超えると素子が破壊される。
サージ電圧ΔＶは、インダクタンスＬ、電流ｉを用いて以下の式のように表せる。
ΔＶ＝Ｌ・ｄｉ/ｄｔ・・・（１）
高速スイッチング化に伴いサージ電圧ΔＶの値が大きくなる。サージ電圧を下げるため
に、インダクタンスＬを低減することが重要であり、サージ電圧の発生に関係する電流経
路が短いほどインダクタンスは低減する。このとき、サージ電圧の発生に関係する電流は
、オンからオフへのスイッチング直後にＩＧＢＴ６３に暫く減少しながら流れる電流とダ
イオード６９に流れる電流とを合わせて考えたときの電流である。
第１の実施形態において、サージ電圧の発生に関係する電流経路は順に、正極端子４１
１、正極側導体４１、正極側導体４１に搭載されている半導体パッケージ６、第３配線８
、出力側導体４３、出力側導体４３に搭載されている半導体パッケージ６、第３配線８、
負極側導体４２、負極端子４２１である。
これに対し、第３の実施形態では、第３配線８を用いずに半導体モジュールが構成され
る。これにより、サージ電圧の発生に関係する電流経路が短縮される。図１０に示すよう
に、半導体モジュール１０には、金属層２上に絶縁層３を介して正極側導体１４１と負極
側導体１４２が設けられている。正極側導体１４１と負極側導体１４２上にはそれぞれ半
導体パッケージ６が設けられている。この一組の半導体パッケージ６上に、すなわち、半
導体パッケージ６の正極側導体１４１および負極側導体１４２に接する面と反対側の面に
、出力側導体１４３が設けられている。出力側導体１４３は、一組の半導体パッケージ６
の上面全体を覆うように設けられている。正極側導体１４１上に設けられた半導体パッケ
ージ６において、内部に設けられたＩＧＢＴのエミッタ電極は、出力側導体１４３に向か
い合うよう設けられている。一方、負極側導体１４２上に設けられた半導体パッケージ６
において、内部に設けられたＩＧＢＴのコレクタ電極は、出力側導体１４３に向かい合う
よう設けられている。つまり、負極側導体１４２上の半導体パッケージ６は、正極側導体
１４１上の半導体パッケージに対して上下反転して設置されている。以上より、半導体モ
ジュール１０は、第３の配線８を不要とする。
半導体モジュール１０においてサージ電圧の発生に関係する電流経路は順に、正極端子
４１１、正極側導体１４１、正極側導体１４１に搭載されている半導体パッケージ６、出
力側導体１４３、負極側導体１４２に搭載されている半導体パッケージ６、負極側導体１
４２、負極端子４２１である。つまり、第１の実施形態の半導体モジュール１に対して、
第３の実施形態の半導体モジュール１０は、第３の配線８を経由する必要がなくなり、サ
ージ電圧の発生に関係する電流経路を短くすることができる。よって、ＩＧＢＴ６３の両
面で放熱する構造を有しながら、インダクタンスの低減を図ることが出来る。
シミュレーションの結果、第１実施形態に対して第３実施形態のインダクタンスは約２
０％低減することが確認された。
また、半導体モジュール１０において、半導体パッケージ６は、ＩＧＢＴに加え、ダイ
オードを有している。半導体パッケージ６を形成する場合、ＩＧＢＴとダイオードを互い
に上下反転させることなく設けることができる。また、このように形成された半導体パッ
ケージ６を用いて半導体モジュール１０を形成する場合、上述したとおり、一組の半導体
パッケージ６のうち、一方を他方に対して上下反転させるのみでよく、組み立て性や信頼
性が向上する。また、パッケージサイズも小さくできる。一方、半導体チップ単体を用い
て半導体モジュールを形成する比較例の場合、すなわち、ＩＧＢＴとダイオードの２つの
半導体チップを他のＩＧＢＴとダイオードの２つの半導体チップに対して上下反転して設
ける場合、計４個の半導体チップを半導体モジュール１０に設けることになり、第３の実
施形態に比べ組み立て性や信頼性が下がる。また半導体モジュールも大きくなってしまう
。
半導体モジュール１０は、金属層２上に絶縁層３を介して正極側導体１４１と負極側導
体１４２を設けているが、代わりに出力側導体１４３を設けても良い。この場合、一組の
半導体パッケージの上面に正極側導体１４１と負極側導体１４２がそれぞれ設けられる。
また、上面に負極側導体１４２を有する半導体パッケージ６は、上面に正極側導体１４１
を有する半導体パッケージ６に対して上下反転して設置される。この場合も同様に、サー
ジ電圧の発生に関係する電流経路が短縮化される。
なお、第１から第３の実施形態において、半田層５の替わりに銀ナノペーストを採用し
てもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したも
のであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様
々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、
置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に
含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるもので
ある。
１ 半導体モジュール
２ 金属層
３ 絶縁層
４１ 正極側導体
４２ 負極側導体
４３ 出力側導体
５ 半田層
６ 半導体パッケージ
６１ 第１の部材
６３ ＩＧＢＴ
６５ 第２の部材
６６ リードフレーム
６８ 封止樹脂
６９ ダイオード
７ 基板
８ 第３配線
８１ 第１の部分
８２ 第２の部分
８３ 第３の部分
９ ケース
１０ 半導体モジュール
１４１ 正極側導体
１４２ 負極側導体
１４３ 出力側導体

Claims (6)

  1. 金属層と、前記金属層上に設けられ樹脂を含有する絶縁層と、を有する基板と、
    前記基板上に設けられた第６配線と、
    前記第６配線上に設けられ、上部および下部において放熱する第１半導体パッケージと
    、
    前記第６配線上に、前記第１半導体パッケージに対して上下反転して設けられ、上部お
    よび下部において放熱する第２半導体パッケージと、
    前記第１半導体パッケージ上に設けられた第４配線と、
    前記第２半導体パッケージ上に設けられた第５配線と、を備え、
    前記第１半導体パッケージと前記第２半導体パッケージは前記第６配線を介して、直列
    接続される半導体モジュール。
  2. 前記第２半導体パッケージは、
    前記下部に設けられ、導電性および熱伝導性を有する第３の部材と、
    前記上部に設けられ、導電性および熱伝導性を有する第４の部材と、
    前記第３の部材と前記第４の部材との間に設けられた第２の半導体チップと、
    前記第３の部材と前記第４の部材と前記第２の半導体チップとを封止する封止部材と、
    を備える請求項１に記載の半導体モジュール。
  3. 前記第１半導体パッケージは、
    前記第１半導体パッケージの前記下部に設けられ、導電性および熱伝導性を有する第１
    の部材と、
    前記第１半導体パッケージの前記上部に設けられ、導電性および熱伝導性を有する第２
    の部材と、
    前記第１の部材と前記第２の部材との間に設けられた第１の半導体チップと、
    前記第１の部材と前記第２の部材と前記第１の半導体チップとを封止する封止部材と、
    を備える請求項１から２のいずれかに記載の半導体モジュール。
  4. 前記第１の部材は半田あるいは金属を主成分とする材料を介して前記第４配線に接続し
    、前記第２の部材は半田あるいは金属を主成分とする材料を介して前記第６配線に接続す
    る請求項３に記載の半導体モジュール。
  5. 前記第１の部材は前記第４配線に直接接続し、前記第２の部材は前記第６配線に直接接
    続する請求項３に記載の半導体モジュール。
  6. 前記第２の部材は、前記封止部材から露出した露出面を有し、前記第６配線は前記露出
    面全体に接して設けられる請求項３に記載の半導体モジュール。
JP2016231244A 2015-11-30 2016-11-29 半導体モジュール Active JP6685884B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015233751 2015-11-30
JP2015233751 2015-11-30

Publications (3)

Publication Number Publication Date
JP2017108130A JP2017108130A (ja) 2017-06-15
JP2017108130A5 JP2017108130A5 (ja) 2019-03-22
JP6685884B2 true JP6685884B2 (ja) 2020-04-22

Family

ID=58777338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016231244A Active JP6685884B2 (ja) 2015-11-30 2016-11-29 半導体モジュール

Country Status (2)

Country Link
US (1) US10217690B2 (ja)
JP (1) JP6685884B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017003455B4 (de) * 2016-07-08 2024-06-06 Mitsubishi Electric Corporation Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
US10937731B2 (en) * 2016-07-27 2021-03-02 Hitachi, Ltd. Semiconductor module and method for manufacturing semiconductor module
JP6891904B2 (ja) * 2017-02-06 2021-06-18 富士電機株式会社 半導体モジュール、電気自動車およびパワーコントロールユニット
JP6470328B2 (ja) * 2017-02-09 2019-02-13 株式会社東芝 半導体モジュール
JP6685470B2 (ja) * 2017-03-30 2020-04-22 三菱電機株式会社 半導体装置およびその製造方法、ならびに電力変換装置
TWI675441B (zh) * 2018-05-14 2019-10-21 欣興電子股份有限公司 封裝載板結構及其製造方法
JP7301805B2 (ja) * 2020-09-24 2023-07-03 株式会社東芝 半導体モジュール
JP7354076B2 (ja) 2020-09-24 2023-10-02 株式会社東芝 半導体モジュール

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0874399A1 (en) * 1996-08-20 1998-10-28 Kabushiki Kaisha Toshiba Silicon nitride circuit board and semiconductor module
WO2004057662A2 (en) * 2002-12-20 2004-07-08 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing same
JP2004241734A (ja) * 2003-02-10 2004-08-26 Toyota Industries Corp 半導体モジュール
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2006080153A (ja) * 2004-09-07 2006-03-23 Toshiba Corp 半導体装置
JP4770533B2 (ja) 2005-05-16 2011-09-14 富士電機株式会社 半導体装置の製造方法および半導体装置
JP4775327B2 (ja) * 2007-06-06 2011-09-21 富士電機株式会社 半導体装置の製造方法
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
JP2011086889A (ja) * 2009-10-19 2011-04-28 Renesas Electronics Corp 半導体装置およびその製造方法
US8120158B2 (en) * 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
JP5253455B2 (ja) * 2010-06-01 2013-07-31 三菱電機株式会社 パワー半導体装置
JP5520889B2 (ja) * 2011-06-24 2014-06-11 日立オートモティブシステムズ株式会社 パワー半導体モジュール及びそれを用いた電力変換装置
JP5706251B2 (ja) * 2011-06-30 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置
JP5863602B2 (ja) 2011-08-31 2016-02-16 三菱電機株式会社 電力用半導体装置
JP2013097560A (ja) 2011-10-31 2013-05-20 Mitsubishi Heavy Ind Ltd 建設工事の工程最適化システム及び建設工事の工程最適化方法
JP5965687B2 (ja) 2012-03-23 2016-08-10 株式会社 日立パワーデバイス パワー半導体モジュール
JP2014157927A (ja) * 2013-02-15 2014-08-28 Denso Corp 半導体装置及びその製造方法
JP2015095560A (ja) * 2013-11-12 2015-05-18 株式会社デンソー パワーモジュール
JP2015144188A (ja) * 2014-01-31 2015-08-06 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US10217690B2 (en) 2019-02-26
US20170154834A1 (en) 2017-06-01
JP2017108130A (ja) 2017-06-15

Similar Documents

Publication Publication Date Title
JP6685884B2 (ja) 半導体モジュール
EP3107120B1 (en) Power semiconductor module
US8987777B2 (en) Stacked half-bridge power module
JP4803241B2 (ja) 半導体モジュール
KR101388737B1 (ko) 반도체 패키지, 반도체 모듈, 및 그 실장 구조
US10084389B2 (en) Power module
JP6786416B2 (ja) 半導体装置
JP6852011B2 (ja) 半導体装置
JP2015095560A (ja) パワーモジュール
JP2021141222A (ja) 半導体モジュール
US8823153B2 (en) Semiconductor package
US10896864B2 (en) Power semiconductor chip module
US11081412B2 (en) Semiconductor device
JP2013125889A (ja) 半導体装置
JP4375299B2 (ja) パワー半導体装置
JP6156131B2 (ja) 半導体装置
JP2009117701A (ja) パワーモジュール
JP6305362B2 (ja) 電力用半導体モジュール
US10658344B2 (en) Semiconductor device
JP2017069351A (ja) 半導体装置
JP2017069352A (ja) 半導体装置
JP2013098343A (ja) 半導体装置とその製造方法
JP5444486B2 (ja) インバータ装置
JP6884723B2 (ja) 半導体装置
JP2010171463A (ja) 電力用半導体素子及びそのインバータ装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170929

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170929

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200401

R150 Certificate of patent or registration of utility model

Ref document number: 6685884

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150