JP5273095B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5273095B2
JP5273095B2 JP2010118436A JP2010118436A JP5273095B2 JP 5273095 B2 JP5273095 B2 JP 5273095B2 JP 2010118436 A JP2010118436 A JP 2010118436A JP 2010118436 A JP2010118436 A JP 2010118436A JP 5273095 B2 JP5273095 B2 JP 5273095B2
Authority
JP
Japan
Prior art keywords
wiring portion
wiring
thermoplastic resin
interlayer connection
insulating base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010118436A
Other languages
English (en)
Other versions
JP2011249410A (ja
Inventor
陽介 中村
学 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010118436A priority Critical patent/JP5273095B2/ja
Publication of JP2011249410A publication Critical patent/JP2011249410A/ja
Application granted granted Critical
Publication of JP5273095B2 publication Critical patent/JP5273095B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

本発明は、熱可塑性樹脂を含む絶縁基材に、配線部が形成されるとともに電子部品が埋設された半導体装置に関するものである。
従来、熱可塑性樹脂を含む絶縁基材に、配線部が形成されるとともに電子部品が埋設された半導体装置として、例えば特許文献１に記載のものが知られている。
この半導体装置（多層基板）は、以下の方法で形成される。先ず、導体箔をパターニングしてなる導体パターンが表面に形成された樹脂フィルム、ビアホール内に導電性ペーストが充填された樹脂フィルム、を含む複数枚の樹脂フィルムを、電子部品を内蔵するように積層して積層体とする。
そして、真空熱プレス機により積層体に対して上下から加圧しつつ加熱することで、樹脂フィルムに含まれる熱可塑性樹脂を軟化させ、これにより、樹脂フィルムを相互に接着して一括で一体化するとともに電子部品を封止する。また、ビアホール内に充填した導電ペーストを焼結して層間接続ビア（導電性組成物）を形成し、導体パターン、電子部品の電極、外部接続用端子などと電気的且つ機械的に接続することで、配線部を形成する。
これによれば、電子部品が配線基板に埋設された半導体装置を、加圧・加熱により一括で形成することができ、製造工程を簡素化することができる。
一方、例えば特許文献２に示される、ゲート電極を有する２つのスイッチング素子が直列接続されて構成されたハーフブリッジ回路と、ゲート電極に接続され、各スイッチング素子の駆動を制御する制御ＩＣ（ゲートドライブ回路及びＰＷＭ波形発生器）を備えた半導体装置も知られている。このような半導体装置は、車載モータなどの負荷のＰＷＭ電力制御に用いられる。
特開２００７−３２４５５０号公報 特開２００８−２７８５５２号公報
ところで、車載モータなどの負荷のＰＷＭ電力制御に用いられる半導体装置では、ハーフブリッジ回路の中点と負荷との間に、インダクタとコンデンサからなるＬＣフィルタが設けられる。このＬＣフィルタにより、２つのスイッチング素子の切り替え時に生じる高周波ノイズ（所謂スイッチングノイズ）を抑制することができる。しかしながら、近年、コスト低減のためにＬＣフィルタの簡素化・小型化が要望されている。
ＰＷＭ信号の周波数を高周波化すると電圧・電流リップルが小さくなり、ＬＣフィルタを小型化することができる。しかしながら、ＬＣフィルタを小型化すると、ＦＭ帯などの周波数域での高周波ノイズが増大してしまう。
一方、負荷のＰＷＭ電力制御に用いられる半導体装置を、熱可塑性樹脂を含む絶縁基材に、配線部が形成されるとともに電子部品が埋設された半導体装置として構成する場合、各スイッチング素子がそれぞれ構成された半導体チップと制御ＩＣの半導体チップが、電子部品として絶縁基材に埋設されることとなる。このように、複数の電子部品（半導体チップ）を有すると、これにより積層体の剛性が高まるため、積層体に対して上下から加圧・加熱する際に、真空熱プレス機のプレス圧が電子部品に集中し、電子部品の信頼性が低下する恐れがある。
本発明は上記問題点に鑑み、製造工程を簡素化しつつ、スイッチング素子起因の高周波ノイズを抑制し、且つ、製造時における電子部品の信頼性を向上できる半導体装置を提供することを目的とする。
上記目的を達成する為に、請求項１に記載の発明は、
少なくとも熱可塑性樹脂を含む絶縁基材と、
絶縁基材に埋設され、該絶縁基材の熱可塑性樹脂によって封止された電子部品と、
絶縁基材の表面に設けられた外部接続用端子としての入力端子及び出力端子と、
異なる電子部品同士及び電子部品と外部接続用端子とを電気的に接続する配線部と、を備えた半導体装置であって、
電子部品として、互いに直列接続されてハーフブリッジ回路を構成する２つのスイッチング素子と、該スイッチング素子の各ゲート電極と電気的に接続され、各スイッチング素子の駆動を制御する制御ＩＣと、ハーフブリッジ回路に対して並列接続されるノイズ抑制用のコンデンサとを含み、
各スイッチング素子が制御ＩＣとそれぞれ対向するように、２つのスイッチング素子及び制御ＩＣが絶縁基材の厚み方向において異なる位置に配置され、
配線部のうち、
ハーフブリッジ回路及びコンデンサとの接続点とスイッチング素子とを接続する第１配線部と、２つのスイッチング素子を接続する第２配線部と、接続点とコンデンサとを接続する第３配線部と、ゲート電極と制御ＩＣとを接続する第４配線部は、絶縁基材の厚さ方向に沿って設けられ、
第１配線部、第２配線部、第３配線部、及び第４配線部を除く配線部である第５配線部は、導体箔がパターニングされた導体パターンの表面及び該表面の裏面に、ビアホールに導電体が配置されてなる層間接続ビアがそれぞれ接続されるとともに、該２つの層間接続ビアが絶縁基材の厚み方向に垂直な方向において、互いに重ならないように離間して配置された配線部分を含むことを特徴とする。
本発明では、絶縁基材が少なくとも熱可塑性樹脂を含み、電子部品が絶縁基材に埋設されて、絶縁基材を構成する熱可塑性樹脂により封止されている。このような半導体装置は、
熱可塑性樹脂を含んだ樹脂フィルム（熱可塑性樹脂フィルム）を有する複数枚の樹脂フィルムを、熱可塑性樹脂フィルムが少なくとも１枚おきに位置するように積層し、真空熱プレス機により、積層方向上下から加圧・加熱する方法によって、一括で形成することができる。したがって、製造工程を簡素化することができる。
また、上記したように、ＬＣフィルタを小型すると、高周波ノイズとしてＦＭ帯付近のノイズが増大するが、このようなＦＭ帯のノイズを低減する技術としては、基板上のレイアウトを工夫して寄生インダクタンス（Ｌ）成分を低減する方法、スイッチング素子のゲートを制御ＩＣによって制御することで、ピークエネルギーを下げる方法がある。
しかしながら、ＦＭ帯付近の高周波ノイズは、基板上のレイアウトを工夫しても、２次元的な配置（平面配置）では、寄生インダクタンス成分の低減に限界がある。また、ゲート制御についても、制御ＩＣとスイッチング素子とを接続する配線部の寄生インダクタンス成分が大きいと、ゲート制御の効果が十分ではない。
本発明では、スイッチング素子起因の高周波ノイズ（スイッチングノイズ）に影響を及ぼす配線部が、スイッチング素子のゲート電極と制御ＩＣとを接続する配線部と、ハーフブリッジ回路とコンデンサとによるループ状の配線部である。すなわち、上記した第１配線部、第２配線部、第３配線部、及び第４配線部である。そして、これら配線部を絶縁基材の厚さ方向に沿って設けている。換言すれば一直線状に設けている。このように、各配線部の長さを最短長とすることでインダクタンス成分を低減しているので、上記したＬＣフィルタを小型化しても、高周波ノイズを抑制することができる。
なお、絶縁基材の厚さ方向に沿って設けられた配線部としては、１つの層間接続ビアによって構成された配線部、複数の層間接続ビアが直接乃至導体パターンを介して一直線状に設けられた配線部、バンプなどの接続材料からなる配線部を採用することができる。
また、配線部のうち、第２配線部と出力端子とを接続する配線部を少なくとも含む第５配線部は、導体箔がパターニングされた導体パターンの表面及び該表面の裏面に、ビアホールに導電体が配置されてなる層間接続ビアがそれぞれ接続されるとともに、該２つの層間接続ビアが絶縁基材の厚み方向に垂直な方向において、互いに重ならないように離間して配置された配線部分を含んでいる。すなわち、第５配線部は、上記した第１配線部、第２配線部、第３配線部、及び第４配線部のように一直線状ではなく、クランク状の配線部分を含んでいる。したがって、積層体を加圧・加熱する際に、クランク状の配線部分を構成する導体パターンが、２つの層間接続ビアの間で撓んで（弾性変形して）応力を緩和する機能を果たし、これにより、加圧・加熱時に電子部品が受ける応力を抑制することができる。特に本発明では、第５配線部を除く配線部が絶縁基材の厚さ方向に沿って設けられており、電子部品に応力が集中しやすいが、上記した第５配線部のクランク状部分の効果によって、電子部品が受ける応力を抑制することができる。
以上から、本発明によれば、製造工程を簡素化しつつ、スイッチング素子起因の高周波ノイズを抑制し、且つ、製造時における電子部品の信頼性を向上できる半導体装置を提供することができる。
なお、スイッチング素子としては、ＭＯＳＦＥＴやＩＧＢＴを採用することができる。
請求項２に記載のように、第１配線部、第２配線部、第３配線部、及び第４配線部の少なくとも１つとして、ビアホールに導電体が配置されてなる複数の層間接続ビアが、絶縁基材の厚み方向に垂直な方向において、互いに重なるように配置されてなる配線部を採用しても良い。
このように、複数の層間接続ビアを一直線状に配置するので、複数の層間接続ビアを有しながらも配線部のインダクタンス成分を低減し、これにより、スイッチング素子起因の高周波ノイズを抑制することができる。
請求項３に記載のように、絶縁基材の厚み方向において、ゲート電極が制御ＩＣと対向するように、２つのスイッチング素子の間に制御ＩＣが配置された構成とすることが好ましい。
スイッチング素子起因の高周波ノイズに影響を及ぼす第１配線部、第２配線部、第３配線部、及び第４配線部のうち、特に影響が大きいのはスイッチング素子のゲート電極と制御ＩＣとを接続する第４配線部である。本発明では、制御ＩＣを２つのスイッチング素子の間に配置するため、各スイッチング素子のゲート電極と制御ＩＣとを接続する第４配線部の長さを、いずれも短くすることができる。このため、スイッチング素子起因の高周波ノイズをより効果的に抑制することができる。
また、２つのスイッチング素子と制御ＩＣの３つの電子部品において、スイッチング素子が厚み方向における両端に位置することとなるため、スイッチング素子の駆動時に生じる熱を放熱しやすくなる。
それ以外にも、請求項４に記載のように、絶縁基材の厚み方向において、ゲート電極が制御ＩＣと対向するように、制御ＩＣ、２つのスイッチング素子の順に配置された構成としても良い。
また、請求項５に記載のように、金属材料を含んでなり、絶縁基材における厚み方向に垂直な面に配置された放熱部材を備え、放熱部材が入力端子を兼ねる構成としても良い。
これによれば、電子部品が生じた熱を、配線部を介して入力端子を兼ねる放熱部材（ヒートシンクや放熱フィン）に伝達することができる。したがって、部品点数を増やすことなく、放熱性を向上することができる。
なお、このような放熱部材は、積層体の表層となるように配置し、真空熱プレス機により、積層方向上下から加圧・加熱する方法によって、絶縁基材に一体化させることができる。
請求項６に記載のように、一部が絶縁基材に埋設され、一部が絶縁基材の側面から引き出された外部接続端子としての金属片を備える構成を採用することもできる。
このような金属片（例えばリード）も、金属片の一部が厚み方向において樹脂フィルムに挟まれるように複数の樹脂フィルムとともに積層し、真空熱プレス機により、積層方向上下から加圧・加熱する方法によって、絶縁基材に一体化させることができる。
第１実施形態に係る半導体装置の概略構成を示す平面図である。 図１のＩＩ−ＩＩ線に沿う断面図である。 図１，図２に示す半導体装置の等価回路図である。 第４配線部のインダクタンスと高周波ノイズとの関係を示す図である。 図１，図２に示す半導体装置の製造工程のうち、樹脂フィルムの準備工程を示す断面図である。 図１，図２に示す半導体装置の製造工程のうち、積層工程を示す断面図である。 変形例を示す平面図である。 変形例を示す断面図である。 変形例を示す断面図である。 第２実施形態に係る半導体装置の概略構成を示す平面図である。 図１０のＸＩ−ＸＩ線に沿う断面図である。
本発明は、ＰＡＬＡＰとして知られる一括積層法にて形成される半導体装置（電子部品内蔵配線基板）である。したがって、配線基板の基本的な構成や製造方法は、特に断りのない限り、本出願人がこれまで出願してきたＰＡＬＡＰに関する構成を適宜採用することができる。なお、ＰＡＬＡＰは株式会社デンソーの登録商標である。
以下、本発明の実施の形態を、図面を参照して説明する。なお、以下に示す各実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。
（第１実施形態）
絶縁基材１１の厚み方向（換言すれば、複数枚の樹脂フィルム２０の積層方向）を単に厚み方向と示し、該厚み方向に垂直な方向を単に垂直方向と示す。また、特に断りのない限り、厚さとは、厚み方向に沿う厚さを示すものとする。
図１及び図２に示す半導体装置１０（電子部品内蔵基板とも言う）は、基本的な構成要素として、絶縁基材１１、絶縁基材１１の内部に埋設、すなわち内蔵された電子部品１２、絶縁基材１１の表面に設けられた外部接続用端子１３、及び配線部１４を備える。
先ず、絶縁基材１１について説明する。
絶縁基材１１は、電気絶縁材料からなり、該基材１１以外の構成要素、例えば電子部品１２、外部接続用端子１３、配線部１４を所定位置に保持する基材としての機能を果たすとともに、電子部品１２をその内部に保持して保護する機能を果たすものである。
この絶縁基材１１は、主として樹脂を含むとともに、該樹脂として少なくとも熱可塑性樹脂を含むものであり、熱可塑性樹脂フィルムを含む複数枚の樹脂フィルムが積層され、加圧・加熱により接着・一体化されてなる。熱可塑性樹脂を含む理由は、後述する加圧・加熱工程にて一括で絶縁基材１１を形成する際に、高温に耐え、軟化した熱可塑性樹脂を接着材及び封止材として利用するためである。
このため、複数枚の樹脂フィルムとしては、積層状態で、少なくとも１枚おきに位置するように熱可塑性樹脂フィルムを含めば良い。例えば熱可塑性樹脂フィルムのみを含む構成としても良いし、熱可塑性樹脂フィルムとともに熱硬化性樹脂フィルムを含む構成としても良い。
熱可塑性樹脂フィルムとしては、熱可塑性樹脂とともに、ガラス繊維、アラミド繊維などの無機材料を含むフィルム、及び、無機材料を含まない熱可塑性樹脂からなるフィルムの少なくとも一方を採用することができる。同様に、熱硬化性樹脂フィルムとしては、熱硬化性樹脂とともに、上記無機材料を含むフィルム、及び、無機材料を含まない熱硬化性樹脂からなるフィルムの少なくとも一方を採用することができる。
本実施形態に係る絶縁基材１１は、図１に示すように、厚み方向において、一面１１ａ側から、熱可塑性樹脂フィルム２０ａ、熱可塑性樹脂フィルム２０ｂ、熱可塑性樹脂フィルム２０ｃ、熱可塑性樹脂フィルム２０ｄ、熱可塑性樹脂フィルム２０ｅ、熱可塑性樹脂フィルム２０ｆ、熱可塑性樹脂フィルム２０ｇの順に計７枚の樹脂フィルムが積層されてなる
また、熱可塑性樹脂フィルム２０ａ〜２０ｇとして、ガラス繊維などの無機材料や線膨張係数などを調整するための無機フィラーを含まない、ポリエーテルエーテルケトン（ＰＥＥＫ）３０重量％とポリエーテルイミド（ＰＥＩ）７０重量％からなる樹脂フィルムを採用している。
次に、電子部品１２について説明する。
本実施形態では、電子部品１２として、シリコンなどの半導体基板に、ＭＯＳＦＥＴやＩＧＢＴなど、モータ等の負荷の電力制御に用いられるスイッチング素子がそれぞれ構成され、互いに直列接続されてハーフブリッジ回路を構成する２つの半導体チップ３０，３１と、上記スイッチング素子のゲート電極に電気的に接続されて、スイッチング素子の駆動を制御する回路が構成された半導体チップ３２と、上記ハーフブリッジ回路に対して並列接続され、ハーフブリッジ回路との間にループを構成するノイズ抑制用のコンデンサが形成されたチップコンデンサ３３を含んでいる。
なお、半導体チップ３０，３１にはスイッチング素子が構成されているため、以下、半導体チップ３０，３１に構成されたスイッチング素子に対してもチップ３０,３１と同一の符号を付与するものとする。また、半導体チップ３２には、スイッチング素子３０，３１の駆動を制御する制御回路が構成されているため、半導体チップ３２に構成された制御ＩＣ３２に対しても半導体チップ３２と同一の符号を付与するものとする。また、チップコンデンサ３３には、ノイズ抑制用のコンデンサが構成されているため、コンデンサに対してもチップコンデンサ３３と同一の符号を付与するものとする。
本実施形態では、スイッチング素子３０，３１として、半導体チップ３０，３１の厚み方向に電流が流れる縦型のｎチャネルＭＯＳＦＥＴを採用しており、厚み方向において、半導体チップ３０，３１の表面の一方にドレイン電極、他方にソース電極が形成されている。また、ゲート電極は半導体チップ３０，３１の表面のいずれか一方に形成されている。
また、ハーフブリッジ回路を構成するスイッチング素子３０，３１の組数は特に限定されるものではない。本実施形態では、スイッチング素子３０，３１を１組備えるが、例えばスイッチチング素子３０，３１を、３相（Ｕ相，Ｖ相，Ｗ相）分３組備えた構成としても良い。
制御ＩＣ３２としては、少なくともゲートドライバ回路を含めば良く、本実施形態ではゲートドライバ回路とともにＰＷＭ発生回路も集積されている。制御ＩＣ３２が構成された半導体チップ３２も、厚み方向において両面に電極が形成されている。また、チップコンデンサ３３は、垂直方向における両端にそれぞれ電極が形成されており、本実施形態では、図２に示すように、一端側の電極がチップコンデンサ３３よりも厚み方向上方に配置された配線部１４（第３配線部５２ａ）と接続され、他端側の電極がチップコンデンサ３３よりも厚み方向下方に配置された配線部１４（第３配線部５２ｂ）と接続されている。
各電子部品１２（３０〜３４）の表面に形成された電極は、アルミニウム、ニッケル、銅などの金属材料からなり、配線部１４が電気的且つ機械的に接続されている。本実施形態では、各電極に層間接続ビア２２の一端が接続されている。そして、電極と、Ａｇ−Ｓｎ合金からなる層間接続ビア２２との界面に、電極を構成する金属とＳｎとが相互に拡散してなる金属拡散層（合金層）が形成され、これにより、層間接続ビア２２と電極との接続信頼性が向上され、ひいては電子部品１２の放熱性が向上されている。
次いで、外部接続用端子１３について説明する。
外部接続用端子１３は、半導体装置１０と外部機器とを電気的に接続するための端子であり、入力端子と出力端子を含んでいる。本実施形態では、入力端子として、バッテリなどの電源に接続される一対の入力端子１３ａ，１３ｂを有するとともに、スイッチング素子３０，３１からなるハーフブリッジ回路に接続された出力端子１３ｃを有する。
一対の入力端子１３ａ，１３ｂは、厚み方向における絶縁基材１１の表面１１ａ，１１ｂに一体的に配置された放熱部材４０，４１が兼ねている。放熱部材４０，４１は、導体箔（導体パターン２１）よりも厚いＣｕなどの金属材料からなり、絶縁基材１１に内蔵された電子部品１２、特に発熱量の大きいスイッチング素子３０，３１、の動作による熱を外部に放熱するためのものである。このような放熱部材４０，４１としては、所謂ヒートシンク、放熱フィンなどを採用することができる。
本実施形態では、放熱部材４０として、Ｃｕからなり、絶縁基材１１の一面１１ａと略一致する大きさ及び形状を有する平板状の部材を採用している。そして、この放熱部材４０に熱可塑性樹脂フィルム２０ａが密着することで、放熱部材４０が絶縁基材１１の一面１１ａに固定されている。また、放熱部材４０には、熱可塑性樹脂フィルム２０ａに形成された層間接続ビア２２の一端が接続されている。本実施形態では、Ｃｕからなる放熱部材４０と、Ａｇ−Ｓｎ合金からなる層間接続ビア２２との界面に、ＣｕとＳｎとが相互に拡散してなる金属拡散層（Ｃｕ−Ｓｎ合金層）が形成され、これにより、層間接続ビア２２と放熱部材４０との接続信頼性が向上され、ひいては放熱性が向上されている。
同様に、放熱部材４１として、Ｃｕからなり、絶縁基材１１の一面１１ｂと略一致する大きさ及び形状を有する平板状の部材を採用している。そして、この放熱部材４１に熱可塑性樹脂フィルム２０ｇが密着することで、放熱部材４１が絶縁基材１１の一面１１ｂに固定されている。また、放熱部材４１には、熱可塑性樹脂フィルム２０ｇに形成された層間接続ビア２２の一端が接続されている。本実施形態では、Ｃｕからなる放熱部材４１と、Ａｇ−Ｓｎ合金からなる層間接続ビア２２との界面に、ＣｕとＳｎとが相互に拡散してなる金属拡散層（Ｃｕ−Ｓｎ合金層）が形成され、これにより、層間接続ビア２２と放熱部材４１との接続信頼性が向上され、ひいては放熱性が向上されている。
一方、出力端子１３ｃは、絶縁基材１１に一部が埋設されて配線部１４と電気的且つ機械的に接続された金属片４２によって構成されている。この金属片４２は、Ｃｕ、Ａｕ、Ａｇ、Ａｌ、またはこれら金属の少なくとも１種類を含む合金からなる部材であり、金属片４２ｇとして所謂リードを採用することができる。
金属片４２は、絶縁基材１１の側面から絶縁基材１１の外部に引き出され（延出され）、外部に露出している。また、金属片４２は、２つのスイッチング素子３０，３１を接続する配線部１４（第２配線部５１ａ，５１ｂの接続点（中点））に接続されている。
本実施形態では、金属片４２として、Ｃｕからなる平板状の部材を採用しており、その厚さが導体箔（導体パターン２１）よりも厚く、熱可塑性樹脂フィルム２０ｄとほぼ同じ厚さとなっている。また、金属片４２には、熱可塑性樹脂フィルム２０ｃ，２０ｅに形成された層間接続ビア２２の一端がそれぞれ接続されている。本実施形態では、Ｃｕからなる金属片４２と、Ａｇ−Ｓｎ合金からなる層間接続ビア２２との界面に、ＣｕとＳｎとが相互に拡散してなる金属拡散層（Ｃｕ−Ｓｎ合金層）が形成され、これにより、層間接続ビア２２と金属片４２との接続信頼性が向上され、ひいては放熱性が向上されている。
また、金属片４２における絶縁基材１１に埋設された部分は、配線部１４との接続部を除いてその表面が絶縁基材１１を構成する熱可塑性樹脂により封止されている。
次いで、配線部１４を構成する各要素について説明する。
配線部１４は、異なる電子部品１２同士及び電子部品１２と外部接続用端子１３を電気的に接続するものである。また、電子部品１２が発生した熱を放熱部材などに伝熱する放熱配線部として機能させることもできる。
このような配線部１４としては、樹脂フィルムの表面に貼着された導体箔をパターニングしてなる導体パターン、樹脂フィルムにおいて、厚み方向に沿って設けられたビアホール（貫通孔）に導電性ペーストが充填され、この導電性ペースト中の導電性粒子を加圧・加熱により焼結してなる層間接続ビア、導体パターンとは別に絶縁基材１１に配置した金属片、例えば電子部品の電極上に設けたバンプなどを採用することができる。
本実施形態では、配線部１４として、図２に示すように導体パターン２１と層間接続ビア２２を採用している。導体パターン２１は、銅（Ｃｕ）箔をパターニングして構成されており、層間接続ビア２２は、Ａｇ−Ｓｎ合金からなる。さらには、上記した放熱部材４０,４１及び金属片４２の一部も配線部１４をなしている。
また、配線部１４として、上記した構成要素からなる第１配線部〜第５配線部を有している。
第１配線部は、図３に示すように、２つのスイッチング素子３０，３１からなるハーフブリッジ回路とコンデンサ３３との接続点Ｃ１，Ｃ２と各スイッチング素子３０，３１とを接続する配線部である。第１配線部５０ａは、高電位側の入力端子１３ａ（放熱部材４０）に接続されるスイッチング素子３０（所謂ハイサイド側のスイッチング素子３０）とコンデンサ３３との接続点Ｃ１とを電気的に接続する配線部である。一方、第１配線部５０ｂは、低電位側の入力端子１３ｂ（放熱部材４１）に接続されるスイッチング素子３１（所謂ローサイド側のスイッチング素子３１）とコンデンサ３３との接続点Ｃ２とを電気的に接続する配線部である。
本実施形態では、放熱部材４０が接続点Ｃ１を兼ねており、図２に示すように、第１配線部５０ａが、熱可塑性樹脂フィルム２０ａに形成された層間接続ビア２２からなる。また、放熱部材４１が接続点Ｃ２を兼ねており、第１配線部５０ｂが、熱可塑性樹脂フィルム２０ｇに形成された層間接続ビア２２からなる。このように、第１配線部５０ａ，５０ｂは、いずれも１層分の層間接続ビア２２からなり、このため第１配線部５０ａ，５０ｂは厚み方向に沿った配置となっている。なお、熱可塑性樹脂フィルム２０ａに形成されて第１配線部５０ａなす層間接続ビア２２、熱可塑性樹脂フィルム２０ｇに形成されて第１配線部５０ｂなす層間接続ビア２２の個数は特に限定されるものではない。本実施形態では、電流容量及び放熱性を考慮して、いずれも複数形成されている。
第２配線部は、図３に示すように、２つのスイッチング素子３０，３１を電気的に直列接続する、すなわちハーフブリッジ回路を構成するための配線部である。第２配線部５１ａは、ハイサイド側のスイッチング素子３０のソース電極と、２つのスイッチング素子３０，３１の中点Ｃ３（接続点）とを電気的に接続する配線部である。一方、第２配線部５１ｂは、ローサイド側のスイッチング素子３１のドレイン電極と、中点Ｃ３（接続点）とを電気的に接続する配線部である。
本実施形態では、図２に示すように、金属片４２が中点Ｃ３を兼ねており、第２配線部５１ａが、熱可塑性樹脂フィルム２０ｃに形成された層間接続ビア２２からなる。また、第２配線部５１ｂが、熱可塑性樹脂フィルム２０ｅに形成された層間接続ビア２２からなる。このように、第２配線部５１ａ，５１ｂは、いずれも１層分の層間接続ビア２２からなり、このため第２配線部５１ａ，５１ｂは厚み方向に沿った配置となっている。なお、熱可塑性樹脂フィルム２０ｃに形成されて第２配線部５１ａなす層間接続ビア２２、熱可塑性樹脂フィルム２０ｅに形成されて第２配線部５１ｂなす層間接続ビア２２の個数は特に限定されるものではない。本実施形態では、電流容量及び放熱性を考慮して、いずれも複数形成されている（図示略）。
第３配線部は、図３に示すように、接続点Ｃ１，Ｃ２とコンデンサ３３とを電気的に接続する配線部である。第３配線部５２ａは、高電位側の接続点Ｃ１とコンデンサ３３とを電気的に接続する配線部である。一方、第３配線部５２ｂは、低電位側の接続点Ｃ２とコンデンサ３３とを電気的に接続する配線部である。
本実施形態では、図２に示すように、第３配線部５２ａが、熱可塑性樹脂フィルム２０ａ〜２０ｃにそれぞれ形成された層間接続ビア２２と、熱可塑性樹脂フィルム２０ａ，２０ｂの表面１１ｂ側の面に設けられた導体パターン２１とからなる。各フィルム２０ａ〜２０ｃの層間接続ビア２２は、垂直方向において互いに重なるように配置されてなる。より詳しくは、同一径の層間接続ビア２２が垂直方向においてほぼ一致するように配置されてなる。また、厚み方向において隣り合う層間接続ビア２２の間に、層間接続ビア２２の形成時に底をなすランドとしての導体パターン２１が配置されている。このように、２つの導体パターン２１と３つの層間接続ビア２２を厚み方向に直結してなる第３配線部５２ａは、厚み方向に沿った配置となっている。
同様に、第３配線部５２ｂは、熱可塑性樹脂フィルム２０ｅ〜２０ｇにそれぞれ形成された層間接続ビア２２と、熱可塑性樹脂フィルム２０ｅ，２０ｆの表面１１ｂ側の面に設けられた導体パターン２１とからなる。各フィルム２０ｅ〜２０ｇの層間接続ビア２２は、垂直方向において互いに重なるように配置されてなる。より詳しくは、同一径の層間接続ビア２２が垂直方向においてほぼ一致するように配置されてなる。また、厚み方向において隣り合う層間接続ビア２２の間に、層間接続ビア２２の形成時に底をなすランドとしての導体パターン２１が配置されている。このように、２つの導体パターン２１と３つの層間接続ビア２２を厚み方向に直結してなる第３配線部５２ｂは、厚み方向に沿った配置となっている。
第４配線部は、スイッチング素子３０，３１の各ゲート電極と制御ＩＣ３２とを電気的に接続する配線部である。第４配線部５３ａは、ハイサイド側のスイッチング素子３０のゲート電極と、制御ＩＣ３２の該ゲート電極に対応する電極とを電気的に接続する配線部である。一方、第４配線部５３ｂは、ローサイド側のスイッチング素子３１のゲート電極と、制御ＩＣ３２の該ゲート電極に対応する電極とを電気的に接続する配線部である。
本実施形態では、図２に示すように、第４配線部５３ａが、熱可塑性樹脂フィルム２０ｃに形成された層間接続ビア２２からなる。また、第４配線部５３ｂが、熱可塑性樹脂フィルム２０ｅに形成された層間接続ビア２２からなる。このように、第４配線部５３ａ，５３ｂは、いずれも１層分の層間接続ビア２２からなり、このため第４配線部５３ａ，５３ｂは厚み方向に沿った配置となっている。
第５配線部は、第１配線部、第２配線部、第３配線部、及び第４配線部を除く配線部である。本実施形態では、第５配線部５４ａは、制御ＩＣ３２と接続点Ｃ１とを電気的に接続する配線部である。一方、第５配線部５４ｂは、制御ＩＣ３２と接続点Ｃ２とを電気的に接続する配線部である。また、図３に示すように、接続点Ｃ１と入力端子１３ａとを電気的に接続する第５配線部５５ａ、接続点Ｃ２と入力端子１３ｂとを電気的に接続する第５配線部５５ｂ、中点Ｃ３と出力端子１３ｃとを電気的に接続する第５配線部５６を備える。
本実施形態では、図２に示すように、第５配線部５４ａが、熱可塑性樹脂フィルム２０ａ〜２０ｃにそれぞれ形成された層間接続ビア２２と、熱可塑性樹脂フィルム２０ａ，２０ｂの表面１１ｂ側の面に設けられた導体パターン２１とからなる。３つの層間接続ビア２２のうち、フィルム２０ａ，２０ｂの層間接続ビア２２は、垂直方向において互いに重なるように配置されている。導体パターン２１（２１ａ）を介して接続されたフィルム２０ｂ，２０ｃの層間接続ビア２２（２２ａ，２２ｂ）は、垂直方向において互いに重ならないように離間して配置されている。
同様に、第５配線部５４ｂは、熱可塑性樹脂フィルム２０ｅ〜２０ｇにそれぞれ形成された層間接続ビア２２と、熱可塑性樹脂フィルム２０ｅ，２０ｆの表面１１ｂ側の面に設けられた導体パターン２１とからなる。３つの層間接続ビア２２のうち、フィルム２０ｅ，２０ｆの層間接続ビア２２は、垂直方向において互いに重なるように配置されている。導体パターン２１を介して接続されたフィルム２０ｆ，２０ｇの層間接続ビア２２は、垂直方向において互いに重ならないように離間して配置されている。
また、第５配線部５５ａは、放熱部材４０が兼ねており、第５配線部５５ｂは、放熱部材４１が兼ねている。さらに、第５配線部５６は、金属片４２が兼ねている。
このように構成された半導体装置１０の等価回路図を図３に示す。図３では、スイッチング素子３０,３１に流れる電流を検出する電流検出素子や、該検出素子と制御ＩＣ３２とを電気的に接続する配線部などを省略している。半導体装置１０に構成された回路において、ハーフブリッジ回路を構成する２つのスイッチング素子３０，３１に起因した高周波ノイズ（スイッチングノイズ）に影響を与える配線部（寄生インダクタンス成分）は、図３に破線を併記した部分の配線部である。すなわち、第１配線部５０ａ，５０ｂ、第２配線部５１ａ，５１ｂ、第３配線部５２ａ，５２ｂ、及び第４配線部５３ａ，５３ｂである。このように、２つのスイッチング素子３０，３１を直列接続してなるハーフブリッジ回路と該回路に並列接続されたノイズ抑制用のコンデンサ３３からなる閉ループを構成する配線部（第１配線部５０ａ，５０ｂ、第２配線部５１ａ，５１ｂ、及び第３配線部５２ａ，５２ｂ）と、各スイッチング素子３０，３１のゲート電極と制御ＩＣ３２とを電気的に接続するゲート配線部（第４配線部５３ａ，５３ｂ）が、高周波ノイズに影響を与える、なかでも、第４配線部５３ａ，５３ｂの影響が大きいことが知られている。
図４（ａ）には、第４配線部５３ａ，５３ｂのインダクタンスを１ｎＨにした場合の出力端子１３ｃの電圧Ｖｏｕｔを示し、図４（ｂ）に第４配線部５３ａ，５３ｂのインダクタンスを３．５ｎＨにした場合の出力端子１３ｃの電圧Ｖｏｕｔを示している。図４（ａ），（ｂ）に示すように、第４配線部５３ａ，５３ｂ（ゲート配線部）のインダクタンス成分が小さいほど、出力電圧の高周波ノイズ（スイッチングノイズ）が低減することが明らかである。尚、図４（ａ），（ｂ）はスケールが同じである。
次に、上記した半導体装置１０の製造方法について説明する。
先ず、半導体装置１０を形成すべく、複数枚の樹脂フィルムを準備する。本実施形態では、上記したように、熱可塑性樹脂フィルム２０ａ〜２０ｇとして、ポリエーテルエーテルケトン（ＰＥＥＫ）３０重量％とポリエーテルイミド（ＰＥＩ）７０重量％からなる樹脂フィルムを採用する。また、一例として、全ての樹脂フィルム２０ａ〜２０ｇの厚さを同一（例えば５０μｍ）とする。
この準備工程では、ＰＡＬＡＰとして知られる一括積層法で周知のごとく、一括積層する前に、絶縁基材１１を構成する樹脂フィルムに対して、導体パターンを形成したり、導電性ペーストをビアホールに充填しておく。導体パターン２１や、導電性ペーストが充填されるビアホールの配置は、上記した配線部１４に応じて適宜決定される。なお、以下においては、ビアホールに充填された導電性ペーストに対しても、焼結後の層間接続ビア２２と同じ符号２２を付与するものとする。
導体パターン２１は、樹脂フィルムの表面に貼着した導体箔をパターニングすることで形成することができる。絶縁基材１１を構成する複数枚の樹脂フィルムとしては、導体パターン２１を有する樹脂フィルムを含めばよく、例えば全ての樹脂フィルムが導体パターン２１を有する構成や、一部の樹脂フィルムが導体パターン２１を有さない構成も採用することができる。また、導体パターン２１を有する樹脂フィルムとしては、片面のみに導体パターン２１を有する樹脂フィルム、積層方向における両面に導体パターン２１を有する樹脂フィルムのいずれも採用することができる。
一方、導電性ペースト２２は、導電性粒子にエチルセルロース樹脂やアクリル樹脂などを保形性付与のため添加し、テルピネオールなどの有機溶剤を加えた状態で混練することで得ることができる。そして、炭酸ガスレーザなどにより、樹脂フィルムを貫通するビアホールを形成し、スクリーン印刷などによって、導電性ペースト２２をビアホール内に充填する。ビアホールは、上記導体パターン２１を底面として形成しても良いし、導体パターン２１の無い位置に、ビアホールを形成しても良い。
導体パターン２１上にビアホールを形成する場合、導体パターン２１が底となるため、ビアホール内に導電性ペースト２２を留めることができる。一方、導体パターン２１を有さない樹脂フィルム、又は、導体パターン２１を有しながらも、導体パターン２１の形成位置とは異なる位置にビアホールを形成する場合には、底のないビアホール内に導電性ペースト２２を留めるために、本出願人による特願２００８-２９６０７４号に記載の導電性ペーストを用いる。また、この導電性ペースト２２を充填する装置（方法）としては、本出願人による特願２００９−７５０３４号に記載の装置（方法）を採用すると良い。
この導電性ペースト２２は、導電性粒子に対し、導電性粒子の焼結温度よりも低い温度で分解または揮発するとともに、該温度よりも低く、室温よりも高い温度で溶融状態となり、室温で固体状態となる低融点室温固体樹脂が添加されている。低融点室温固体樹脂としては、例えばパラフィンがある。これによれば、充填時には加温することで、低融点室温固体樹脂が溶融してペースト状となり、充填後の冷却において、低融点室温固体樹脂が固化することで導電性ペースト２２も固まって、ビアホール内に保持することができる。なお、充填する際には、ビアホールの一端を平坦な部材にて塞いでおけば良い。
本実施形態では、７枚の樹脂フィルム２０ａ〜２０ｇのうち、導体パターン２１を形成するフィルムとして片面に銅箔（例えば厚さ１８μｍ）が貼着されたフィルムを準備し、銅箔をパターニングして導体パターン２１（２１ａを含む）をそれぞれ形成する。本実施形態では、
また、１０枚の樹脂フィルム２０ａ〜２０ｇのうち、層間接続ビア２２を形成するフィルムにビアホール（符号略）をそれぞれ形成し、該ビアホール内に導電性ペースト２２を充填する。そして充填後、乾燥工程にて溶剤を揮発させる。
本実施形態では、図５に示すように、導体パターン２１を底とするビアホールと、導体パターン２１を有さないビアホールが存在する。少なくとも導体パターン２１を有さない（底としない）ビアホールについては、導電性粒子としてＡｇ粒子とＳｎ粒子を所定の比率で含み、且つ、上記したように、パラフィンなどの低融点室温固体樹脂が添加された導電性ペースト２２を用いる。一方、導体パターン２１を底とするビアホールについても、製造工程を簡略化するために、上記したパラフィンなどの低融点室温固体樹脂が添加された導電性ペースト２２を用いる。
さらに、この準備工程では、後述する積層体６０が電子部品１２や金属片４２を収容する空洞を有するために、複数枚の樹脂フィルムの一部に予め空洞部を形成しておく。本実施形態では、熱可塑性樹脂フィルム２０ｂに、ハイサイド側のスイッチング素子３０を収容するための空洞部２３ａを形成する。また、熱可塑性樹脂フィルム２０ｆに、ローサイド側のスイッチング素子３１を収容するための空洞部２３ｅを形成する。このため、空洞部２３ａ，２３ｆを有する上記熱可塑性樹脂フィルム２０ｂ，２０ｆは矩形枠状を呈する。
また、熱可塑性樹脂フィルム２０ｄに、制御ＩＣ３２、金属片４２、コンデンサ３３を収容するための空洞部２３ｂ〜２３ｄを形成する。なお、金属片４２を収容する空洞部２３ｃについては、熱可塑性樹脂フィルム２０ｄの側面まで延設された切り欠き状とする。
これら空洞部２３ａ〜２３ｅは、パンチやドリルなどによる機械的加工、レーザ光の照射により形成することができ、電子部品１２や金属片４２の体格に対し、所定のマージンをもって形成される。空洞部２３ａ〜２３ｅの形成タイミングとしては、導体パターン２１及び導電性ペースト用のビアホールの形成前、形成後のいずれでも良い。
次に、積層体６０を形成する積層工程を実施する。この工程では、表面に導体パターン２１が形成された樹脂フィルム、ビアホール内に導電性ペースト２２が充填された樹脂フィルム、を含む複数枚の樹脂フィルムを、熱可塑性樹脂フィルムが、少なくとも１枚おきに位置するように電子部品１２や金属片４２、放熱部材４０，４１とともに積層する。なお、厚み方向において、電子部品１２や金属片４２の両表面に熱可塑性樹脂フィルムが接するように配置すると、熱可塑性樹脂によって電子部品１２や金属片４２を封止することができる。また、本実施形態のように放熱部材４０，４１を絶縁基材１１の表面１１ａ，１１ｂに配置する場合には、放熱部材４０,４１に隣接する樹脂フィルムが熱可塑性樹脂フィルムとなるように積層する。
本実施形態では、図６に示すように、放熱部材４０側から、放熱部材４０、熱可塑性樹脂フィルム２０ａ、熱可塑性樹脂フィルム２０ｂ、熱可塑性樹脂フィルム２０ｃ、熱可塑性樹脂フィルム２０ｄ、熱可塑性樹脂フィルム２０ｅ、熱可塑性樹脂フィルム２０ｆ、熱可塑性樹脂フィルム２０ｇ、放熱部材４１の順に積層する。その際、空洞部２３ａにスイッチング素子３０を、空洞部２３ｂに制御ＩＣ３２を、空洞部２３ｃに金属片４２を、空洞部２３ｄにコンデンサ３３を、そして空洞部２３ｅにスイッチング素子３１を位置決め配置する。なお、図６では、便宜上、積層体を構成する要素を、離間させて図示している。
この積層体６０では、厚み方向（積層体６０の積層方向）において、電子部品１２に隣接する樹脂フィルムが、熱可塑性樹脂フィルムとなる。少なくともこれら樹脂フィルムは、加圧・加熱工程において、電子部品１２の周囲を封止する機能を果たす。本実施形態では、全ての樹脂フィルムが熱可塑性樹脂フィルムであるため、電子部品１２の側面に配置された樹脂フィルムも、加圧・加熱工程において、電子部品１２の周囲を封止する機能を果たす。
なお、電子部品１２の両表面に隣接する熱可塑性樹脂フィルムとしては、熱可塑性樹脂フィルムにガラス繊維やアラミド繊維などの無機材料を含まないだけでなく、線膨張係数や融点を調整するための無機フィラーも含まないものを採用することが好ましい。こうすることで、加圧・加熱工程において、電子部品に局所的に応力がかかるのを抑制することができる。
しかしながら、線膨張係数や融点を調整するための無機フィラーも含まない熱可塑性樹脂フィルムを採用すると、無機フィラーが無い分、電子部品との線膨張係数差が大きくなり、これにともなう応力が増加することが考えられる。したがって、応力低減のために、熱可塑性樹脂フィルムとして弾性率の低い（例えば１０ＧＰａ以下）樹脂フィルムを採用すると良い。
また、このような熱可塑性樹脂フィルムとしては、厚さが５μｍ以上のものを採用することが好ましい。５μｍ未満とすると、加圧・加熱工程において、これら樹脂フィルムの応力が高くなり、電子部品１２の表面から剥がれてしまう恐れがあるためである。
次いで、図示しないが、真空熱プレス機を用いて積層体６０を積層方向上下から加圧しつつ加熱する加圧・加熱工程を実施する。この工程では、熱可塑性樹脂を軟化させて複数枚の樹脂フィルムを一括で一体化するとともに電子部品１２を封止し、導電性ペースト２２中の導電性粒子を焼結体として、該焼結体（層間接続ビア２２）と導体パターン２１を有した配線部１４を形成する。
加圧・加熱工程では、樹脂フィルムを一括で一体化して絶縁基材１１とするとともに、導電性ペースト２２（２２ａ，２２ｂ含む）中の導電性粒子を焼結体とするために、樹脂フィルムを構成する熱可塑性樹脂のガラス転移点以上融点以下の温度、数ＭＰａの圧力を所定時間保持する。本実施形態では、２８０℃〜３３０℃のプレス温度、４〜５ＭＰａの圧力を５分以上（例えば１０分）保持する。
先ず、加圧・加熱工程において、樹脂フィルム部分の接続について説明する。
熱可塑性樹脂フィルム２０ａ〜２０ｇは、上記加熱により軟化する。このとき、圧力を受けているため、軟化した熱可塑性樹脂フィルム２０ａ〜２０ｇは隣接するもの同士で相互に密着する。これにより、複数の樹脂フィルム２０ａ〜２０ｇが一括で一体化し、絶縁基材１１が形成される。このとき、放熱部材４０，４１にも、隣接する熱可塑性樹脂フィルム２０ａ，２０ｇがそれぞれ密着するため、放熱部材４０，４１も絶縁基材１１に一体化する。
また、電子部品１２に隣接する熱可塑性樹脂フィルム（一例として制御ＩＣ３２に隣接する熱可塑性樹脂フィルム２０ｃ，２０ｅ）は、圧力を受けて流動し、電子部品１２の両表面に密着する。また、熱可塑性樹脂フィルム２０ａ〜２０ｇは、圧力を受けて流動し、電子部品１２の側面にも密着する。したがって、熱可塑性樹脂（熱可塑性樹脂フィルム２０ａ〜２０ｇ）により、電子部品１２が封止される。同様に、金属片４２についても、絶縁基材１１から露出される部分を除く部分が、熱可塑性樹脂（熱可塑性樹脂フィルム２０ｃ〜２０ｅ）により封止される。
次に、加圧・加熱工程において、層間接続ビア２２の接続について説明する。
上記加熱により、導電性ペースト２２（導電性ペースト２２ａ，２２ｂ含む）中のＳｎ（融点２３２℃）が溶融し、同じく導電性ペースト中のＡｇ粒子に拡散して、Ａｇ−Ｓｎ合金（融点４８０℃）を形成する。また、導電性ペースト２２に圧力が加えられているため、焼結により一体化した合金からなる層間接続ビア２２が形成される。
これにより、層間接続ビア２２を含む各配線部１４、具体的には第１配線部５０ａ，５０ｂ、第２配線部５１ａ，５１ｂ、第３配線部５２ａ，５２ｂ、第４配線部５３ａ，５３ｂ、第５配線部５４ａ，５４ｂが形成される。
なお、溶融したＳｎは、隣接する導体パターン２１のＣｕとも相互拡散する。これにより、層間接続ビア２２と導体パターン２１の界面に金属拡散層（Ｃｕ−Ｓｎ合金層）が形成される。
溶融したＳｎは、放熱部材４０，４１や金属片４２を構成するＣｕとも相互拡散する。これにより、層間接続ビア２２と放熱部材４０，４１、金属片４２との界面に金属拡散層（Ｃｕ−Ｓｎ合金層）が形成される。
また、溶融したＳｎは、電子部品１２の電極を構成する金属（例えばＮｉ）とも相互拡散する。これにより、層間接続ビア２２と電子部品１２の電極との界面に金属拡散層（Ｎｉ−Ｓｎ合金層）が形成される。
以上により、上記した半導体装置１０を得ることができる。
次に、上記実施形態に示した半導体装置１０における特徴部分の効果について説明する。
本実施形態に係る半導体装置１０は、絶縁基材１１が熱可塑性樹脂を含み、電子部品１２が絶縁基材１１に埋設されて、絶縁基材１１を構成する熱可塑性樹脂により封止されている。このような半導体装置１０は、上記したように、熱可塑性樹脂を含んだ樹脂フィルム（熱可塑性樹脂フィルム）を有する複数枚の樹脂フィルムを、熱可塑性樹脂フィルムが少なくとも１枚おきに位置するように積層し、真空熱プレス機により、積層方向上下から加圧・加熱する方法によって、一括で形成することができる。したがって、製造工程を簡素化することができる。
ところで、出力端子１３ｃと負荷（例えばモータ）との間に配置されるＬＣフィルタを小型すると、高周波ノイズとしてＦＭ帯付近のノイズが増大するが、このようなＦＭ帯のノイズを低減する技術としては、基板上のレイアウトを工夫して寄生インダクタンス成分を低減する方法、スイッチング素子のゲートを制御ＩＣによって制御することで、ピークエネルギーを下げる方法がある。しかしながら、ＦＭ帯付近の高周波ノイズは、基板上のレイアウトを工夫しても、２次元的な配置（平面配置）では、寄生インダクタンス成分の低減に限界がある。また、ゲート制御についても、制御ＩＣとスイッチング素子とを接続する配線部の寄生インダクタンス成分が大きいと、ゲート制御の効果が十分ではない。
これに対し、本実施形態では、スイッチング素子３０，３１起因の高周波ノイズ（スイッチングノイズ）に影響を及ぼす配線部１４（第１配線部５０ａ，５０ｂ、第２配線部５１ａ，５１ｂ、第３配線部５２ａ，５２ｂ、及び第４配線部５３ａ，５３ｂ）の全てを、上記したように、絶縁基材１１の厚さ方向に沿って設けている。換言すれば一直線状に設けている。このように、各配線部（第１配線部〜第４配線部）の長さを最短長とすることでインダクタンス成分を低減しているので、上記したＬＣフィルタを小型化しても、高周波ノイズを抑制することができる。
また、配線部１４のうち、高周波ノイズ（スイッチングノイズ）に影響を及ぼす配線部１４（第１配線部〜第４配線部）を除く配線部である第５配線部として、導体パターン２１ａの表面に層間接続ビア２２ａが接続され、該導体パターン２１ａの裏面に層間接続ビア２２ｂが接続されるとともに、該２つの層間接続ビア２２ａ，２２ｂが垂直な方向において、互いに重ならないように離間して配置されたクランク状の配線部分を含んでいる。本実施形態では、第５配線部５４ａ，５４ｂが、このクランク状の配線部分を含んでいる。
したがって、積層体を加圧・加熱する際に、クランク状の配線部分を構成する導体パターン２１ａが、２つの層間接続ビア２２ａ，２２ｂの間で撓んで（弾性変形して）応力を緩和する機能を果たす。本実施形態では、複数の電子部品１２を絶縁基材１１内に有する構成のため、積層体６０の剛性が高まり、積層体６０に対して上下から加圧・加熱する際に、真空熱プレス機のプレス圧が電子部品１２に集中して、電子部品１２の信頼性が低下する恐れがある。しかしながら、上記したように、クランク状の配線部分の応力緩和機能によって、加圧・加熱時に電子部品１２が受ける応力を抑制することができる。
特に本発明では、第５配線部を除く各配線部１４が厚さ方向に沿って設けられているため、電子部品１２に応力が集中しやすいが、上記した第５配線部のクランク状部分の効果によって、電子部品１２が受ける応力を抑制することができる。
以上から、本実施形態に示す半導体装置１０によれば、製造工程を簡素化しつつ、スイッチング素子３０，３１起因の高周波ノイズを抑制し、且つ、製造時における電子部品１２の信頼性を向上することができる。
また、本実施形態では、高周波ノイズ（スイッチングノイズ）に影響を及ぼす配線部１４（第１配線部〜第４配線部）の少なくとも１つとして、複数の層間接続ビア２２が、垂直方向において、互いに重なるように配置されてなる配線部を採用している。具体的には、第３配線部５２ａ，５２ｂを、複数の層間接続ビア２２が、垂直方向において、互いに重なるように配置されてなる配線部としている。このように、複数の層間接続ビア２２を一直線状に配置するので、複数の層間接続ビア２２を有しながらも該当する配線部のインダクタンス成分を低減し、これにより、スイッチング素子３０，３１起因の高周波ノイズを抑制することができる。
また、本実施形態では、厚み方向において、ゲート電極が制御ＩＣ３２と対向するように、２つのスイッチング素子３０，３１の間に制御ＩＣ３２が配置されている。上記したように、スイッチング素子３０，３１起因の高周波ノイズに対し、特に影響が大きいのはスイッチング素子３０，３１のゲート電極と制御ＩＣ３２とを接続する第４配線部５３ａ，５３ｂである。これに対し、本実施形態では、制御ＩＣ３２を２つのスイッチング素子３０，３１の間に配置するため、各スイッチング素子３０，３１のゲート電極と制御ＩＣ３２とを接続する第４配線部５３ａ，５３ｂの長さを、いずれも短くすることができる。このため、スイッチング素子３０，３１起因の高周波ノイズをより効果的に抑制することができる。
また、２つのスイッチング素子３０，３１と制御ＩＣ３２の３つの電子部品１２において、スイッチング素子３０，３１が厚み方向における両端に位置することとなるため、スイッチング素子３０，３１が生じた熱を、放熱部材４０，４１に放熱しやすい。
また、本実施形態では、絶縁基材１１の表面１１ａ，１１ｂの放熱部材４０，４１を配置しており、この放熱部材４０，４１が入力端子１３ａ，１３ｂを兼ねている。したがって、電子部品１２が生じた熱を、配線部１４を介して入力端子１３ａ，１３ｂを兼ねる放熱部材４０，４１に伝達することができる。これにより、部品点数を増やすことなく、放熱性を向上することができる。
なお、絶縁基材１１内における電子部品１２や金属片４２の配置は上記例に限定されるものではない。本実施形態では、図１及び図２に示すように、スイッチング素子３０，３１が対向配置される例を示したが、例えば図７に示すように、垂直方向において互いに重ならない配置としても良い。少なくとも、制御ＩＣ３２とスイッチング素子３０、制御ＩＣ３２とスイッチング素子３１が、それぞれ一部対向すれば良い。また、配線部１４の配置も上記例に限定されるものではない。例えば図１及び図２では、説明の便宜上、図１のＩＩ−ＩＩ線上に、第１配線部５０ａ，５０ｂ、第２配線部５１ａ，５１ｂ、第３配線部５２ａ，５２ｂ、第４配線部５３ａ，５３ｂ、及び第５配線部５４ａ，５４ｂが位置する例を示した。しかしながら、例えば図７に示すように、一直線状に上記各配線部が位置しない構成としても良い。
また、本実施形態では、絶縁基材１１の表面１１ａ，１１ｂにそれぞれ放熱部材４０，４１が配置され、この放熱部材４０，４１が入力端子１３ａ，１３ｂを兼ねる例を示した。しかしながら、例えば図８に示すように、放熱部材４０，４１を有さない構成を採用することもできる。図８に示す構成では、絶縁基材１１の表面１１ａに露出する導体パターン２１ｂが入力端子１３ａ、絶縁基材１１の表面１１ｂに露出する導体パターン２１ｃにより入力端子１３ｂが構成されている。また、金属片４２に代えて、導体パターン２１及び層間接続ビア２２により、第５配線部５６が構成され、この第５配線部５６の端部が、絶縁基材１１の表面１１ａに露出する、出力端子１３ｃとしての導体パターン２１ｄに接続されている。
図８に示す例では、第５配線部５６が、導体パターン２１ａの表面に層間接続ビア２２ａが接続され、該導体パターン２１ａの裏面に層間接続ビア２２ｂが接続されるとともに、該２つの層間接続ビア２２ａ，２２ｂが垂直な方向において、互いに重ならないように離間して配置されたクランク状の配線部分を含んでいる。したがって、図８に示す別の第５配線部５４ａ，５４ｂとともに、加圧・加熱時に電子部品１２が受ける応力を抑制することができる。
なお、図８では、放熱部材４０，４１のない構成を示したが、絶縁基材１１の表面１１ａ，１１ｂのいずれか一方のみに放熱部材が配置された構成を採用することもできる。また、絶縁基材１１の表面１１ａ，１１ｂにそれぞれ放熱部材４０，４１が配置され、この放熱部材４０，４１が入力端子１３ａ，１３ｂを兼ねる構成であって、放熱部材４０，４１が表面１１ａ，１１ｂの一部のみを被覆する構成としても良い。この場合、図８に示した出力端子１３ｃとしての導体パターン２１ｄを採用することができる。
また、本実施形態では、スイッチング素子３０，３１が、層間接続ビア２２を介して対応する放熱部材４０，４１に電気的、機械的、且つ熱的に接続される例を示した。換言すれば、第１配線部５０ａ，５０ｂが層間接続ビア２２からなる例を示した。しかしながら、図９に示すように、はんだバンプなどの図示しない接続部材を介して、スイッチング素子３０，３１が、対応する放熱部材４０，４１に電気的、機械的、且つ熱的に接続された構成を採用することもできる。この場合、樹脂フィルムの枚数を低減することができる。図９では、５枚の熱可塑性樹脂フィルム２０ａ〜２０ｅによって絶縁基材１１が構成されている。
（第２実施形態）
第１実施形態では、厚み方向において、ゲート電極が制御ＩＣ３２と対向するように、２つのスイッチング素子３０，３１の間に制御ＩＣ３２が配置される例を示した。しかしながら、厚み方向において、ゲート電極が制御ＩＣ３２と対向するように、制御ＩＣ３２、２つのスイッチング素子３０，３１の順に配置された構成としても良い。図１０及び図１１にその一例を示す。図１１に示す断面は、図１０のＸＩ−ＸＩ線に沿うものである。
図１０及び図１１に示す半導体装置１０では、９枚の熱可塑性樹脂フィルム２０ａ〜２０ｉを積層・一体化して絶縁基材１１が構成されている。絶縁基材１１の表面１１ａには、低電位側の入力端子１３ｂを兼ねる放熱部材４１が配置され、反対側の表面１１ｂには高電位側の入力端子１３ａを兼ねる放熱部材４０が配置されている。そして、放熱部材４１側から、制御ＩＣ３２、ローサイド側のスイッチング素子３１、ハイサイド側のスイッチング素子３０の順で配置されている。
図１１に示す例でも、放熱部材４０が接続点Ｃ１を兼ねており、第１配線部５０ａが、熱可塑性樹脂フィルム２０ｉに形成された層間接続ビア２２からなる。このように、第１配線部５０ａは１層分の層間接続ビア２２からなり、これにより第１配線部５０ａは厚み方向に沿った配置となっている。また、放熱部材４１が接続点Ｃ２を兼ねており、第１配線部５０ｂは、熱可塑性樹脂フィルム２０ａ〜２０ｃにそれぞれ形成された層間接続ビア２２と、熱可塑性樹脂フィルム２０ａ，２０ｂの表面１１ｂ側の面に設けられた導体パターン２１とからなる。各フィルム２０ａ〜２０ｃの層間接続ビア２２は、垂直方向において互いに重なるように配置されてなる。より詳しくは、同一径の層間接続ビア２２が垂直方向においてほぼ一致するように配置されてなる。また、厚み方向において隣り合う層間接続ビア２２の間に、層間接続ビア２２の形成時に底をなすランドとしての導体パターン２１が配置されている。このように、２つの導体パターン２１と３つの層間接続ビア２２を厚み方向に直結してなる第１配線部５０ｂは、厚み方向に沿った配置となっている。
また、金属片４２が中点Ｃ３を兼ねており、第２配線部５１ａが、熱可塑性樹脂フィルム２０ｇに形成された層間接続ビア２２からなる。また、第２配線部５１ｂが、熱可塑性樹脂フィルム２０ｅに形成された層間接続ビア２２からなる。このように、第２配線部５１ａ，５１ｂは、いずれも１層分の層間接続ビア２２からなり、このため第２配線部５１ａ，５１ｂは厚み方向に沿った配置となっている。
また、第３配線部５２ａは、熱可塑性樹脂フィルム２０ｆ〜２０ｉにそれぞれ形成された層間接続ビア２２と、熱可塑性樹脂フィルム２０ｆ，２０ｇ，２０ｈの表面１１ｂ側の面に設けられた導体パターン２１とからなる。各フィルム２０ｆ〜２０ｉの層間接続ビア２２は、垂直方向において互いに重なるように配置されてなる。より詳しくは、同一径の層間接続ビア２２が垂直方向においてほぼ一致するように配置されてなる。また、厚み方向において隣り合う層間接続ビア２２の間に、層間接続ビア２２の形成時に底をなすランドとしての導体パターン２１が配置されている。このように、３つの導体パターン２１と４つの層間接続ビア２２を厚み方向に直結してなる第３配線部５２ａは、厚み方向に沿った配置となっている。
同様に、第３配線部５２ｂは、熱可塑性樹脂フィルム２０ａ〜２０ｄにそれぞれ形成された層間接続ビア２２と、熱可塑性樹脂フィルム２０ａ，２０ｂ，２０ｃの表面１１ｂ側の面に設けられた導体パターン２１とからなる。各フィルム２０ａ〜２０ｄの層間接続ビア２２は、垂直方向において互いに重なるように配置されてなる。より詳しくは、同一径の層間接続ビア２２が垂直方向においてほぼ一致するように配置されてなる。また、厚み方向において隣り合う層間接続ビア２２の間に、層間接続ビア２２の形成時に底をなすランドとしての導体パターン２１が配置されている。このように、３つの導体パターン２１と４つの層間接続ビア２２を厚み方向に直結してなる第３配線部５２ｂは、厚み方向に沿った配置となっている。
また、第４配線部５３ａは、熱可塑性樹脂フィルム２０ｃ〜２０ｇにそれぞれ形成された層間接続ビア２２と、熱可塑性樹脂フィルム２０ｃ，２０ｄ，２０ｅ，２０ｆの表面１１ｂ側の面に設けられた導体パターン２１とからなる。各フィルム２０ｃ〜２０ｇの層間接続ビア２２は、垂直方向において互いに重なるように配置されてなる。より詳しくは、同一径の層間接続ビア２２が垂直方向においてほぼ一致するように配置されてなる。また、厚み方向において隣り合う層間接続ビア２２の間に、層間接続ビア２２の形成時に底をなすランドとしての導体パターン２１が配置されている。このように、４つの導体パターン２１と５つの層間接続ビア２２を厚み方向に直結してなる第４配線部５３ａは、厚み方向に沿った配置となっている。
一方、第４配線部５３ｂは、熱可塑性樹脂フィルム２０ｃに形成された層間接続ビア２２からなる。このように、第４配線部５３ｂは１層分の層間接続ビア２２からなり、このため第４配線部５３ｂは厚み方向に沿った配置となっている。
第５配線部のうち、第５配線部５４ａは、熱可塑性樹脂フィルム２０ｃ〜２０ｉにそれぞれ形成された層間接続ビア２２と、熱可塑性樹脂フィルム２０ｃ〜２０ｈの表面１１ｂ側の面に設けられた導体パターン２１とからなる。そして、導体パターン２１ａの表面に層間接続ビア２２ａが接続され、該導体パターン２１ａの裏面に層間接続ビア２２ｂが接続されるとともに、該２つの層間接続ビア２２ａ，２２ｂが垂直な方向において、互いに重ならないように離間して配置されたクランク状の配線部分を含んでいる。したがって、加圧・加熱時に電子部品１２が受ける応力を抑制することができる。
一方、第５配線部５４ｂは、熱可塑性樹脂フィルム２０ａに形成された層間接続ビア２２からなる。
このように、本実施形態に示す半導体装置１０においても、第１実施形態と同様の効果を奏することができる。
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
絶縁基材１１を構成する複数枚の樹脂フィルムの構成は、上記例に限定されるものではない。樹脂フィルムの枚数は上記例（８枚）に限定されるものではない。電子部品１２を内蔵できる枚数であれば良い。
熱可塑性樹脂フィルムの構成材料も上記例に限定されない。例えば、ＰＥＥＫ／ＰＥＩからなるものであっても、上記例とは比率の異なるものを採用しても良い。また、ＰＥＥＫ／ＰＥＩ以外の構成材料、例えば液晶ポリマー（ＬＣＰ）、ポリフェニレンスルフィド（ＰＰＳ）、テトラフルオロエチレン・ヘキサフルオロプロピレン共重合体（ＦＥＰ）、テトラフルオロエチレン・パーフルオロアルキルビニルエーテル共重合体（ＰＦＡ）などを採用しても良い。
加圧・加熱工程での電子部品１２への局所的な応力印加を抑制すべく、熱可塑性樹脂フィルムとして、ガラス繊維、アラミド繊維などの基材に用いられる無機材料、融点や線膨張係数の調整のために添加される無機フィラーを有さないフィルムを用いる例を示したが、これらを含む熱可塑性樹脂フィルムを採用することもできる。しかしながら、上記したように、電子部品１２を封止するのに用いる熱可塑性樹脂フィルム（厚み方向において、電子部品１２の両表面に配置される２枚の熱可塑性樹脂フィルム）については、電子部品１２への局所的な応力印加を抑制するために、ガラス繊維、アラミド繊維などの基材に用いられる無機材料、融点や線膨張係数の調整のために添加される無機フィラーを有さないフィルムを用いることが好ましい。
さらには、樹脂フィルム２０として、熱可塑性樹脂フィルムとともに熱硬化性樹脂フィルムを採用しても良い。熱硬化性樹脂フィルムとしては、例えばガラス繊維などの無機材料を含まない、熱硬化性ポリイミド（ＰＩ）からなるフィルムを採用することができる。それ以外にも、ガラス繊維、アラミド繊維などの基材に用いられる無機材料を含むフィルムを採用することもできる。また、熱硬化性ポリイミド以外の熱硬化性樹脂を採用することもできる。
熱可塑性樹脂フィルムと熱硬化性樹脂フィルムを含む構成では、これらフィルムを交互に配置しても良い。また、熱硬化性樹脂フィルムよりも熱可塑性樹脂フィルムの枚数が多く、積層状態で一部、熱可塑性樹脂フィルムが連続する構成としても良い。
また、樹脂フィルムの厚さや、導体パターンの厚さも上記例に限定されるものではない。ただし、厚み方向において、電子部品１２に隣接し、電子部品１２を封止する熱可塑性樹脂フィルムについては、上記したように、厚さが５μｍ以上のものを採用することが好ましい。
本実施形態では、各電子部品１２や金属片４２を収容する空洞部２３（２３ａ〜２３ｅ）が、それぞれ１枚の樹脂フィルム２０（熱可塑性樹脂フィルム）に構成される例を示した。しかしながら、１つの電子部品１２（又は金属片４２）が、複数枚の樹脂フィルム２０にわたって形成された空洞部２３に収容される構成としても良い。
１０・・・半導体装置
１１・・・絶縁基材
１２・・・電子部品
１３・・・外部接続端子
１４・・・配線部
２０・・・樹脂フィルム
２１，２１ａ・・・導体パターン
２２，２２ａ，２２ｂ・・・層間接続ビア
３０・・・（ハイサイド側の）スイッチング素子
３１・・・（ローサイド側の）スイッチング素子
３２・・・制御ＩＣ
４０，４１・・・放熱部材
４２・・・金属片
５０ａ，５０ｂ・・・第１配線部
５１ａ，５１ｂ・・・第２配線部
５２ａ，５２ｂ・・・第３配線部
５３ａ，５３ｂ・・・第４配線部
５４ａ，５４ｂ，５５ａ，５５ｂ，５６・・・第５配線部

Claims (6)

  1. 少なくとも熱可塑性樹脂を含む絶縁基材と、
    前記絶縁基材に埋設され、前記該絶縁基材の熱可塑性樹脂によって封止された電子部品と、
    前記絶縁基材の表面に設けられた外部接続用端子としての入力端子及び出力端子と、
    異なる前記電子部品同士及び前記電子部品と前記外部接続用端子とを電気的に接続する配線部と、を備えた半導体装置であって、
    前記電子部品として、互いに直列接続されてハーフブリッジ回路を構成する２つのスイッチング素子と、該スイッチング素子の各ゲート電極と電気的に接続され、各スイッチング素子の駆動を制御する制御ＩＣと、前記ハーフブリッジ回路に対して並列接続されるノイズ抑制用のコンデンサとを含み、
    各スイッチング素子が前記制御ＩＣとそれぞれ対向するように、２つの前記スイッチング素子及び前記制御ＩＣが前記絶縁基材の厚み方向において異なる位置に配置され、
    前記配線部のうち、
    前記ハーフブリッジ回路及び前記コンデンサとの接続点と前記スイッチング素子とを接続する第１配線部と、２つの前記スイッチング素子を接続する第２配線部と、前記接続点と前記コンデンサとを接続する第３配線部と、前記ゲート電極と前記制御ＩＣとを接続する第４配線部は、前記絶縁基材の厚さ方向に沿って設けられ、
    前記第１配線部、前記第２配線部、前記第３配線部、及び前記第４配線部を除く配線部である第５配線部は、導体箔がパターニングされた導体パターンの表面及び該表面の裏面に、ビアホールに導電体が配置されてなる層間接続ビアがそれぞれ接続されるとともに、該２つの層間接続ビアが前記絶縁基材の厚み方向に垂直な方向において、互いに重ならないように離間して配置された配線部分を含むことを特徴とする半導体装置。
  2. 前記第１配線部、前記第２配線部、前記第３配線部、及び前記第４配線部の少なくとも１つは、ビアホールに導電体が配置されてなる複数の層間接続ビアが、前記絶縁基材の厚み方向に垂直な方向において、互いに重なるように配置されてなることを特徴とする請求項１に記載の半導体装置。
  3. 前記絶縁基材の厚み方向において、前記ゲート電極が前記制御ＩＣと対向するように、２つの前記スイッチング素子の間に前記制御ＩＣが配置されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記絶縁基材の厚み方向において、前記ゲート電極が前記制御ＩＣと対向するように、前記制御ＩＣ、２つの前記スイッチング素子の順に配置されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
  5. 金属材料を含んでなり、前記絶縁基材における厚み方向に垂直な面に配置された放熱部材を備え、
    前記放熱部材が前記入力端子を兼ねることを特徴とする請求項１〜４いずれか１項に記載の半導体装置。
  6. 一部が前記絶縁基材に埋設され、一部が前記絶縁基材の側面から引き出された前記外部接続端子としての金属片を備えることを特徴とする請求項１〜５いずれか１項に記載の半導体装置。
JP2010118436A 2010-05-24 2010-05-24 半導体装置 Expired - Fee Related JP5273095B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010118436A JP5273095B2 (ja) 2010-05-24 2010-05-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010118436A JP5273095B2 (ja) 2010-05-24 2010-05-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2011249410A JP2011249410A (ja) 2011-12-08
JP5273095B2 true JP5273095B2 (ja) 2013-08-28

Family

ID=45414349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010118436A Expired - Fee Related JP5273095B2 (ja) 2010-05-24 2010-05-24 半導体装置

Country Status (1)

Country Link
JP (1) JP5273095B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225622A (ja) * 2012-04-23 2013-10-31 Jtekt Corp モーター制御用多層回路基板
FR2990312B1 (fr) * 2012-05-03 2015-05-15 Alstom Transport Sa Un dispositif comportant un composant electronique avec une grande vitesse de commutation
JP5692473B1 (ja) * 2013-05-14 2015-04-01 株式会社村田製作所 部品内蔵基板及び通信モジュール
JP6233524B2 (ja) * 2014-09-04 2017-11-22 株式会社村田製作所 部品内蔵基板
JP6584783B2 (ja) * 2015-02-06 2019-10-02 ルネサスエレクトロニクス株式会社 半導体装置
JP6500563B2 (ja) * 2015-03-31 2019-04-17 アイシン・エィ・ダブリュ株式会社 スイッチング素子ユニット
JP6313804B2 (ja) * 2016-04-12 2018-04-18 株式会社フジクラ 部品内蔵基板
JP2018026435A (ja) * 2016-08-09 2018-02-15 株式会社村田製作所 部品内蔵基板
JP6604926B2 (ja) 2016-09-27 2019-11-13 三菱電機株式会社 半導体モジュール
DE102016222631A1 (de) * 2016-11-17 2018-05-17 Zf Friedrichshafen Ag Leiterplattenanordnung mit einem elektrischen Bauteil und einem Kühlkörper
JP7028553B2 (ja) * 2016-11-24 2022-03-02 株式会社アムコー・テクノロジー・ジャパン 半導体装置及びその製造方法
KR102597160B1 (ko) * 2018-07-13 2023-11-02 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 배터리 모듈
JP2020013979A (ja) * 2018-07-13 2020-01-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板及びこれを含むバッテリモジュール
US11750090B2 (en) * 2019-02-01 2023-09-05 Mitsubishi Electric Corporation Semiconductor device and power conversion device
JP7195964B2 (ja) * 2019-02-14 2022-12-26 株式会社東芝 スイッチング装置および電子機器
EP3716326A1 (en) * 2019-03-25 2020-09-30 Mitsubishi Electric R&D Centre Europe B.V. Electrically power assembly with thick electrically conductive layers
TWI764256B (zh) * 2020-08-28 2022-05-11 朋程科技股份有限公司 智慧功率模組封裝結構

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4039202B2 (ja) * 2002-10-16 2008-01-30 日産自動車株式会社 積層型半導体装置およびその組み立て方法
JP4061551B2 (ja) * 2004-03-24 2008-03-19 サンケン電気株式会社 半導体装置
JP2006121005A (ja) * 2004-10-25 2006-05-11 Denso Corp プリント基板及びその製造方法
JP5076549B2 (ja) * 2007-02-23 2012-11-21 株式会社デンソー 半導体装置
JP5060998B2 (ja) * 2008-03-18 2012-10-31 日本特殊陶業株式会社 多層樹脂配線基板

Also Published As

Publication number Publication date
JP2011249410A (ja) 2011-12-08

Similar Documents

Publication Publication Date Title
JP5273095B2 (ja) 半導体装置
JP7132467B2 (ja) システムインパッケージ及びその製造方法
US11605609B2 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
KR102295990B1 (ko) 임베딩된 반도체 디바이스 패키지 및 그 제조 방법
JP5077448B2 (ja) 半導体チップ内蔵配線基板及びその製造方法
JP4270095B2 (ja) 電子装置
TW201138023A (en) Semiconductor chip embedded with wiring substrate and manufacturing method thereof
JP2014199829A (ja) 半導体モジュール及びそれを搭載したインバータ
JP5664475B2 (ja) 半導体装置
JP4383257B2 (ja) 回路装置およびその製造方法
JP2012074497A (ja) 回路基板
JP2007123884A (ja) 電力回路パッケージ及びその製作方法
CN111599696A (zh) 半导体模块封装方法及半导体模块
CN112713120A (zh) 功率电子组件及其产生方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP2011222554A (ja) 半導体チップ内蔵配線基板
JP3994381B2 (ja) パワーモジュール
JP2009246144A (ja) 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
CN111599698A (zh) 半导体模块封装方法及半导体模块
JP2005045228A (ja) 光学情報記録媒体とその製造方法
JP3984552B2 (ja) 半導体装置用パッケージの製造方法
WO2015004952A1 (ja) 回路基板
JP2020077781A (ja) 電子部品及び電子部品の製造方法
KR20130033160A (ko) 패키지 기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130429

R151 Written notification of patent or utility model registration

Ref document number: 5273095

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees