JP2009087712A - 導体ペーストおよび厚膜回路用基板 - Google Patents

導体ペーストおよび厚膜回路用基板 Download PDF

Info

Publication number
JP2009087712A
JP2009087712A JP2007255652A JP2007255652A JP2009087712A JP 2009087712 A JP2009087712 A JP 2009087712A JP 2007255652 A JP2007255652 A JP 2007255652A JP 2007255652 A JP2007255652 A JP 2007255652A JP 2009087712 A JP2009087712 A JP 2009087712A
Authority
JP
Japan
Prior art keywords
conductor
paste
silicon nitride
thick film
powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007255652A
Other languages
English (en)
Other versions
JP4933998B2 (ja
Inventor
Kengo Toda
健吾 戸田
Seiji Shimanoue
誠司 島ノ上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Noritake Co Ltd
Original Assignee
Noritake Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Noritake Co Ltd filed Critical Noritake Co Ltd
Priority to JP2007255652A priority Critical patent/JP4933998B2/ja
Publication of JP2009087712A publication Critical patent/JP2009087712A/ja
Application granted granted Critical
Publication of JP4933998B2 publication Critical patent/JP4933998B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Conductive Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】 高い導電性を有して配線接続にも用い得る貫通導体を形成可能な導体ペーストおよびその貫通導体が形成された厚膜回路用基板を提供する。
【解決手段】 貫通導体10を形成するための導電ペーストは、焼成収縮率が35(%)以下と小さい銀粉末が用いられると共に、これに窒化珪素粉末が添加されていることから、高い導電性を確保しつつ焼成収縮が抑制される。そのため、酸化雰囲気中で焼成処理が施されることにより、サーマルビアとしても配線接続用としても用い得る貫通導体10が得られる。
【選択図】図1

Description

本発明は、基板に開けた貫通孔に貫通導体を設けるために充填される導体ペーストおよびその貫通孔に導体を充填して貫通導体を生成した厚膜回路用基板に関する。
例えば、アルミナ等から成るセラミック基板を用いた厚膜回路基板において、その基板に貫通孔(すなわちビア)を設け、そのビアに金属ペーストを充填することによって、基板の放熱性を高めることが行われている(例えば特許文献1を参照。)。このような放熱用のビアはサーマルビアと称される。上記基板の裏面にはアルミニウム等の熱伝導に優れた金属などから成るヒートシンクが配置され、基板の表面側で発生した熱をサーマルビアを経由させて裏面側に導き、そのヒートシンクに逃がすことで放熱性が高められる。
上記のような放熱性の改善は、例えば、基板表面における部品の実装密度を高めることを目的として行われる。実装密度を高めると発熱量は増大するが、基板裏面に熱を逃がすことで、部品が実装された基板表面の温度上昇を抑制できる。この結果、基板の小型化や高機能化が容易になる。
特開2007−027684号公報 特開平09−046013号公報 特開平10−064332号公報 特開平07−235215号公報
従来、上記サーマルビアを形成するに際しては、焼結性の低い金属粉末を含む金属ペーストが用いられていた。効率よく熱を逃がすためには、サーマルビアが、表面側においては実装された部品の裏面に接し、裏面側においてはヒートシンクに接している必要がある。そのため、金属ペーストの焼成収縮を抑制し、延いては基板の表面および裏面よりもサーマルビアが凹んだ状態になることを抑制するために、焼結性の低い金属粉末が用いられる。また、金属ペーストの焼成収縮を抑制すると、ビア内壁面からの導体剥離が抑制される利点もある。
上記の金属粉末としては、例えば、Ag-Pdが用いられているが、焼結が抑制されたAg-Pdから成るサーマルビア用ペーストは抵抗値が大きいので、導体配線用途には利用できない。そのため、基板の表裏の配線を接続するためには内壁面に導体膜を形成したスルーホールがサーマルビアとは別に設けられている。
しかしながら、上記のスルーホールでは、基板厚み方向の導体断面積が小さいことから大電流を流すことができない。例えば、大型車の電動パワーステアリング(EPS)用の基板では50〜60(A)程度の電流が望まれるが、スルーホールの許容電流値はせいぜい1(A)程度に過ぎない。そのため、大電流を流すことのできる接続構造、例えば、配線接続にも利用可能なサーマルビアが望まれていた。
なお、金属ペーストにアルミノ珪酸塩等を膨張剤として或いは収縮抑制剤として添加することによって金属ペーストの焼成収縮を抑制し、配線接続のためのスルーホール内に導体を充填することも提案されている(例えば特許文献2〜4を参照。)。スルーホール内に導体を充填して断面積を大きくすれば大電流に対応できるが、内壁面に導体形成するためのペーストは焼成収縮が著しく、これをスルーホール内に充填すると収縮によって内壁面から剥がれることになる。そのため、従来のペーストでは断面積を大きくすることが困難であった。上記特許文献2等に記載されているように焼成収縮を抑制すれば、内壁面から剥がれることを抑制できる。
しかしながら、上記特許文献2〜4に記載の金属ペーストでは、導体材料の収縮率が大きいことから、収縮を抑制するために比較的多量の膨張剤或いは収縮抑制剤が用いられている。そのため、収縮、導電性、および熱伝導性を同時に満足させることが困難であった。
本発明は、以上の事情を背景として為されたものであって、その目的は、高い導電性を有して配線接続にも用い得る貫通導体を形成可能な導体ペーストおよびその貫通導体が形成された厚膜回路用基板を提供することにある。
斯かる目的を達成するため、第1発明の要旨とするところは、セラミック基板に設けられた貫通孔に充填して焼成するための導体ペーストであって、(a)焼成収縮率が35(%)以下の銀粉末と、(b)窒化珪素粉末とを、含むことにある。
また、第2発明の厚膜回路用基板の要旨とするところは、(a)貫通孔を有するセラミック基板と、(b)前記貫通孔内に充填された前記第1発明の導体ペーストから酸化雰囲気で焼成されることによって生成された貫通導体とを、含むことにある。
前記第1発明によれば、導体ペーストには、焼成収縮率が35(%)以下と十分に小さい銀粉末が用いられると共に、窒化珪素粉末が含まれていることから、この導体ペーストは、焼成収縮が十分に抑制されると共に、生成される貫通導体は高い導電性および高い熱伝導性を有する。導体ペーストを酸化雰囲気で焼成すると、窒化珪素はSiO2とN2に分解して膨張することにより、導体ペーストの収縮を妨げる。したがって、セラミック基板に設けた貫通孔にこのペーストを充填して酸化雰囲気で焼成処理を施せば、サーマルビアとしても配線接続用としても用い得る貫通導体が得られる。
また、前記第2発明によれば、上記第1発明の導体ペーストから酸化雰囲気で焼成されることによって生成された貫通導体がセラミック基板に備えられていることから、高い導電性および高い熱伝導率を共に有し、サーマルビアとしても配線接続用としても用い得る貫通導体を備えた厚膜回路用基板が得られる。
なお、焼成収縮率は、乾燥後の膜厚をTd、焼成後の膜厚をTfとしたとき、[(Td−Tf)/Td]×100 で求められる値である。
ここで、好適には、前記銀粉末はアトマイズ法で製造したものである。このようにすれば、アトマイズ法で製造した銀粉末は球状を成し、焼結性が低いことから、35(%)以下の焼成収縮率を有する銀粉末を容易に得ることができる。
また、好適には、前記銀粉末は1乃至5(μm)の平均粒径を有するものである。銀粉末の平均粒径は特に限定されないが、平均粒径が1(μm)以上であれば、焼結性が十分に低いことから、焼成収縮率が十分に小さくなって、貫通導体を生成した際に貫通孔内壁面からの剥がれが生じ難くなる。また、平均粒径が5(μm)以下であれば、銀粉末相互の接触面積が十分に大きくなるので、生成される貫通導体の抵抗値が十分に低くなる。なお、平均粒径が大きくなるほど焼結性が低下するから、焼成収縮を抑制する観点からは好ましいが、平均粒径が大きくなり過ぎるとペースト調製時の混練に一般に用いられている三本ロールミルによる混練が困難になる問題もある。
また、好適には、前記窒化珪素粉末はペースト全体に対する質量割合で2.5乃至10(%)の範囲で含まれるものである。窒化珪素粉末の割合が2.5(%)以上であれば、ペーストの焼成収縮を十分に抑制できる。また、10(%)以下であれば、生成される貫通導体の抵抗値が十分に低くなる。
また、好適には、前記窒化珪素粉末は、イミド分解法で合成されたものである。窒化珪素粉末は、金属珪素の直接窒化法、シリカ還元窒化法、イミド分解法、有機珪素化合物の熱分解法、気相反応法等、一般に用いられる種々の合成方法によって合成されたものを用い得るが、イミド分解法粉末が最も好ましい。例えば、直接窒化法粉末を添加すると、焼成後に膨れが生じ易い問題が認められた。膨れの生ずる理由は定かではないが、直接窒化法による窒化珪素粉末は分解温度がやや高く、銀粉末の焼結が相当程度進んでから分解して窒素ガスが発生するためと考えられる。
以下、本発明の一実施例を図面を参照して詳細に説明する。なお、以下の実施例において図は適宜簡略化或いは変形されており、各部の寸法比および形状等は必ずしも正確に描かれていない。
図1は、本発明の一実施例の導体ペーストで貫通導体10が形成された厚膜回路基板12の断面構造を模式的に示す図である。図1において、厚膜回路基板12は、それぞれ前記貫通導体10が設けられた多数のビア14が形成された基板16の表面18に、IC20が固着されると共に、その裏面22にヒートシンク24が固着されたものである。
上記の基板16は、例えば厚膜回路基板によく用いられているアルミナから成るものであって、例えば0.8(mm)程度の厚さ寸法を備えている。この基板16に設けられているビア14は、例えば0.2(mm)程度の直径を有するもので、その内部全体が前記貫通導体10で埋められている。すなわち、ビア14には導体がその内壁面に密着した状態で充填されている。
上記の貫通導体10は、その上下端面がそれぞれ表面18および裏面22と略同一平面上に位置する。すなわち、貫通導体10の上下端面は、それら表面18および裏面22と同一平面に位置するか、僅かに凹み、或いは僅かに突き出した状態にある。貫通導体10は、例えば厚膜導体材料から成るもので、例えば、6(mΩ/□)程度の十分に低いシート抵抗値を備え、導電成分である銀、無機結着剤、フィラー等から構成されている。無機結着剤は基板16との接着強度を高めるためのものである。
また、前記IC20は、例えば5(mm)×5(mm)程度の平面寸法を備えたもので、例えば、半田26によって基板16に固着され、表面18に設けられた導体配線28にワイヤ30で電気的に接続されている。なお、ワイヤ30は、IC20に備えられている端子数に応じて多数本が接続されるが、図1においては1本だけを例示した。図2に平面図を示すように、前記ビア14は、このIC20の固着面全体に亘って多数本が備えられている。半田26の厚さ寸法は例えば0.1(mm)程度である。
上記の導体配線28は、Ag、Ag/Pd、Ag/Pt、Auなどを導電成分として含む厚膜導体材料から成るもので、表面18に例えば5〜30(μm)程度の厚さ寸法で設けられている。この導体配線28は、IC20から離れた位置に設けられたビア14に充填された貫通導体10に接続されており、その貫通導体10を経由して裏面22に備えられた導体配線32に接続されている。IC20の直下に配置されている貫通導体10と、上記導体配線28に接続されている貫通導体10とは、共通の厚膜導体材料から成る。なお、図1において34は基板16に印刷形成された厚膜抵抗体で、RuO2等から構成されている。図1には厚膜抵抗体34を一つだけ例示しているが、厚膜抵抗体34は、厚膜回路基板12の使用目的に応じて適宜の個数が備えられるものである。
基板16の裏面22においては、貫通導体10の端面、導体配線32、厚膜抵抗体34等が保護層36で覆われている。保護層36は、ガラスや合成樹脂等の絶縁体材料から成るもので、前記ヒートシンク24は、このような保護層36を介して、接着剤層38によって基板16に固着されている。ヒートシンク24は、例えばアルミニウム等の熱伝導性および導電性の高い材料から成るものであり、上記の保護層36は、導体材料から成るヒートシンク24によって裏面22上の導体配線32等が短絡することを防止するためのものである。これら保護層36および接着剤層38の厚さ寸法は例えばそれぞれ0.1(mm)程度である。
以上のように構成された厚膜回路基板12によれば、表面18に実装されたIC20等から発生した熱は、その直下に設けられているビア14内の貫通導体10を介して裏面22側のヒートシンク24に伝達される。そのため、本実施例によれば、厚膜回路基板12の配線密度や部品実装密度などを高められている場合にも、発生した熱がヒートシンク24から好適に放熱されるので、その厚膜回路基板12の温度上昇が抑制される。すなわち、貫通導体10が充填されたビア14のうちIC20の直下に配置されたものは、基板表面18側で発生した熱を裏面22へ逃がすサーマルビアとして機能するものである。
一方、IC20から外れた位置に設けられた貫通導体10は、前述したように表面18側の配線28と裏面22側の配線32とを電気的に接続するために設けられており、厚膜回路基板12の導体配線の一部を構成する。したがって、本実施例においては、同一材料から成る貫通導体10が、サーマルビアとしても導体配線としても利用できるので、ビア14内に充填する導体材料をそのビア14の用途に応じて区別することなく、一括して導体形成できる。また、上記の貫通導体10は、従来から配線接続に用いられているスルーホールすなわち貫通孔の内壁面のみに導体が設けられたものに比較して導体の断面積が著しく大きくなるため、例えば50〜60(A)程度の大電流を流すことが望まれる用途にも好適に用い得る利点がある。
図3は、上記の厚膜回路基板12の製造工程の要部を説明するための工程流れ図である。ビア充填印刷工程S1では、別途製造した前記基板16の前記ビア14に、別途調製したビア用導体ペーストを充填する。導体ペーストの充填は、例えば、裏面22側から吸引しつつ表面18側からビア14に導体ペーストを塗布することで行われる。ビア用導体ペーストは、例えば、銀粉末と、窒化珪素粉末と、無機結着剤とをビヒクルに分散させたもので、本実施例においては、このビア用導体ペーストが請求の範囲に言う導体ペーストに相当する。上記銀粉末は、例えば、アトマイズ法で製造されたもので、平均粒径が2.5(μm)程度の球状粒子から成り、焼成収縮率は35(%)程度のものである。また、窒化珪素粉末は、例えばイミド分解法で合成されたもので、BET法測定値で7(m2/g)程度の比表面積を備えたものである。また、ビヒクルは適宜の樹脂結合剤や溶剤等から成るもので、無機結着剤は種々の金属酸化物から成るものであるが、本実施例の理解には必要では無いのでこれらの詳細は省略する。
次いで、焼成工程S2では、ビア14に充填したビア用導体ペーストの焼成処理を施す。この焼成処理は、例えば、酸化雰囲気中にて850(℃)程度の焼成温度で行われる。これにより、ビア用導体ペーストから前記貫通導体10が生成される。このとき、ビア用導体ペーストは、銀粉末がアトマイズ法で製造された焼結性の低い球状粒子であって、前述したように焼成収縮率が35(%)程度と低いことに加え、窒化珪素粉末が含まれていることから、ペーストの焼成収縮率が6(%)程度に留められている。そのため、生成される貫通導体10は、前述したようにビア14の内壁面に密着し、且つその上下端面の表面18および裏面22からの凹み量或いは突き出し量が極めて小さいものとなる。
次いで、抵抗印刷工程S3では、別途調製した厚膜抵抗体ペーストを前記基板16の表面18および裏面22の予め定められた箇所に例えば矩形パターンで塗布し、抵抗焼成工程S4では、その抵抗体ペーストの組成に応じて予め定められた温度で焼成処理を施す。これにより、前記厚膜抵抗体34が形成される。なお、上記の厚膜抵抗体ペーストは、RuO2等の抵抗体材料および無機結着剤等をビヒクルに分散して調製される。
次いで、導体印刷工程S5では、別途調製した厚膜導体ペーストを前記基板16の表面18および裏面22に予め定められた平面形状で塗布し、導体焼成工程S6においてその厚膜導体ペーストの組成に応じて予め定められた温度で焼成処理を施すことにより、前記導体配線28,32を形成する。上記厚膜導体ペーストは、Ag、Ag/Pd等の導体材料および無機結着剤等をビヒクルに分散して調製されるものである。
次いで、保護ガラス印刷工程S7では、別途調製したガラスペーストを前記基板16の裏面22に導体配線32や厚膜抵抗体34を覆うように塗布し、保護ガラス焼成工程S8においてそのガラスの種類に応じた温度で焼成処理を施すことにより、前記保護層36が形成される。なお、前述したように、保護層36は合成樹脂から成るものでもよく、その場合には、ガラスペーストに変えて樹脂ペーストを用いると共に、焼成温度をその材料に応じて変更すればよい。
次いで、抵抗値調整工程S9では、厚膜回路基板12上に形成されている厚膜抵抗体34の抵抗値を個々に全て測定し、その測定値が設定値から許容値を超えて外れているものについて、よく知られたレーザトリミングなどの適宜の方法を用いて抵抗値を調整する。
次いで、樹脂印刷工程S10では、別途用意した樹脂ペーストを印刷し、樹脂硬化工程S11において、その種類に応じて予め定められた照度でUV硬化処理を施す。これにより、塗布された樹脂ペーストが硬化させられ、樹脂保護層が生成され、前述した厚膜回路基板12を製造するために用いられる厚膜回路用基板が得られる。なお、前記図1では樹脂保護層を省略した。
次いで、検査工程S12では、各構成部分の形成状態、寸法、特性値等が規格を満たしているか否かの検査が次工程に送る前に行われ、部品組付工程S13では、検査を合格したものが送られて前記IC20の半田付け等が行われると共に、前記ヒートシンク24が固着されることにより、前記厚膜回路基板12が得られる。
次に、前記ビア充填印刷工程S1において用いられる前記ビア用導体ペーストの調合組成を種々変更して実験した結果について説明する。下記の表1は、評価した際のペースト調合仕様をまとめたものである。表1において、調合Aは、窒化珪素を含まない組成、すなわち従来から一般に用いられているものと同様に、銀粉末、無機結着剤、およびビヒクルから成るペーストの場合の組成である。調合Bは、調合Aに対して窒化珪素をペースト全体に対する重量百分率で2.50(%)添加した組成で、銀粉末の割合を2.50(%)減じることで全体量を調整し、無機結着剤およびビヒクルの量は窒化珪素を添加しない調合Aと同一とした。調合C〜Eについても、窒化珪素の添加量が5.00(%)〜10.00(%)の範囲で異なるものとされている他は調合Bと同様である。
Figure 2009087712
また、上記の銀粉末は、例えば、日本アトマイズ加工(株)製アトマイズ銀粉体を用いた。また、窒化珪素は、宇部興産(株)製SN-ESPを用いた。この窒化珪素は、イミド分解法で合成されたもので、比表面積は6〜8(m2/g)である。
下記の表2は、上記表1に示す調合仕様で、1.5(μm)〜10(μm)の範囲の平均粒径を備えた銀粉体を用いた場合の試験結果をまとめたものである。用いた銀粉体は、全てアトマイズ法によって製造された日本アトマイズ加工(株)製の球状粉末で、平均粒径のみが互いに異なるものである。また、No.13の従来品は、サーマルビア用途に市販されているAg/Pdペーストで、田中貴金属工業(株)製のTR-6906である。また、表2において、導体抵抗値は、焼成後の抵抗値を4端子法にて測定したシート抵抗値である。焼成収縮率は、2mm□パッドのパターンで印刷し、焼成前後の膜厚を測定して膜厚の変化割合で求めた。
Figure 2009087712
上記表2において、従来品は、焼成収縮が-2(%)程度すなわち僅かに膨張する特性を有しているもので、サーマルビア用途としては優れているが、導体抵抗値が13.4(mΩ/□)と高く、配線用途には不適当である。
No.1〜4は、平均粒径が10(μm)の銀粉末を用い、窒化珪素の添加量を1.0〜5.0(%)の範囲としたものである。上記結果に示すように、窒化珪素の添加量を多くするほど、抵抗値が上昇すると共に、収縮率が小さくなる傾向がある。収縮率が概ね10(%)以下であれば、貫通導体10のビア14からの剥離が認められず、表面18からの凹みが特に問題にならない。すなわち、No.3、4のように窒化珪素の添加量が4(%)以上であれば、収縮率の点では十分な特性を有する。一方、抵抗値が概ね10(mΩ/□)以下であれば、従来品に比較して高い導電性を有するので、No.1〜4は、導電性の点では何れも従来品よりも十分に優れている。但し、配線用途では導電性は高いほど好ましく、従来のスルーホール用導体の導電性が2〜3(mΩ/□)であることを考慮すると、6(mΩ/□)程度以下であることが好ましい。すなわち、導電性の点では、No.1〜3が好ましい。以上から、平均粒径が10(μm)の銀粉末の場合には、窒化珪素の添加量を4〜5(%)程度とすることが好ましく、4(%)程度が最も好ましい。
No.5は、平均粒径が5(μm)の銀粉末を用い、窒化珪素の添加量を5.0(%)としたものである。この平均粒径のものは他の添加量で評価を行っていないが、収縮率が6.5(%)、抵抗値が6.2(mΩ/□)と、何れも満足できる値である。なお、抵抗値のばらつきは、6.1〜6.4(mΩ/□)程度で、安定して十分な導電性を得ることができた。
No.6〜10は、平均粒径が2.5(μm)の銀粉末を用い、窒化珪素の添加量を0〜10(%)の範囲で種々変更して評価したものである。表2に示されるように、窒化珪素を添加しないNo.6は、収縮率が30(%)と極めて大きいため、ビア用導体ペーストとしては不適当である。窒化珪素の添加量が2.5(%)以上の他のサンプルでは、収縮率が6.7(%)以下、抵抗値が7.1(mΩ/□)以下で、何れも概ね満足できる範囲にある。但し、No.10のように添加量が10(%)の場合には、抵抗値が7.1(mΩ/□)とやや大きいので、可及的に高い導電性を得るためには、No.9等のように7.5(%)以下の添加量に留めることが好ましい。
No.11、12は、平均粒径が1.5(μm)の銀粉末を用いて、窒化珪素の添加量を0または5(%)としたものである。この平均粒径の場合にも、窒化珪素を添加しないNo.11では収縮率が32.9(%)と大きく、ビア用導体ペーストとして用い得ない。しかしながら、5(%)添加したNo.12では、収縮率を10.7(%)まで低下させることができ、抵抗値も7.3(mΩ/□)程度(ばらつきで6.9〜7.8程度)に留まるから、この組合せでも収縮を抑制しつつ高い導電性を得ることができる。
以上、説明したように、本実施例によれば、貫通導体10を形成するための導電ペーストは、焼成収縮率が35(%)以下と小さい銀粉末が用いられると共に、これに窒化珪素粉末が添加されていることから、高い導電性を確保しつつ焼成収縮が抑制される。そのため、酸化雰囲気中で焼成処理が施されることにより、サーマルビアとしても配線接続用としても用い得る貫通導体10が得られる。
下記の表3は、窒化珪素に代えてアルミニウム粉末を添加した場合の試験結果をまとめたものである。他の条件は表2に示したものと同一とした。表3の評価結果から明らかなように、アルミニウム粉末を添加することによっても、導体ペーストの収縮率を小さくすることができ、収縮抑制の面では有効である。しかしながら、アルミニウム粉末を添加した場合には、1(%)添加しただけでも、抵抗値が13.4(mΩ/□)まで高くなり、導電性が不十分となる。表3に示すように、平均粒径が2.5(μm)、5.0(μm)、10(μm)の各銀粉末について確認したが、何れも大差ない結果であった。
Figure 2009087712
したがって、上記表3に示される試験結果と前記表2に示される試験結果とを対比すれば、収縮を抑制しつつ導電性を確保するためには添加物として窒化珪素粉末を用いる必要があり、アルミニウム粉末等の他の粉末は不適当であることが判る。
以上、本発明を図面を参照して詳細に説明したが、本発明は更に別の態様でも実施でき、その主旨を逸脱しない範囲で種々変更を加え得るものである。
本発明の一実施例の厚膜回路用基板が用いられた厚膜回路基板の断面構造を模式的に示す図である。 図1の厚膜回路基板に実装されたICとビアとの位置関係を説明するための平面図である。 図1の厚膜回路基板の製造工程の要部を説明するための工程図である。
符号の説明
10:貫通導体、12:厚膜回路基板、14:ビア、16:基板、18:表面、20:IC、22:裏面、24:ヒートシンク、26:半田、28:導体配線、30:ワイヤ、32:導体配線、34:厚膜抵抗体、36:保護層、38:接着剤層

Claims (5)

  1. セラミック基板に設けられた貫通孔に充填して焼成するための導体ペーストであって、
    焼成収縮率が35(%)以下の銀粉末と、
    窒化珪素粉末と
    を、含むことを特徴とする導体ペースト。
  2. 前記銀粉末はアトマイズ法で製造したものである請求項1の導体ペースト。
  3. 前記銀粉末は1乃至5(μm)の平均粒径を有するものである請求項1または請求項2の導体ペースト。
  4. 前記窒化珪素粉末はペースト全体に対する質量割合で2.5乃至10(%)の範囲で含まれるものである請求項1乃至請求項3の何れか1項に記載の導体ペースト。
  5. 貫通孔を有するセラミック基板と、
    前記貫通孔内に充填された前記請求項1乃至請求項4の何れか1項に記載の導体ペーストから酸化雰囲気で焼成されることによって生成された貫通導体と
    を、含むことを特徴とする厚膜回路用基板。
JP2007255652A 2007-09-28 2007-09-28 導体ペーストおよび厚膜回路用基板 Expired - Fee Related JP4933998B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007255652A JP4933998B2 (ja) 2007-09-28 2007-09-28 導体ペーストおよび厚膜回路用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007255652A JP4933998B2 (ja) 2007-09-28 2007-09-28 導体ペーストおよび厚膜回路用基板

Publications (2)

Publication Number Publication Date
JP2009087712A true JP2009087712A (ja) 2009-04-23
JP4933998B2 JP4933998B2 (ja) 2012-05-16

Family

ID=40660875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007255652A Expired - Fee Related JP4933998B2 (ja) 2007-09-28 2007-09-28 導体ペーストおよび厚膜回路用基板

Country Status (1)

Country Link
JP (1) JP4933998B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011142162A (ja) * 2010-01-06 2011-07-21 Daikin Industries Ltd パワーモジュール、電力変換装置、及び冷凍装置
JP2011192762A (ja) * 2010-03-15 2011-09-29 Daikin Industries Ltd パワーモジュール
WO2012052191A1 (de) * 2010-10-20 2012-04-26 Robert Bosch Gmbh Ausgangswerkstoff und verfahren zur herstellung einer sinterverbindung
US20130038983A1 (en) * 2011-08-10 2013-02-14 Samsung Electro-Mechanics Co., Ltd. Conductive paste for internal electrode of multilayer ceramic electronic component and multilayer ceramic electronic component using the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135630A (ja) * 1996-10-31 1998-05-22 Sumitomo Kinzoku Electro Device:Kk 厚膜配線基板における貫通孔へのペーストの充填方法
JPH11163487A (ja) * 1997-12-02 1999-06-18 Dai Ichi Kogyo Seiyaku Co Ltd セラミック多層回路基板用導電ペースト

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135630A (ja) * 1996-10-31 1998-05-22 Sumitomo Kinzoku Electro Device:Kk 厚膜配線基板における貫通孔へのペーストの充填方法
JPH11163487A (ja) * 1997-12-02 1999-06-18 Dai Ichi Kogyo Seiyaku Co Ltd セラミック多層回路基板用導電ペースト

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011142162A (ja) * 2010-01-06 2011-07-21 Daikin Industries Ltd パワーモジュール、電力変換装置、及び冷凍装置
JP2011192762A (ja) * 2010-03-15 2011-09-29 Daikin Industries Ltd パワーモジュール
WO2012052191A1 (de) * 2010-10-20 2012-04-26 Robert Bosch Gmbh Ausgangswerkstoff und verfahren zur herstellung einer sinterverbindung
US20130038983A1 (en) * 2011-08-10 2013-02-14 Samsung Electro-Mechanics Co., Ltd. Conductive paste for internal electrode of multilayer ceramic electronic component and multilayer ceramic electronic component using the same

Also Published As

Publication number Publication date
JP4933998B2 (ja) 2012-05-16

Similar Documents

Publication Publication Date Title
US7458150B2 (en) Method of producing circuit board
JP3532926B2 (ja) 抵抗配線基板およびその製造方法
JPH077027A (ja) ハイブリッド回路中の熱制御および電流搬送性能を得るための超厚厚膜
JPH06224560A (ja) セラミック多層配線基板
JP2007018884A (ja) 導電性ペースト
JP4933998B2 (ja) 導体ペーストおよび厚膜回路用基板
JP2002198660A (ja) 回路基板及びその製造方法
JP2005044798A (ja) 導電粉及びその製造方法
JP7132591B2 (ja) 導電性ペースト及び焼成体
JP3860425B2 (ja) 回路基板、その製造方法、自動車用電子回路装置
KR100261793B1 (ko) 고강도 고신뢰성 회로기판 및 그 제조방법
JP4635274B2 (ja) 導電性ペースト
JP4544837B2 (ja) セラミック配線基板用銅ペースト、セラミック配線基板及びセラミック配線基板の製造方法
JP2013516771A (ja) 低温同時焼成セラミックの回路およびデバイスで使用するための混合金属システム導体
JP2009218287A (ja) スルーホール充填基板およびその製造方法
JP5265256B2 (ja) セラミック配線基板
JP2006108399A (ja) フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板
JP4352311B2 (ja) 厚膜回路基板
JP2015141952A (ja) 半導体パワーモジュール
JP2019102238A (ja) 導電ペースト及びこれを用いて形成された多層基板
JP2013045900A (ja) 配線基板
JP2010027363A (ja) セラミック部品及びその製造方法
KR101501488B1 (ko) 후막 저항체용 페이스트 조성물 및 이를 이용한 저항체 제조방법
JPH1064332A (ja) スルーホール充填用ペーストおよび回路基板およびその製造方法
JP3554166B2 (ja) 電子回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120217

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees