CN209947826U - 电路板 - Google Patents
电路板 Download PDFInfo
- Publication number
- CN209947826U CN209947826U CN201920900753.6U CN201920900753U CN209947826U CN 209947826 U CN209947826 U CN 209947826U CN 201920900753 U CN201920900753 U CN 201920900753U CN 209947826 U CN209947826 U CN 209947826U
- Authority
- CN
- China
- Prior art keywords
- fan
- out terminal
- terminal
- chip
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本申请公开了一种电路板。电路板包括:埋入式芯片,埋入式芯片包括:基底;芯片,埋入到基底中,芯片包括顶面和底面,顶面和/或底面上设有连接端子;扇出端子,扇出端子与连接端子电连接,并将连接端子扇出到基底外;散热结构,与扇出端子导热连接,散热结构包括三氧化铝层以及设置在三氧化铝层两侧的金属层。因此,本申请可在芯片封装时直接在扇出端子上设置扇热结构,从而可对芯片的每个扇出端子都进行有效的散热,提高散热效果。
Description
技术领域
本申请涉及嵌入式电路板技术领域,特别是涉及一种电路板。
背景技术
随着电子行业的不断发展,对于电子器件的性能要求不断增加,器件功率提升成为必然趋势,随之而来的便是功率器件封装的散热问题。现有技术还没有很好的方案在封装中解决功率器件的扇热问题。
实用新型内容
本申请主要解决的技术问题是提供一种电路板,能够在封装中解决功率器件的散热问题,提高散热效果。
为解决上述技术问题,本申请采用的一个技术方案是:提供一种电路板,包括:
埋入式芯片,所述埋入式芯片包括:
基底;
芯片,埋入到所述基底中,所述芯片包括顶面和底面,所述顶面和/或所述底面上设有连接端子;
扇出端子,所述扇出端子与所述连接端子电连接,并将所述连接端子扇出到所述基底外;
散热结构,与所述扇出端子导热连接,所述散热结构包括三氧化铝层以及设置在三氧化铝层两侧的金属层。
本申请的有益效果是:区别于现有技术的情况,本申请通过在埋入式芯片上设置一扇热结构,与扇出端子导热连接,散热结构包括三氧化铝层以及设置在三氧化铝层两侧的金属层。因此,本申请可在芯片封装时直接在扇出端子上设置扇热结构,从而可对芯片的每个扇出端子都进行有效的散热,提高散热效果。
附图说明
图1是本申请实施例提供的一种电路板的结构示意图;
图2是本申请实施例提供的另一种电路板的结构示意图;
图3是本申请实施例提供的又一种电路板的结构示意图;
图4是本申请实施例提供的又一种电路板的结构示意图;
图5是本申请实施例提供的又一种电路板的结构示意图;
图6是本申请实施例提供的一种电路板的制造方法的流程示意图;
图7是本申请实施例提供的另一种电路板的制造方法的流程示意图;
图8是本申请实施例提供的又一种电路板的制造方法的流程示意图;
图9是本申请实施例提供的又一种电路板的制造方法的流程示意图。
具体实施方式
下面结合附图和实施例对本申请进行详细的说明。
请参阅图1,图1是本申请电路板第一实施例的结构示意图,如图1所示,本实施例的电路板100包括埋入式芯片10和散热结构11。
埋入式芯片10包括基底110、芯片120以及扇出端子130。
基底110包括框架111和填充层112。其中,框架111可采用绝缘材料也可采用金属材料。填充层112采用绝缘材料。在框架111采用绝缘材料时可与填充层112一体成型。
框架111具有一通槽113。框架11的高度可大于或等于放置于通槽113中的芯片120的高度,使得在压合填充层112时,框架111可起到支撑的作用,以避免芯片120受力太大而损坏。另外,框架111的通槽113还起到一个定位芯片120的放置位置的作用。
填充层112填充通槽113和覆盖框架111靠近顶面121的一侧。
填充层112材料可采用热塑性树脂,如聚丙烯(PP),用于对芯片120进行封装;框架111材料可采用热固性树脂,如环氧树脂,框架111设置于芯片120周围,环氧树脂固化后成型,再受热也不会软化,溶解,用于形成保护框架,以避免封装过程对芯片120造成损伤。框架111材料还可以采用铜、铁等金属。
芯片120包括顶面121和底面122以及侧面123。顶面121和底面122相对设置,侧面123连接顶面121和底面122。
本实施例中,在顶面121和底面122上均设置有连接端子。具体的,顶面121设置有第一连接端子124和第二连接端子125,底面122设置有第三连接端子126。因理解,在其他实施例中,还可以仅在顶面121或底面122设置连接端子。
第一连接端子124、第二连接端子125以及第三连接端子126是根据与其电连接的扇出端子的结构的不同而区别定义。如对应的扇出端子的结构相同,则可理解为是同一种(定义为同一名称)的连接端子。其中,第一连接端子124和第二连接端子125对应的扇出端子均有部分埋入基底110中,而第三连接端子126对应的扇出端子则完全设置在基底110外。具体结构如下文所述。
芯片120埋入到基底110中。具体埋入过程为:首先将芯片120放置在框架111的通槽113中,然后对通槽113和框架111填充绝缘材料,并对绝缘材料进行压合以形成与框架111一体成型的填充层112。并且在填充和压合绝缘材料时,芯片120的顶面121和侧面123均被绝缘材质覆盖。而底面122则相对于基底110外露。更具体的,底面122处于基底110内,但基底110在对应底面122的位置设置有开槽,使得底面122未被基底110覆盖,处于外露的状态。
扇出端子130与连接端子电连接,并将连接端子扇出到基底110外。
具体的,扇出端子13包括分别与第一连接端子124、第二连接端子125以及第三连接端子126对应的第一扇出端子131、第二扇出端子132以及第三扇出端子133。
第一扇出端子131进一步包括第一子扇出端子1311和第二子扇出端子1312。
在芯片120放置到通槽113中时第一子扇出端子1311的一侧与第一连接端子124电连接。具体可以通过导电胶或焊锡等电结合层134进行电连接。也就是说第一子扇出端子1311在填充层112形成前已经设置并与第一连接端子124进行电连接。在形成填充层112后,芯片120和第一子扇出端子1311均被埋入填充层112中,但第一子扇出端子1311的另一侧相对于填充层112外露。更具体的,第一子扇出端子1311处于填充层112内,但填充层112在对应第一子扇出端子1311的位置设置有开槽,使得第一子扇出端子1311的另一侧未被填充层112覆盖,并相对基底110处于外露的状态。
第二子扇出端子1312在形成填充层112后,设置在填充层112外,并与第一子扇出端子1311电连接,具体同样可以通过导电胶或焊锡等电结合层134进行电连接。
进一步的,在形成填充层112后,在填充层112对应第二连接端子125的位置设置导电通孔135。导电通孔135将第二连接端子125外露。第二扇出端子132通过导电通孔135与第二连接端子125电连接,并延伸到基底110外。
进一步的,第三扇出端子133设置在基底110靠近底面122的表面上,并与第三连接端子126电连接。具体同样可通过导电胶或焊锡等电结合层134进行电连接。值得注意的是,第三扇出端子133与第三连接端子126的电连接可在填充层122形成前进行,具体请参阅后文所述的制造方法。
综上,本实施例通过扇出端子130将芯片120的所有连接端子扇出,形成埋入式芯片10的引脚。扇出端子130和连接端子可采用金属材质,例如铜等。
本实施例可以以芯片120为MOS管举例,则芯片120的第一连接端子124和第一扇出端子131电连接后将形成MOS管的S引脚,第二连接端子125和第二扇出端子132电连接后将形成MOS管的G引脚,第三连接端子126和第三扇出端子133电连接后将形成MOS管的D引脚。
进一步的,第一子扇出端子1311通过在填充层112形成前设置并与第一连接端子124电连接,在填充层112形成后直接设置第二子扇出端子1312与第一子扇出端子1311电连接,由此可省去对第一连接端子124的位置进行打孔。并且相比于现有技术通过几个间隔设置的导电通孔而将第一连接端子124扇出的扇出端子来说,本实施例的一体结构的第一子扇出端子1311的面积更大,与第一连接端子124接触的面积增加,由此可进一步提高芯片120的散热和电连接性。
进一步的,与第一扇出端子131类似,第三扇出端子133在基底110外同样是直接与第三连接端子126电连接。从而也同样可以加大第三扇出端子133的面积,从而同样提高芯片的散热和电连接性。
进一步的,散热结构11设置在扇出端子130上,并与扇出端子130导热连接。散热结构11包括三氧化铝层140以及设置在三氧化铝层140两侧的金属层150和160。
其中,金属层150和160可采用铜材质。散热结构11和扇出端子130之间设置导热层170。导热层170可与电结合层134的材质相同。
因此,本实施例直接将散热结构11与扇出端子130导热连接,可将扇出端子130的热进行有效的散除。
在芯片120的功率较大,散热需求较高的情况下,可考虑将芯片顶面对应的扇出端子全部设置为类似前文所述的第一扇出端子131的结构。具体可参与图2。
如图2所示,本实施例的电路板200与前文不同之处在于:
本实施例的芯片220的顶面211上仅设置第一连接端子,如图2所示的第一连接端子224和225,其分别对应两个第一扇出端子231和232。
第一扇出端子231的结构如前文第一扇出端子131的相同,在此不再赘述。
本实施例中,第一扇出端子232包括第一子扇出端子2321和第二子扇出端子2322。
在芯片220放置到通槽213中时第一子扇出端子2321的一侧与芯片220的第二连接端子225电连接。具体可以通过导电胶或焊锡等电结合层234进行电连接。也就是说第一子扇出端子2321在填充层212形成前已经设置并与第二连接端子225进行电连接。在形成填充层212后,芯片220和第一子扇出端子2321均被埋入填充层212中,但第一子扇出端子2321的另一侧相对于填充层212外露。更具体的,第一子扇出端子2321处于填充层212内,但填充层212在对应第一子扇出端子2321的位置设置有开槽,使得第一子扇出端子2321的另一侧未被填充层212覆盖,并相对基底210处于外露的状态。
第二子扇出端子2322在形成填充层212后,设置在填充层212外,并与第一子扇出端子2321电连接,具体同样可以通过导电胶或焊锡等电结合层234进行电连接。
本实施例中,可将第一连接端子225的面积增加,与第一子扇出端子2321充分接触,从而同样提高芯片的散热和电连接性。
当然,在芯片220的功率较小,散热需求较低,且考虑材料成本的情况下,可考虑将芯片顶面对应的扇出端子设置为类似前文所述的第二扇出端子132的结构。具体结构如下:
首先请参阅图3,本实施例的电路板300与前文所述的电路板100的不同之处在于:本实施例的芯片320的顶面321上仅设置第二连接端子,如图3所示的第二连接端子324和325,以及分别对应第二连接端子324和325的两个第二扇出端子331和332。
第二扇出端子331和332的结构如前文第二扇出端子132的相同。其均为通过填充层312上的导电通孔335与对应的第二连接端子324和325电连接,并延伸到基底310外。
图3所示的电路板300是将芯片320的顶面321的第二连接端子324和325对应的第二扇出端子331和332全部通过导电通孔350进行扇出。
进一步的,还可以将芯片320的底面322的连接端子也类似前文所述一样通过导电通孔进行扇出,具体请参阅下文:
首先请参阅图4,本实施例的电路板400与前文所述的电路板300的不同之处在于:本实施例的芯片420的顶面421和底面422上设置的均为第二扇出端子,其中顶面421上设置两个第二扇出端子424以及425,底面422设置一个第二扇出端子426。
本实施例的填充层412设置在通槽413中以及框架411靠近顶面421的一侧。
基底410还包括承载层414。承载层414设置在框架411靠近芯片420的底面422的一侧。承载层414的材质可与框架411的相同,也可不相同。
进一步的,本实施例的第二扇出端子431和432通过设置在填充层412上的导电通孔435分别将第二连接端子424和第二连接端子425扇出。而第二扇出端子433则是通过设置在承载层414上的导电通孔435将第二连接端子426扇出。
应理解,在不考虑材料成本的情况下,本实施例的电路板的扇出端子也可以全部或部分设置如前文的第一扇出端子131的结构。也就是扇出端子无需导电通孔而将连接端子扇出。
请参阅图5,本实施例的电路板500与前文所述的电路板400的不同之处在于:本实施例的填充层512设置在通槽513中和框架511的两侧。
本实施例的芯片520的顶面521和底面522设置的第二扇出端子531、532以及533均是通过设置在填充层512上的导电通孔535分别与对应的第二连接端子524、535以及536电连接。
应理解,在不考虑材料成本的情况下,本实施例的电路板的扇出端子也可以全部或部分设置如前文的第一扇出端子131的结构。也就是扇出端子无需导电通孔而将连接端子扇出。
本申请实施例还提供了一种电路板的制造方法,可用于制造前文所述的电路板。具体请参阅图6。
如图6所示,本实施例的电路板的制造方法包括以下步骤:
步骤S1:提供一埋入式芯片,其中,埋入式芯片包括基底、芯片以及扇出端子,芯片埋入到基底中,芯片包括顶面和底面,顶面和/或底面上设有连接端子,扇出端子与连接端子电连接,并将连接端子扇出到基底外。
如图1-5所示,基底包括框架和填充层,框架具有一通槽,用于放置芯片。芯片包括顶面、底面以及侧面,顶面和底面相对设置,侧面连接顶面和侧面。连接端子设置在顶面和底面上。当然,还可以仅在底面或底面上设置连接端子。
其中,如图1-3所示,芯片的顶面上设置有第一连接端子和第二连接端子,底面上设置有第三连接端子。由于图1-3中的芯片的底面的第三连接端子均相同,因此本步骤首先以图1为例详述第三扇出端子133的与芯片120的连接结构的形成过程,具体如下:
步骤S11:提供第三扇出端子133;
步骤S12:在第三扇出端子133上设置框架111,并在框架111的通槽113中设置电结合层134;
步骤S13:将芯片120放置通槽113内,并与第三扇出端子126固定。
具体而言,芯片120的底面122在通槽113的底部与电结合层134电连接,从而使得第三扇出端子133通过电结合层134与第三连接端子126电连接固定。
其中,图1所示的电路板中,芯片120的顶面121上设置有第一连接端子124和第二连接端子125,其分别对应第一扇出端子131和第二扇出端子132。第一扇出端子131进一步包括第一子扇出端子1311和第二子扇出端子1312。
则本步骤在将芯片120放置到通槽113中后进一步执行:
步骤S14:将第一子扇出端子1311的一侧与芯片120的第一连接端子124电连接;
步骤S15:设置填充层112。具体过程为在通槽113中、框架111远离第三扇出端子126的一侧填充绝缘材料,并进行压合以形成填充层112。值得注意的是,绝缘材料进一步覆盖第一子扇出端子1311,以使得芯片120和第一子扇出端子1311埋入填充层112内,其中,第一子扇出端子1131另一侧相对于填充层112外露。
步骤S16:在填充层112外设置第二子扇出端子1132,并与第一子扇出端子1131电连接。
步骤S17:在填充层112对应第二连接端子125的位置设置有导电通孔135,导电通孔135将第二连接端子125外漏。在导电通孔135中设置第二扇出端子132,并与第二连接端子125电连接,并且125第二扇出端子延伸到填充层112外。
其中,步骤S16和步骤S17的顺序可互换。
值得注意的是,在图2所示的电路板结构中,因为芯片220的顶面设置的都是第一连接端子224和225,并且设置了与第一连接端子224和225分别对应的第一扇出端子231和232,则在制造埋入式芯片时可省去前文所述的步骤S17。
类似的,在图3所示的电路板结构中,因为芯片320的顶面321设置的都是第二连接端子324和325,并且设置了分别与第二连接端子324和325对应的第二扇出端子331和332,则在制造埋入式芯片时可省去前文所述的步骤S14以及步骤S16。
以上是对应前文图1-图3所示的电路板100-300的埋入式芯片的制造方法。
图4所示的电路板400的基底410还包括承载层414,在制造图4所示的电路板400时,如图8所示,其埋入式芯片的制造方法如下步骤:
步骤S21:提供承载层414。
步骤S22:在承载层414上设置框架411。可进一步在承载层414上对应框架411的通槽413的位置设置粘贴胶。
步骤S23:将芯片420放置通槽413内,并与承载层414固定。具体可通过粘贴胶与承载层414固定。
步骤S24:对通槽413以及框架411远离承载层414的一侧填充绝缘层材料,并压合以形成填充层412。
步骤S25:在填充层412对应第二连接端子424、425以及承载层414对应第二连接端子426的位置设置有导电通孔435,导电通孔435中设置第二扇出端子431、432以及433,并与第二连接端子424、425以及426电连接,并且第二扇出端子431、432延伸到填充层412外,第二扇出端子433延伸到承载层414外。
也就是说,本步骤中的导电通孔分别在基底410的填充层412和承载层414中设置。
应理解,若图4所示的电路板400的扇出端子为类似图1所示的第一扇出端子,则省去步骤S25,并加入类似前文所述的步骤S14和S16。若图4所示的电路板400的扇出端子为类似图1所示的第一扇出端子和第二扇出端子,则加入类似前文所述的步骤S14和S16。
在制造图5所示的电路板500时,由于其填充层设置在框架的两侧,因此需要进行两次压合,如图9所示,具体步骤如下:
步骤S31:提供一具有通槽513的框架511。
步骤S32:在框架511的底部设置粘贴胶。
步骤S33:将芯片520放置通槽513内,并且底面在通槽513底部与粘贴胶粘合。
步骤S34:对通槽513以及框架511靠近芯片520的顶面521的一侧填充绝缘层材料,并压合以形成第一填充层。
步骤S35:去除粘贴胶。
步骤S36:对框架511靠近芯片520的底面522的一侧填充绝缘材料,并进行压合以形成第二填充层。
值得注意的是,步骤S24与步骤S26两次分别形成的第一填充层和第二填充层可为一体结构,即形成图5所示的填充层512。
步骤S37:在填充层512对应第二连接端子524、525以及526的位置设置有导电通孔535,导电通孔535中设置第二扇出端子531、532以及533,并与第二连接端子524、525以及526电连接,并且第二扇出端子531、532以及533延伸到填充层512外。
也就是说,本步骤中的导电通孔均是在填充层512中设置。
步骤S2:在扇出端子上设置散热结构,并与扇出端子导热连接,散热结构包括三氧化铝层以及设置在三氧化铝层两侧的金属层。
如图1所示,扇热结构11通过导热层170与扇出端子130导热连接。金属层150和160可为铜。
应理解,图2-图5所示的扇热结构与图1所示的扇热结构相同。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (9)
1.一种电路板,其特征在于,包括:
埋入式芯片,所述埋入式芯片包括:
基底;
芯片,埋入到所述基底中,所述芯片包括顶面和底面,所述顶面和/或所述底面上设有连接端子;
扇出端子,所述扇出端子与所述连接端子电连接,并将所述连接端子扇出到所述基底外;
散热结构,与所述扇出端子导热连接,所述散热结构包括三氧化铝层以及设置在三氧化铝层两侧的金属层。
2.根据权利要求1所述的电路板,其特征在于,所述金属层为铜,所述散热结构和所述扇出端子之间设置导热层。
3.根据权利要求1所述的电路板,其特征在于,所述基底包括框架和填充层,所述框架具有一通槽;扇出端子包括至少一个第一扇出端子,其包括第一子扇出端子和第二子扇出端子,所述连接端子包括与所述第一扇出端子对应的第一连接端子;
在所述填充层形成之前,所述芯片设置在所述通槽内,所述第一子扇出端子的一侧与所述第一连接端子电连接,并且所述第一子扇出端子和所述芯片在所述填充层形成后埋入所述填充层内,其中,所述第一子扇出端子的另一侧相对于所述填充层外露,所述第二子扇出端子在所述填充层形成后设置在所述填充层外,并与所述第一子扇出端子电连接。
4.根据权利要求3所述的电路板,其特征在于,所述框架采用金属材质或绝缘材质。
5.根据权利要求3所述的电路板,其特征在于,所述框架的高度大于或等于所述芯片的高度。
6.根据权利要求3所述的电路板,其特征在于,扇出端子还包括至少一个第二扇出端子,所述连接端子包括与所述第二扇出端子对应的第二连接端子;
在形成所述填充层后在所述基底对应所述第二连接端子的位置设置有导电通孔,所述导电通孔将所述第二连接端子外漏,所述第二扇出端子通过所述导电通孔与所述第二连接端子电连接,并延伸到所述基底外。
7.根据权利要求3或6所述的电路板,其特征在于,所述填充层设置在所述通槽中和所述框架的两侧。
8.根据权利要求3或6所述的电路板,其特征在于,所述填充层设置在所述通槽中以及所述框架的靠近所述顶面的一侧,所述基底还包括承载层,其设置在所述框架靠近所述底面的一侧。
9.根据权利要求6所述的电路板,其特征在于,第一连接端子和第二连接端子设置在所述顶面上,所述连接端子包括设置在所述底面上的第三连接端子,扇出端子还包括第三扇出端子;
所述填充层设置在所述通槽中以及所述框架的靠近所述顶面的一侧,所述底面相对于所述基底外露;
所述第三扇出端子设置在所述基底靠近所述底面的表面上,并与所述第三连接端子电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920900753.6U CN209947826U (zh) | 2019-06-12 | 2019-06-12 | 电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920900753.6U CN209947826U (zh) | 2019-06-12 | 2019-06-12 | 电路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209947826U true CN209947826U (zh) | 2020-01-14 |
Family
ID=69135637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920900753.6U Active CN209947826U (zh) | 2019-06-12 | 2019-06-12 | 电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209947826U (zh) |
-
2019
- 2019-06-12 CN CN201920900753.6U patent/CN209947826U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100281830B1 (ko) | 열적개량된플립칩패키지및그제조방법 | |
US7196403B2 (en) | Semiconductor package with heat spreader | |
US6661103B2 (en) | Apparatus for packaging flip chip bare die on printed circuit boards | |
US6429513B1 (en) | Active heat sink for cooling a semiconductor chip | |
US20140029201A1 (en) | Power package module and manufacturing method thereof | |
US10096562B2 (en) | Power module package | |
US6894229B1 (en) | Mechanically enhanced package and method of making same | |
EP3648159B1 (en) | Semiconductor package and method of fabricating a semiconductor package | |
CN107978570A (zh) | 芯片封装结构及其制造方法 | |
JP4075204B2 (ja) | 積層型半導体装置 | |
US20070257377A1 (en) | Package structure | |
US6559537B1 (en) | Ball grid array packages with thermally conductive containers | |
CN112271165A (zh) | 半导体封装结构及其制造方法和半导体器件 | |
US9748157B1 (en) | Integrated circuit packaging system with joint assembly and method of manufacture thereof | |
CN114649271A (zh) | 半导体封装件及形成半导体封装件的方法 | |
US7745257B2 (en) | High power MCM package with improved planarity and heat dissipation | |
CN209947826U (zh) | 电路板 | |
US20120133039A1 (en) | Semiconductor package with thermal via and method of fabrication | |
US20070158830A1 (en) | Circuit module | |
CN112086411A (zh) | 电路板及电路板的制造方法 | |
JP2000244077A (ja) | 樹脂成形基板と電子部品組み込み樹脂成形基板 | |
CN104347612A (zh) | 集成的无源封装、半导体模块和制造方法 | |
CN110493954B (zh) | 一种qfn器件内埋pcb结构及其制作方法 | |
CN112786460B (zh) | 芯片的封装方法及芯片封装模块 | |
WO2021195903A1 (zh) | 系统级封装及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |