DE69325065T2 - Halbleitervorrichtung, Bildabtastvorrichtung und Verfahren zu ihrer Herstellung - Google Patents

Halbleitervorrichtung, Bildabtastvorrichtung und Verfahren zu ihrer Herstellung

Info

Publication number
DE69325065T2
DE69325065T2 DE69325065T DE69325065T DE69325065T2 DE 69325065 T2 DE69325065 T2 DE 69325065T2 DE 69325065 T DE69325065 T DE 69325065T DE 69325065 T DE69325065 T DE 69325065T DE 69325065 T2 DE69325065 T2 DE 69325065T2
Authority
DE
Germany
Prior art keywords
light
plated metal
layer
metal layer
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69325065T
Other languages
English (en)
Other versions
DE69325065D1 (de
Inventor
Shinji Fujiwara
Masahiro Nakagawa
Tetsuro Nakamura
Eiichiro Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE69325065D1 publication Critical patent/DE69325065D1/de
Application granted granted Critical
Publication of DE69325065T2 publication Critical patent/DE69325065T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01065—Terbium [Tb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

    Hintergrund der Erfindung 1. Gebiet der Erfindung:
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung bzw. ein Halbleiterbauelement, in bzw. bei welchem ein Halbleiter-Chip befestigt ist, und ein Verfahren zu dessen Herstellung.
    • 2. Beschreibung des technologischen Hintergrunds:
  • Es gibt herkömmlich bekannte Verfahren zum Befestigen bzw. Anbringen eines Halbleiter-Chips, wie zum Beispiel eines LSI (Large Scale Integrated Circuit = hochintegrierter Schaltkreis) auf einer Leiterplatte bzw. Platine. Beispiele von solchen Verfahren sind Draht-Bondierungs- bzw. -Verbindungs-Verfahren, ein Flip- Chip-Bondierungsverfahren, ein Film-Träger-Bondierungs-Verfahren, und ein Streifenanschluß- bzw. Balken-Leiter-Bondierungs- (beam-lead-bonding) Verfahren.
  • Bei einem Draht-Bondierungs-Verfahren ist der Halbleiterchip mittels eines elektrisch leitfähigen Haft- bzw. Klebemittels auf einem Substrat mit einer darauf ausgebildeten Schaltkreisleiterschicht fixiert bzw. fest angeordnet. Elektroden auf dem Halbleiter- Chip werden bzw. sind mit der Schaltkreis-Leiter-Schicht über Metalldrähte, wie zum Beispiel solche, welche aus Au oder Al hergestellt sind, verbunden. Jedoch ist das Bondierungs- bzw. Verbindungs-Verfahren bei einem Draht-Bondierungs-Verfahren unter Verwendung der Metalldrähte schwierig. Weiterhin ist es erforderlich, die Elektroden des Halbleiter-Chips in einem Umfangsbereich des Halbleiter-Chips auszubilden, was es schwierig macht, die Teilung (pitch) bzw. den Abstand zwischen angrenzenden Elektroden zu verringern. Deshalb ist es schwierig, ein solches Draht- Bondierungs-Verfahren bei der Befestigung eines Halbleiter-Chips mit einer großen Anzahl von Elektroden anzuwenden. Um ein solches Problem zu lösen, offenbaren die US-A-5,065,006 und US-A-5,138,145 jeweils ein Verfahren zum Befestigen eines Bild-Sensor-Chips in einem Bild-Sensor-Bauelement, sowie ein Verfahren zum Befestigen eines Halbleiter-Chips durch ein drahtloses Bondierungs-Verfahren.
  • Die Verfahren zur Herstellung eines herkömmlichen Bild-Sensor-Bauelements, wie in den oben genannten Patenten offenbart, wird unter Bezugnahme auf die Fig. 8 und 9 beschrieben werden. Fig. 8 ist eine Querschnittsansicht, welche ein herkömmliches Bild-Sensor-Bauelement zeigt, bei welchem ein Bildsensor-Chip 16 mit der Oberseite nach unten (face-down) auf einem transparenten Substrat 11 befestigt ist.
  • Das Bild-Sensor-Bauelement, welches in Fig. 8 gezeigt ist, wird auf die folgende Art hergestellt: Wie in Fig. 8 gezeigt, wird ein licht- bzw. foto-aushärtbares isolierendes Harz 18 auf den transparenten Substrat 11 aufgetragen. Das transparente bzw. lichtdurchlässige Substrat 11 weist eine darauf ausgebildete Schaltkreis-Leiter-Schicht 12 auf. Danach wird der Bildsensorchip 16, welcher Elektroden 15 und lichtempfindliche Elemente 19, wie zum Beispiel Photodioden, aufweist, mit der Oberseite nach unten (face-down) auf das transparente Substrat 11 gedrückt bzw. gepreßt. Während ein Druck angelegt wird, wird das foto-härtbare isolierende Harz 18 mit ultravioletten Strahlen durch das transparente Substrat 11 bestrahlt, so daß das foto-härtbare isolierende Harz ausgehärtet wird, und der Bild-Sensor-Chip 16 auf dem Substrat fixiert ist. Abschließend wird ein Harz, wie zum Beispiel von einem Silikon-Typ, darauf aufgetragen, um eine Passivierungsschicht 17 auszubilden. So wird das Bild- Sensor-Bauelement hergestellt.
  • Fig. 9 zeigt einen Schritt bei dem Herstellungsverfahren eines anderen herkömmlichen Bild-Sensor-Bauelements. Das in Fig. 9 gezeigte Bild-Sensor-Bauelement wird auf die folgende Art hergestellt: Wie in Fig. 9 gezeigt, weist ein Bild-Sensor- Chip 26 darauf ausgebildete Elektroden 25 auf. Auf jeder Elektrode 25 ist eine andere Elektrode (Bump bzw. Kontaktflecken) 24 ausgebildet. Jeder Bump 24 weist einen ringförmigen Abgriff bzw. Ausbildung (ring tab) auf, welcher bei einem oberen bzw. Spitzen-Bereich davon ausgebildet ist. Die Bumps 24 grenzen an eine Schaltkreis-Leiter-Schicht 22 an, welche auf einem Substrat 21 ausgebildet ist, wenn der Bild-Sensor-Chip 26 mit der Oberseite nach unten auf dem Substrat 21 befestigt wird. Durch das Anlegen eines Drucks bei bzw. auf den Bild-Sensor-Chip 26 schieben sich die ringförmigen Abgriffe bzw. Ausbildungen (ring tabs) der Bumps 24 zusammen, so daß die Schaltkreis-Leiter-Schicht 22 und die Bumps 24 miteinander in einem engen Kontakt verbunden sind.
  • Wie oben beschrieben wurde, wird bei dem ersten herkömmlichen Verfahren das licht- bzw. foto-aushärtbare isolierende Harz dadurch ausgehärtet, daß es mit ultravioletten Strahlen durch das transparente Substrat bestrahlt wird. Deshalb kann unter Umständen ein Bereich des foto-härtbaren isolierenden Harzes, welcher von der Schaltkreis-Leiter-Schicht abgeschirmt bzw. bedeckt wird, welche auf dem transparenten Substrat ausgebildet ist, nicht ausreichend mit den ultravioletten Strahlen bestrahlt werden, und kann deshalb nicht vollständig ausgehärtet werden. Bei solchen Fällen ist die physikalische Verbindung zwischen dem Halbleiterchip und dem Substrat nicht ausreichend, weil das foto-härtbare isolierende Harz nicht vollständig ausgehärtet ist, was dazu führt, daß das Bauelement eine schlechtere physikalische Dauerhaftigkeit bzw. Beständigkeit aufweist. Des weiteren ist es wahrscheinlich, daß der Halbleiterchip und die Schaltkreis-Leiter-Schicht eine schlechte elektrische Verbindung aufweisen. Weiterhin ist es wahrscheinlich, daß optische Eigenschaften davon keine Gleichförmigkeit bzw. Gleichmäßigkeit aufweisen, was verschiedene Probleme verursacht, in den Fällen, bei welchen das Bauelement ein Bild-Sensor-Bauelement ist, weil das isolierende Harz nicht vollständig ausgehärtet ist. Zum Beispiel wird Licht, welches auf das Bauelement einfällt, wenn das Harz Bereiche mit verschiedenen Brechungsindizes aufweist, dadurch gebrochen und/oder gebeugt. Als Ergebnis neigen die lichtempfindlichen Elemente dazu, Bilder mit Fehlern zu lesen, oder die Auflösung der gelesenen Bilder wird verschlechtert.
  • In Bezug auf das zweite herkömmliche Verfahren können der Bild-Sensor-Chip und/ oder das transparente Substrat bei einigen Fällen zerstört werden, weil die ringförmigen Abgriffe bzw. Elemente (ring tabs) der Bumps durch das Anwenden eines bestimmten Grades eines Drucks oder mehr daran zusammengeschoben bzw. verformt werden. Weiterhin können die Schaltkreis-Leiter-Schicht und die Bumps (Elektroden) eine schlechte elektrische Verbindung aufweisen. Die Gründe hierfür sind: Der Kontakt zwischen der Schaltkreis-Leiter-Schicht und den Bumps kann unzureichend sein, weil der Kontakt durch die physikalische Verformung der Bumps erhalten wird; es ist schwierig, solche Faktoren im wesentlichen auszugleichen, weil Veränderungen bzw. Abweichungen der Höhen der Elektroden, Bumps (Elektroden) und der Schaltkreis-Leiter-Schicht und ein Verzug bzw. eine Verformung des Bild-Sensor- Chips und/oder des transparenten Substrats auftreten.
  • Die EP-A-0 388 011 offenbart ein Halbleiterbauelement mit einem Substrat mit einer Verdrahtungsschicht, welche auf seiner Hauptoberfläche ausgebildet ist, und das Halbleiterelement weist eine Elektrode auf, welche auf dessen Hauptoberfläche ausgebildet ist, wobei die Hauptoberfläche des Halbleiterelements gegenüber über der Hauptoberfläche des Halbleitersubstrats angeordnet bzw. befestigt ist, um die Verdrahtungsschicht mit der Elektrode zu bondieren bzw. verbinden, wobei das Halbleiterbauelement erste Bumps aufweist, welche auf der Elektrode ausgebildet sind, und zweite Bumps, welche zwischen dem ersten Bump und der Verdrahtungsschicht angeordnet sind, um eine elektrische/mechanische Verbindung zwischen den ersten Bumps und der Verdrahtungsschicht zu erhalten, wobei die zweiten Bumps Metall, wie zum Beispiel Indium enthalten. Die Bumps werden auf eine Temperatur erhitzt, welche nicht den Schmelzpunkt der zweiten Bumps überschreitet.
  • Die US-A-4,749, 120 offenbart ein Verfahren zum Verbinden eines Halbleiterbauelements mit einer Platine bzw. Leiterplatte, bei welchem die elektrische Verbindung der Metall-Bumps eines Halbleiterbauelements und eines Verdrahtungsmusters der Leiterplatte bewerkstelligt bzw. erreicht wird durch das Anwenden eines Drucks zwischen den Bumps und dem Verdrahtungsmuster, und das mechanische Fixieren bzw. Befestigen dieses Halbleiterbauelements auf der Leiterplatte bzw. der Platine wird durch ein versteiftes Harz erzielt. Ein Teil des Harzes wird ausgesteift bzw. ausgehärtet durch das Anwenden von Licht, so daß das Halbleiterbauelement und die Leiterplatte vorübergehend befestigt sind und danach vollständig durch eine Wärmebehandlung bzw. Hitzebehandlung befestigt werden.
    • Zusammenfassung der Erfindung
  • Hiernach umfaßt der Ausdruck "elektrische Verbindung" auch die Möglichkeit, daß eine Legierungsschicht zwischen den jeweiligen Teilen ausgebildet ist bzw. wird.
  • Ein Halbleiterbauelement bzw. eine Halbleitervorrichtung gemäß der vorliegenden Erfindung umfaßt: Ein lichtleitendes bzw. lichtübertragendes Substrat mit einer ersten Oberfläche und einer zweiten Oberfläche; eine leitende bzw. Schaltkreisleitungsschicht, welche auf der ersten Oberfläche des lichtübertragenden Substrats ausgebildet ist; einen Halbleiterchip mit Elektroden, welche auf einer Oberfläche davon ausgebildet sind, wobei die Halbleitervorrichtung mit der Oberseite bzw. Vorderseite nach unten (face-down) auf der ersten Oberfläche des lichtübertragenden Substrats befestigt bzw. angeordnet bzw. angebracht ist; eine foto-thermisch vernetzbare bzw. querverbindbare oder vernetzte bzw. quer verbundene (crosslinked) isolierende Harzschicht, welche zwischen dem Halbleiterchip und dem lichtübertragenden Substrat ausgebildet bzw. angeordnet ist, zum Befestigen bzw. Fixieren des Halbleiterchips auf dem lichtleitenden bzw. lichtübertragenden Substrat; eine plattierte bzw. kontaktierte Metallschicht, welche auf mindestens einem Teil der Schaltkreis-Leiter-Schicht ausgebildet ist, wobei die Elektroden des Halbleiterchips mit der Schaltkreis-Leiter-Schicht verbunden sind über die plattierte bzw. kontaktierte Metallschicht; und eine elektrische Verbindung ist in bzw. bei einem anliegenden bzw. angrenzenden Teil ausgebildet, zwischen der plattierten bzw. kontaktierten Metallschicht und jeder der Elektroden, wobei bei der elektrischen Verbindung die kontaktierte bzw. plattierte Metallschicht jede Elektrode kontaktiert, entlang von kleinen oberflächlichen bzw. an der Oberfläche verlaufenden Erhöhungen und Vertiefungen des angrenzenden Teils der Elektrode aufgrund des Schmelzens (fusion) und Erstarrens bzw. Rekoagulierens der kontaktierten bzw. plattierten Metallschicht.
  • Bei einer Ausführungsform der Erfindung weist die Halbleitervorrichtung weiter eine zweite elektrische Verbindung auf, welche in einem angrenzenden Bereich zwischen · der Schaltkreis-Leiter-Schicht und jeder kontaktierten bzw. plattierten Metallschicht ausgebildet ist.
  • Bei einer anderen Ausführungsform der Erfindung ist die plattierte bzw. kontaktierte Metallschicht aus Lötmaterial bzw. Lötmetall hergestellt.
  • Bei einer weiteren anderen Ausführungsform der Erfindung weist die Halbleitervorrichtung weiter einen Metall-Bump bzw. -Kontaktflecken auf, welcher auf jeder Elektrode ausgebildet ist, wobei jeder Metall-Bump mit der Schaltkreis-Leiter-Schicht über jede plattierte bzw. kontaktierte Metallschicht verbunden ist; und eine zweite elektrische Verbindung ist in einem angrenzenden Bereich zwischen jedem Metall- Bump und jeder plattierten bzw. kontaktierten Metallschicht ausgebildet, wobei die zweite elektrische Verbindung ausgebildet ist durch Schmelzen und Erstarren bzw. Rekoagulieren der plattierten bzw. kontaktierten Metallschicht.
  • Bei einer weiteren anderen Ausführungsform der Erfindung sind die Metall-Bumps aus Au gemacht.
  • Bei einer weiteren anderen Ausführungsform der Erfindung beträgt die gesamte Dicke des lichtübertragenden Substrats und der foto-thermischen vernetzbaren isolierenden Harzschicht 150 um oder weniger.
  • Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung umfaßt die Schritte: Ausbilden einer Schaltkreis-Leiter-Schicht auf einer ersten Oberfläche eines lichtübertragenden bzw. lichtleitenden Substrats mit einer ersten Oberfläche und einer zweiten Oberfläche, Ausbilden einer kontaktierten bzw. plattierten Metallschicht auf mindestens einem Teil der Schaltkreis-Leiter-Schicht: Ausbilden einer foto-thermisch vernetzbaren isolierenden Harzschicht auf der ersten Oberfläche des lichtübertragenden Substrats; Anordnen bzw. Anbringen eines Halbleiterchips mit Elektroden auf einer Oberfläche davon mit einer Vorderseite bzw. Oberseite nach unten (face-down), so daß die Elektroden in Kontakt mit der plattierten bzw. kontaktierten Metallschicht sind; Durchführen eines ersten Aushärtungsschrittes zum Aushärten des foto-thermisch vernetzbaren isolierenden Harzes durch Bestrahlen von ultravioletten Strahlen durch das lichtübertragende Substrat von der zweiten Oberfläche des lichtübertragenden Substrats, während bzw. wobei der Halbleiterchip gegen das lichtübertragende Substrat gedrückt bzw. gepreßt wird; und Durchführen eines zweiten Aushärtungsschrittes zum weiteren Aushärten des fotothermisch vernetzbaren isolierenden Harzes durch Erhitzen bzw. Erwärmen des lichtübertragenden Substrats mit dem Halbleiterchip, welcher darauf angeordnet ist, bei bzw. auf eine bestimmte Temperatur für einen Zeitraum, wobei die Temperatur höher liegt als der Schmelzpunkt der plattierten bzw. kontaktierten Metallschicht und als die Aushärtungstemperatur des foto-thermisch vernetzbaren (cross-linkable) Harzes, wobei der zweite Aushärtungsschritt das Ausbilden einer elektrischen Verbindung in einem angrenzenden Teil bzw. Bereich zwischen der plattierten bzw. kontaktierten Metallschicht und jeder der Elektroden umfaßt, wobei die elektrische Verbindung ausgebildet wird durch Schmelzen und Aushärten bzw. Rekoagulieren der plattierten bzw. kontaktierten Metallschicht, so daß die plattierte Metallschicht jede Elektrode entlang der kleinen oberflächlichen Erhöhungen und Vertiefungen auf dem angrenzenden Teil der Elektrode kontaktiert.
  • Der Halbleiterchip kann weiter einen Metall-Bump aufweisen, welcher auf jeder Elektrode ausgebildet ist, und der zweite Aushärtungsschritt kann weiter einen Schritt zum. Ausbilden einer elektrischen Verbindung in einem angrenzenden Bereich zwischen jeder kontaktieren bzw. plattierten Metallschicht und der Schaltkreis-Leiter- Schicht und zum Ausbilden einer zweiten elektrischen Verbindung in einem angren zenden Teil bzw. Bereich zwischen jedem Metall-Bump und jeder plattierten bzw. kontaktierten Metallschicht aufweisen, wobei die elektrische Verbindung durch Schmelzen und Aushärten bzw. Rekoagulierens der plattierten Metallschicht ausgebildet wird.
  • Bei einer weiteren anderen Ausführungsform der Erfindung wird der zweite Aushärtungsschritt durchgeführt, während bzw. wobei der Halbleiterchip gegen das lichtübertragende Substrat gepreßt bzw. gedrückt wird.
  • Bei einer weiteren anderen Ausführungsform der Erfindung umfaßt der Schritt zum Ausbilden der Schaltkreis-Leiter-Schicht: Einen Schritt zum Ausbilden einer Leiterschicht auf der ersten Oberfläche des lichtübertragenden Substrats; und einen Schritt zum Ausbilden der Schaltkreis-Leiter-Schicht durch Musterbildung bzw. Maskierung der Leiterschicht durch ein Photolithographieverfahren.
  • Bei einer weiteren anderen Ausführungsform der Erfindung wird der Schritt zum Ausbilden der Schaltkreis-Leiter-Schicht durchgeführt durch Anheften bzw. Anbringen einer flexiblen bzw. biegbaren gedruckten Leiterplatte bzw. Platine an die erste Oberfläche des lichtübertragenden Substrats.
  • Eine Bild-Sensor-Vorrichtung kann hergestellt werden unter Verwendung der Offenbarung gemäß der vorliegenden Erfindung.
  • Das Verfahren zur Herstellung einer Halbleiteranordnung gemäß der vorliegenden Erfindung kann verwendet werden, um eine Bild-Sensor-Vorrichtung bzw. ein Bild- Sensor-Bauelement herzustellen.
  • Gemäß der vorliegenden Erfindung können Elektroden (oder Bumps), welche auf einem Halbleiterchip oder einem Bild-Sensor-Chip ausgebildet werden bzw. sind, eine feste elektrische Verbindung mit einer Schaltkreis-Leiter-Schicht aufweisen, welche auf einem Substrat ausgebildet ist, weil die plattierten bzw. kontaktierten Metallschichten auf der Schaltkreis-Leiter-Schicht ausgebildet sind bzw. werden. Deshalb kann ein zuverlässiges Halbleiterbauelement und ein zuverlässiges Bild-Sensor-Bauelement geschaffen werden. Weiterhin kann das Halbleiterbauelement und das Bild-Sensor-Bauelement jeweils fest bzw. sicher auf einem lichtübertragenden Substrat angeordnet bzw. befestigt werden, weil ein foto-thermisch vernetzbares isolierendes Harz, welches darin enthalten ist, vollständig ausgehärtet wird durch erste und zweite Aushärtungsschritte, was erheblich die Befestigungsausbeute bzw. den Befestigungserfolg der Bauelemente verbessert. Des weiteren werden das Halbleiterbauelement und das Bild-Sensor-Bauelement vor einer Verschlechterung bzw. Verzerrung geschützt, was zur Verbesserung der Lebensdauer bzw. Widerstandsfähigkeit davon führt.
  • Demzufolge ermöglicht die hierin beschriebene Erfindung die Vorteile von (1) Schaffen einer Halbleitervorrichtung und einer Bildsensorvorrichtung mit einer großen Zuverlässigkeit, bei welcher ein isolierendes Harz vollständig ausgehärtet wird bzw. ist, und die Elektroden eines Halbleiterchips haben eine feste bzw. stabile elektrische Verbindung mit einer Schaltkreis-Leiter-Schicht, welche auf einem Substrat ausgebildet ist, und (2) Schaffen von Verfahren zur Herstellung eines solchen Halbleiterbauelements bzw. Halbleitervorrichtung und einer Bildsensorvorrichtung.
  • Diese und andere Vorteile der vorliegenden Erfindung werden den Fachleuten offensichtlich werden beim Lesen und Verstehen der nachfolgenden ausführlichen Beschreibung unter Bezugnahme auf die beiliegenden Zeichnungen.
    • Kurze Beschreibung der Zeichnungen
  • Fig. 1 ist eine Ansicht, welche einen vorderseitigen Querschnitt einer Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigt.
  • Fig. 2 ist eine Ansicht, welche einen vorderseitigen Querschnitt einer Bildsensorvorrichtung gemäß der vorliegenden Erfindung zeigt.
  • Fig. 3 ist eine Ansicht, welche einen vorderseitigen Querschnitt einer Bild sensorvorrichtung gemäß der vorliegenden Erfindung zeigt.
  • Fig. 4 ist eine Draufsicht, welche eine Bildsensorvorrichtung gemäß der vorliegenden Erfindung zeigt.
  • Fig. 5 ist eine Ansicht, welche einen Querschnitt der Bildsensorvorrichtung zeigt, welche in Fig. 3 gezeigt ist, entlang der Linie A-A';
  • Fig. 6 ist eine Ansicht, welche einen Querschnitt der in Fig. 3 gezeigten Bildsensorvorrichtung zeigt, entlang der Linie B-B';
  • Fig. 7 ist ein Diagramm, welches MTF-Werte (4 lp/mm) einer Bildsensorvorrichtung eines Direkt-Kontakt-Typs zeigt, als eine Funktion der Abstände zwischen der Oberfläche eines Manuskripts bzw. einer Vorlage und einem lichtempfindlichen Element der Bildsensorvorrichtung.
  • Fig. 8 ist eine Ansicht, welche einen vorderen Querschnitt einer herkömmlichen Bildsensorvorrichtung zeigt.
  • Fig. 9 ist eine Ansicht, welche einen Schritt bei der Herstellung einer herkömmlichen Bildsensorvorrichtung zeigt.
    • Beschreibung der bevorzugten Ausführungsformen
  • Hiernach wird die vorliegende Erfindung mittels Beispielen unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben werden.
  • Fig. 1 zeigt einen Querschnitt einer Halbleitervorrichtung bzw. eines Halbleiterbauelements gemäß der vorliegenden Erfindung. Ein lichtübertragendes bzw. lichtleitendes Substrat 1 ist ein Glassubstrat, kann jedoch alternativ ein transparenter bzw. durchlässiger Film sein, welcher aus Polyarylat (PA), Polyethersulfon (PES), Polyethylen-Terephthalat (PET), Polyethylen-Naphthalat (PEN) oder ähnlichen gefertigt ist. Das lichtübertragende bzw. lichtleitende Substrat 1 weist eine erste Oberfläche (obere Oberfläche) und eine zweite Oberfläche (untere Oberfläche) auf. Auf der ersten Oberfläche des lichtübertragenden Substrats 1 ist eine Schaltkreis-Leiter- Schicht 2, hergestellt aus einem Metall wie zum Beispiel Cu oder Al ausgebildet. Ein Halbleiter-Chip 6 mit Elektroden 5, welcher auf einer Oberfläche davon ausgebildet sind, ist mit der Vorderseite bzw. Oberseite nach unten (face-down) auf der ersten Oberfläche des lichtübertragenden Substrats 1 angeordnet bzw. befestigt. Verschiedene Anordnungen bzw. Bauelemente können wahlweise auf dem Halbleiterchip 6 ausgebildet sein. Auf jeder Elektrode 5 des Halbleiterchips 6 ist ein Metall-Bump bzw. Metall-Kontaktfleck 4 ausgebildet. Bei dem vorliegenden Beispiel sind die Metall-Bumps 4 aus Au hergestellt. Jedoch sind die Metall-Bumps 4 nicht wesentliche Bestandteile einer Halbleitervorrichtung gemäß der vorliegenden Erfindung.
  • Zwischen dem Halbleiter-Chip 6 und dem lichtübertragenden bzw. lichtdurchlässigen Substrat 1 ist eine foto-thermisch vernetzbare (cross-linkable) isolierende Harzschicht 8 so ausgebildet, um den Halbleiterchip 6 auf dem lichtdurchlässigen bzw. lichtübertragenden Substrat 1 zu fixieren bzw. fest anzuordnen. Das foto-thermisch vernetzbare isolierende Harz ist in dem vorliegenden Beispiel ein transparentes bzw. durchlässiges Harz eines Acrylat-Typs, kann jedoch alternativ ein Harz vom Methylacrylat-Typ sein, oder ähnliches. Im allgemeinen wird ein foto-thermisch vernetzbares isolierendes Harz dadurch ausgehärtet, daß es mit Licht bestrahlt wird. Genauer ausgedrückt, enthält jedoch ein foto-thermisch vernetzbares bzw. querverbindbares isolierendes Harz solche Bestandteile, welche dadurch ausgehärtet werden, daß sie mit Licht bestrahlt werden, jedoch nicht ausgehärtet werden sollen, indem sie erhitzt werden. Die foto-thermisch vernetzbaren isolierenden Harze, welche in der vorliegenden Erfindung verwendet werden, können ausgehärtet werden, nicht nur durch eine Bestrahlung mit Licht, sondern auch durch eine Hitze- bzw. Wärmebehandlung.
  • Die Elektroden 5 des Halbleiterchips 6 sind mit der Schaltkreis-Leiter-Schicht 2 mittels plattierter bzw. kontaktierter Metallschichten 3 verbunden, welche bei bzw. in mindestens einem Teil der Schaltkreis-Leiter-Schicht 2 ausgebildet sind. Insbesondere werden bzw. sind die plattierten Metallschichten 3 auf der Schaltkreis-Leiter- Schicht 2 geschmolzen und danach erstarrt bzw. ausgekühlt bzw. rekoaguliert, um eine Legierungsschicht in einem angrenzenden Bereich zwischen jeder plattierten Metallschicht 3 und der Schaltkreis-Leiter-Schicht 2 auszubilden. Zur gleichen Zeit werden die plattierten bzw. kontaktierten Metallschichten 3 auch auf den Metall- Bumps 4 geschmolzen, um so eine Legierungsschicht in einem angrenzenden Teil zwischen jeder plattierten bzw. kontaktierten Metallschicht 3 und jedem Metall-Bump 4 auszubilden. Die Metall-Bumps 4 werden so mit der Schaltkreis-Leiter-Schicht 2 verbunden, mittels Legierungsschichten, welche in den angrenzenden Bereichen zwischen den Metall-Bumps 4 und den plattierten bzw. kontaktierten Metallschichten 3 ausgebildet sind bzw. werden, und mittels der Legierungsschichten, welche in den angrenzenden Bereichen zwischen den plattierten Metallschichten 3 und der Schaltkreis-Leiter-Schicht 2 ausgebildet werden. In den Fällen, bei welchen kein Metall- Bump vorgesehen ist, ist bzw. wird eine Legierungsschicht in einem angrenzenden Bereich zwischen jeder Elektrode 5 und jeder plattierten Metallschicht 3 bei bzw. mit einem ähnlichen Verfahren, wie dem oben erwähnten, ausgebildet, während bzw. wobei eine Legierungsschicht ähnlich in dem angrenzenden Bereich zwischen jeder plattierten bzw. kontaktierten Metallschicht 3 und der Schaltkreis-Leiter-Schicht 2 ausgebildet wird. Die plattieren Metallschichten 3 können aus einem Lötmittel bzw. Lötmetall einer In/Ga-Gruppe, einer In/Sn-Gruppe oder einer Pb/Sn-Gruppe in beiden Fällen ausgebildet werden.
  • Hiernach wird ein Verfahren zum Herstellen der oben beschriebenen Halbleitervorrichtung beschrieben werden.
  • Als erstes wird der Halbleiterchip 6 auf die folgende Art hergestellt. Durch ein Halbleiter-Herstellungs-Verfahren werden verschiedene Vorrichtungselemente (nicht gezeigt) und die Elektroden 5 auf einem Einkristall-Siliziumsubstrat (Silizium-Wafer) ausgebildet. Die Metall-Bumps 4 werden auf den Elektroden 5 durch solche Verfahren ausgebildet, wie ein elektrisches Plattierungs- bzw. Kontaktierungsverfahren und ein Kugel-Bondierungs- bzw. Nagelkopf-Bondierungs- (ball-bonding) Verfahren. Die Metall-Bumps 4 sind in dem vorliegenden Beispiel aus Au hergestellt. Dann wird der Silizium-Wafer durch eine fine-dicing-Technik herausgeschnitten, um so den Halbleiterchip 6 auszubilden.
  • Als nächstes wird die Schaltkreis-Leiter-Schicht 2 auf der ersten Oberfläche des lichtübertragenden Substrats 1 ausgebildet. Das lichtübertragende Substrat 1 ist ein Glassubstrat, kann jedoch alternativ ein transparenter bzw. durchlässiger Film sein, hergestellt aus Polyarylat (PA), Polyethersulfon (PES), Polyethylen-Terephthalat (PET), Polyethylen-Naphthalat (PEN) oder ähnlichem. Die Schaltkreis-Leiter-Schicht 2 kann ausgebildet werden durch das Ablagern einer Schicht eines Metalls, wie zum Beispiel Cu oder Al, auf dem lichtübertragenden Substrat 1 durch ein Sputter- bzw. Zerstäubungs-Verfahren, ein Verfahren zur Ablagerung aus der Dampfphase bzw. Dampf-Ablagerungs-Verfahren oder ähnliches, und anschließende Musterausbildung bzw. Maskierung der abgelagerten Schicht durch ein Photolithographie = Verfahren. Die Schaltkreis-Leiter-Schicht 2 kann alternativ ausgebildet werden unter Verwendung einer Metallfolie oder ähnlichem. Des weiteren kann die Schaltkreis-Leiter- Schicht 2 alternativ ausgebildet werden durch Anheften bzw. Anbringen einer flexiblen bzw. biegbaren gedruckten Leiterplatte bzw. Platine an der ersten Oberfläche des lichtübertragenden Substrats 1.
  • Des weiteren werden die plattierten Metallschichten 3 in vorherbestimmten Teilen der Schaltkreis-Leiter-Schicht 2 durch ein Elektrolyseverfahren, ein nicht-elektrolytisches Verfahren, oder andere bekannte Verfahren ausgebildet.
  • Dann wird die foto-thermisch vernetzbare bzw. querverbindbare isolierende Harzschicht 8 ausgebildet durch Auftragen einer vorgegebenen Menge eines transparenten isolierenden Harzes vom Acrylat-Typ, welches ausgehärtet werden soll durch die Verwendung von beidem, Licht und Wärme, auf einen bestimmten Teil der ersten Oberfläche des lichtübertragenden Substrats 1 durch ein Stanz-(stamping) Verfahren, ein Siebdruck- (screen printing) Verfahren, etc. Der Halbleiterchip 6 mit den Elektroden 5 und ähnlichem auf einer Oberfläche davon ist mit der Vorderseite bzw. Oberseite nach unten (face-down) auf der foto-thermisch vernetzbaren isolierenden Harzschicht 8 so angeordnet, daß die Elektroden 5 an den plattierten bzw. kontaktieren Metallschichten 3 anliegen bzw. daran angrenzen. Dann wird, während der Halbleiterchip 6 auf das lichtübertragende Substrat 1 gepreßt bzw. gedrückt wird, die foto-thermisch vernetzbare isolierende Harzschicht 8 mit ultravioletten Strahlen durch bzw. über das lichtübertragende Substrat 1 so bestrahlt, daß es ausgehärtet wird (erster Aushärtungsschritt). Hierbei werden die ultravioletten Strahlen von der zweiten Oberfläche des lichtübertragenden Substrats 1 auf die foto-thermisch vernetzbare isolierende Harzschicht 8 gestrahlt. Bei diesem ersten Aushärtungsschritt wird ein Druck in dem Bereich von 0,5 kgf bis 2,5 kgf an den Halbleiterchip 6 von oben angelegt. Während der oben erwähnte Druck auf bzw. bei dem Halbleiterchip 6 angewendet bzw. angelegt wird, wird die foto-thermisch vernetzbare isolierende Harzschicht 8 mit ultravioletten Strahlen bestrahlt, mit einer Intensität in dem Bereich von 200 mW bis 500 mW während 0,5 bis 2 min.
  • Dann wird das lichtübertragende Substrat 1 mit dem darauf angeordneten Halbleiterchip 6 in einen elektrischen Ofen gegeben, um so auf eine bestimmte Temperatur während einer Dauer erhitzt zu werden, so daß das foto-thermisch vernetzbare isolierende Harz weiter ausgehärtet wird (zweiter Aushärtungsschritt). Die Temperatur sollte höher liegen als der Schmelzpunkt der plattierten bzw. kontaktierten Metallschichten 3 und als die Aushärtungstemperatur des foto-thermisch vernetzbaren isolierenden Harzes. In Fällen, bei welchen ein eutektisches Lötmaterial für die plattierten bzw. kontaktierten Metallschichten 3 verwendet wird, wird die Hitze- bzw. Wärme-Behandlung bei einer Temperatur im Bereich von 185ºC bis 200ºC während ungefähr 5 bis 30 min durchgeführt. Bei dem vorliegenden Beispiel wird die Wärmebehandlung bei 190ºC während 10 min durchgeführt. Bei dem zweiten Aushärtungsschritt werden die plattierten Metallschichten 3 so geschmolzen, daß Legierungsschichten in angrenzenden Bereichen zwischen den Metall-Bumps 4 und den plattierten Metallschichten 3 ausgebildet werden, und in angrenzenden Bereichen zwischen den plattierten bzw. kontaktierten Metallschichten 3 und der Schaltkreis- Leiter-Schicht 2.
  • Die folgenden Effekte werden durch Schmelzen der plattierten Metallschichten 3 bei dem oben beschriebenen zweiten Aushärtungsschritt erhalten: Weil jede plattierte Metallschicht 3 flüssig wird, um so eine Konfiguration bzw. Anordnung zu haben mit kleinen oberflächlichen bzw. an der Oberfläche verlaufenden (minute superficial) Erhöhungen und Vertiefungen, welche denjenigen des angrenzenden Teils einer jeden Elektrode 5 entsprechen, können die plattierten bzw. kontaktierten Metallschichten 3 und die Elektroden 5 in einem größeren Bereich bzw. mit einer größeren Fläche kontaktieren. Des weiteren werden die Legierungsschichten leichter in den oben erwähnten angrenzenden Bereichen ausgebildet, was so weiter die Verbindung zwischen den plattierten Metallschichten 3 und den Elektroden 5 verbessert bzw. sichert. Weiterhin können, wenn organische Verunreinigungen auf den Oberflächen der plattierten bzw. kontaktierten Metallschichten 3 und den Elektroden 5 vorliegen, solche organischen Verunreinigungen entfernt werden.
  • Bei dem ersten Aushärtungsschritt bleibt ein Teil des foto-thermisch vernetzbaren isolierenden Harzes, welches in der Gestalt bzw. Form der Schaltkreis-Leiter-Schicht 2 ist, welches auf dem lichtübertragenden Substrat 1 ausgebildet ist, nicht ausgehärtet.
  • Derjenige Teil des foto-thermisch vernetzbaren bzw. querverbindbaren (cross-linkable) isolierenden Harzes wird jedoch vollständig während des zweiten Aushärtungsschrittes ausgehärtet, so daß das Anbringen bzw. Befestigen des Halbleiterchips 6 vervollständigt ist bzw. wird. Die Wärmebehandlung bei dem zweiten Aushärtungsschritt wird durchgeführt, während ein Druck von 0 bis 1,0 kgf an den Halbleiterchip 6 von oben angelegt wird, so daß der Halbleiterchip 6 gegen das lichtübertragende Substrat 1 gedrückt wird.
  • Nachdem das Anordnen bzw. Befestigen des Halbleiterchips 6 vervollständigt wurde, wird ein Harz, wie zum Beispiel eines, welches aus Silikon hergestellt ist, ·mittels einer Verteilvorrichtung bzw. eines Dispensers, etc., auf einem erhaltenen Komplex des Halbleiterchips 6 und des lichtübertragenden Substrats 1 aufgetragen, um so eine Harzbeschichtung bzw. einen Harzüberzug 7 auszubilden. So wird die Halbleitervorrichtung hergestellt.
  • Wie beschrieben wurde, wird durch das Durchführen der Aushärtung des fotothermisch vernetzbaren isolierenden Harzes durch die ersten und zweiten Aushärtungsschritte der Teil bzw. Bereich des foto-thermisch vernetzbaren isolierenden Harzes, welcher bei dem ersten Aushärtungsschritt nicht ausgehärtet bleibt bzw. wird, auch ausgehärtet. Weiterhin wird der Halbleiterchip 6 elektrisch mit der Halbleiterleitungsschicht 2 mit einer größeren Stabilität bzw. Sicherheit verbunden, · weil Legierungsschichten in den angrenzenden Bereichen zwischen den plattierten Metallschichten 3 und den Metall-Bumps 4 und in den angrenzenden Bereichen zwischen den plattierten Metallschichten 3 und der Schaltkreis-Leiter-Schicht 2 ausgebildet werden. Entsprechend wird das Befestigen bzw. Anordnen des Halbleiterchips 6 sicherer bzw. stabiler.
  • Hiernach wird eine Bildsensorvorrichtung gemäß der vorliegenden Erfindung unter Bezugnahme auf die Fig. 2, 3, 4, 5 und 6 beschrieben werden. Fig. 2 zeigt einen Querschnitt der Bildsensorvorrichtung. Fig. 4 ist eine Draufsicht auf die Bildsensorvorrichtung. Fig. 5 und 6 zeigen Querschnitte der Bildsensorvorrichtung, jeweils entlang der Linie A-A' und der Linie B-B' in Fig. 3, welche auch den vorderseitigen Querschnitt der Bildsensorvorrichtung zeigt.
  • Ein lichtübertragendes Substrat 21 ist ein transparenter bzw. durchlässiger Film, hergestellt aus Polyarylat (PA), Polyethersulfon (PES), Polyethylen-Terephthalat (PET), Polyethylen-Naphthalat (PEN) oder ähnlichem, kann jedoch alternativ ein Glassubstrat sein, wie in dem Fall der oben beschriebenen Halbleitervorrichtung. In den Fällen einer Bildsensorvorrichtung eines Kontakt-Typs sollte die Dicke TS des lichtübertragenden Substrats 21 in dem Bereich von 0,5 mm bis 2,0 mm liegen. In den Fällen einer Bildsensorvorrichtung eines Direkt-Kontakt-Typs sollte TS in dem Bereich von 10 um bis 200 um liegen, und weiter bevorzugt in dem Bereich von 10 um bis 75 um.
  • Auf einer ersten Oberfläche des lichtübertragenden Substrats 21 wird eine Schaltkreis-Leiter-Schicht 22, hergestellt aus einem Metall, wie zum Beispiel Cu oder Al, oder einen Edelmetall, wie zum Beispiel Au oder Ag-Pt, ausgebildet. Die Dicke To der Schaltkreis-Leiter-Schicht 22 sollte in dem Bereich von 3 um bis 35 um liegen.
  • Wie in den Fig. 4 und 6 gezeigt ist, weist ein Bildsensorchip 26 Elektroden 25, lichtempfindliche Elemente 29, und verschiedene andere Bauteilelemente (nicht gezeigt) auf, welche auf einer Oberfläche davon ausgebildet sind. Die lichtempfindlichen Elemente 29 können Phototransistoren, Photodioden etc. sein, welche ein lichtempfindliches Element-Feld bzw. Element-Array ausbilden. Die anderen Bauteilelement sind Zugriffsschaltkreise einschließlich CCDs (Charge Coupled Devices = ladungsgekoppelte Vorrichtungen), MOS (Metal Oxide Semiconductor = Metalloxid- Halbleiter)-ICs (integrierte Schaltkreise), oder bipolare ICs. Auf jeder Elektrode 25 ist ein Metall-Bump 24 ausgebildet. Die Metall-Bumps 24 sind aus Au hergestellt. Die Dicke Tb eines jeden Metall-Bumps 24 sollte in dem Bereich von 3 um bis 60 um liegen. Jedoch sind die Metall-Bumps 24 nicht wesentliche Bestandteile einer Bildsensorvorrichtung gemäß der vorliegenden Erfindung.
  • Der Bildsensorchip 26 ist mit der Vorderseite bzw. Oberseite nach unten (face-down) auf der ersten Oberfläche des lichtübertragenden Substrats 21 angeordnet bzw. befestigt. Zwischen dem Halbleiterchip 26 und dem lichtübertragenden Substrat 21 ist eine foto-thermisch vernetzbare isolierende Harzschicht 28 so ausgebildet, um den Bildsensorchip 26 auf dem lichtübertragenden Substrat 21 zu fixieren bzw. zu befestigen. Das foto-thermisch vernetzbare isolierende Harz ist bei dem vorliegenden Beispiel ein transparentes Harz vom Acrylat-Typ, kann jedoch alternativ ein Harz vom Methacrylat-Typ sein, oder ähnliches. Die Elektroden 25 des Bildsensorchips 26 werden bzw. sind mit der Schaltkreis-Leiter-Schicht 22 mittels plattierter bzw. kontaktierter Metallschichten 23 verbunden, welche in mindestens einem Teil der Schaltkreisleiterschicht 22 ausgebildet sind. Insbesondere werden die plattierten bzw. kontaktierten Metallschichten 23 auf die Schaltkreis-Leiter-Schicht 22 geschmolzen, und danach darauf ausgehärtet bzw. rekoaguliert, um so eine Legierungsschicht in einem angrenzenden Teil zwischen jeder plattierten bzw. kontaktierten Metallschicht 23 und der Schaltkreis-Leiter-Schicht 22 auszubilden. Zum gleichen Zeitpunkt werden auch die plattierten Metallschichten 23 auf die Metall-Bumps 24 geschmolzen, um so eine Legierungsschicht in einem angrenzenden Bereich bzw. Teil zwischen jeder plattierten Metallschicht 23 und jedem Metall-Bump 24 auszubilden. Die Metall-Bumps 24 werden so mit der Schaltkreis-Leiter-Schicht 22 verbunden, mittels der Legierungsschichten, welche in den angrenzenden Bereichen bzw. Teilen zwischen den Metall-Bumps 24 und den plattierten bzw. kontaktierten Metallschichten 23 ausgebildet sind, und mittels der Legierungsschichten, welche in den angrenzenden Bereichen zwischen den plattierten bzw. kontaktierten Metallschichten 23 und den Schaltkreis-Leiter-Schichten 22 ausgebildet sind bzw. werden. In den Fällen, bei welchen kein Metall-Bump vorgesehen ist, wird eine Legierungsschicht in einem angrenzenden Bereich zwischen jeder Elektrode 25 und jeder plattierten Metallschicht 23 bzw. mit in einem ähnlichen Verfahren, wie dem oben beschriebenen, ausgebildet, während bzw. wobei eine Legierungsschicht gleichzeitig in den angrenzenden Bereichen zwischen jeder plattierten Metallschicht 23 und der Schaltkreisleiterschicht 22 ausgebildet wird. Die plattierten Metallschichten 23 können aus einem Lötmaterial aus einer In/Ga-Gruppe, einer In/Sn-Gruppe oder einer Pb/Sn-Gruppe in beiden Fällen ausgebildet werden. Die Dicke Tm einer jeden plattierten Metallschicht 23 sollte in dem Bereich von 2 um bis 20 um liegen.
  • In Fällen, bei welchen die oben erwähnte Bildsensorvorrichtung als eine Bildsensorvorrichtung eines Direkt-Kontakt-Typs verwendet wird, sollte der Abstand T zwischen dem Feld bzw. Array der lichtempfindlichen Elemente 29 und einer zweiten Oberfläche (d. h. der Rückseite) des lichtübertragenden bzw. lichtdurchlässigen Substrats 21 150 um oder weniger betragen, und vorzugsweise 100 um oder weniger. Hierin ist der Abstand T definiert als die gesamte Summe der Dicken TS, To, Tb, und Tm.
  • Der Abstand T sollte innerhalb des oben erwähnten Bereiches liegen, weil die Auflösung einer Bildsensorvorrichtung eines Direkt-Kontakt-Typs stark von dem Abstand T zwischen den lichtempfindlichen Elementen 29 und der Oberfläche eines Manuskripts bzw. einer Vorlage (d. h. der zweiten Oberfläche des lichtübertragenden Sub strats 21) abhängt, welches von der Bildsensorvorrichtung gelesen werden soll. Fig. 7 beschreibt dieses Verhältnis zwischen der Auflösung einer Bildsensorvorrichtung eines Direkt-Kontakt-Typs und dem Abstand T. In Fig. 7 werden MTF- (Modulation-Transfer-Function = Modulations-Übertragungsfunktion) Werte als die Achsen der Ordinaten genommen. Ein MTF-Wert zeigt den Grad der Auflösung einer Bildsensorvorrichtung, etc. an. In Bezug auf die Praxis bzw. praktisch ausgedrückt, wird ein MTF-Wert von 30% bis 40%, oder mehr, bei 4 lp/mm benötigt, was den Abstand T so begrenzt, daß er innerhalb des oben erwähnten Bereiches liegt.
  • Hiernach wird ein Verfahren zur Herstellung der oben erwähnten Bildsensorvorrichtung beschrieben werden.
  • Als erstes wird der Bildsensorchip 26 auf die folgende Art hergestellt: Durch ein Halbleiter-Herstellungs-Verfahren werden Phototransistoren, welche als die lichtempfindlichen Elemente 29 dienen, ein Ansteuerschaltkreis (nicht gezeigt) und die Elektroden 25 auf einen Einkristall-Silizium-Substrat (Silizium-Wafer) ausgebildet. Die Metall-Bumps 24 werden auf den Elektroden 25 durch solche Verfahren wie ein elektrisches Plattierungs- bzw. Kontaktierungsverfahren und ein Kugel-Bondierungs- bzw. Nagelkopf-Bondierungs- (ball bonding) Verfahren ausgebildet. Die Metall- Bumps 24 sind in dem vorliegenden Beispiel aus Au hergestellt. Dann wird der Silizium-Wafer durch eine feine bzw. genaue Dicing-Technik ausgeschnitten, um so den Bildsensorchip 26 auszubilden.
  • Als nächstes wird die Schaltkreisleiterschicht 22 auf der ersten Oberfläche des lichtübertragenden Substrats 21 ausgebildet. Das lichtübertragende Substrat 21 ist ein transparenter bzw. durchlässiger Film, hergestellt aus Polyarylat (PA), Polyether- Sulfon (PES), Polyethylen-Terephthalat (PET), Polyethylen-Naphthalat (PEN), oder ähnlichem, kann jedoch alternativ auch ein Glassubstrat sein. Die Schaltkreis-Leiter- Schicht 22 kann ausgebildet werden durch Ablagern einer Schicht eines Metalls, wie zum Beispiel Cu oder Al, auf dem lichtübertragenden Substrat 21 durch ein Sputter- bzw. Zerstäubungs-Verfahren, ein Dampf-Ablagerungs- (vapor deposition) Verfahren bzw. Verfahren zur Ablagerung aus der Dampfphase oder ähnliches, und anschließende Musterbildung bzw. Maskierung der abgelagerten Schicht durch ein Photolithographieverfahren. Die Schaltkreis-Leiter-Schicht 22 kann alternativ ausgebildet werden durch die Verwendung einer Metallfolie oder ähnlichem. Des weiteren kann die Schaltkreis-Leiter-Schicht 22 alternativ aus einem Edelmetall wie zum Beispiel Au oder Ag-Pt ausgebildet werden. Weiterhin kann die Schaltkreis-Leiter-Schicht 22 alternativ ausgebildet werden durch Anheften bzw. Anbringen einer flexiblen bzw. biegbaren gedruckten Leiterplatte bzw. Platine an die erste Oberfläche des lichtübertragenden Substrats 21. Weiterhin kann die Schaltkreis-Leiter-Schicht 22 alternativ durch ein Dick-Film-Druck-Verfahren ausgebildet werden.
  • Des weiteren werden die plattierten bzw. kontaktierten Metallschichten 23 in bestimmten bzw. vorgeschriebenen Bereichen der Schaltkreisleiterschicht 22 durch ein Elektrolyseverfahren, ein nicht-elektrolytisches Verfahren, oder andere bekannte Verfahren ausgebildet.
  • Dann wird die foto-thermisch vernetzbare isolierende Harzschicht 28 ausgebildet durch Auftragen einer vorgegebenen Menge eines transparenten isolierenden Harzes eines Acrylat-Typs, welches ausgehärtet werden soll durch die Verwendung von Licht und Wärme, auf einen vorgegebenen Bereich der ersten Oberfläche des lichtübertragenden Substrats 21 durch ein Stanz-(stamping) Verfahren, ein Sieb-Druck- bzw. Serigraphie- (screen printing) Verfahren, etc. Der Bildsensorchip 26 mit den Elektroden 25, die lichtempfindlichen Elemente 29, und ähnliches auf einer Oberfläche davon wird mit der Vorderseite bzw. Oberseite nach unten (face-down) auf der foto-thermisch vernetzbaren isolierenden Harzschicht 28 so angeordnet bzw. ausgebildet, daß die Elektroden 25 an die plattierten bzw. kontaktierten Metallschichten 23 angrenzen. Dann wird, während der Bildsensorchip 26 auf das lichtübertragende Substrat 21 gepreßt bzw. gedrückt wird, die foto-thermisch vernetzbare isolierende Harzschicht 28 mit ultravioletten Strahlen durch das lichtübertragende Substrat 21 so bestrahlt, daß es ausgehärtet wird (erster Aushärtungsschritt). Hierbei werden die ultravioletten Strahlen von der zweiten Oberfläche des lichtübertragenden Substrats 21 auf die foto-thermisch vernetzbare isolierende Harzschicht 28 gestrahlt.
  • Der Bildsensorchip, welcher bei dem vorliegenden Beispiel verwendet wird, weist 15 Elektroden auf. Ein Druck in dem Bereich von 0,5 kgf bis 2,5 kgfwird an den Bildsensorchip 26 von oben angelegt. Während der oben erwähnte Druck an den Bildsensorchip 26 angelegt wird, wird die foto-thermisch vernetzbare isolierende Harzschicht 28 mit ultravioletten Strahlen bestrahlt mit einer Intensität im Bereich von 100 mW bis 1500 mW während 20 bis 100 s. Im Hinblick auf Massenproduktions-Effekte wird es bevorzugt, daß der erste Aushärtungsschritt in 20 bis 40 s vervollständigt bzw. abgeschlossen wird.
  • Dann wird das lichtübertragende Substrat 21 mit dem darauf angeordneten Bildsensorchip 26 in einen elektrischen Ofen gegeben, um so auf eine bestimmte Temperatur für eine Dauer erhitzt zu werden, so daß das foto-thermisch vernetzbare isolierende Harz weiter ausgehärtet wird (zweiter Aushärtungsschritt). Die Temperatur sollte höher liegen als der Schmelzpunkt der plattierten bzw. kontaktierten Metallschichten 23 und als die Aushärtungstemperatur des foto-thermisch vernetzbaren isolierenden Harzes. In den Fällen, bei welchen ein eutektisches Lötmaterial als bzw. für die plattierten Metallschichten 23 verwendet wird, wird die Wärmebehandlung bei einer Temperatur in dem Bereich von 185ºC bis 200ºC während ungefähr 5 bis 30 min durchgeführt. Bei dem vorliegenden Beispiel wird die Wärmebehandlung bei 190ºC während 10 min durchgeführt. Bei dem zweiten Aushärtungsschritt werden die plattierten Metallschichten 23 so geschmolzen, daß Legierungsschichten in angrenzenden Bereichen zwischen den Metall-Bumps 24 und den plattierten Metallschichten 23, und in den angrenzenden Bereichen zwischen den plattierten Metallschichten 23 und der Schaltkreis-Leiter-Schicht 22 ausgebildet werden.
  • Die nachfolgenden Effekte, welche ähnlich zu denjenigen in dem Fall der zuvor erwähnten Halbleiteranordnung sind, werden erhalten durch Schmelzen der plattierten Metallschichten 23 bei dem oben erwähnten zweiten Aushärtungsschritt: Weil jede plattierte bzw. kontaktierte Metallschicht 23 flüssig wird, um so eine Konfiguration bzw. Anordnung mit kleinen oberflächlichen bzw. an der Oberfläche verlaufenden (minute superficial) Erhöhungen und Vertiefungen aufzuweisen, welche denjenigen des angrenzenden Bereichs einer jeden Elektrode 25 entsprechen, können die plattierten bzw. kontaktierten Metallschichten 23 und die Elektroden 25 in einem größeren Bereich bzw. einer größeren Fläche kontaktieren. Weiterhin werden die Legierungsschichten leichter in den oben erwähnten angrenzenden Bereichen ausgebildet, was weiter die Verbindung zwischen den plattierten Metallschichten 23 und den Elektroden 25 verstärkt bzw. sichert. Des weiteren können, wenn organische Verunreinigungen auf den Oberflächen der plattierten Metallschichten 23 und den Elektroden 25 vorliegen, solche organischen Verunreinigungen entfernt werden.
  • Bei dem ersten Aushärtungsschritt bleibt ein Teil des foto-thermisch vernetzbaren isolierenden Harzes, welches in der Form der Schaltkreis-Leiter-Schicht 22 ist, welche auf dem lichtübertragenden Substrat 21 ausgebildet ist, nicht ausgehärtet. Derjenige Teil des foto-thermisch vernetzbaren isolierenden Harzes wird jedoch vollständig während des zweiten Aushärtungsschrittes ausgehärtet, so daß das Befestigen bzw. Anbringen des Bildsensorchips 26 vervollständigt wird. Die Wärmebehandlung bei dem zweiten Aushärtungsschritt wird durchgeführt, während bzw. wobei ein Druck von 0 bis 1,0 kgf an den Bildsensorchip 26 von oben angelegt wird, so daß dei Bildsensorchip 26 gegen das lichtübertragende Substrat 21 gedruckt wird.
  • Nachdem das Anbringen des Bildsensorchips 26 vervollständigt wurde, wird ein Harz, wie zum Beispiel eines, welches aus Silikon hergestellt ist, aufgetragen mittels einer Verteilvorrichtung bzw. eines Dispensers, etc. auf dem erhaltenen Komplex des Bildsensorchips 26 und des lichtübertragenden Substrats 21, um so einen Harzüberzug bzw. eine Harzbeschichtung 27 auszubilden. So wird die Bildsensorvorrichtung hergestellt.
  • Wie oben beschrieben wurde, bleibt ein Teil des foto-thermisch vernetzbaren isolierenden Harzes bei dem ersten Aushärtungsschritt unausgehärtet, weil das Aushärten nur durch die Bestrahlung mit Licht (ultraviolette Strahlen) durchgeführt wird. Des halb treten, wenn der zweite Aushärtungsschritt nicht durchgeführt wird, Befestigungsdefekte in einem Umgebungs- bzw. Einsatz-Test und ähnlichem auf, was nachfolgend durchgeführt wird. Tabelle 1 zeigt die Ergebnisse eines Umgebungs- bzw. Umwelt-Testes in Bezug auf einen Fall, bei welchem nur der erste Aushärtungsschritt (d. h. Aushärten durch Lichtbestrahlung) durchgeführt wird und für einen Fall, bei welchem beide, die ersten und zweiten Aushärtungsschritte (d. h. Aushärten durch Lichtbestrahlung und Aushärten durch Wärmebehandlung) durchgeführt werden. Wie aus Tabelle 1 gesehen werden kann, können keine Defekte ermittelt werden, wenn das foto-thermisch vernetzbare isolierende Harz ausgehärtet wird durch beides, Lichtbestrahlung und Wärmebehandlung, bei jedem der Fälle, bei welchem die Bildsensorvorrichtung in einem thermo-hygro-statischen Zustand gehalten wird (Temperatur: 85ºC, Feuchtigkeit: 85%) oder einem Fall, bei welchem Hitzeschocks (zwischen -30ºC und +70ºC) an die Bildsensorvorrichtung angelegt werden. Andererseits wurden ungefähr 40% bis 60% aller Bildsensorvorrichtungen, welche diesem Test ausgesetzt wurden, als defekt ermittelt, wenn das foto-thermisch vernetzbare isolierende Harz nur durch Lichtbestrahlung ausgehärtet wurde. Mit anderen Worten kann die Befestigungsausbeute bzw. der Befestigungsstand der Bildsensorvorrichtungen verbessert werden durch das Durchführen von zwei Schritten des Aushärtens, d. h.: Aushärten durch Lichtbestrahlung und Aushärten durch Wärmebehandlung. Weiterhin, wie aus Tabelle 1 gesehen wird, werden die Bildsensorvorrichtungen vor einer Verschlechterung geschützt, vas zu einer Verbesserung ihrer Lebensdauer bzw. Widerstandsfähigkeit führt. Tabelle 1 Ergebnisse eines Umgebungs-Tests (Befestigungsausbeute)
  • Wie gemäß der vorliegenden Erfindung beschrieben wurde, können Elektroden (oder Bumps bzw. Kontaktstellen), welche auf einem Halbleiterchip oder einem Bildsensorchip ausgebildet sind, eine feste bzw. stabile elektrische Verbindung mit einer Schaltkreis-Leiter-Schicht, welche auf einem Substrat ausgebildet ist, aufweisen, weil die plattierten bzw. kontaktierten Metallschichten auf der Schaltkreis-Leiter-Schicht ausgebildet werden. Deshalb kann eine stabile bzw. zuverlässige Halbleitervorrichtung und eine zuverlässige Bildsensorvorrichtung geschaffen werden. Des weiteren können die Halbleitervorrichtung und die Bildsensorvorrichtung jeweils sicher bzw. fest auf einem lichtübertragenden Substrat befestigt bzw. angeordnet werden, weil ein fotothermisch vernetzbares bzw. querverbindbares (cross-linkable) isolierendes Harz, welches darin enthalten ist, vollständig ausgehärtet wird durch erste und zweite Aushärtungsschritte, was erheblich die Befestigungsausbeute bzw. -erfolg der Vorrichtungen verbessert. Weiterhin werden die Halbleitervorrichtung und die Bildsensorvorrichtung vor einer Verschlechterung geschützt, was zu einer Verbesserung ihrer Widerstandsfähigkeit bzw. Lebensdauer führt.

Claims (17)

1. Halbleitervorrichtung mit:
a) einem lichtübertragendem bzw. lichtleitendem Substrat (1; 21) mit einer ersten Oberfläche und einer zweiten Oberfläche;
b) einer leitenden bzw. Schaltkreisleitungsschicht (2; 22), welche auf der ersten Oberfläche des lichtüberragenden Substrats (1; 21) ausgebildet ist;
c) einen Halbleiterchip (6; 26) mit Elektroden (5; 25), welche auf einer Oberfläche davon ausgebildet sind, wobei die Halbleitervorrichtung mit der Oberseite bzw. Vorderseite nach unten (face-down) auf der ersten Oberfläche des lichtübertragenden Substrats (1; 21) befestigt bzw. angeordnet bzw. angebracht ist; und
d) einer plattierten bzw. kontaktierten Metallschicht (3; 23), welche auf mindestens einem Teil der Schaltkreisleiterschicht (2; 22) ausgebildet ist, wobei die Elektroden (5; 25) des Halbleiterchips (6; 26) mit der Schaltkreisleiterschicht (2; 22) über bzw. durch die kontaktierte bzw. plattierte Metallschicht (3; 23) verbunden sind;
gekennzeichnet durch die folgenden Merkmale:
e) eine foto-thermische, vernetzte (photo-thermal crosslinked) isolierende Harzschicht (8; 28) ist zwischen dem Halbleiterchip (6; 26) und dem lichtübertragenden Substrat (1; 21) angeordnet zum Befestigen bzw. Fixieren des Halbleiterchips (6; 26) auf dem lichtübertragenden Substrat (1; 21); und
f) eine elektrische Verbindung ist in bzw. bei einem anliegenden bzw. angrenzenden Teil ausgebildet zwischen der plattierten bzw. kontaktierten Metallschicht (3; 23) und jeder der Elektroden (5; 25), wobei bei der elektrischen Verbindung die kontaktierte bzw. plattierte Metallschicht (3; 23) jede Elektrode (5; 25) kontaktiert entlang von kleinen oberflächlichen bzw. an der Oberfläche verlaufenden (minute superficial) Erhöhungen und Vertiefungen des angrenzenden Teils der Elektrode (5; 25) auf Grund des Schmelzens (fusion) und Erstarrens bzw. Rekoagulierens der kontaktierten bzw. plattierten Metallschicht (3; 23).
2. Halbleitervorrichtung nach Anspruch 1, weiter aufweisend eine zweite elektrische Verbindung, welche in einem angrenzenden Bereich zwischen der Schaltkreisleiterschicht (2) und jeder kontaktierten bzw. plattierten Metallschicht (3) ausgebildet ist.
3. Halbleitervorrichtung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die kontaktierte bzw. plattierte Metallschicht (3) aus Lötmaterial bzw. Lötmetall hergestellt ist.
4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß ein Metall-Bump bzw. -Kontaktflecken (4) auf jeder Elektrode (5) ist, wobei jeder Metall-Bump (4) mit der Schaltkreisleiterschicht (2) verbunden ist durch bzw. über jede kontaktierte bzw. plattierte Metallschicht (3); und eine zweite elektrische Verbindung ist in einem angrenzenden Bereich zwischen jedem Metall-Bump (4) und jeder kontaktierten bzw. plattierten Metallschicht (3) ausgebildet, wobei die zweite elektrische Verbindung ausgebildet ist durch Schmelzen und Erstarren bzw. Rekoagulieren der plattierten bzw. kontaktierten Metallschicht (3).
5. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Metall- Bumps bzw. -Kontaktflecken (4) aus AU hergestellt sind.
6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Halbleiterchip (6) ausgebildet ist durch einen Bildchip (26) mit Elektroden (25) und mindestens einem lichtempfindlichen Element (29), welches aufs einer Oberfläche ausgebildet ist.
7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Gesamtsumme der Dicke des lichtübertragenden bzw. lichtleitenden Substrats (1) und der Dicke der foto-thermischen vernetzbaren isolierenden Harzschicht (7) 150 um oder weniger beträgt.
8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Gesamtsumme der Dicke des lichtübertragenden Substrats (1) und der Dicke der foto-thermischen vernetzbaren isolierenden Harzschicht (7) 100 um oder weniger beträgt.
9. Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten:
a) Ausbilden einer Schaltkreis-Leiter-Schicht (2; 22) auf einer ersten Oberfläche eines lichtübertragenden bzw. lichtleitenden Substrats (1; 21) mit einer ersten Oberfläche und einer zweiten Oberfläche;
b) Ausbilden einer kontaktierten bzw. plattierten Metallschicht (3; 23) auf mindestens einem Teil der Schaltkreis-Leiter-Schicht (2; 22);
c) Ausbilden einer foto-thermischen vernetzbaren (cross-linkable) isolierenden Harzschicht (7; 27) auf der ersten Oberfläche des lichtübertragenden Substrats (1; 21);
d) Anordnen bzw. Anbringen eines Halbleiterchips (6; 26) mit Elektroden (5; 25) auf einer Oberfläche davon mit einer Vorderseite bzw. Oberseite nach unten (face-down), so daß die Elektroden (5; 25) im Kontakt mit der kontaktierten bzw. plattierten Metallschicht (3; 23) stehen;
e) Durchführen eines ersten Aushärtungsschrittes zum Aushärten des fotothermischen vernetzbaren isolierenden Harzes durch strahlen von ultravioletten Strahlen durch das lichtübertragende bzw. lichtleitende Substrat (1; 21) von der zweiten Oberfläche des lichtübertragenden Substrats (1; 21), wobei bzw. während der Halbleiterchip (6; 26) gegen das lichtübertragende Substrate (1; 21) gedrückt bzw. gepreßt wird; und
f) Durchführen eines zweiten Aushärtungsschrittes zum weiteren Aushärten des foto-thermischen vernetzbaren isolierenden Harzes durch Erhitzen bzw. Erwärmen des lichtübertragenden Substrats (1; 21), wobei der Halbleiterchip (6; 26) darauf angeordnet ist, bei einer bestimmten Temperatur während eines Zeitraums, wobei die Temperatur höher liegt als der Schmelzpunkt der kontaktierten bzw. plattierten Metallschicht (3; 23) und als die Aushärtungstemperatur des foto-thermischen vernetzbaren Harzes,
dadurch gekennzeichnet, daß
g) der zweite Aushärtungsschritt das Ausbilden einer elektrischen Verbindung in einem angrenzenden Bereich zwischen der kontaktierten bzw. plattierten Metallschicht (3; 23) und jeder der Elektroden (5; 25) umfaßt, wobei die elektrische Verbindung ausgebildet wird durch Schmelzen und Erstarren bzw. Recoagulieren der kontaktierten bzw. plattierten Metallschicht (3; 23), so daß die kontaktierte bzw. plattierte Metallschicht (3; 23) jede Elektrode (5; 25) entlang der kleinen oberflächlichen Erhöhungen und Vertiefungen des angrenzenden Bereichs der Elektrode (5; 25) kontaktiert.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der zweite Aushärtungsschritt weiter einen Schritt aufweist zum Ausbilden einer zweiten elektrischen Verbindung in einem angrenzenden Bereich zwischen jeder kontaktierten bzw. plattierten Metallschicht (3) und der Schaltkreis-Leiter-Schicht (2), wobei die elektrische Verbindung ausgebildet ist, durch Schmelzen und Erstarren bzw. Recoagulieren der kontaktierten bzw. plattierten Metallschicht (3).
11. Verfahren nach einem der Ansprüche 9 und 10, dadurch gekennzeichnet, daß ein Metall-Bump bzw. -Kontaktflecken (4) auf jeder Elektrode (5) ausgebildet ist, und daß der zweite Aushärtungsschritt weiter einem Schritt aufweist zum Ausbilden einer ersten elektrischen Verbindung in einen angrenzenden Bereich zwischen jeder plattierten bzw. kontaktierten Metallschicht (3) und jedem Metall- Bump (4) und zum Ausbilden einer zweiten elektrischen Verbindung in einem angrenzenden Bereich zwischen der Schaltkreis-Leiter-Schicht (2) und jeder plattierten Metallschicht (3), wobei die elektrischen Verbindungen ausgebildet werden bzw. sind durch Schmelzen und Erstarren bzw. Recoagulieren der plattierten bzw. kontaktierten Metallschicht (3).
12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß der zweite Aushärtungsschritt durchgeführt wird, während bzw. wobei der Halbleiterchip (6) gegen das lichtübertragende bzw. lichtleitende Substrat (1) gepreßt bzw. gedrückt wird.
13. Verfahren nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, daß der Schritt des Ausbildens der Schaltkreis-Leiter-Schicht umfaßt: einen Schritt zum Ausbilden einer Leiterschicht auf der ersten Oberfläche des lichtübertragenden Substrates (1); und einen Schritt zum Ausbilden der Schaltkreis-Leiter-Schicht (2) durch Musterbildung der Leiterschicht mittels eines Fotolitographieverfahrens.
14. Verfahren nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, daß der Schritt zum Ausbilden der Schaltkreis-Leiter-Schicht (2) durchgeführt wird durch Anheften bzw. Anbringen einer flexiblen bzw. biegbaren gedruckten Verdrahtungplatte bzw. -Platine an die erste Oberfläche des lichtübertragenden Substrats (1).
15. Verfahren nach einem der Ansprüche 9 bis 14, dadurch gekennzeichnet, daß der Halbleiterchip (6) ausgebildet wird bzw. ist durch einen Bild-Sensor-Chip (26) mit Elektroden (25), und daß mindestens ein lichtempfindliches Element (29) auf seiner Oberfläche ausgebildet ist.
16. Verfahren nach einem der Ansprüche 9 bis 15, dadurch gekennzeichnet, daß die Gesamtsumme der Dicke des lichtübertragenden Substrats (1) und der Dicke der foto-thermischen vernetzbaren isolierenden Harzschicht (7) 150 um oder weniger beträgt.
17. Verfahren nach einem der Ansprüche 9 bis 16, dadurch gekennzeichnet, daß der Schritt zum Ausbilden der Schaltkreis-Leiter-Schicht (2) einen Schritt umfaßt zum Ausbilden der Schaltkreis-Leiter-Schicht auf der ersten Oberfläche des lichtübertragenden Substrats (1) durch ein Dickfilm-Druck- bzw. Übertragungsverfahren.
DE69325065T 1992-10-02 1993-10-01 Halbleitervorrichtung, Bildabtastvorrichtung und Verfahren zu ihrer Herstellung Expired - Fee Related DE69325065T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26451292 1992-10-02
JP13822193 1993-06-10

Publications (2)

Publication Number Publication Date
DE69325065D1 DE69325065D1 (de) 1999-07-01
DE69325065T2 true DE69325065T2 (de) 1999-10-28

Family

ID=26471329

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69325065T Expired - Fee Related DE69325065T2 (de) 1992-10-02 1993-10-01 Halbleitervorrichtung, Bildabtastvorrichtung und Verfahren zu ihrer Herstellung

Country Status (3)

Country Link
US (2) US5408121A (de)
EP (1) EP0591862B1 (de)
DE (1) DE69325065T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10223850B4 (de) * 2001-09-04 2014-07-31 National Semiconductor Corp.(N.D.Ges.D.Staates Delaware) Verfahren zum Verbinden eines optoelektrischen Moduls mit einem Halbleitergehäuse

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0137398B1 (ko) * 1992-10-23 1998-04-29 모리시타 요이찌 완전밀착형 이미지센서 및 유닛 그리고 그 제조방법
DE69428181T2 (de) * 1993-12-13 2002-06-13 Matsushita Electric Industrial Co., Ltd. Vorrichtung mit Chipgehäuse und Verfahren zu Ihrer Herstellung
JP3030201B2 (ja) * 1994-04-26 2000-04-10 富士通株式会社 半導体装置の製造方法及び半導体装置の製造装置
US5976955A (en) * 1995-01-04 1999-11-02 Micron Technology, Inc. Packaging for bare dice employing EMR-sensitive adhesives
JP3285294B2 (ja) * 1995-08-08 2002-05-27 太陽誘電株式会社 回路モジュールの製造方法
DE19606101A1 (de) * 1996-02-19 1997-08-21 Siemens Ag Halbleiterkörper mit Lotmaterialschicht
US5726079A (en) * 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
USRE39426E1 (en) * 1996-06-19 2006-12-12 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
JPH1032223A (ja) * 1996-07-15 1998-02-03 Mitsubishi Electric Corp 半導体装置
JP3431406B2 (ja) * 1996-07-30 2003-07-28 株式会社東芝 半導体パッケージ装置
EP0824301A3 (de) * 1996-08-09 1999-08-11 Hitachi, Ltd. Gedruckte Schaltungsplatte, Chipkarte, und Verfahren zu deren Herstellung
DE19643911A1 (de) * 1996-10-30 1998-05-07 Sick Ag Schaltungsanordnung mit auf einem mit Leiterbahnen versehenen Substrat angebrachten optoelektronischen Bauelementen
US6038136A (en) * 1997-10-29 2000-03-14 Hestia Technologies, Inc. Chip package with molded underfill
US6495083B2 (en) * 1997-10-29 2002-12-17 Hestia Technologies, Inc. Method of underfilling an integrated circuit chip
US6324069B1 (en) 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
US6028773A (en) * 1997-11-14 2000-02-22 Stmicroelectronics, Inc. Packaging for silicon sensors
DE19812008A1 (de) * 1998-03-19 1999-09-23 Heidenhain Gmbh Dr Johannes Optoelektronische Bauelementanordnung
JPH11345905A (ja) * 1998-06-02 1999-12-14 Mitsubishi Electric Corp 半導体装置
JP3756691B2 (ja) * 1999-03-18 2006-03-15 株式会社日立製作所 内燃機関用の樹脂封止形電子装置
JP2001118967A (ja) * 1999-10-19 2001-04-27 Sanyo Electric Co Ltd 固体撮像素子のパッケージ構造
JP3527166B2 (ja) * 2000-03-15 2004-05-17 シャープ株式会社 固体撮像装置及びその製造方法
JP4424524B2 (ja) * 2000-04-12 2010-03-03 Ｏｋｉセミコンダクタ株式会社 チップトレイ
JP3650008B2 (ja) * 2000-09-04 2005-05-18 三洋電機株式会社 Ｍｏｓｆｅｔを用いた保護回路装置およびその製造方法
US6936495B1 (en) 2002-01-09 2005-08-30 Bridge Semiconductor Corporation Method of making an optoelectronic semiconductor package device
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US6891276B1 (en) * 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US6987034B1 (en) 2002-01-09 2006-01-17 Bridge Semiconductor Corporation Method of making a semiconductor package device that includes singulating and trimming a lead
JP2005136246A (ja) * 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
US7479397B2 (en) * 2004-09-28 2009-01-20 Gigno Technology Co, Ltd. Optoelectronics processing module and method for manufacturing thereof
US20070292982A1 (en) * 2006-06-16 2007-12-20 Jeffery Gail Holloway Method for Manufacturing Transparent Windows in Molded Semiconductor Packages
JP5533199B2 (ja) * 2010-04-28 2014-06-25 ソニー株式会社 素子の基板実装方法、および、その基板実装構造
KR20120096175A (ko) * 2011-02-22 2012-08-30 엘지전자 주식회사 태양전지 모듈용 프레임 시스템
KR102058605B1 (ko) 2012-12-11 2019-12-23 삼성전자주식회사 광 검출기 및 이를 포함하는 이미지 센서
KR20200095253A (ko) * 2019-01-31 2020-08-10 에스케이하이닉스 주식회사 앵커(anchor) 구조물을 포함하는 반도체 패키지

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH074995B2 (ja) * 1986-05-20 1995-01-25 株式会社東芝 Ｉｃカ−ド及びその製造方法
EP0262580B1 (de) * 1986-09-25 1993-11-24 Kabushiki Kaisha Toshiba Verfahren zum elektrischen Verbinden von zwei Objekten
US4749120A (en) * 1986-12-18 1988-06-07 Matsushita Electric Industrial Co., Ltd. Method of connecting a semiconductor device to a wiring board
JP2744273B2 (ja) * 1988-02-09 1998-04-28 キヤノン株式会社 光電変換装置の製造方法
EP0393206B1 (de) * 1988-10-14 1996-05-08 Matsushita Electric Industrial Co., Ltd. Bildsensor und verfahren zu dessen herstellung
US5264393A (en) * 1988-11-25 1993-11-23 Fuji Photo Film Co., Ltd. Solid state image pickup device and method of manufacturing the same
DE69009259T2 (de) * 1989-02-02 1994-10-13 Matsushita Electric Ind Co Ltd Verfahren zum Zusammensetzen von Halbleiteranordnungen.
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
JPH04137663A (ja) * 1990-09-28 1992-05-12 Toshiba Corp 固体撮像装置
JPH04155866A (ja) * 1990-10-19 1992-05-28 Hitachi Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10223850B4 (de) * 2001-09-04 2014-07-31 National Semiconductor Corp.(N.D.Ges.D.Staates Delaware) Verfahren zum Verbinden eines optoelektrischen Moduls mit einem Halbleitergehäuse

Also Published As

Publication number Publication date
DE69325065D1 (de) 1999-07-01
US5408121A (en) 1995-04-18
US5405809A (en) 1995-04-11
EP0591862A1 (de) 1994-04-13
EP0591862B1 (de) 1999-05-26

Similar Documents

Publication Publication Date Title
DE69325065T2 (de) Halbleitervorrichtung, Bildabtastvorrichtung und Verfahren zu ihrer Herstellung
DE69129547T2 (de) Packung für eine optoelektronische vorrichtung und verfahren zu ihrer herstellung
DE68926448T2 (de) Bildsensor und verfahren zu dessen herstellung
DE69408558T2 (de) Verwendung einer anisotropischen leitfähigen Schicht für die Verbindung von Anschlussleitern einer Leiterplatte mit den elektrischen Anschlusskontakten einer photoelektrischen Umwandlungsvorrichtung und Verfahren zur Montage dieser Vorrichtung
DE4008624C2 (de)
DE69731243T2 (de) Flüssigkristallvorrichtung, deren Herstellungsverfahren und elektronisches Gerät
DE69434234T2 (de) Chipkarte und Herstellungsmethode
DE69635397T2 (de) Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
DE69013056T2 (de) Verfahren zur Einkapselung von Vorrichtungen.
DE3685642T2 (de) Fluessigkristall-anzeigevorrichtung.
DE69621863T2 (de) Halbleiteranordnung in der Grösse eines oder mehrerer Chips
DE69014871T2 (de) Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips.
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE60109983T2 (de) Elektronische Bauteile in Chipform, Pseudo-Wafer dafür und Verfahren zu ihrer Herstellung
DE102005045661B4 (de) Mikroelektronischer Bauelementchip und Herstellungsverfahren, Packung und LCD-Vorrichtung
DE4242408C2 (de) Verfahren zum Verbinden eines Schaltkreissubstrates mit einem Halbleiterteil
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE69020009T2 (de) Verfahren zum Herstellen von Verbindungselektroden.
DE69009259T2 (de) Verfahren zum Zusammensetzen von Halbleiteranordnungen.
DE4403916A1 (de) Verfahren zur Herstellung einer Halbleiterchip-Kontaktstelle
DE3810899C2 (de)
DE69535361T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und eine Halbleitervorrichtung
DE10297818T5 (de) Anbringen von Flipchips an Substraten
DE69128388T2 (de) Verbindungsstruktur
DE69316159T2 (de) Verfahren zum Aufbringen von Kontakthöckern auf einer Halbleitervorrichtung sowie zum Verbinden dieser Vorrichtung mit einer Leiterplatte

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee