DE69129547T2 - Packung für eine optoelektronische vorrichtung und verfahren zu ihrer herstellung - Google Patents

Packung für eine optoelektronische vorrichtung und verfahren zu ihrer herstellung

Info

Publication number
DE69129547T2
DE69129547T2 DE69129547T DE69129547T DE69129547T2 DE 69129547 T2 DE69129547 T2 DE 69129547T2 DE 69129547 T DE69129547 T DE 69129547T DE 69129547 T DE69129547 T DE 69129547T DE 69129547 T2 DE69129547 T2 DE 69129547T2
Authority
DE
Germany
Prior art keywords
electrical conductors
pattern
planar surface
optoelectronic device
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69129547T
Other languages
English (en)
Other versions
DE69129547D1 (de
Inventor
Gary Arthur Fairport Ny 14450 Hallenbeck
Wilbert Frank Jr. Shortsville Ny 14548 Janson
William Bruce Rochester Ny 14624 Jones
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eastman Kodak Co
Original Assignee
Eastman Kodak Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eastman Kodak Co filed Critical Eastman Kodak Co
Publication of DE69129547D1 publication Critical patent/DE69129547D1/de
Application granted granted Critical
Publication of DE69129547T2 publication Critical patent/DE69129547T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Light Receiving Elements (AREA)
  • Led Device Packages (AREA)

Description

  • Die Erfindung betrifft im allgemeinen optoelektronische Vorrichtungen und ganz besonders Packungen für eine optoelektronische Vorrichtung sowie Verfahren zu deren Herstellung.
  • Optoelektronische Vorrichtungen umfassen typischerweise ein optisches System, das an der Vorderseite einer photoelektrischen Vorrichtung angeordnet ist. Das optische System kann eine Linse sein. Die photoaktive Vorrichtung kann eine lichtemittierende Vorrichtung oder eine lichtempfangende Vorrichtung sein. Die photoelektronische Vorrichtung umfaßt im allgemeinen einen photoelektronischen Chip bzw. Die, der einen lichtempfindlichen oder lichtemittierenden Bereich darauf aufweist. Der photoelektrische Chip beinhaltet Chipkontaktflächen bzw. Chipverbindungsflächen zum elektrischen Verbinden damit. Kontaktdrähte bzw. Verbindungsdrähte werden verwendet, um die Chipkontaktflächen mit einem Zuleitungsrahmen zu verbinden. Der photoelektrische Chip, die Kontaktdrähte und der Zuleitungsrahmen sind in einem Kunststoff oder Keramikmaterial eingeschlossen bzw. eingegossen. Die Packung für eine optoelektronische Vorrichtung umfaßt typischerweise ein Gehäuse zur Abstützung und Anordnung der Linse an der Vorderseite des photoelektrischen Chips.
  • Ein Nachteil der bekannten optoelektronischen Vorrichtungen sind die Kosten, das Erfordernis von Kontaktdrähten und die Schwierigkeit eine exakte Anordnung optischen Systems an der Vorderseite der photoelektrischen Vorrichtung.
  • Zum Beispiel zeigt die offengelegte japanische Patentschrift Nr. 62-21282 einen photoleitenden Detektor. Der photoleitende Detektor umfaßt eine Linse, die mit einer Halbleiterschicht verbunden ist, welche mit der Schicht in Kontakt gebrachte, gegenüberliegende Elektroden auf weist. Die Linse fokussiert auf einen Abschnitt der verfügbaren lichtempfindlichen Fläche des Detektors. Ein Nachteil dieses Detektors besteht darin, daß er herkömmliche Bondtechniken bzw. Verbindungstechniken erfordert, das heißt, daß er Kontaktdrähte benötigt. Zusätzlich muß der photoleitende Detektor zum Gebrauch in einer Packung montiert werden. Dies zieht zusätzliche Herstellungskosten nach sich.
  • In einer weiteren offengelegten japanischen Patentschrift Nr. 60-153184 ist ein lichtaufnehmendes Element gezeigt. Das lichtaufnehmende Element umfaßt einen Photoelementchip, der an einer unteren (Ober-)Fläche eines Isolierglases befestigt ist. Elektroden sind an der unteren (Ober-)Fläche des Glases angeformt. Ein Nachteil des lichtaufnehmenden Elementes besteht darin, daß es herkömmliche Bondtechniken bzw. Verbindungstechniken erforderlich macht. Das heißt, daß ein Kontaktdraht erforderlich ist, um den Photoelementchip mit der Elektrode zu verbinden. Daher muß ein Kontaktdraht an der Elektrode für jede Vorrichtung bei deren Herstellung angeordnet werden, was die Kosten zur Herstellung der Vorrichtung erhöht. Darüber hinaus werden externe Zuleitungsdrähte für eine elektrische Verbindung des lichtaufnehmenden Elementes mit einer externen Schaltung verwendet, was ebenso die Kosten zur Verwendung einer solchen Vorrichtung erhöht.
  • In einer noch anderen offengelegten japanischen Patentschrift Nr. 59-198770 ist eine photoaufnehmende elektronische Vorrichtung gezeigt. In der Vorrichtung ist ein photoaufnehmendes Element durch eine Flip-Chip-Technik auf einem transparenten Substrat montiert. Ein Nachteil der photoaufnehmenden elektronischen Vorrichtung besteht darin, daß sie nicht in einer Packung in gebrauchsfertiger Form vorliegt, wodurch die Kosten zu deren Gebrauch erhöht werden. Darüber hinaus stellt das transparente Substrat der Vorrichtung keinen bedeutsamen Linseneffekt zur Verfügung, wodurch in einen Linseneffekt erfordernden Situationen eine externe Linse benötigt wird.
  • Die JP-A-60027176, Patent Abstracts of Japan, Bd. 9, Nr. 147 (E-323), 21. Juni 1985, offenbart ein Halbleiterbildaufnahmeelement, das mit einem transparenten Substrat über Bumps bzw. (erhöhte) Kontaktierungsflächen verbunden ist. Das Halbleiterbildaufnahmeelement ist mit dem transparenten Substrat über erste Bumps bzw. (erhöhte) Kontaktierungsflächen, die an Anschlußflächen eines Halbleitersubstrates angebracht sind, verbunden. Zweite Bumps bzw. (erhöhte) Kontaktierungsflächen verbinden die Zuleitungen eines Gehäuses mit dem transparenten Substrat und sind auf der Gehäuseseite angebracht. Auf der Seite des transparenten Substrates sind Verbindungspunkte zwischen entsprechenden Bumps bzw. (erhöhten) Kontaktierungsflächen mit Metallstreifen verdrahtet. Die Verbindung zwischen dem Halbleiterbildaufnahmeelement und dem transparenten Substrat wird durch Druckkontaktierung der Bumps bzw. (erhöhten) Kontaktierungsflächen vorgenommen.
  • Das US-Patent 4,843,036 von Schmidt et al. zeigt ein Verfahren zum Verkapseln bzw. Einschließen einer elektronischen Vorrichtung auf einem Substrat. Die elektronische Vorrichtung ist an dem Substrat angebracht und Kontaktdrähte sind verwendet, um Kontaktflächen der elektronischen Vorrichtung mit elektrischen Leitern, die auf dem Substrat gebildet sind, zu verbinden. Ein optisch durchsichtiges bzw. transparentes Verkapselungsmittel wird auf der elektronischen Vorrichtung und den Kontaktdrähten verteilt, wobei die Vorrichtung verkapselt wird. Nach dem Aus- härten des Verkapselungsmittels wird ein linsenartiges Element erzeugt. Die verkapselte Vorrichtung, die bei Schmidt et al. gezeigt ist, leidet an dem Nachteil, daß Kontaktdrähte benötigt werden. Ein Gebrauch von Kontaktdrähten erhöht die Fehleranfälligkeit der Vorrichtung während deren Herstellung und zieht somit zusätzliche Kosten nach sich. Weiterhin kann das erzeugte linsenartige Element nicht von ausreichender Qualität für eine besondere Anwendung gefertigt werden.
  • Es wäre daher wünschenswert, eine Packung für eine optoelektronische Vorrichtung und Verfahren zu deren Herstellung zur Verfügung zu stellen, wobei die Packung für die Vorrichtung wirksam und zuverlässig ist. Es wäre weiterhin wünschenswert, wenn die Packung für die Vorrichtung in deren Herstellung und in deren Gebrauch kostenwirksam sein könnte.
  • Die vernehmliche Aufgabe der vorliegenden Erfindung besteht darin, eine leistungsfähige und zuverlässige Packung für die optoelektronische Vorrichtung bereitzustellen.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein kosteneffektives Verfahren zur Herstellung einer Packung für eine optoelektronische Vorrichtung ohne den Eisatz von herkömmlichen Bondtechniken bzw. Kontaktierungstechniken zur Verfügung zu stellen.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Packung für eine optoelektronische Vorrichtung kosteneffektiv zur Verfügung zu stellen.
  • Eine noch andere Aufgabe der vorliegenden Erfindung besteht darin, ein Bauteil für eine optoelektronische Vorrichtung, das in einem gebrauchsfertigen Zustand vorliegt, ohne die Notwendigkeit von herkömmlichen Bondtechniken bzw. Kontaktierungstechniken zur Verfügung zu stellen.
  • Die vorgenannten Ziele werden durch das Bauteil für eine optoelektronische Vorrichtung, wie in Anspruch 1 definiert, und durch das entsprechende Herstellungsverfahren, wie in Anspruch 6 definiert, erreicht.
  • Während die Beschreibung mit den Ansprüchen, welche die Merkmale der Erfindung definiert, die als neu betrachtet werden, abschließt, wird angenommen, daß die Erfindung zusammen mit deren weiteren Aufgaben aus einer Betrachtung der nachfolgenden Beschreibung in Verbindung mit den Figuren der Zeichnung besser verständlich sein wird, in welchen die gleichen Bezugsziffern fortgeführt sind und in welchen:
  • Fig. 1 eine Querschnittsansicht einer Packung für eine optoelektronische Vorrichtung gemäß einer bevorzugten Ausführungsform der Erfindung darstellt,
  • Fig. 2 eine perspektivische Oberansicht eines optischen Elementes ist, das in der Packung für eine optoelektronische Vorrichtung der vorliegenden Erfindung verwendet ist,
  • Fig. 3 eine Vorderansicht eines photoelektrischen Chips bzw. Dies darstellt, der in der Packung für eine optoelektronische Vorrichtung der vorliegenden Erfindung Verwendung findet,
  • Fig. 4 eine Querschnittsansicht einer Packung für eine optoelektronische Vorrichtung gemäß einer alternativen Ausführungsform der Erfindung ist,
  • Fig. 5 eine Oberansicht der Packung für eine optoelektronische Vorrichtung gemäß der vorliegenden Erfindung ist,
  • Fig. 6 eine Querschnittsansicht einer Packung für eine optoelektronische Vorrichtung gemäß einer alternativen Ausführungsform der Erfindung ist, und
  • Fig. 7 eine Querschnittsansicht einer Packung für eine optoelektronische Vorrichtung gemäß einer alternativen Ausführungsform der Erfindung ist.
  • Nun bezugnehmend auf die Fig. 1 ist eine Querschnittsansicht einer Packung 10 für eine optoelektronische Vorrichtung gemäß der vorliegenden Erfindung gezeigt. Bei dieser Vorrichtung umfaßt die Packung 10 für die optoelektronische Vorrichtung ein optisches Element 12, einen photoelektronischen Chip bzw. Die 14 und eine Leiterplatte bzw. gedruckte Schaltung 16. Ein Bau- teil für eine optoelektronische Vorrichtung gemäß der vorliegenden Erfindung umfaßt ein optisches Element 12 mit einem Chip bzw. Die 14, der daran angebracht ist. Das optische Element 12 steht stellvertretend für ein Hauptabbildungssystem. Licht, das an einen vorderen (Ober-)Fläche 21 des Elementes 12 eintritt, konvergiert auf einer ebenen (Ober-)Fläche 20, um ein Bild (ab-)zubilden. Zum Beispiel kann ein gewünschtes Blickfeld (oder Flächenabdeckung) der seitlichen Größe einer mit A bezeichneten Fläche entsprechen. Auf gleiche Weise wird Licht, das von der Fläche A ausgestrahlt wird, kollimiert, wenn es die vordere Fläche 21 verläßt.
  • Nun bezugnehmend auf die Fig. 1 und 2 beinhaltet das Element 12 eine lichtbrechende Fläche 21 und eine ebene Fläche 20. Die lichtbrechende Fläche 21 kann torisch sein. Das optische Element 12 kann durch im Stand der Technik hinlänglich bekannte Spritzgießtechniken hergestellt werden. Um eine gewünschte Bildgröße, die mit A bezeichnet ist, vorzusehen, ist die Brennweite bzw. der Brennpunktsabstand des optischen Elementes 12 derart ausgestaltet, daß eine geeignete Abdeckung der optisch aktiven Fläche 30 des Chips 14 erhalten wird. Bei einer bevorzugten Ausführungsform umfaßt die ebene Fläche 20 erhöhte Bumps bzw. Kontaktierungsflächen 24 und 26. Die erhöhten Bumps bzw. Kontaktierungsflächen 24 und 26 werden in der ebenen Fläche 20 während des Spritzgießverfahrens bei der Herstellung des Elementes 12 gebildet.
  • Elektrische Leiter 22 können auf der ebenen Fläche 20 mittels im Stand der Technik bekannter Vakuumabscheidungstechniken bzw. Vakuumbeschlchtungstechniken gebildet werden. Die ebene Fläche 20 wird geeigneterweise mit einer Maske versehen und (strom-)leitendes Material wird darauf niedergeschlagen bzw. abgescheidet. Die elektrischen Leiter 22 sind derart ausgebildet, daß jeder Leiter 22 einen ersten und zweiten Bump bzw. eine erste und zweite Kontaktierungsfläche 24 bzw. 26 überdeckt. Ein Vorteil der die Bumps bzw. Kontaktierungsflächen 24 und 26 überdeckenden Leiter 22 besteht in der Vermeidung von getrennten (strom- )leitenden Bumps bzw. Kontaktierungsflächen an den elektrischen Kontaktpunkten. Derart (strom-)leitende Bumps bzw. Kontaktierungsflächen werden mittels eines als Herstellung (strom-)leitender Bumps bzw. Kontaktierungsflächen bekanntes Verfahren gebildet, das nachfolgend ausgeführt wird.
  • Gleichzeitig mit der Bildung der Leiter 22 erfolgt die (Aus-)Bildung einer Bezugsmarke 23 bei Verwendung von (strom-)leitendem Material. Die Bezugsmarke 23 stellt einen Positionierhinweis zum Positionieren des Chips bzw. Dies 14 und der Leiterplatte 16 auf dem Element 12 dar.
  • Photoelektrische Chips bzw. Dies sind im Stand der Technik hinlänglich bekannt. Der Chip bzw. Die 14 stellt einen Photodetektorchip bzw. Photodetektordie oder einen lichtemittierenden Chip bzw. Die dar. Nun bezugnehmend auf die Fig. 1 und 3 umfaßt der photoelektrische Chip bzw. Die 14 einen optisch aktiven Abschnitt 30 und Chipkontaktflächen bzw. Chipbondflächen 32. Der optisch aktive Abschnitt 30 und die Chipkontaktflächen 32 sind auf der selben Seite des Chips bzw. Dies 14 angeordnet. Der optisch aktive Abschnitt 30 kann ein lichtaufnehmender Abschnitt zum Aufnehmen von Licht sein oder kann ein lichtemittierender Abschnitt zum Übertragen von Licht sein.
  • Weiterhin kann der optisch aktive Abschnitt 30 zahlreiche optische aktive Abschnitte umfassen.
  • Der Chip bzw. Die 14 ist auf der ebenen Fläche 20 des Elementes 12 mittels eines optisch transparenten, nicht-(strom-)leitenden Klebstoffes 28 angebracht. Die Chipkontaktflächen 32 verbinden den Chip bzw. Die 14 elektrisch mit den Leitern 22 an den ersten Bumps bzw. (erhöhten) Kontaktierungsflächen 24, wobei die Leiter 22 an den Bumps bzw. (erhöhten) Kontaktierungsflächen 24 elektrische Kontaktpunkte darstellen. Der Klebstoff 28 ist nicht- (strom-)leitend und umfaßt einen aushärtbaren Kleber mit optischer Güte, hohen Übertragungseigenschaften. Der Klebstoff 28 weist auch die Eigenschaften eines schnell aushärtenden Klebers mit niedriger Viskosität auf. Eine Vielfalt von Aushärtungsverfahren ist verfügbar, die von dem verwendeten Klebstoff abhängen. Zum Beispiel können solche Verfahren ein Wärme-, Bestrahlungs- oder chemisches Katalysator-Aushärten umfassen, ohne darauf beschränkt zu sein. Der Klebstoff 28 kann strahlungsaushärtbar, wie zum Beispiel das kommerziell verfügbare Klebstoffprodukt UW-311 von Emerson & Cumming, sein. Der Klebstoff 28 kann auf der ebenen Fläche 20 des Elementes 12 selektiv (auf)gedruckt werden, wobei Punkte einer elektrischen Verbindung oder elektrische Kontaktpunkte auf der ebenen Fläche 20 von dem Kleber unbedeckt gelassen werden.
  • Wieder zu der Fig. 1 zurückkehrend umfaßt die Leiterplatte 16 eine Leiterplatte mit einem Schaltungsmuster (nicht gezeigt) und elektrische Leiter 34 darauf. Die Leiterplatte 16 kann entweder eine steife Leiterplatte oder eine flexible bzw. biegsame Leiterplatte sein, wobei die Leiterplatte 16 durch im Stand der Technik bekannte Techniken hergestellt wird. Die Leiterplatte 16 umfaßt weiterhin eine Öffnung 36 zur Aufnahme des Chips bzw. Dies 14. Die Leiterplatte 16 ist an der ebenen Fläche 20 des optischen Elementes 12 mit dem Klebstoff 28 angebracht, wobei der Chip bzw. Die 14 in der Öffnung 36 aufgenommen ist. Die elektrischen Lei ter 34 verbinden die Platte 16 elektrisch mit den Leitern 22 an den zweiten Bumps bzw. (erhöhten) Kontaktierungsflächen 26, wobei die Leiter 22 an den Bumps bzw. (erhöhten) Kontaktierungsflächen 26 ebenso elektrische Kontaktpunkte darstellen.
  • Nun auf die Fig. 4 bezugnehmend umfaßt die Packung 10 für eine optoelektronische Vorrichtung eine Schutzeinrichtung 38. Die Schutzeinrichtung 38 schützt die rückseitige (Ober-) Fläche des Chips bzw. Dies 14, einen Abschnitt der ebenen Fläche 20 und einen Abschnitt der Leiterplatte 16. Die Schutzeinrichtung 38 umfaßt ein schützendes Material, das an dem Chip bzw. Die 14, der ebenen Fläche 20 und der Platte 16 angebracht ist. Die Schutzeinrichtung 38 ist bevorzugterweise opak bzw. undurchsichtig, kann aber ebenso transparent sein. Das schützende Material ist nicht-(strom-)leitend und umfaßt ein aushärtbares Material mit niedriger Viskosität. Eine Vielfalt von Aushärtungsverfahren ist verfügbar, die von dem verwendeten Klebstoff abhängen. Zum Beispiel können solche Verfahren ein Wärme-, Bestrahlungs- oder chemisches Katalysator-Aushärten umfassen, müssen darauf aber nicht beschränkt sein. Eine Schutzeinrichtung 38 kann zum Beispiel das kommerziell verfügbare einkapselnde Material Dexter Hysol-Produkt EO 1061 sein. Die Schutzeinrichtung 38 kann ebenso eine physikalische Abdeckung sein, die an der Leiterplatte 16, den Chip bzw. Die 14, einen Abschnitt der ebenen Fläche 20 und einen Abschnitt der Platte 16 überdeckend befestigt ist. Eine Oberansicht der Packung 10 für eine optoelektronische Vorrichtung ist in der Fig. 5 gezeigt.
  • Bei einer alternativen Ausführungsform, die in der Fig. 6 gezeigt ist, ist die Packung 10 für optoelektronische Vorrichtung mit den folgenden Unterschieden ähnlich zu derjenigen, die in der Fig. 4 gezeigt ist. Die ebene Fläche 20 umfaßt eine flache (Ober-)Fläche, die keine darin angeordneten Bumps bzw. (erhöhten) Kontaktierungsflächen aufweist. Die elektrischen Leiter 23 sind an der ebenen Fläche 20 angeformt. Jeder elektrische Leiter 23 hat erste und zweite (strom-)leitende Bumps bzw. Kontaktierungsflächen 25 bzw. 27, die daran angeformt sind. Die (strom-)leitenden Bumps bzw. Kontaktierungsflächen 25 und 27 sind durch ein im Stand der Technik als Herstellung von (strom-)leitenden Bumps bzw. (erhöhten) Kontaktierungsflächen bekanntes Verfahren gebildet, wobei ein Bump bzw. eine (erhöhte) Kontaktierungsfläche eines (strom-)leitenden Materials auf einem Leiter oder einem (strom-)leitenden Kontaktpunkt gebildet wird. Die Chipkontaktflächen 32 sind elektrisch mit den elektrischen Leitern 23 über erste (strom-)leitende Bumps bzw. Kontaktierungsflächen 25 verbunden. Gleichermaßen sind die elektrischen Leiter 34 der Leiterplatte 16 elektrisch mit den elektrischen Leitern 23 über zweite (strom-)leitende Bumps bzw. Kontaktierungsflächen 27 verbunden.
  • Bei einer noch anderen Ausführungsform, die in der Fig. 7 gezeigt ist, ist die Packung 10 für eine optoelektronische Vorrichtung mit den folgenden Unterschieden ähnlich zu derjenigen, die in der Fig. 4 gezeigt ist. Die ebene Fläche 20 umfaßt eine flache (Ober-)Fläche, die keine daran angeordneten Bumps bzw. Kontaktierungsflächen aufweist. Die elektrischen Leiter 23 sind an der ebenen Fläche 20 angeformt. Die Chipkontaktflächen 32 weisen daran angeformte (strom-) leitende Bumps bzw. Kontaktierungsflächen 33 auf. Die elektrischen Leiter 34 der Leiterplatte 16 weisen daran angeformte (strom-)leitende Bumps bzw. Kontaktierungsflächen 35 auf. Die Chipkontaktflächen 32 sind elektrisch mit den elektrischen Leitern 23 über (strom-)leitende Bumps bzw. Kontaktierungsflächen 33 verbunden. Gleichermaßen sind die elektrischen Leiter 34 der Leiterplatte 16 elektrisch mit den elektrischen Leitern 23 über (strom-)leitende Bumps bzw. Kontaktierungsflächen 35 verbunden.
  • In Übereinstimmung mit der Erfindung wird die Packung 10 für eine optoelektronische Vorrichtung vorzugsweise durch eine Klebbondtechnik bzw. Klebverbindungstechnik hergestellt. Während die Erfindung unter Bezugnahme auf Klebbondtechniken bzw. Klebverbindungstechniken beschrieben ist, kann die Packung für eine optoelektronische Vorrichtung unter Verwendung von Flip-Chip-Techniken oder einem Band-automatisierten-Bonden bzw. Band-automatisierten-Verbinden hergestellt werden. Die Flip-Chip-Techniken und das Band-automatisierte- Bonden bzw. Band-automatisierte-Verbinden sind im Stand der Technik hinlänglich bekannt und werden daher an dieser Stelle nicht näher erörtert.
  • Die elektrischen Leiter 22 werden an der ebenen Fläche 20 des optischen Elementes 12 angeformt, wobei die ebene Fläche 20 Bumps bzw. (erhöhte) Kontaktierungsflächen 24 und 26 darin aufweist (Fig. 1). Bei der bevorzugten Ausführungsform überdeckt jeder Leiter 22 erste und zweite Bumps bzw. (erhöhte) Kontaktierungsflächen 24 bzw. 26. Der optisch transparente Klebstoff 28 ist selektiv auf die ebene Fläche 20 des Elementes 12 (auf-)gedruckt, wobei Punkte einer elektrischen Verbindung unbedeckt gelassen werden. Der Chip bzw. Die 14 ist selektiv auf der ebenen Fläche 20 durch standardisierte Bestückungsverfahren für einen Vorgang zur Anordnung eines Chips bzw. Dies angeordnet, die im Stand der Technik hinlänglich bekannt sind. Das heißt, daß der Chip bzw. Die unter Verwendung der Bezugsmarke 23 (Fig. 2) zu dem optischen Element 12 optisch ausgerichtet und dann auf der ebenen Fläche 20 angeordnet wird. Die Leiterplatte 14 wird gleichermaßen ausgerichtet und dann auf der ebenen Fläche 20 angeordnet, wobei eine Randkante der Öffnung 36 mit der Bezugsmarke 23 optisch ausgerichtet wird. Der Klebstoff 28 wird dann durch geeignete Bestrahlung, wie durch den Klebstoffhersteller empfohlen, ausgehärtet. Zum Beispiel werden das optische Element 12, der Chip bzw. Die 14, die Leiterplatte 16 und der Kleber 28 einer Ultra-Violett-Strahlung und/oder einer erhöhten Temperatur unterworfen, um den Klebstoff 28 auszuhärten. Das Aushärten des Klebstoffes 28 veranlaßt das optische Element 12, den Chip bzw. Die 14 und die Leiterplatte 16, sich näher zusammenzuziehen, wodurch ein elektrischer Kontakt zwischen den entsprechenden elektrischen Kontaktpunkten erzwungen wird.
  • Bei einer alternativen Ausführungsform der Fig. 4 wird nach dem Aushärten des Klebstoffes 28 eine kontrollierte Menge von aushärtbarem Material 38 in einem viskosen Zustand über dem Chip bzw. Die 14, einen Abschnitt der ebenen Fläche 20 und einen Abschnitt der Leiterplatte 16 verteilt. Das aushärtbare Material wird beim Aushärten ein schützendes, opakes Verkapselungsmittel. Nach Verteilung werden das Material 3 8, das Element 12, der Chip bzw. Die 14, die Leiterplatte 16, der Klebmittel 28 und das Material 38 einer erhöhten Temperatur unterworfen, um das Material 3 8 auszuhärten.
  • Die alternative Ausführungsform, die in der Fig. 6 gezeigt ist, wird mit demselben Verfahren wie die bevorzugte Ausführungsform, die in der Fig. 1 gezeigt ist, mit Ausnahme von Folgendem hergestellt. In der Fig. 6 enthält die ebene Fläche 20 des Elementes 12 keine Bumps bzw. Kontaktierungsfläche daran. An jedem Leiter 23, der an der ebenen Fläche 20 angeformt ist, sind (strom-)leitende Bumps bzw. Kontaktierungsflächen 25 und 27 mittels Herstellung (strom-)leitender Bumps bzw. Kontaktierungsflächen gebildet. Die (strom-)leitenden Bumps bzw. Kontaktierungsflächen 25 und 27 sind elektrisch mit den Chipkontaktflächen 32 bzw. elektrischen Leitern 34 verbunden.
  • In ähnlicher Weise wird die Packung für eine optoelektronische Vorrichtung, die in der Fig. 7 gezeigt ist, durch dasselbe Verfahren wie die bevorzugte Ausführungsform, die in der Fig. 1 gezeigt ist, mit Ausnahme von Folgendem hergestellt. Die elektrischen Leiter 23 sind an der ebenen Fläche 20 des optischen Elementes 12 angeformt. Die Chipkontaktflächen 32 des Chips bzw. Dies 14 umfassen (strom-)leitende Bumps bzw. Kontaktierungsflächen 33 zur elektrischen Verbindung mit den Leitern 23 des Elementes 12, wobei die (strom-)leitenden Bumps bzw. Kontaktierungsflächen 33 an den Chipkontaktflächen 32 durch Herstellung (strom-) leitender Bumps bzw. Kontaktierungsflächen gebildet werden. Die elektrischen Leiter 34 der Leiterplatte 16 beinhalten (strom-)leitende Bumps bzw. Kontaktierungsflächen 37 zur elektrischen Verbindung mit den Leitern 23 des Elementes 12, wobei die (strom-)leitenden Bumps bzw. Kontaktierungsflächen 37 an den Leitern 34 ebenso durch Herstellung (strom-)leitender Bumps bzw. Kontaktierungsflächen gebildet werden.
  • Auf diese Weise sind ein Bauteil, eine Packung für eine optoelektronische Vorrichtung und Verfahren zur Herstellung derselben zur Verfügung gestellt, die wesentliche Vorteile gegenüber dem Stand der Technik aufweisen, d. h. ein Bauteil und eine Packung für eine optoelektronische Vorrichtung, das bzw. die kostengünstig, zuverlässig und leistungsfähig ist.

Claims (6)

1. Bauteil für eine optoelektronische Vorrichtung, umfassend ein optisches Element (12) mit einer ebenen Fläche (20), wobei die ebene Fläche ein erstes Muster von elektrischen Leitern (22) darauf aufweist, einen photoelektrischen Chip (14) mit einem optisch aktiven Abschnitt (30) und einem zweiten Muster von elektrischen Leitern (32) an einer Vorderseite davon, wobei die Vorderseite an der ebenen Fläche (20) angebracht ist und das zweite Muster von elektrischen Leitern (32) mit korrespondierenden elektrischen Leitern des ersten Musters (22) auf der ebenen Fläche (20) in elektrischem Kontakt steht, gekennzeichnet durch:
eine Leiterplatte (16), die ein drittes Muster von elektrischen Leitern (34) darauf und eine Öffnung (36) zum Aufnehmen des Chips (14) umfaßt, wobei die Leiterplatte (16) an der ebenen Fläche (20) des optischen Elementes (12) angebracht ist, derart, daß das erste Muster von elektrischen Leitern (22) an der ebenen Fläche (20) mit korrespondierenden elektrischen Leitern des dritten Musters (34) auf der Leiterplatte (16) in elektrischem Kontakt angeordnet ist.
2. Bauteil für eine optoelektronische Vorrichtung nach Anspruch 1, bei welcher die ebene Fläche erhöhte Kontaktierungsflächen (24, 26) umfaßt, die in der ebenen Fläche während einer Erzeugung des optischen Elementes gebildet sind, und das erste Muster von elektrischen Leitern Abschnitte aufweist, die erste Kontaktierungsflächen (24) und zweite Kontaktierungsflächen (26) an Stellen überdecken, welche einen elektrischen Kontakt mit dem zweiten bzw. dritten Muster von elektrischen Leitern gestatten.
3. Bauteil für eine optoelektronische Vorrichtung nach Anspruch 1, bei welcher die elektrischen Leiter des ersten Musters eine erste leitende Kontaktierungsfläche (25) und eine zweite leitende Kontaktierungsfläche (27) umfassen, wobei die elektrischen Leiter des ersten Musters mit der ersten leitenden Kontaktierungsfläche in elektrischem Kontakt stehen und die elektrischen Leiter des dritten Musters mit der zweiten leitenden Kontaktierungsfläche in elektrischem Kontakt stehen.
4. Bauteil für eine optoelektronische Vorrichtung nach Anspruch 1, bei welcher die elektrischen Leiter des zweiten Musters leitende Kontaktierungsflächen (33) umfassen, wobei die elektrischen Leiter des ersten Musters mit den leitenden Kontaktierungsflächen (33) in elektrischem Kontakt stehen, und die elektrischen Leiter des dritten Musters leitende Kontaktierungsflächen (35) umfassen, wobei die elektrischen Leiter des ersten Musters ebenso mit den leitenden Kontaktierungsflächen (35) des dritten Musters in elektrischem Kontakt stehen.
5. Bauteil für eine optoelektronische Vorrichtung nach Anspruch 1, bei welcher die Vorderseite des Chips und der Leiterplatte an der ebenen Fläche durch einen optisch transparenten, nicht-leitenden Klebstoff angebracht sind.
6. Verfahren zur Herstellung eines Bauteiles für eine optoelektronische Vorrichtung nach Anspruch 1, das folgende Schritte umfaßt Bilden eines Musters von elektrischen Leitern auf einer ebenen Fläche eines optischen Elementes, Aufbringen eines optisch transparenten, nicht-leitenden aushärtbaren Klebstoffes in einem viskosen Zustand auf einem gewünschten Gebiet der ebenen Fläche.
DE69129547T 1990-12-12 1991-12-03 Packung für eine optoelektronische vorrichtung und verfahren zu ihrer herstellung Expired - Fee Related DE69129547T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/626,663 US5149958A (en) 1990-12-12 1990-12-12 Optoelectronic device component package
PCT/US1991/008883 WO1992010856A1 (en) 1990-12-12 1991-12-03 Optoelectronic device component package and method of making the same

Publications (2)

Publication Number Publication Date
DE69129547D1 DE69129547D1 (de) 1998-07-09
DE69129547T2 true DE69129547T2 (de) 1999-01-28

Family

ID=24511309

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69129547T Expired - Fee Related DE69129547T2 (de) 1990-12-12 1991-12-03 Packung für eine optoelektronische vorrichtung und verfahren zu ihrer herstellung

Country Status (5)

Country Link
US (2) US5149958A (de)
EP (1) EP0561964B1 (de)
JP (1) JPH06503683A (de)
DE (1) DE69129547T2 (de)
WO (1) WO1992010856A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013219063A1 (de) * 2013-09-23 2015-03-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US7198969B1 (en) * 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
FR2683390A1 (fr) * 1991-10-30 1993-05-07 Sodern Detecteur d'images a lumiere parasite reduite et application a un senseur de terre.
US5359190A (en) * 1992-12-31 1994-10-25 Apple Computer, Inc. Method and apparatus for coupling an optical lens to an imaging electronics array
JPH07333055A (ja) * 1994-06-03 1995-12-22 Matsushita Electric Ind Co Ltd 光検出器
EP0690515A1 (de) 1994-06-30 1996-01-03 Eastman Kodak Company Optoelektronische Anordnung und Verfahren zur Herstellung und Verwendung derselben
DE19527026C2 (de) * 1995-07-24 1997-12-18 Siemens Ag Optoelektronischer Wandler und Herstellverfahren
DE19610881B4 (de) * 1995-12-07 2008-01-10 Limo Patentverwaltung Gmbh & Co. Kg Mikrosystembaustein
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
US5925898A (en) * 1996-07-18 1999-07-20 Siemens Aktiengesellschaft Optoelectronic transducer and production methods
DE19643911A1 (de) * 1996-10-30 1998-05-07 Sick Ag Schaltungsanordnung mit auf einem mit Leiterbahnen versehenen Substrat angebrachten optoelektronischen Bauelementen
US6525386B1 (en) * 1998-03-10 2003-02-25 Masimo Corporation Non-protruding optoelectronic lens
US6130448A (en) * 1998-08-21 2000-10-10 Gentex Corporation Optical sensor package and method of making same
US6407401B1 (en) * 2000-06-16 2002-06-18 Agilent Technologies, Inc. Photoconductive relay and method of making same
AU7054300A (en) * 1999-08-06 2001-03-05 Silicon Film Technologies, Inc. Flip-chip package with image plane reference
US6876052B1 (en) 2000-05-12 2005-04-05 National Semiconductor Corporation Package-ready light-sensitive integrated circuit and method for its preparation
US6875640B1 (en) * 2000-06-08 2005-04-05 Micron Technology, Inc. Stereolithographic methods for forming a protective layer on a semiconductor device substrate and substrates including protective layers so formed
DE10034865B4 (de) * 2000-07-18 2006-06-01 Infineon Technologies Ag Optoelektronisches oberflächenmontierbares Modul
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
US6872591B1 (en) 2000-10-13 2005-03-29 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a conductive trace and a substrate
US6613597B2 (en) * 2001-06-29 2003-09-02 Xanoptix, Inc. Optical chip packaging via through hole
US7831151B2 (en) 2001-06-29 2010-11-09 John Trezza Redundant optical device array
US6987034B1 (en) 2002-01-09 2006-01-17 Bridge Semiconductor Corporation Method of making a semiconductor package device that includes singulating and trimming a lead
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US6936495B1 (en) 2002-01-09 2005-08-30 Bridge Semiconductor Corporation Method of making an optoelectronic semiconductor package device
US6823586B2 (en) * 2002-05-29 2004-11-30 Meriton Networks Inc. Method of mounting a butterfly package on a PCB
US7199438B2 (en) * 2003-09-23 2007-04-03 Advanced Semiconductor Engineering, Inc. Overmolded optical package
US6830221B1 (en) * 2003-12-19 2004-12-14 The Aerospace Corporation Integrated glass ceramic spacecraft
WO2007023411A1 (en) 2005-08-24 2007-03-01 Philips Intellectual Property & Standards Gmbh Light emitting diodes and lasers diodes with color converters
US7781852B1 (en) * 2006-12-05 2010-08-24 Amkor Technology, Inc. Membrane die attach circuit element package and method therefor
DE102007055072B4 (de) * 2007-11-16 2018-11-08 Wanzl Metallwarenfabrik Gmbh Transportwagen
US8138027B2 (en) * 2008-03-07 2012-03-20 Stats Chippac, Ltd. Optical semiconductor device having pre-molded leadframe with window and method therefor
US8265487B2 (en) * 2009-07-29 2012-09-11 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Half-duplex, single-fiber (S-F) optical transceiver module and method
JP6043939B2 (ja) * 2012-08-24 2016-12-14 ボンドテック株式会社 基板上への対象物の位置決め方法及び装置
JP6137839B2 (ja) * 2013-01-15 2017-05-31 三菱電機株式会社 受信光学系
US10431955B2 (en) * 2014-04-25 2019-10-01 Lmd Power Of Light Corp Laser core having conductive mass electrical connection

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE631066A (de) * 1962-04-16
US3622419A (en) * 1969-10-08 1971-11-23 Motorola Inc Method of packaging an optoelectrical device
US3820237A (en) * 1971-05-17 1974-06-28 Northern Electric Co Process for packaging light emitting devices
US3938177A (en) * 1973-06-25 1976-02-10 Amp Incorporated Narrow lead contact for automatic face down bonding of electronic chips
US3999280A (en) * 1973-06-25 1976-12-28 Amp Incorporated Narrow lead contact for automatic face down bonding of electronic chips
US4032963A (en) * 1974-09-03 1977-06-28 Motorola, Inc. Package and method for a semiconductor radiant energy emitting device
US3964157A (en) * 1974-10-31 1976-06-22 Bell Telephone Laboratories, Incorporated Method of mounting semiconductor chips
JPS5321771A (en) * 1976-08-11 1978-02-28 Sharp Kk Electronic parts mounting structure
JPS546787A (en) * 1977-06-17 1979-01-19 Matsushita Electric Ind Co Ltd Luminous element
JPS56103484A (en) * 1980-01-21 1981-08-18 Fuji Photo Film Co Ltd Manufacture of semiconductor device for photoelectric conversion
JPS56103481A (en) * 1980-01-21 1981-08-18 Fuji Photo Film Co Ltd Manufacture of semiconductor device for photoelectric conversion
DE3172553D1 (en) * 1980-11-28 1985-11-07 Toshiba Kk Method for manufacturing a module for a fiber optic link
JPS59110178A (ja) * 1982-12-15 1984-06-26 Seiko Epson Corp 受光素子
JPS59198770A (ja) * 1983-04-26 1984-11-10 Fuji Electric Co Ltd 受光電子装置
JPS59220982A (ja) * 1983-05-31 1984-12-12 Sumitomo Electric Ind Ltd 光素子用パッケ−ジ
JPS607767A (ja) * 1983-06-27 1985-01-16 Nec Corp 半導体装置
NL8303251A (nl) * 1983-09-22 1985-04-16 Philips Nv Werkwijze voor het optisch verbinden van een lichtgeleider aan een elektrooptische inrichting.
JPS60153184A (ja) * 1984-01-21 1985-08-12 Sumitomo Electric Ind Ltd 受光素子
US4662735A (en) * 1985-01-16 1987-05-05 Minolta Camera Kabushiki Kaisha Plastic lens elements supporting structure
JPS6221282A (ja) * 1985-07-22 1987-01-29 Nippon Telegr & Teleph Corp <Ntt> 光伝導形検出器
JPS63176A (ja) * 1986-06-19 1988-01-05 Honda Motor Co Ltd 複合型光センサ
US4843036A (en) * 1987-06-29 1989-06-27 Eastman Kodak Company Method for encapsulating electronic devices
JPH0821672B2 (ja) * 1987-07-04 1996-03-04 株式会社堀場製作所 イオン濃度測定用シート型電極の製造方法
US4967261A (en) * 1987-07-30 1990-10-30 Mitsubishi Denki Kabushiki Kaisha Tape carrier for assembling an IC chip on a substrate
JPH0813791B2 (ja) * 1987-12-18 1996-02-14 三井石油化学工業株式会社 アニリン類の製造方法
US4967260A (en) * 1988-05-04 1990-10-30 International Electronic Research Corp. Hermetic microminiature packages
US5066614A (en) * 1988-11-21 1991-11-19 Honeywell Inc. Method of manufacturing a leadframe having conductive elements preformed with solder bumps
US5075253A (en) * 1989-04-12 1991-12-24 Advanced Micro Devices, Inc. Method of coplanar integration of semiconductor IC devices
US5065227A (en) * 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013219063A1 (de) * 2013-09-23 2015-03-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US9853198B2 (en) 2013-09-23 2017-12-26 Osram Opto Semiconductors Gmbh Optoelectronic component and method of producing same

Also Published As

Publication number Publication date
US5149958A (en) 1992-09-22
DE69129547D1 (de) 1998-07-09
USRE35069E (en) 1995-10-24
JPH06503683A (ja) 1994-04-21
WO1992010856A1 (en) 1992-06-25
EP0561964B1 (de) 1998-06-03
EP0561964A1 (de) 1993-09-29

Similar Documents

Publication Publication Date Title
DE69129547T2 (de) Packung für eine optoelektronische vorrichtung und verfahren zu ihrer herstellung
DE69408558T2 (de) Verwendung einer anisotropischen leitfähigen Schicht für die Verbindung von Anschlussleitern einer Leiterplatte mit den elektrischen Anschlusskontakten einer photoelektrischen Umwandlungsvorrichtung und Verfahren zur Montage dieser Vorrichtung
DE69636920T2 (de) Festkörperbildaufnahmegerät und herstellungsverfahren
DE68926448T2 (de) Bildsensor und verfahren zu dessen herstellung
DE10223850B4 (de) Verfahren zum Verbinden eines optoelektrischen Moduls mit einem Halbleitergehäuse
EP1174745B1 (de) Optoelektronisches oberflächenmontierbares Modul
DE69604333T2 (de) Optisches Wellenleitermodul und Verfahren zu seiner Herstellung
EP1022787B1 (de) Verfahren zum Herstellen eines oberflächenmontierbaren Opto-Bauelements und oberflächenmontierbares Opto-Bauelement
DE102004064028B4 (de) Verfahren zum Herstellen eines Waferebenenpakets
DE69805702T2 (de) Optisches Halbleitermodul und Verfahren zu seiner Herstellung
DE102004061930B4 (de) Optisches Halbleiterbauelement zur Ankopplung an eine optische Faser und damit ausgerüstete elektronische Einrichtung
DE69315451T2 (de) Chipträgerpackung für gedruckte Schaltungsplatte, wobei der Chip teilweise eingekapselt ist, und deren Herstellung
DE10128419B4 (de) Festkörper-Bildaufnahmeeinrichtung mit Mikrolinse und Unterfüllung
DE4424541A1 (de) Bildaufnahmebauelement vom Festkörpertyp und Verfahren zu dessen Herstellung
DE69321416T2 (de) Optischer Wellenleiter mit Kontakten unter der Verwendung von Leiterrahmen
DE68910738T2 (de) Hohle Plastikpackung für Halbleiteranordnungen.
DE102014221650A1 (de) Elektronisches bauelement, elektronisches gerät und verfahren zur herstellung des elektronischen bauelements
DE3810899C2 (de)
EP1649412B1 (de) Chipkarte, chipkartenmodul sowie verfahren zur herstellung eines chipkartenmoduls
DE3534186C2 (de) Festkörper-Bildwandleranordnung
DE2601956C3 (de) Optoelektronisches Koppelelement
EP1630913B1 (de) Verfahren zum Herstellen eines mit einem Kunststoffgehäuse versehenen optischen oder elektronischen Moduls das eine optische oder elektronische Komponente enthält, sowie optisches oder elektronisches Modul
US5216805A (en) Method of manufacturing an optoelectronic device package
DE102020003785A1 (de) Bildsensor-Packages und zugehörige Verfahren
EP1636854B1 (de) Sensorbauteil und nutzen zu seiner herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee