JP2003187885A - 異方性導電フィルムおよび異方性導電フィルムの製造方法ならびに電子部品の実装体 - Google Patents

異方性導電フィルムおよび異方性導電フィルムの製造方法ならびに電子部品の実装体

Info

Publication number
JP2003187885A
JP2003187885A JP2001387833A JP2001387833A JP2003187885A JP 2003187885 A JP2003187885 A JP 2003187885A JP 2001387833 A JP2001387833 A JP 2001387833A JP 2001387833 A JP2001387833 A JP 2001387833A JP 2003187885 A JP2003187885 A JP 2003187885A
Authority
JP
Japan
Prior art keywords
needle
conductive film
conductive particles
anisotropic conductive
magnetic powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001387833A
Other languages
English (en)
Inventor
Mutsusada Ito
睦禎 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001387833A priority Critical patent/JP2003187885A/ja
Publication of JP2003187885A publication Critical patent/JP2003187885A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8391—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/83914—Thermal cleaning, e.g. using laser ablation or by electrostatic corona discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

(57)【要約】 【課題】 接続端子がファインピッチ化されても所期の
電気的異方性を確保することができる異方性導電フィル
ムおよびその製造方法ならびに電子部品の実装体を提供
すること。 【解決手段】 絶縁性の接着層７と、接着層７中に分散
された導電性粒子８とからなる異方性導電フィルム６に
おいて、導電性粒子８の形状を針状とし、その軸方向を
接着層７の厚さ方向に配向させることにより、電子部品
の接続端子がファインピッチ化されても所期の電気的異
方性を確保することができる。また、導電性粒子８を針
状磁性粉の表面に導電材料で被覆したものを用いること
により、磁場中での配向によって容易に当該異方性導電
フィルム６を製造することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えばファインピ
ッチ化された半導体チップのフリップチップ実装に用い
て好適な異方性導電フィルムおよび異方性導電フィルム
の製造方法ならびに電子部品の実装体に関する。
【０００２】
【従来の技術】近年、携帯電話やＰＤＡ(Personal Digi
tal Assistant)等のモバイル用通信機器、ノート型パソ
コン等の電子機器の小型化、高機能化に伴い、これらを
構成する電子部品の高密度実装が不可欠となっている。
電子部品の高密度実装化は、従来より、電子部品の小型
化による部品端子のファインピッチ化や、電子部品が実
装されるプリント配線板上の回路パターンの微細化によ
って対応している。
【０００３】また、近年においては、半導体チップの電
極パッド部にバンプを設け、このバンプを介してプリン
ト配線板上に実装するフリップチップ実装の開発が進め
られている。通常のワイヤボンディングでは、チップ能
動面を上に向け、ワイヤが大きくカーブする形でプリン
ト配線板に接続される。これに対して、フリップチップ
実装では、チップ能動面をプリント配線板側に向け、バ
ンプを介してプリント配線板に接続される。フリップチ
ップ実装は、接続部の配線経路が短く、低インダクタン
ス、高周波、高速といったメリットがある。
【０００４】フリップチップ実装には種々の工法があ
る。例えば、バンプをはんだや導電性ペーストあるいは
超音波振動によってプリント配線板上に接合する方式が
ある。しかし、この方式は、接合後に半導体チップとプ
リント配線板との間にアンダーフィル樹脂を充填し硬化
させる工程を要するために、効率の点で問題がある。
【０００５】他のフリップチップ実装工法としては、光
硬化性樹脂を接続媒体として半導体チップとプリント配
線板とを圧接するＭＢＢ(Micro Bump Bonding) 方式が
ある。この方式によれば、アンダーフィル樹脂の充填硬
化工程は不要となる。しかし、光硬化させるために光透
過性の基板を用いなければならない点で材料上の制約が
あり、汎用性に欠ける。
【０００６】一方、更に他のフリップチップ実装工法と
して、異方性導電フィルム (ＡＣＦ；Anisotropic Cond
uctive Film)を接続媒体とするものがある。異方性導電
フィルムは、絶縁性の接着層中に導電性粒子が分散され
て構成され、膜厚方向には導電性を有するが面方向には
絶縁性を有するという電気的異方性を備えた電子材料で
ある。この方式によれば、一般にアンダーフィル樹脂の
充填硬化工程が不要であるために非常に効率が良く、し
かも、プリント配線板に材料上の制約が課されることも
ないために汎用性に優れている。
【０００７】なお、この異方性導電フィルムに関する先
行技術として、例えば、特開２０００−２０７９４３号
公報等がある。また、異方性導電フィルムを用いて半導
体チップをプリント配線板にフリップチップ実装する従
来技術としては、例えば特開平１１−１６３０５１号公
報に記載されている。
【０００８】図１０は、従来の異方性導電フィルムを用
いて半導体チップをプリント配線板にフリップチップ実
装したときの状態を示している。半導体チップ１０１の
電極パッド部１０２には例えばスタッド型のＡｕ（金）
バンプ１０３がそれぞれ設けられており、プリント配線
板１０４上の回路パターン（接続ランド部）１０５に対
向している。
【０００９】従来の異方性導電フィルム１０６は、絶縁
性の接着層１０７の中に略球状の導電性粒子１０８を分
散させて構成されている。接着層１０７は、半導体チッ
プ１０１とプリント配線板１０４との間を接着してい
る。導電性粒子１０８は、バンプ１０３と回路パターン
１０５との間に介在することによって、両者を互いに導
通させている。
【００１０】
【発明が解決しようとする課題】ところで、異方性導電
フィルムは、導通を確保するために導電性粒子が一定以
上含有されていることが必要となるが、バンプピッチが
微細になると隣接するバンプ間にも導電性粒子が存在し
易くなり、その結果ショート不良が発生する場合があ
る。
【００１１】一方、ショート不良を回避するために導電
性粒子の含有量を低減すると、ファインピッチに配列さ
れたバンプ間の絶縁性は維持できるものの、逆にバンプ
とこれに接続される導体パターンとの間に存在すべき導
電性粒子の数が低減するために、接続抵抗の上昇や、最
悪の場合にはオープン不良となる可能性がある。
【００１２】以上のように、従来の異方性導電フィルム
では、ＬＳＩ等の電子部品の接続端子のファインピッチ
化が進むと、所定の電気的異方性を確保することができ
なくなるという問題がある。
【００１３】本発明は上述の問題に鑑みてなされ、接続
端子がファインピッチ化されても、所期の電気的異方性
を確保することができる異方性導電フィルムおよび異方
性導電フィルムの製造方法ならびに当該異方性導電フィ
ルムを用いた電子部品の実装体を提供することを課題と
する。
【００１４】
【課題を解決するための手段】以上の課題を解決するに
当たり、本発明の異方性導電フィルムは、絶縁性の接着
層中に分散される導電性粒子の形状が針状を呈し、当該
針状の導電性粒子の軸方向が、上記接着層の厚さ方向に
配向されている。
【００１５】本発明の異方性導電フィルムは、接着層中
に分散される導電性粒子の形状が針状を呈し、かつ、そ
の軸方向が接着層の厚さ方向に配向されているので、接
着層の厚さ方向における電気的導通を確保しながら、当
該接着層の面方向における絶縁性を確保することがで
き、接続端子のファインピッチ化に対応できる電気的異
方性を得ることができる。
【００１６】また、以上の課題を解決するに当たり、本
発明の異方性導電フィルムの製造方法は、針状磁性粉の
表面を導電材料で被覆する工程と、導電材料で被覆され
た針状磁性粉をバインダ中に分散させる工程と、針状磁
性粉が分散されたバインダを所定厚のフィルム状にする
工程と、フィルム状にされたバインダをその厚さ方向へ
磁場を印加しながら乾燥させることによって、上記針状
磁性粉の軸方向を実質的に膜厚方向に配向させる工程と
を有する。
【００１７】本発明の異方性導電フィルムを製造するに
あたり、その出発材料として針状磁性粉を用い、これに
導電性をもたせる目的で表面に導電層を形成する。その
後、バインダ中に当該針状磁性粉を分散させ、フィルム
化する際に膜厚方向へ磁場を印加させながら乾燥させ
る。針状磁性粉は軸方向に磁化容易方向を有するので、
軸方向が膜厚方向に整列される。以上のようにして、本
発明の異方性導電フィルムが製造される。
【００１８】更に、本発明の電子部品の実装体は、導電
性粒子の形状が針状を呈し、当該針状の導電性粒子の軸
方向が接着層の厚さ方向に配向された異方性導電フィル
ムを用いて、電子部品をプリント配線板上へ実装するよ
うにしている。
【００１９】本発明によれば、絶縁性の接着層中に分散
される導電性粒子の形状が針状を呈しており、かつ、そ
の軸方向が接着層の厚さ方向に配向されているので、接
着層の厚さ方向における電気的導通を確保しながら、当
該接着層の面方向における絶縁性を確保することができ
る。これにより、接続端子がファインピッチに形成され
た電子部品を、所期の電気的異方性を確保して接続する
ことができる。
【００２０】
【発明の実施の形態】以下、本発明の各実施の形態につ
いて図面を参照して説明する。
【００２１】（第１の実施の形態）図１および図２は、
本発明の第１の実施の形態を示している。電子部品とし
ての半導体チップ１は、本発明に係る異方性導電フィル
ム６を介して、プリント配線板４に実装されている。
【００２２】半導体チップ１の能動面に所定ピッチで配
列形成された電極パッド部（接続端子）２には、突起電
極としてバンプ３がそれぞれ設けられている。バンプ３
は、本実施の形態では、ボンディングツールで形成され
る公知のＡｕ（金）スタッドバンプで構成されている。
【００２３】プリント配線板４は、本実施の形態では、
絶縁基材１０の上に銅等からなる回路パターン（接続ラ
ンド部）５が形成された片面銅張積層板で構成されてい
るが、勿論、両面銅張積層板を用いることも可能であ
る。回路パターン５は、半導体チップ１の電極パッド部
２の配列に対応して形成されている。
【００２４】異方性導電フィルム６は、半導体チップ１
の各バンプ３とプリント配線板４の回路パターン５との
間に介在している。異方性導電フィルム６は、絶縁性の
接着層７と、接着層７に分散された導電性粒子８とから
構成されている。導電性粒子８は、バンプ３と回路パタ
ーン５との間に介在することによって、半導体チップ１
とプリント配線板４との間を導通させるが、隣接するバ
ンプ３の間においては電気的絶縁性を有している。
【００２５】本実施の形態では、異方性導電フィルム６
の導電性粒子８は、その軸方向が接着層７の厚さ方向に
配向された針状を呈している。接着層７の厚さは、導電
性粒子８の軸長と略同等となるように調整されている
（図３）。
【００２６】異方性導電フィルム６と半導体チップ１と
の間には、非導電性接着剤９が塗布されている。非導電
性接着剤９は、例えばエポキシ系の熱硬化性樹脂材料で
構成され、アンダーフィル樹脂層として機能する。
【００２７】図２は、実装前の半導体チップ１およびプ
リント配線板４を示している。プリント配線板４の回路
パターン５を覆うように、所定の大きさに裁断された異
方性導電フィルム６が配置されている。この異方性導電
フィルム６の上に、非導電性接着剤９が所定量塗布され
ている。
【００２８】プリント配線板４に対する半導体チップ１
の電気的接続は、公知の熱圧着法によって行われ、非導
電性接着剤９および異方性導電フィルム６の硬化、接着
作用によって、半導体チップ１とプリント配線板４とが
一体化される。このとき、バンプ３と回路パターン５と
の間が、異方性導電フィルム６の導電性粒子８を介して
導通される。
【００２９】次に、本発明に係る異方性導電フィルム６
の詳細について図３から図８を参照して説明する。
【００３０】異方性導電フィルム６は、図３に模式的に
示すように、フィルム状の接着層７と針状の導電性粒子
８とから構成されている。接着層７は、主として、導電
性粒子８を層中で移動しないように保持するためのバイ
ンダ（結合剤）で構成されている。バインダは電気的に
絶縁性であり、例えば熱硬化型のエポキシ系樹脂を主成
分として構成される。
【００３１】接着層７の厚さは、上述したように導電性
粒子８の軸長と略同等とされ、導電性粒子８を全体的に
包含するか、あるいは導電性粒子８の端部が層から部分
的に突出していてもよい。これにより、半導体チップ１
のバンプ３がファインピッチに配列されている場合であ
っても、バンプ３と回路パターン５との間に確実に導電
性粒子８を介在させることができる。
【００３２】次に、導電性粒子８は、針状磁性粉の表面
を導電材料を被覆して構成される。針状磁性粉として
は、軟磁気特性を有する磁性粉が用いられる。本実施の
形態では、図４に示すように、軸長ａが１μｍ以上５μ
ｍ以下、幅ｂが０．１μｍ以上０．５μｍ以下のガンマ
（γ）−酸化鉄（γ−Ｆｅ2Ｏ3）磁性粉１１が用いられ
る。導電材料は、図５に示すように、１μｍ以上３μｍ
以下のニッケル（Ｎｉ）めっき１２で構成されている。
【００３３】導電性粒子８は各々、接着層７の内部にお
いて、その軸方向を接着層７の厚さ方向に向けて、互い
に所定の間隔をおいて分散、配置されている。本実施の
形態では、接着層７の厚さｄは、１μｍ以上４μｍ以下
とされる（図３）。
【００３４】以上のように構成される本実施の形態の異
方性導電フィルム６によれば、導電性粒子８の形状を針
状に形成しているので、導電性粒子が球状に形成される
従来の異方性導電フィルムに比べて、バンプ３と回路パ
ターン５との間に介在する導電性粒子の数を大幅に向上
させることができる。これにより、バンプ３と回路パタ
ーン５との間の確実なる導通を確保することができる。
【００３５】また、バンプ−回路パターン間に介在する
導電性粒子の数を従来と同等とした場合には、導電性粒
子間の離間距離を従来よりも大きくすることができるの
で、面方向における絶縁性を向上させることができる。
【００３６】これにより、接続端子であるバンプ３（回
路パターン５）がファインピッチに形成されている場合
であっても、異方性導電フィルム９の所期の電気的異方
性を確保して、接合信頼性の高い接合構造を得ることが
できる。
【００３７】次に、図４〜図８は、本実施の形態の異方
性導電フィルム６の各製造工程を示している。
【００３８】まず、図４に模式的に示したように、針状
磁性粉として、軸長ａが１μｍ以上５μｍ以下、幅ｂが
０．１μｍ以上０．５μｍ以下のガンマ−酸化鉄磁性粉
１１を準備する。ガンマ−酸化鉄磁性粉は物理的、化学
的に安定な非導電性の磁性材料であり、磁気テープの磁
性層構成材料として広く用いられている。ガンマ−酸化
鉄磁性粉１１の製法としては、塩化鉄（ＦｅＣｌ2）ま
たは硫酸鉄（ＦｅＳＯ4）を原料として合成する製法が
代表的である。
【００３９】すなわち、塩化鉄あるいは硫酸鉄の水溶液
に水酸化ナトリウム（ＮａＯＨ）等のアルカリを加えて
水酸化鉄（Ｆｅ(ＯＨ)2 ）とし、これを酸化させてゲー
タイト（α−ＦｅＯＯＨ）を生成する。次に、生成した
ゲータイトを濾過、水洗、乾燥した後、水素で還元する
とマグネタイト（α−Ｆｅ3Ｏ4）粒子が得られる。そし
て、このマグネタイト粒子を空気中で加熱、酸化させる
ことによって、目的とするガンマ−フェライト（酸化
鉄）磁性粉を得ることができる。
【００４０】次に、図５に模式的に示すように、無電解
めっき法によって、ガンマ−酸化鉄１１の表面をニッケ
ルめっき１２で被覆する。これにより、針状の導電性粒
子８が得られる。なお、ニッケルめっき１２の厚さは、
１μｍ以上３μｍ以下である。
【００４１】続いて、図６に模式的に示すように、作製
した針状の導電性粒子８をバインダ１３に混合し、撹拌
して、バインダ１３に導電性粒子８を分散させる。本実
施の形態では、バインダ１３はエポキシ系樹脂で構成さ
れており、これに溶剤、硬化剤、接着促進剤、分散剤な
どが必要に応じて添加されている。ここで、バインダ１
３の粘度としては、後述する乾燥工程の前の状態では、
分散された導電性粒子８が自由に動ける程度の小さな粘
度に調整することが重要である。
【００４２】なお、バインダ１３に導電性粒子８を分散
させる手法としては、ボールミルやホモミキサ、あるい
はサンドミル等の公知の分散機を使用することができ
る。
【００４３】次に、図７に模式的に示すように、導電性
粒子８を分散させたバインダ１３を支持体１４の上にフ
ィルム状に塗布する。支持体１４としては、例えばポリ
エチレンテレフタレート（ＰＥＴ）などのシート材など
を用いることができる。バインダ１３の塗布厚は、接合
端子（バンプ３、回路パターン５）の配列ピッチによっ
て適宜設定される。本実施の形態では、超ファインピッ
チ対応として針状の導電性粒子８の軸長（長軸長）に相
当する大きさとされ、乾燥時の収縮を考慮して例えば３
μｍ以上８μｍ以下に設定される。
【００４４】なお、バインダ１３を支持体１４上に所定
厚に均一に塗布する方法としては、ダイコーティング法
やナイフコーティング法、リバースロールコーティング
法、グラビアロールコーティング法など種々の公知のコ
ーティング法が適用可能である。
【００４５】続いて、図８（ａ）に模式的に示すよう
に、支持体１４上に塗布したバインダ１３に対し、その
厚さ方向に一定磁場Ｂを印加する。磁場Ｂの大きさは、
針状磁性粉１１の有する飽和磁化以上の大きさとされ
る。導電性粒子８（針状磁性粉１１）はその長軸方向に
磁化容易軸（方向）を有するために、磁気異方性エネル
ギを最小にするべく、液状のバインダ１３の内部におい
て軸方向が磁場Ｂの方向に整列するように移動する。そ
の結果、導電性粒子８（針状磁性粉１１）は、膜面に対
して実質的に垂直な方向に配向される。
【００４６】また、膜面に対して垂直方向に配向した導
電性粒子８（針状磁性粉１１）は、フィルムの上面およ
び下面においてそれぞれ同極に磁化されるために、隣接
する導電性粒子８（針状磁性粉１１）間で斥力を受け
る。その結果、各導電性粒子８（針状磁性粉１１）は互
いに一定以上の間隔をあけて配置されるので、導電性粒
子８（針状磁性粉１１）が面方向に連接して分布するこ
とはない。これにより、膜面方向に電気的に絶縁性が得
られ、所期の電気的異方性が確保される。
【００４７】次に、図８（ｂ）に模式的に示すように、
磁場Ｂを印加させながら、バインダ１３に熱風を吹き付
け、バインダ１３中の溶剤を蒸発させる。これにより、
バインダ１３は粘度が低下して乾燥する。また、バイン
ダ１３中の導電性粒子８は、粘度が低下し乾燥したバイ
ンダ１３中において図示する姿勢が保持される。この乾
燥したバインダ１３によって、接着層７が構成される。
なお、バインダ１３の乾燥工程は、熱風の吹き付けに限
らず、例えば加熱炉への装入等も適用可能である。
【００４８】最後に、乾燥させたバインダ１３を支持体
１４から剥がして、接着層７中に針状の導電性粒子８を
垂直に配向した、本発明に係る異方性導電フィルム６が
作製される（図３）。
【００４９】（第２の実施の形態）図９は、本発明の第
２の実施の形態を示している。なお、図において上述の
第１の実施の形態と対応する部分については同一の符号
を付し、その詳細な説明は省略するものとする。
【００５０】本実施の形態では、プリント配線板４に対
して半導体チップ１が異方性導電フィルム６を介して実
装されるものの、半導体チップ１の電極パッド部６には
バンプが形成されていない点で、上述の第１の実施の形
態の構成と異なる。すなわち、半導体チップ１は、その
電極パッド部６を直接、本発明に係る異方性導電フィル
ム６を介して、プリント配線板４上の回路パターン（接
続ランド部）５に接続されている。
【００５１】異方性導電フィルム６は、上述の第１の実
施の形態で説明したものと同一のものが用いられる。す
なわち、絶縁性の接着層７中に分散された針状の導電性
粒子８が、その軸方向を接着層７の厚さ方向に配向され
ている。また、接着層７の厚さは、導電性粒子８の軸長
と略同等の大きさとされる。
【００５２】半導体チップ１は、電極パッド部２をプリ
ント配線板４上の回路パターン５と位置合わせされた
後、異方性導電フィルム６を介して熱圧着することによ
って接合される。この熱圧着工程において、異方性導電
フィルム６の接着層７は硬化して半導体チップ１とプリ
ント配線板４とを互いに接着し、アンダーフィル層とし
ての効果を果たす。また、この熱圧着工程によって、異
方性導電フィルム６の針状の導電粒子８が電極パッド部
２と回路パターン５との間に挟持され、両者間の導通に
寄与する。
【００５３】ここで、電極パッド部６はアルミニウムパ
ッドで構成されるが、その表面に酸化膜が形成される
と、絶縁膜として機能することになる。しかし、本実施
の形態によれば、導電性粒子８が針状を呈しているの
で、当該針状の導電性粒子８が上記絶縁膜（酸化膜）を
突き破り、下地のアルミニウムパッドに接続されて、回
路パターン５との導通を確保することができる。
【００５４】したがって、本実施の形態によれば、上述
の第１の実施の形態と同様な効果を奏しながら、電極パ
ッド部６に高価なバンプを形成する必要がなくなるの
で、低コストに半導体チップ１を作製することができ、
生産性の向上と製造コストの低減を図ることができる。
【００５５】以上、本発明の各実施の形態について説明
したが、勿論、本発明はこれらに限定されることなく、
本発明の技術的思想に基づいて種々の変形が可能であ
る。
【００５６】例えば以上の各実施の形態では、異方性導
電フィルム６の導電性粒子８を構成する針状磁性粉をガ
ンマ−酸化鉄としたが、これに限らず、コバルト被着ガ
ンマ−酸化鉄（Ｃｏ−γ−Ｆｅ2Ｏ3）や二酸化クロム
（ＣｒＯ2 ）、あるいはメタル磁性粉などの他の軟磁気
特性を備えた針状磁性粉を用いることが可能である。な
お、磁性粉１１の大きさは上述した実施の形態に限ら
ず、電子部品の接続端子の大きさや配列ピッチによって
適宜選定可能であることは勿論である。
【００５７】また、異方性導電フィルム６の接着層７を
構成するバインダ１３の主成分をエポキシ系樹脂とした
が、これに代えて、ウレタン系樹脂やアクリル系樹脂を
用いてもよい。
【００５８】また、導電性粒子８の作製にあたり、針状
磁性粉１１の表面をニッケルめっきで被覆したが、更に
その上に金（Ａｕ）めっきを施すようにしてもよい。
【００５９】また、以上の第１の実施の形態では、異方
性導電フィルム６の上に塗布した非導電性接着剤１０
を、半導体チップ１とプリント配線板４との間に充填さ
れるアンダーフィル層として適用したが、当該非導電性
接着剤を用いずに、本発明の異方性導電フィルムをアン
ダーフィル層として機能させることができるように、接
着層の厚さを調整するようにしてもよい。
【００６０】更に、以上の各実施の形態では、半導体チ
ップ１をプリント配線板４に接合する場合について説明
したが、半導体チップ１に限らず、例えばＣＳＰ(Chip
SizePackage)／ＢＧＡ(Ball Grid Array)など、半導体
パッケージ部品の態様で実装される電子部品の実装体に
も、本発明は適用可能である。
【００６１】
【発明の効果】以上述べたように、本発明の異方性導電
フィルムによれば、絶縁性の接着層中に分散される導電
性粒子の形状が針状を呈し、当該針状の導電性粒子の軸
方向が、上記接着層の厚さ方向に配向されているので、
当該接着層の厚さ方向における電気的導通を確保しなが
ら、当該接着層の面方向における絶縁性を確保すること
ができ、接続端子のファインピッチ化に対応できる電気
的異方性を得ることができる。
【００６２】また、本発明の異方性導電フィルムの製造
方法によれば、導電性粒子が針状磁性粉の表面に導電材
料を被覆して構成されているので、接着層の厚さ方向に
針状の導電性粒子を配向させた異方性導電フィルムを製
造することができる。
【００６３】さらに、本発明の電子部品の実装体によれ
ば、絶縁性の接着層中に分散される導電性粒子の形状が
針状を呈し、かつ、その軸方向が接着層の厚さ方向に配
向された異方性導電フィルムを用いているので、接続端
子がファインピッチに形成された電子部品を所期の電気
的異方性を確保して接続することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による電子部品の実
装体の構成を模式的に示す断面図である。
【図２】図１に示す実装体の実装前の状態を模式的に示
す断面図である。
【図３】図１に示す実装体の接続部に用いられる異方性
導電フィルムを模式的に示す断面図である。
【図４】図３に示す異方性導電フィルムのの導電性粒子
を構成する磁性粉の図である。
【図５】図４に示す磁性粉の表面に導電材料を被覆して
導電性粒子とした図である。
【図６】図３に示す異方性導電フィルムの一製造工程を
説明する図であり、バインダ中に導電性粒子を混合する
工程を示している。
【図７】図３に示す異方性導電フィルムの一製造工程を
説明する図であり、導電性粒子を分散させたバインダを
フィルム状にする工程を示している。
【図８】図３に示す異方性導電フィルムの一製造工程を
説明する図であり、（ａ）は導電性粒子の配向工程を示
し、（ｂ）はバインダの乾燥工程を示している。
【図９】本発明の第２の実施の形態による電子部品の実
装体の構成を模式的に示す断面図である。
【図１０】従来の異方性導電フィルムを用いて接続した
電子部品の実装体の構成を模式的に示す断面図である。
【符号の説明】
１…半導体チップ（電子部品）、２…電極パッド部、３
…バンプ、４…プリント配線板、５…回路パターン、６
…異方性導電フィルム、７…接着層、８…導電性粒子、
１１…ガンマ−酸化鉄磁性粉（針状磁性粉）、１２…ニ
ッケルめっき（導電材料）、１３…バインダ。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｂ 13/00 ５０１ Ｈ０１Ｂ 13/00 ５０１Ｐ Ｈ０１Ｌ 21/60 ３１１ Ｈ０１Ｌ 21/60 ３１１Ｓ Ｈ０５Ｋ 3/32 Ｈ０５Ｋ 3/32 Ｂ

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性の接着層中に導電性粒子が分散さ
    れてなる異方性導電フィルムにおいて、 前記導電性粒子の形状が針状を呈し、 前記針状の導電性粒子の軸方向が、前記接着層の厚さ方
    向に配向されていることを特徴とする異方性導電フィル
    ム。
  2. 【請求項２】 前記針状の導電性粒子が、磁性を有して
    いることを特徴とする請求項１に記載の異方性導電フィ
    ルム。
  3. 【請求項３】 前記針状の導電性粒子が、非導電性の針
    状磁性粉の表面を金属めっきで被覆してなることを特徴
    とする請求項２に記載の異方性導電フィルム。
  4. 【請求項４】 前記針状磁性粉が、軟磁気特性を有する
    磁性粉であることを特徴とする請求項３に記載の異方性
    導電フィルム。
  5. 【請求項５】 前記接着層の厚さが、前記針状の導電性
    粒子の軸長と略同等であることを特徴とする請求項１に
    記載の異方性導電フィルム。
  6. 【請求項６】 絶縁性の接着層中に導電性粒子が分散さ
    れてなる異方性導電フィルムの製造方法であって、 針状磁性粉の表面を導電材料で被覆する工程と、 前記導電材料で被覆された針状磁性粉をバインダ中に分
    散させる工程と、 前記針状磁性粉が分散されたバインダを所定厚のフィル
    ム状にする工程と、 前記フィルム状にされたバインダをその厚さ方向へ磁場
    を印加しながら乾燥させることによって、前記針状磁性
    粉の軸方向を実質的に前記厚さ方向に配向させる工程と
    を有することを特徴とする異方性導電フィルムの製造方
    法。
  7. 【請求項７】 前記針状磁性粉の表面を導電材料で被覆
    する工程が、無電解めっき法によって、前記針状磁性粉
    の表面を金属めっきで被覆する工程であることを特徴と
    する請求項６に記載の異方性導電フィルムの製造方法。
  8. 【請求項８】 前記フィルム状にされたバインダをその
    厚さ方向へ磁場を印加しながら乾燥させる工程が、一定
    磁場中における熱風乾燥によって行われることを特徴と
    する請求項６に記載の異方性導電フィルムの製造方法。
  9. 【請求項９】 前記所定厚を、前記針状磁性粉の軸長に
    相当する大きさとすることを特徴とする請求項６に記載
    の異方性導電フィルムの製造方法。
  10. 【請求項１０】 電子部品をプリント配線板上へ電気的
    に接続してなる電子部品の実装体であって、前記電子部
    品と前記プリント配線板との電気的接続に、絶縁性の接
    着層中に導電性粒子が分散されてなる異方性導電フィル
    ムを用いた電子部品の実装体において、 前記導電性粒子の形状が針状を呈し、 前記針状の導電性粒子の軸方向が、前記接着層の厚さ方
    向に配向されていることを特徴とする電子部品の実装
    体。
  11. 【請求項１１】 前記針状の導電性粒子が、磁性を有し
    ていることを特徴とする請求項１０に記載の電子部品の
    実装体。
  12. 【請求項１２】 前記針状の導電性粒子が、非導電性の
    針状磁性粉の表面を金属めっきで被覆してなることを特
    徴とする請求項１１に記載の電子部品の実装体。
  13. 【請求項１３】 前記針状磁性粉が、軟磁気特性を有す
    る磁性粉であることを特徴とする請求項１２に記載の電
    子部品の実装体。
  14. 【請求項１４】 前記接着層の厚さが、前記針状の導電
    性粒子の軸長と略同等であることを特徴とする請求項１
    ０に記載の電子部品の実装体。
JP2001387833A 2001-12-20 2001-12-20 異方性導電フィルムおよび異方性導電フィルムの製造方法ならびに電子部品の実装体 Pending JP2003187885A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001387833A JP2003187885A (ja) 2001-12-20 2001-12-20 異方性導電フィルムおよび異方性導電フィルムの製造方法ならびに電子部品の実装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001387833A JP2003187885A (ja) 2001-12-20 2001-12-20 異方性導電フィルムおよび異方性導電フィルムの製造方法ならびに電子部品の実装体

Publications (1)

Publication Number Publication Date
JP2003187885A true JP2003187885A (ja) 2003-07-04

Family

ID=27596544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001387833A Pending JP2003187885A (ja) 2001-12-20 2001-12-20 異方性導電フィルムおよび異方性導電フィルムの製造方法ならびに電子部品の実装体

Country Status (1)

Country Link
JP (1) JP2003187885A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049095A (ja) * 2004-08-04 2006-02-16 Dowa Mining Co Ltd 導電性磁性粉および導電性ペースト
JP2006299025A (ja) * 2005-04-19 2006-11-02 Sumitomo Electric Ind Ltd エポキシ樹脂組成物
JP2007134126A (ja) * 2005-11-09 2007-05-31 Sumitomo Electric Ind Ltd 多心ケーブルの接続構造、多心ケーブル及び多心ケーブル接続構造体の製造方法
JP2007194186A (ja) * 2005-12-21 2007-08-02 Sumitomo Electric Ind Ltd 多心ケーブルの接続構造、多心ケーブル及び多心ケーブル接続構造体の製造方法
JP2009111070A (ja) * 2007-10-29 2009-05-21 Sumitomo Electric Ind Ltd 配線板の接続方法
JP2010161561A (ja) * 2009-01-07 2010-07-22 Sumitomo Electric Ind Ltd 振動素子及び該振動素子を用いた超音波機器、振動素子の製造方法
CN102074511A (zh) * 2009-11-13 2011-05-25 三星电子株式会社 倒装芯片封装件和制造该倒装芯片封装件的方法
US8047381B2 (en) * 2005-09-26 2011-11-01 Sumitomo Electric Industries, Ltd. Grain classifying device and adhesive containing grains classified by the device
CN104604035B (zh) * 2012-09-18 2017-03-22 迪睿合电子材料有限公司 各向异性导电膜、连接方法及接合体
JP2017518611A (ja) * 2014-05-21 2017-07-06 コンダライン エーエス 終端が露出された粒子経路を含む物品の形成方法
JP2018152355A (ja) * 2018-05-14 2018-09-27 日立化成株式会社 異方導電性フィルム、接続構造体、異方導電性フィルムの製造方法、及び接続構造体の製造方法
WO2019074064A1 (ja) * 2017-10-12 2019-04-18 富士フイルム株式会社 異方性導電フィルムおよび積層体
WO2022138747A1 (ja) * 2020-12-25 2022-06-30 昭和電工マテリアルズ株式会社 回路接続用接着剤フィルム、並びに、回路接続構造体及びその製造方法
CN114882790A (zh) * 2022-04-24 2022-08-09 绵阳惠科光电科技有限公司 异方性导电胶和显示装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049095A (ja) * 2004-08-04 2006-02-16 Dowa Mining Co Ltd 導電性磁性粉および導電性ペースト
JP4714840B2 (ja) * 2004-08-04 2011-06-29 Ｄｏｗａエレクトロニクス株式会社 導電性磁性粉および導電性ペースト
JP2006299025A (ja) * 2005-04-19 2006-11-02 Sumitomo Electric Ind Ltd エポキシ樹脂組成物
JP4595646B2 (ja) * 2005-04-19 2010-12-08 住友電気工業株式会社 エポキシ樹脂組成物
US8047381B2 (en) * 2005-09-26 2011-11-01 Sumitomo Electric Industries, Ltd. Grain classifying device and adhesive containing grains classified by the device
US8061527B2 (en) 2005-09-26 2011-11-22 Sumitomo Electric Industries, Ltd. Grain classifying device and adhesive containing grains classified by the device
JP2007134126A (ja) * 2005-11-09 2007-05-31 Sumitomo Electric Ind Ltd 多心ケーブルの接続構造、多心ケーブル及び多心ケーブル接続構造体の製造方法
JP2007194186A (ja) * 2005-12-21 2007-08-02 Sumitomo Electric Ind Ltd 多心ケーブルの接続構造、多心ケーブル及び多心ケーブル接続構造体の製造方法
JP2009111070A (ja) * 2007-10-29 2009-05-21 Sumitomo Electric Ind Ltd 配線板の接続方法
JP4720814B2 (ja) * 2007-10-29 2011-07-13 住友電気工業株式会社 配線板の接続方法
JP2010161561A (ja) * 2009-01-07 2010-07-22 Sumitomo Electric Ind Ltd 振動素子及び該振動素子を用いた超音波機器、振動素子の製造方法
CN102074511A (zh) * 2009-11-13 2011-05-25 三星电子株式会社 倒装芯片封装件和制造该倒装芯片封装件的方法
CN104604035B (zh) * 2012-09-18 2017-03-22 迪睿合电子材料有限公司 各向异性导电膜、连接方法及接合体
JP2017518611A (ja) * 2014-05-21 2017-07-06 コンダライン エーエス 終端が露出された粒子経路を含む物品の形成方法
WO2019074064A1 (ja) * 2017-10-12 2019-04-18 富士フイルム株式会社 異方性導電フィルムおよび積層体
JPWO2019074064A1 (ja) * 2017-10-12 2020-11-26 富士フイルム株式会社 異方性導電フィルムおよび積層体
JP2018152355A (ja) * 2018-05-14 2018-09-27 日立化成株式会社 異方導電性フィルム、接続構造体、異方導電性フィルムの製造方法、及び接続構造体の製造方法
WO2022138747A1 (ja) * 2020-12-25 2022-06-30 昭和電工マテリアルズ株式会社 回路接続用接着剤フィルム、並びに、回路接続構造体及びその製造方法
CN114882790A (zh) * 2022-04-24 2022-08-09 绵阳惠科光电科技有限公司 异方性导电胶和显示装置
CN114882790B (zh) * 2022-04-24 2023-06-16 绵阳惠科光电科技有限公司 异方性导电胶和显示装置

Similar Documents

Publication Publication Date Title
JP2003187885A (ja) 異方性導電フィルムおよび異方性導電フィルムの製造方法ならびに電子部品の実装体
CN1812689B (zh) 多层电路基板及其制造方法
JPWO2006109383A1 (ja) 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板
JP2004179232A (ja) 半導体装置及びその製造方法並びに電子機器
TW200300991A (en) Metal wiring substrate, semiconductor device and the manufacturing method thereof
US9041171B2 (en) Programmable interposer with conductive particles
JPH01205544A (ja) 集積回路装置の組立テープ
JP2001007472A (ja) 電子回路装置およびその製造方法
JP3847693B2 (ja) 半導体装置の製造方法
KR100772454B1 (ko) 이방성 도전 필름 및 그 제조방법
JP2005150443A (ja) 積層型半導体装置およびその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JPH1116949A (ja) Ａｃｆ接合構造
JPS61231066A (ja) 異方導電性ホツトメルト接着剤
CN212954989U (zh) 一种导电胶
JP3897278B2 (ja) フレキシブル配線基板の製造方法
JP3851585B2 (ja) プリント配線板へのベアチップ半導体素子の接続方法
JP4046247B2 (ja) 薄型コイル及びその製造方法
JPH05206204A (ja) 導電粒子を用いた基板への電子部品の実装方法
JP2006024551A (ja) 異方導電フィルムの製造方法
JP2004079710A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007027173A (ja) 電子部品実装構造体
JP4078723B2 (ja) コンデンサを備えたフレキシブル両面プリント回路板及びコンデンサの形成方法。
JP2004185857A (ja) 異方性導電性部材を用いた接続方法、接続装置および異方性導電性部材を用いた半導体装置
JP4430419B2 (ja) 平行導電回路シートを用いた電子回路及びその製造方法