JPWO2019074064A1 - 異方性導電フィルムおよび積層体 - Google Patents
異方性導電フィルムおよび積層体 Download PDFInfo
- Publication number
- JPWO2019074064A1 JPWO2019074064A1 JP2019548239A JP2019548239A JPWO2019074064A1 JP WO2019074064 A1 JPWO2019074064 A1 JP WO2019074064A1 JP 2019548239 A JP2019548239 A JP 2019548239A JP 2019548239 A JP2019548239 A JP 2019548239A JP WO2019074064 A1 JPWO2019074064 A1 JP WO2019074064A1
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- anisotropic conductive
- curable resin
- plate
- conductive particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B27/00—Layered products comprising a layer of synthetic resin
- B32B27/18—Layered products comprising a layer of synthetic resin characterised by the use of special additives
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
- B32B7/02—Physical, chemical or physicochemical properties
-
- C—CHEMISTRY; METALLURGY
- C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
- C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
- C08J5/00—Manufacture of articles or shaped materials containing macromolecular substances
- C08J5/18—Manufacture of films or sheets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
- H01B5/16—Non-insulated conductors or conductive bodies characterised by their form comprising conductive material in insulating or poorly conductive material, e.g. conductive rubber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
- H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
- H01B1/20—Conductive material dispersed in non-conductive organic material
- H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Medicinal Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Polymers & Plastics (AREA)
- Organic Chemistry (AREA)
- Wire Bonding (AREA)
- Manufacture Of Macromolecular Shaped Articles (AREA)
- Laminated Bodies (AREA)
- Non-Insulated Conductors (AREA)
Abstract
導電性および密着性が優れた異方性導電フィルムおよび積層体を提供する。異方性導電フィルムは板状の導電性粒子と、板状の導電性粒子を含有する硬化性樹脂層とを有する。板状の導電性粒子の表面は、硬化性樹脂層の表面と直交する面に対して平行に配向している。板状の導電性粒子の外接円の直径で表される板状の導電性粒子の粒子直径の平均粒子直径をＢとし、硬化性樹脂層の厚みをＴとするとき、１．１Ｂ≦Ｔ≦１．４Ｂである。
Description
本発明は、板状の導電性粒子が硬化性樹脂層に含まれた異方性導電フィルムおよび異方性導電フィルムを有する積層体に関し、特に、板状の導電性粒子の平均粒子直径と、硬化性樹脂層の厚みとの関係を規定した異方性導電フィルムに関する。
異方性導電部材は、例えば、半導体素子等の電子部品と回路基板との間に挿入し、加圧するだけで電子部品と回路基板との間の電気的接続が得られ、配線層と配線層との間に挿入し、加圧するだけで配線層間の電気的接続が得られるため、半導体素子等の電子部品等の電気的接続部材、および機能検査を行う際の検査用コネクタ等として広く使用されている。
特に、半導体素子等の電子部品は、ダウンサイジング化が顕著である。従来のワイヤーボンディングのような配線基板を直接接続する方式、フリップチップボンディング、およびサーモコンプレッションボンディング等では、電子部品の電気的な接続の安定性を十分に保証することができないため、電子接続部材として異方性導電部材が注目されている。
特に、半導体素子等の電子部品は、ダウンサイジング化が顕著である。従来のワイヤーボンディングのような配線基板を直接接続する方式、フリップチップボンディング、およびサーモコンプレッションボンディング等では、電子部品の電気的な接続の安定性を十分に保証することができないため、電子接続部材として異方性導電部材が注目されている。
異方性導電部材として、例えば、特許文献１には、導電性を有する柱状の磁性体結合体を一定方向に配向させた状態で樹脂に分散させた異方性導電膜が記載されている。特許文献１には、導通部として機能する磁性体結合体は柱状であるので、配線間隔に短い高密度に集積された回路の結線が可能であることが記載されている。
現在、半導体素子等の電子部品の実装に異方性導電フィルムが広く使用されている。近年では、電極の配置ピッチが狭い接続に対応させるため、電極の配置ピッチが狭い回路の電気的な接続を良好にし、かつ隣接する回路間の絶縁性を向上させることが課題となっている。
半導体素子の性能向上は著しく、今まで数個の半導体素子でなければ処理できなかったことが、１つの半導体素子で処理ができるようになってきている。この状況では、半導体素子の電極数または端子数が増え、半導体素子と接続する場合、接続数が大幅に増える傾向にある。
また、半導体素子の性能向上により、半導体素子のサイズも、今までの半導体素子と同等か、またはより小さくなっていく。このため、半導体素子に設けられる電極または端子の配置ピッチは狭くなる傾向にあり、異方性導電フィルムに要求されるライン（Ｌ）とスペース（Ｓ）が狭くなる。しかしながら、ライン（Ｌ）／スペース（Ｓ）が、例えば、５μｍ／５μｍと小さい場合、ラインの幅と、異方性導電フィルムに使用されている導電性粒子とがほぼ同じになる。この場合、上述の特許文献１の異方性導電フィルムであっても、導電性および密着性に関し、良好な接続が望めないのが現状である。
半導体素子の性能向上は著しく、今まで数個の半導体素子でなければ処理できなかったことが、１つの半導体素子で処理ができるようになってきている。この状況では、半導体素子の電極数または端子数が増え、半導体素子と接続する場合、接続数が大幅に増える傾向にある。
また、半導体素子の性能向上により、半導体素子のサイズも、今までの半導体素子と同等か、またはより小さくなっていく。このため、半導体素子に設けられる電極または端子の配置ピッチは狭くなる傾向にあり、異方性導電フィルムに要求されるライン（Ｌ）とスペース（Ｓ）が狭くなる。しかしながら、ライン（Ｌ）／スペース（Ｓ）が、例えば、５μｍ／５μｍと小さい場合、ラインの幅と、異方性導電フィルムに使用されている導電性粒子とがほぼ同じになる。この場合、上述の特許文献１の異方性導電フィルムであっても、導電性および密着性に関し、良好な接続が望めないのが現状である。
本発明の目的は、前述の従来技術に基づく問題点を解消し、導電性および密着性が優れた異方性導電フィルムおよび積層体を提供することにある。
上述の目的を達成するために、本発明は、板状の導電性粒子と、板状の導電性粒子を含有する硬化性樹脂層とを有し、板状の導電性粒子の表面は、硬化性樹脂層の表面と直交する面に対して平行に配向しており、板状の導電性粒子の外接円の直径で表される板状の導電性粒子の粒子直径の平均粒子直径をＢとし、硬化性樹脂層の厚みをＴとするとき、１．１Ｂ≦Ｔ≦１．４Ｂである異方性導電フィルムを提供するものである。
板状の導電性粒子の含有量は、２〜６体積％であることが好ましい。
板状の導電性粒子は、表面に導電層が形成された磁性粒子であることが好ましい。
板状の導電性粒子の含有量は、２〜６体積％であることが好ましい。
板状の導電性粒子は、表面に導電層が形成された磁性粒子であることが好ましい。
また、本発明の異方性導電フィルムと、電極または配線を有する部材とを有し、部材の電極または配線と、異方性導電フィルムとが電気的に接続されている積層体を提供するものである。
電極または配線は、部材の表面に対して突出しており、電極または配線の突出量は、異方性導電フィルムの厚みの１／３以下であることが好ましい。
電極または配線は、部材の表面に対して突出しており、電極または配線の突出量は、異方性導電フィルムの厚みの１／３以下であることが好ましい。
本発明によれば、導電性および密着性が優れた異方性導電フィルムおよび積層体を提供できる。
以下に、添付の図面に示す好適実施形態に基づいて、本発明の異方性導電フィルムおよび積層体を詳細に説明する。
なお、以下に説明する図は、本発明を説明するための例示的なものであり、以下に示す図に本発明が限定されるものではない。
なお、以下において数値範囲を示す「〜」とは両側に記載された数値を含む。例えば、εが数値α１〜数値β１とは、εの範囲は数値α１と数値β１を含む範囲であり、数学記号で示せばα１≦ε≦β１である。
「具体的な数値で表された角度」、「平行」、「垂直」および「直交」等の角度は、特に記載がなければ、該当する技術分野で一般的に許容される誤差範囲を含む。
なお、以下に説明する図は、本発明を説明するための例示的なものであり、以下に示す図に本発明が限定されるものではない。
なお、以下において数値範囲を示す「〜」とは両側に記載された数値を含む。例えば、εが数値α１〜数値β１とは、εの範囲は数値α１と数値β１を含む範囲であり、数学記号で示せばα１≦ε≦β１である。
「具体的な数値で表された角度」、「平行」、「垂直」および「直交」等の角度は、特に記載がなければ、該当する技術分野で一般的に許容される誤差範囲を含む。
図１は本発明の実施形態の異方性導電フィルムを示す模式的断面図であり、図２は本発明の実施形態の異方性導電フィルムの導電性粒子を示す模式的斜視図である。また、図３は本発明の実施形態の異方性導電フィルムの導電性粒子を示す模式図である。
図１および図２に示すように、異方性導電フィルム１０は、板状の導電性粒子１３と、板状の導電性粒子１３を含有する硬化性樹脂層１４とを有する。異方性導電フィルム１０は、板状の導電性粒子１３により、厚み方向Ｄに導電性を有するものである。異方性導電フィルム１０は異方導電性を示す。
図１および図２に示すように、異方性導電フィルム１０は、板状の導電性粒子１３と、板状の導電性粒子１３を含有する硬化性樹脂層１４とを有する。異方性導電フィルム１０は、板状の導電性粒子１３により、厚み方向Ｄに導電性を有するものである。異方性導電フィルム１０は異方導電性を示す。
図１に示すように、硬化性樹脂層１４の表面１４ａおよび裏面１４ｂに、それぞれ、例えば、剥離層１５が設けられている。異方性導電フィルム１０は、剥離層１５を剥離して用いられる。このため、剥離層１５はなくてもよいが、異方性導電フィルム１０の搬送等の取り扱いを容易にするためには、剥離層１５があることが好ましい。剥離層１５は、例えば、シリコーン系接着剤または非シリコーン系接着剤が基材に塗布されて剥離機能が付与されたフィルムが用いられる。基材としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエステル、ポリプロピレン、およびポリエチレン等を用いることができる。
板状の導電性粒子１３は、表面１３ａが、硬化性樹脂層１４の表面１４ａと直交する面ＰＬに対して平行な状態で配向している。なお、図１および図２に示す面ＰＬは、表面１４ａと直交する面のうちの１つを示すものであり、面ＰＬに限定されるものではない。表面１４ａと直交する面は、面ＰＬと異なる向きで無数に存在する。このため、板状の導電性粒子１３の向きも特に限定されるものではない。
板状の導電性粒子１３の表面１３ａの向きは、全ての板状の導電性粒子１３で揃っていてもよく、揃っていないランダムな状態でもよいが、板状の導電性粒子１３の充填率を高くし、かつ硬化性樹脂層１４と被接続対象との接触面積を確保できること、および導通の安定性の観点から、板状の導電性粒子１３は、表面１３ａが揃って配向されていることが好ましい。
板状の導電性粒子１３の表面１３ａの向きは、全ての板状の導電性粒子１３で揃っていてもよく、揃っていないランダムな状態でもよいが、板状の導電性粒子１３の充填率を高くし、かつ硬化性樹脂層１４と被接続対象との接触面積を確保できること、および導通の安定性の観点から、板状の導電性粒子１３は、表面１３ａが揃って配向されていることが好ましい。
また、板状の導電性粒子１３の外接円１７（図３参照）の直径Ｄｂ（図３参照）で表される板状の導電性粒子１３の粒子直径の平均粒子直径をＢとし、硬化性樹脂層１４の厚みをＴとするとき、１．１Ｂ≦Ｔ≦１．４Ｂである。
上述の１．１Ｂ≦Ｔ≦１．４Ｂであれば、異方性導電フィルム１０を用いて被接続対象を接続した場合、導電性および密着性が優れる。
上述の１．１Ｂ≦Ｔ≦１．４Ｂであれば、異方性導電フィルム１０を用いて被接続対象を接続した場合、導電性および密着性が優れる。
上述のように１．１Ｂ≦Ｔ≦１．４Ｂとすることにより、硬化性樹脂層１４の流動を最少化することができ、圧着時の板状の導電性粒子１３の配向が維持される。すなわち、板状の導電性粒子１３が倒れることを防止できる。また、圧着時に圧力が作用した場合でも、板状の導電性粒子１３が上述のように平行に配向していることにより、板状の導電性粒子１３が倒れることが防止される。これにより、異方性導電フィルム１０は、圧着後も板状の導電性粒子１３の配向が維持される。このことにより、優れた導電性および優れた密着性を得ることができる。
硬化性樹脂層の厚みＴが、Ｔ＜１．１Ｂでは、圧着時に、板状の導電性粒子１３は斜めに傾き、導通安定性を欠く。さらには、板状の導電性粒子の先端と電極との間を硬化性樹脂層１４で埋めきれなくなるため密着力が低下する。
硬化性樹脂層の厚みＴが、Ｔ＞１．４Ｂでは、圧着時に、板状の導電性粒子１３が倒れて導通不良となる。
また、平均粒子直径Ｂは、１０μｍ未満であることが好ましい。平均粒子直径Ｂが１０μｍを超えると板状の導電性粒子１３が大きくなり、ラインアンドスペースが、数μｍと小さい場合、板状の導電性粒子１３が、ラインアンドスペースのラインの幅よりも相対的に大きくなり導電性の確保が困難になる。なお、ラインの幅が５μｍの場合、平均粒子直径Ｂは１．３μｍ程度である。
硬化性樹脂層の厚みＴが、Ｔ＜１．１Ｂでは、圧着時に、板状の導電性粒子１３は斜めに傾き、導通安定性を欠く。さらには、板状の導電性粒子の先端と電極との間を硬化性樹脂層１４で埋めきれなくなるため密着力が低下する。
硬化性樹脂層の厚みＴが、Ｔ＞１．４Ｂでは、圧着時に、板状の導電性粒子１３が倒れて導通不良となる。
また、平均粒子直径Ｂは、１０μｍ未満であることが好ましい。平均粒子直径Ｂが１０μｍを超えると板状の導電性粒子１３が大きくなり、ラインアンドスペースが、数μｍと小さい場合、板状の導電性粒子１３が、ラインアンドスペースのラインの幅よりも相対的に大きくなり導電性の確保が困難になる。なお、ラインの幅が５μｍの場合、平均粒子直径Ｂは１．３μｍ程度である。
異方性導電フィルム１０は、板状の導電性粒子１３の含有量は、２〜６体積％であることが好ましい。板状の導電性粒子１３の含有量を上述の範囲とすることにより、硬化性樹脂層１４と被接続対象との接触面積を確保することができ、かつ密着性を維持することができる。
上述のように、板状の導電性粒子１３の表面１３ａは、硬化性樹脂層１４の表面１４ａと直交する面ＰＬに対して平行に配向している。板状の導電性粒子１３が平行に配向しているとは、板状の導電性粒子１３の割合としては、板状の導電性粒子１３の総数の８０％以上が、平行に配向している状態にあることをいう。
ここで、図４に示すように板状の導電性粒子１３の表面１３ａの任意の点Ｃの法線Ｎと、任意の点Ｃを通る、硬化性樹脂層１４の厚み方向Ｄと平行な線Ｌとのなす角γの角度をαとする。平行に配向とは、図４に示す角γの角度αが７０°≦α≦１１０°であることをいう。すなわち、角度αが７０°≦α≦１１０°の範囲であれば平行とする。角度αは、好ましくは７５°≦α≦１０５°であり、より好ましくは８５°≦α≦９５°である。
ここで、図４に示すように板状の導電性粒子１３の表面１３ａの任意の点Ｃの法線Ｎと、任意の点Ｃを通る、硬化性樹脂層１４の厚み方向Ｄと平行な線Ｌとのなす角γの角度をαとする。平行に配向とは、図４に示す角γの角度αが７０°≦α≦１１０°であることをいう。すなわち、角度αが７０°≦α≦１１０°の範囲であれば平行とする。角度αは、好ましくは７５°≦α≦１０５°であり、より好ましくは８５°≦α≦９５°である。
板状の導電性粒子１３とすることにより、図５に示すように、球状の導電性粒子１９に比して硬化性樹脂層１４の表面１４ａにおける面積を小さくすることができる。これにより、導通性を維持した状態で、被接続対象との接触面積を多くすることができ、密着性を維持することができる。
異方性導電フィルム１０の用途としては、例えば、配線層同士、または配線基板同士の電気的な接続がある。
例えば、図６に示すように、下側に配置された第１の配線基板２０と上側に配置された第２の配線基板２４との間に異方性導電フィルム１０が配置される。第１の配線基板２０の電極２２と第２の配線基板２４の電極２６とにより異方性導電フィルム１０を挟む。この状態で、所定の温度にした後、第１の配線基板２０と第２の配線基板２４とを加圧して図７に示すように第１の配線基板２０の電極２２と第２の配線基板２４の電極２６とが異方性導電フィルム１０を介して接合される。この場合、加熱および加圧により硬化性樹脂層１４の厚みが減少し、基材２１に設けられた電極２２と、基材２５に設けられた電極２６との間に配置された板状の導電性粒子１３により、電極２２と電極２６とが電気的に接続され、電極２２と電極２６とが導通する。また、異方性導電フィルム１０の硬化性樹脂層１４により電極２２と電極２６とが接着され、電極２２と電極２６とが物理的に接続される。なお、第１の配線基板２０と第２の配線基板２４とのうち、いずれか一方はＩＣ（Integrated Circuit）チップでもよい。
例えば、図６に示すように、下側に配置された第１の配線基板２０と上側に配置された第２の配線基板２４との間に異方性導電フィルム１０が配置される。第１の配線基板２０の電極２２と第２の配線基板２４の電極２６とにより異方性導電フィルム１０を挟む。この状態で、所定の温度にした後、第１の配線基板２０と第２の配線基板２４とを加圧して図７に示すように第１の配線基板２０の電極２２と第２の配線基板２４の電極２６とが異方性導電フィルム１０を介して接合される。この場合、加熱および加圧により硬化性樹脂層１４の厚みが減少し、基材２１に設けられた電極２２と、基材２５に設けられた電極２６との間に配置された板状の導電性粒子１３により、電極２２と電極２６とが電気的に接続され、電極２２と電極２６とが導通する。また、異方性導電フィルム１０の硬化性樹脂層１４により電極２２と電極２６とが接着され、電極２２と電極２６とが物理的に接続される。なお、第１の配線基板２０と第２の配線基板２４とのうち、いずれか一方はＩＣ（Integrated Circuit）チップでもよい。
これに対して、図２３に示すように、板状の導電性粒子１３が平行に配向していない異方性導電フィルム１００を用いて、第１の配線基板２０と第２の配線基板２４とを接合した場合、電極間の硬化性樹脂層１４中の板状の導電性粒子１３の割合が多くなる。これにより、密着性が乏しくなる。
また、図２４に示すように、硬化性樹脂層の厚みＴが、Ｔ＝Ｂの従来の異方性導電フィルム１００を、第１の配線基板２０と第２の配線基板２４とで挟む。この状態で、所定の温度にした後、第１の配線基板２０と第２の配線基板２４とを加圧し、図２５に示すように第１の配線基板２０の電極２２と第２の配線基板２４の電極２６とが異方性導電フィルム１００を介して接合する。この場合、圧着時の加熱により、低粘度化した硬化性樹脂層が外に流れやすくなり、電極２２、２６が板状の導電性粒子を直接加圧することとなる。このため、板状の導電性粒子１３は斜めに傾き、導通安定性を欠く。さらには、板状の導電性粒子の先端と電極との間を硬化性樹脂層１４で埋めきれなくなるため、密着力が低下する。
また、図２４に示すように、硬化性樹脂層の厚みＴが、Ｔ＝Ｂの従来の異方性導電フィルム１００を、第１の配線基板２０と第２の配線基板２４とで挟む。この状態で、所定の温度にした後、第１の配線基板２０と第２の配線基板２４とを加圧し、図２５に示すように第１の配線基板２０の電極２２と第２の配線基板２４の電極２６とが異方性導電フィルム１００を介して接合する。この場合、圧着時の加熱により、低粘度化した硬化性樹脂層が外に流れやすくなり、電極２２、２６が板状の導電性粒子を直接加圧することとなる。このため、板状の導電性粒子１３は斜めに傾き、導通安定性を欠く。さらには、板状の導電性粒子の先端と電極との間を硬化性樹脂層１４で埋めきれなくなるため、密着力が低下する。
また、図２６に示すように、硬化性樹脂層の厚みＴが、Ｔ＝１．５Ｂの従来の異方性導電フィルム１００を、第１の配線基板２０と第２の配線基板２４とで挟み、この状態で、所定の温度にした後、第１の配線基板２０と第２の配線基板２４とを加圧し、図２７に示すように第１の配線基板２０の電極２２と第２の配線基板２４の電極２６とが異方性導電フィルム１００を介して接合する。この場合、硬化性樹脂層１４が厚く硬化性樹脂層１４の体積が多いため、加熱および加圧により、硬化性樹脂層１４の一部が、電極２２、２６の周囲に押し出される。硬化性樹脂層１４の一部が流れることにより、板状の導電性粒子１３が倒れて導通不良になる。なお、硬化性樹脂層１４の一部が流れたものは第１の配線基板２０と第２の配線基板２４との密着に寄与するため、上述の図２５に示すものよりは密着力が高い。
第１の配線基板２０および第２の配線基板２４は、いずれも基材２１、２５上に配線を構成する電極２２、２６が形成されたものである。
基材２１、２５には目的に応じたものが適宜利用され、例えば、ガラス基板、ポリエチレンテレフタレート（ＰＥＴ）基板、およびシクロオレフィンポリマー（ＣＯＰ）基板等が用いられる。
また、電極２２、２６は、金属電極であり、Ａｕ（金）、Ａｇ（銀）、Ｃｕ（銅）、Ａｌ（アルミニウム）、それらの合金、またはＩＴＯ（Indium Tin Oxide）等、目的に応じたもので構成される。
電極２２、２６同士の配置間隔、すなわち、ラインアンドスペースとも呼ばれる電極の幅と、電極の間隔とは狭いことが望まれ、電極の幅と電極の間隔とは、それぞれ１０μｍ未満であることが望ましく、５μｍ未満であることがより望ましく、さらに望ましくは１μｍ未満である。
電極高さは、電極がめっきで形成されている場合には、めっき時間、およびめっき液の種類によって調整することができる。また、電極が金属箔で形成されている場合には、金属箔の厚みを変えることにより調整することができる。
基材２１、２５には目的に応じたものが適宜利用され、例えば、ガラス基板、ポリエチレンテレフタレート（ＰＥＴ）基板、およびシクロオレフィンポリマー（ＣＯＰ）基板等が用いられる。
また、電極２２、２６は、金属電極であり、Ａｕ（金）、Ａｇ（銀）、Ｃｕ（銅）、Ａｌ（アルミニウム）、それらの合金、またはＩＴＯ（Indium Tin Oxide）等、目的に応じたもので構成される。
電極２２、２６同士の配置間隔、すなわち、ラインアンドスペースとも呼ばれる電極の幅と、電極の間隔とは狭いことが望まれ、電極の幅と電極の間隔とは、それぞれ１０μｍ未満であることが望ましく、５μｍ未満であることがより望ましく、さらに望ましくは１μｍ未満である。
電極高さは、電極がめっきで形成されている場合には、めっき時間、およびめっき液の種類によって調整することができる。また、電極が金属箔で形成されている場合には、金属箔の厚みを変えることにより調整することができる。
異方性導電フィルム１０を用いて積層体が構成される。積層体は、異方性導電フィルムと、電極または配線を有する部材とを有し、部材の電極または配線と、異方性導電フィルムとが電気的に接続されている。積層体は、例えば、１つで完結したものであり、単体で特定の機能を発揮するものである。
電極または配線を有する部材は、例えば、半導体素子、および配線基板である。
図８は半導体素子の端子の構成の一例を示す模式的断面図であり、図９は半導体素子の端子の構成の他の例を示す模式的断面図である。
電極または配線を有する部材は、例えば、半導体素子、および配線基板である。
図８は半導体素子の端子の構成の一例を示す模式的断面図であり、図９は半導体素子の端子の構成の他の例を示す模式的断面図である。
例えば、図８に示すように半導体素子４２、４４は、半導体層３２と、再配線層３４と、パッシベーション層３６とを有する。再配線層３４とパッシベーション層３６とは電気的に絶縁された絶縁層である。半導体層３２の表面３２ａには、特定の機能を発揮する回路等が形成された素子領域（図示せず）が設けられている。素子領域については後に説明する。なお、半導体層３２の表面３２ａが、例えば、半導体の端子が設けられている面に相当する。
半導体層３２の表面３２ａ上に再配線層３４が設けられている。再配線層３４では、半導体層３２の素子領域に電気的に接続される配線３７が設けられている。配線３７にパッド３８が設けられており、配線３７とパッド３８は導通する。配線３７とパッド３８とにより、素子領域との信号の授受が可能となり、かつ素子領域への電圧等の供給ができる。
半導体層３２の表面３２ａ上に再配線層３４が設けられている。再配線層３４では、半導体層３２の素子領域に電気的に接続される配線３７が設けられている。配線３７にパッド３８が設けられており、配線３７とパッド３８は導通する。配線３７とパッド３８とにより、素子領域との信号の授受が可能となり、かつ素子領域への電圧等の供給ができる。
再配線層３４の表面３４ａにパッシベーション層３６が設けられている。パッシベーション層３６には、配線３７に設けられたパッド３８に端子３０ａが設けられている。端子３０ａは半導体層３２と電気的に接続されている。
また、再配線層３４には、配線３７が設けられていないが、パッド３８だけが設けられている。配線３７に設けられていないパッド３８に端子３０ｂが設けられている。端子３０ｂは半導体層３２と電気的に接続されていない。
端子３０ａおよび端子３０ｂに異方性導電フィルム１０が設けられることにより、他の部材と電気的に接続される。
また、再配線層３４には、配線３７が設けられていないが、パッド３８だけが設けられている。配線３７に設けられていないパッド３８に端子３０ｂが設けられている。端子３０ｂは半導体層３２と電気的に接続されていない。
端子３０ａおよび端子３０ｂに異方性導電フィルム１０が設けられることにより、他の部材と電気的に接続される。
端子３０ａの端面３０ｃと端子３０ｂの端面３０ｃは、いずれもパッシベーション層３６の表面３６ａと一致しており、いわゆる面一の状態であり、端子３０ａと端子３０ｂはパッシベーション層３６の表面３６ａから突出していない。図８に示す端子３０ａと端子３０ｂは、例えば、研磨することによりパッシベーション層３６の表面３６ａと面一にされる。
端子３０ａと端子３０ｂは、パッシベーション層３６の表面３６ａと面一であることに限定されるものではなく、図９に示すように、パッシベーション層３６の表面３６ａに対して突出してもよい。この場合、パッシベーション層３６の表面３６ａに対する端子３０ａと端子３０ｂの突出量δは、異方性導電フィルム１０の厚みの１／３以下であることが好ましい。突出量δは、端子に限定されるものではなく、異方性導電フィルム１０で接続される電極および配線であっても同様である。
突出量δが異方性導電フィルム１０の厚みの１／３以下であれば、割れまたは接着不良等が生じることなく異方性導電フィルム１０と安定して接続される。
突出量δが異方性導電フィルム１０の厚みの１／３を超えると、割れまたは接着不良等が生じ、異方性導電フィルム１０との接続安定性が損なわれる恐れがある。
また、異方性導電フィルム１０で２つの電極で接続する場合、突出量δを異方性導電フィルム１０の厚みの１／３以下とするには、少なくとも一方の電極であればよい。この場合、突出量δが異方性導電フィルム１０の厚みの１／３以下の電極から異方性導電フィルム１０と接続することが好ましい。
なお、異方性導電フィルム１０の厚みは、上述の硬化性樹脂層の厚みＴのことである。
突出量δが異方性導電フィルム１０の厚みの１／３以下であれば、割れまたは接着不良等が生じることなく異方性導電フィルム１０と安定して接続される。
突出量δが異方性導電フィルム１０の厚みの１／３を超えると、割れまたは接着不良等が生じ、異方性導電フィルム１０との接続安定性が損なわれる恐れがある。
また、異方性導電フィルム１０で２つの電極で接続する場合、突出量δを異方性導電フィルム１０の厚みの１／３以下とするには、少なくとも一方の電極であればよい。この場合、突出量δが異方性導電フィルム１０の厚みの１／３以下の電極から異方性導電フィルム１０と接続することが好ましい。
なお、異方性導電フィルム１０の厚みは、上述の硬化性樹脂層の厚みＴのことである。
上述の突出量δは、半導体素子４２、４４において端子３０ａと端子３０ｂとを含む断面の画像を取得し、画像解析により端子３０ａの輪郭および端子３０ｂの輪郭を取得し、端子３０ａの端面３０ｃと端子３０ｂの端面３０ｃを検出する。パッシベーション層３６の表面３６ａから端子３０ａの端面３０ｃとの距離、および端子３０ｂの端面と３０ｃの距離を求めることにより得ることができる。
端子３０ａの端面３０ｃと端子３０ｂの端面３０ｃは、いずれもパッシベーション層３６の表面３６ａから最も離れた位置にある面のことであり、一般的に上面と呼ばれる面のことである。
端子３０ａの端面３０ｃと端子３０ｂの端面３０ｃは、いずれもパッシベーション層３６の表面３６ａから最も離れた位置にある面のことであり、一般的に上面と呼ばれる面のことである。
半導体層３２は、半導体であれば、特に限定されるものではなく、シリコン等で構成されるが、これに限定されるものではなく、炭化ケイ素、ゲルマニウム、ガリウムヒ素または窒化ガリウム等であってもよい。
再配線層３４は、電気的に絶縁性を有するもので構成され、例えば、ポリイミドで構成される。
また、パッシベーション層３６も、電気的に絶縁性を有するもので構成され、例えば、窒化珪素（ＳｉＮ）またはポリイミドで構成される。
配線３７およびパッド３８は、導電性を有するもので構成され、例えば、銅、銅合金、アルミニウム、またはアルミニウム合金等で構成される。
再配線層３４は、電気的に絶縁性を有するもので構成され、例えば、ポリイミドで構成される。
また、パッシベーション層３６も、電気的に絶縁性を有するもので構成され、例えば、窒化珪素（ＳｉＮ）またはポリイミドで構成される。
配線３７およびパッド３８は、導電性を有するもので構成され、例えば、銅、銅合金、アルミニウム、またはアルミニウム合金等で構成される。
端子３０ａおよび端子３０ｂは、配線３７およびパッド３８と同様に導電性を有するもので構成され、例えば、金属または合金で構成される。具体的には、端子３０ａおよび端子３０ｂは、例えば、銅、銅合金、アルミニウム、またはアルミニウム合金等で構成される。
なお、端子３０ａおよび端子３０ｂは、導電性を有するものであればよく、金属または合金で構成されることに限定されるものではなく、半導体素子分野において端子、電極または電極パッドと呼ばれるものに用いられる材料を適宜利用可能である。
端子３０ａおよび端子３０ｂにおいても、端子３０ａの幅ＷＬおよび端子３０ｂの幅ＷＬと、端子３０ａの間隔ＷＳおよび端子３０ｂの間隔ＷＳは狭いことが望まれ、端子３０ａの幅ＷＬおよび端子３０ｂの幅ＷＬと端子３０ａの間隔ＷＳおよび端子３０ｂの間隔ＷＳとは、それぞれ１０μｍ未満であることが好ましく、より好ましくは５μｍ未満であり、さらに好ましくは１μｍ未満である。この場合でも、異方性導電フィルム１０を用いることにより、優れた導通性および密着性を得ることができる。
なお、端子３０ａおよび端子３０ｂは、導電性を有するものであればよく、金属または合金で構成されることに限定されるものではなく、半導体素子分野において端子、電極または電極パッドと呼ばれるものに用いられる材料を適宜利用可能である。
端子３０ａおよび端子３０ｂにおいても、端子３０ａの幅ＷＬおよび端子３０ｂの幅ＷＬと、端子３０ａの間隔ＷＳおよび端子３０ｂの間隔ＷＳは狭いことが望まれ、端子３０ａの幅ＷＬおよび端子３０ｂの幅ＷＬと端子３０ａの間隔ＷＳおよび端子３０ｂの間隔ＷＳとは、それぞれ１０μｍ未満であることが好ましく、より好ましくは５μｍ未満であり、さらに好ましくは１μｍ未満である。この場合でも、異方性導電フィルム１０を用いることにより、優れた導通性および密着性を得ることができる。
次に、積層体の他の構成について接続する。
また、図１０に示す積層体４０のように、異方導電性を示す異方性導電フィルム１０を介して半導体素子４２と半導体素子４４とを積層方向Ｄｓに接合して、半導体素子４２と半導体素子４４とを電気的に接続する構成でもよい。図１１に示す積層体４０では半導体素子４２と半導体素子４４との導電性および密着性が優れる。
半導体素子４２、４４は、例えば、図１１に示すように複数の端子４５を有する。端子４５の大きさが、１辺１０μｍの矩形で、端子４５の間隔が１０μｍであっても、上述の異方性導電フィルム１０を用いることにより、半導体素子４２と半導体素子４４とを電気的に接続することができる。
図１２に示す積層体４０のように、異方性導電フィルム１０を介して半導体素子４２と半導体素子４４と半導体素子４６を積層方向Ｄｓに積層して接合し、かつ電気的に接続した構成としてもよい。図１２に示す積層体４０では半導体素子４２と半導体素子４４と半導体素子４６との導電性および密着性が優れる。
また、図１３に示す積層体４０のように光学センサとして機能するものでもよい。図１３に示す積層体４０は、半導体素子５２とセンサチップ５４とが異方性導電フィルム１０を介して積層方向Ｄｓに積層されている。また、センサチップ５４にはレンズ５６が設けられている。図１３に示す積層体４０では半導体素子５２とセンサチップ５４との導電性および密着性が優れる。
また、図１０に示す積層体４０のように、異方導電性を示す異方性導電フィルム１０を介して半導体素子４２と半導体素子４４とを積層方向Ｄｓに接合して、半導体素子４２と半導体素子４４とを電気的に接続する構成でもよい。図１１に示す積層体４０では半導体素子４２と半導体素子４４との導電性および密着性が優れる。
半導体素子４２、４４は、例えば、図１１に示すように複数の端子４５を有する。端子４５の大きさが、１辺１０μｍの矩形で、端子４５の間隔が１０μｍであっても、上述の異方性導電フィルム１０を用いることにより、半導体素子４２と半導体素子４４とを電気的に接続することができる。
図１２に示す積層体４０のように、異方性導電フィルム１０を介して半導体素子４２と半導体素子４４と半導体素子４６を積層方向Ｄｓに積層して接合し、かつ電気的に接続した構成としてもよい。図１２に示す積層体４０では半導体素子４２と半導体素子４４と半導体素子４６との導電性および密着性が優れる。
また、図１３に示す積層体４０のように光学センサとして機能するものでもよい。図１３に示す積層体４０は、半導体素子５２とセンサチップ５４とが異方性導電フィルム１０を介して積層方向Ｄｓに積層されている。また、センサチップ５４にはレンズ５６が設けられている。図１３に示す積層体４０では半導体素子５２とセンサチップ５４との導電性および密着性が優れる。
半導体素子５２は、ロジック回路が形成されたものであり、センサチップ５４で得られる信号を処理することができれば、その構成は特に限定されるものではない。
センサチップ５４は、光を検出する光センサを有するものである。光センサは、光を検出することができれば、特に限定されるものではなく、例えば、ＣＣＤ（Charge Coupled Device）イメージセンサまたはＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが用いられる。
なお、図１３に示す積層体４０では、半導体素子５２とセンサチップ５４とを異方性導電フィルム１０を介して接続したが、これに限定されるものではなく、半導体素子５２とセンサチップ５４とを直接接合する構成でもよい。
レンズ５６は、センサチップ５４に光を集光することができれば、その構成は特に限定されるものではなく、例えば、マイクロレンズと呼ばれるものが用いられる。
センサチップ５４は、光を検出する光センサを有するものである。光センサは、光を検出することができれば、特に限定されるものではなく、例えば、ＣＣＤ（Charge Coupled Device）イメージセンサまたはＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが用いられる。
なお、図１３に示す積層体４０では、半導体素子５２とセンサチップ５４とを異方性導電フィルム１０を介して接続したが、これに限定されるものではなく、半導体素子５２とセンサチップ５４とを直接接合する構成でもよい。
レンズ５６は、センサチップ５４に光を集光することができれば、その構成は特に限定されるものではなく、例えば、マイクロレンズと呼ばれるものが用いられる。
なお、上述の半導体素子４２、半導体素子４４および半導体素子４６は、例えば、上述の半導体層３２を有するものであり、素子領域（図示せず）を有する。
素子領域とは、電子素子として機能するための、コンデンサ、抵抗およびコイル等の各種の素子構成回路等が形成された領域である。素子領域には、例えば、フラッシュメモリ等のようなメモリ回路、マイクロプロセッサおよびＦＰＧＡ（field-programmable gate array）等のような論理回路が形成された領域、無線タグ等の通信モジュールならびに配線が形成された領域がある。素子領域には、これ以外に、発信回路、またはＭＥＭＳ（Micro Electro Mechanical Systems）が形成されてもよい。ＭＥＭＳとは、例えば、センサ、アクチュエーターおよびアンテナ等である。センサには、例えば、加速度、音および光等の各種のセンサが含まれる。
素子領域とは、電子素子として機能するための、コンデンサ、抵抗およびコイル等の各種の素子構成回路等が形成された領域である。素子領域には、例えば、フラッシュメモリ等のようなメモリ回路、マイクロプロセッサおよびＦＰＧＡ（field-programmable gate array）等のような論理回路が形成された領域、無線タグ等の通信モジュールならびに配線が形成された領域がある。素子領域には、これ以外に、発信回路、またはＭＥＭＳ（Micro Electro Mechanical Systems）が形成されてもよい。ＭＥＭＳとは、例えば、センサ、アクチュエーターおよびアンテナ等である。センサには、例えば、加速度、音および光等の各種のセンサが含まれる。
上述のように、素子領域は素子構成回路等が形成されており、半導体素子には上述のように再配線層３４（図８参照）が設けられている。
積層体では、例えば、論理回路を有する半導体素子と、メモリ回路を有する半導体素子の組合せとすることができる。また、半導体素子を全てメモリ回路を有するものとしてもよく、また、全て論理回路を有するものとしてもよい。また、積層体４０における半導体素子の組合せとしては、センサ、アクチュエーターおよびアンテナ等と、メモリ回路と論理回路との組み合わせでもよく、積層体４０の用途等に応じて適宜決定されるものである。
積層体では、例えば、論理回路を有する半導体素子と、メモリ回路を有する半導体素子の組合せとすることができる。また、半導体素子を全てメモリ回路を有するものとしてもよく、また、全て論理回路を有するものとしてもよい。また、積層体４０における半導体素子の組合せとしては、センサ、アクチュエーターおよびアンテナ等と、メモリ回路と論理回路との組み合わせでもよく、積層体４０の用途等に応じて適宜決定されるものである。
また、半導体素子は、特に限定されず、具体的に以下のものが挙げられる。半導体素子としては、例えば、上述のもの以外に、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＳＰ（Application Specific Standard Product）等のロジック集積回路が挙げられる。また、例えば、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）等のマイクロプロセッサが挙げられる。また、例えば、ＤＲＡＭ（Dynamic Random Access Memory）、ＨＭＣ（Hybrid Memory Cube）、ＭＲＡＭ（Magnetoresistive Random Access Memory）、ＰＣＭ（Phase-Change Memory）、ＲｅＲＡＭ（Resistance Random Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）、フラッシュメモリ等のメモリが挙げられる。また、例えば、ＬＥＤ（Light Emitting Diode）、パワーデバイス、ＤＣ（Direct Current）−ＤＣ（Direct Current）コンバータ、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）等のアナログ集積回路が挙げられる。
さらに、半導体素子としては、例えば、ＧＰＳ（Global Positioning System）、ＦＭ（Frequency Modulation）、ＮＦＣ（Near Field Communication）、ＲＦＥＭ（RF Expansion Module）、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）、ＷＬＡＮ（Wireless Local Area Network）等のワイヤレス素子、ディスクリート素子、Passiveデバイス、ＳＡＷ（Surface Acoustic Wave）フィルタ、ＲＦ（Radio Frequency）フィルタ、ＩＰＤ（Integrated Passive Devices）等が挙げられる。半導体素子としては、ＴＥＧ（Test Element Group）チップでもよい。
半導体素子以外に、インターポーザー、およびＴＡＢ（Tape Automated Bonding）テープを被接続対象とすることもできる。さらには、被接続対象として、透明導電膜の電極パッドとＦＰＣ（Flexible Printed Circuits）の電極パッドとの接続に用いることができる。また、透明導電膜の電極パッド上に直接ＩＣ（Integrated Circuit）チップを接続実装することにも利用可能である。透明導電膜としては、視認性が低く、視認されにくければ特に限定されるものではなく、例えば、ＩＴＯ等の物質自体が透明なもので構成した導電膜でもよく、線幅が数μｍオーダーの細い金属線で構成された導電膜でもよい。また、透明導電膜としては、例えば、タッチセンサー等に用いられる各種の導電膜が適宜利用可能である。
また、ＩＣチップは、半導体素子４２、４４と同様に、例えば、図１１に示すように複数の端子４５を有する。
さらに、半導体素子としては、例えば、ＧＰＳ（Global Positioning System）、ＦＭ（Frequency Modulation）、ＮＦＣ（Near Field Communication）、ＲＦＥＭ（RF Expansion Module）、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）、ＷＬＡＮ（Wireless Local Area Network）等のワイヤレス素子、ディスクリート素子、Passiveデバイス、ＳＡＷ（Surface Acoustic Wave）フィルタ、ＲＦ（Radio Frequency）フィルタ、ＩＰＤ（Integrated Passive Devices）等が挙げられる。半導体素子としては、ＴＥＧ（Test Element Group）チップでもよい。
半導体素子以外に、インターポーザー、およびＴＡＢ（Tape Automated Bonding）テープを被接続対象とすることもできる。さらには、被接続対象として、透明導電膜の電極パッドとＦＰＣ（Flexible Printed Circuits）の電極パッドとの接続に用いることができる。また、透明導電膜の電極パッド上に直接ＩＣ（Integrated Circuit）チップを接続実装することにも利用可能である。透明導電膜としては、視認性が低く、視認されにくければ特に限定されるものではなく、例えば、ＩＴＯ等の物質自体が透明なもので構成した導電膜でもよく、線幅が数μｍオーダーの細い金属線で構成された導電膜でもよい。また、透明導電膜としては、例えば、タッチセンサー等に用いられる各種の導電膜が適宜利用可能である。
また、ＩＣチップは、半導体素子４２、４４と同様に、例えば、図１１に示すように複数の端子４５を有する。
次に、異方性導電フィルムを用いた積層体の製造方法の第１の例について説明する。
異方性導電フィルムを用いた積層体の製造方法の第１の例は、チップオンウエハに関するものであり、図１０に示す積層体４０の製造方法を示す。
図１４〜図１６は本発明の実施形態の異方性導電フィルムを用いた積層体の製造方法の第１の例を工程順に示す模式図である。
異方性導電フィルムを用いた積層体の製造方法の第１の例では、まず、異方性導電フィルム１０が表面４４ａに設けられた半導体素子４４を用意する。
次に、異方性導電フィルム１０を、第１の半導体ウエハ６０に向けて半導体素子４４を配置する。次に、半導体素子４４のアライメントマークと、第１の半導体ウエハ６０のアライメントマークとを用いて、第１の半導体ウエハ６０に対して、半導体素子４４の位置合せを行う。
なお、位置合せについては、第１の半導体ウエハ６０のアライメントマークの画像または反射像と、半導体素子４４のアライメントマークの画像または反射像について、デジタル画像データを得ることができれば、その構成は特に限定されるものではなく、公知の撮像装置を適宜利用可能である。
異方性導電フィルムを用いた積層体の製造方法の第１の例は、チップオンウエハに関するものであり、図１０に示す積層体４０の製造方法を示す。
図１４〜図１６は本発明の実施形態の異方性導電フィルムを用いた積層体の製造方法の第１の例を工程順に示す模式図である。
異方性導電フィルムを用いた積層体の製造方法の第１の例では、まず、異方性導電フィルム１０が表面４４ａに設けられた半導体素子４４を用意する。
次に、異方性導電フィルム１０を、第１の半導体ウエハ６０に向けて半導体素子４４を配置する。次に、半導体素子４４のアライメントマークと、第１の半導体ウエハ６０のアライメントマークとを用いて、第１の半導体ウエハ６０に対して、半導体素子４４の位置合せを行う。
なお、位置合せについては、第１の半導体ウエハ６０のアライメントマークの画像または反射像と、半導体素子４４のアライメントマークの画像または反射像について、デジタル画像データを得ることができれば、その構成は特に限定されるものではなく、公知の撮像装置を適宜利用可能である。
次に、図１４に示すように半導体素子４４を異方性導電フィルム１０を介して第１の半導体ウエハ６０の素子領域に載置し、例えば、予め定められた圧力を加え、予め定められた温度に加熱し、予め定められた時間保持して仮圧着する。これを全ての半導体素子４４について行い、図１５に示すように、全ての半導体素子４４を第１の半導体ウエハ６０の素子領域に仮圧着する。
次に、全ての半導体素子４４を第１の半導体ウエハ６０の素子領域に仮圧着した状態で、半導体素子４４に対して、予め定められた圧力を加え、予め定められた温度に加熱し、予め定められた時間保持して、複数の半導体素子４４を全て一括して、第１の半導体ウエハ６０の素子領域に接合する。この接合は本圧着と呼ばれるものである。これにより、半導体素子４４の端子（図示せず）が異方性導電フィルム１０に接合され、第１の半導体ウエハ６０の端子（図示せず）が異方性導電フィルム１０に接合される。
次に、図１６に示すように、異方性導電フィルム１０を介して半導体素子４４が接合された第１の半導体ウエハ６０を、素子領域毎に、ダイシングまたはレーザースクライビング等により個片化する。これにより、半導体素子４２と異方性導電フィルム１０と半導体素子４４とが接合された積層体４０を得ることができる。
上述のように本圧着では、複数の半導体素子４４の接合を一括して行うことにより、タクトタイムを低減でき、生産性を高くできる。
次に、図１６に示すように、異方性導電フィルム１０を介して半導体素子４４が接合された第１の半導体ウエハ６０を、素子領域毎に、ダイシングまたはレーザースクライビング等により個片化する。これにより、半導体素子４２と異方性導電フィルム１０と半導体素子４４とが接合された積層体４０を得ることができる。
上述のように本圧着では、複数の半導体素子４４の接合を一括して行うことにより、タクトタイムを低減でき、生産性を高くできる。
仮圧着は、異方性導電フィルムを半導体素子等の被接続対象に仮付けすることである。
なお、仮圧着する際に、仮圧着強度が弱いと、搬送工程等および接合する迄の工程で位置ズレが生じてしまうため、仮圧着強度は重要となる。
また、仮圧着プロセスにおける温度条件および加圧条件は特に限定されず、例えば、硬化性樹脂層に応じて、適宜設定される。
仮圧着では、例えば、被接続対象である半導体素子、または配線基板上に異方性導電フィルム１０を載せ、圧力と温度を適切な時間かけて仮圧着する。圧力、温度および時間によっては、異方性導電フィルム１０に硬化が生じ、本圧着前に硬化が進み、本圧着ができなくなる可能性があるため、仮圧着の温度は、硬化反応が促進されない迄の温度とすることが望ましい。
なお、仮圧着する際に、仮圧着強度が弱いと、搬送工程等および接合する迄の工程で位置ズレが生じてしまうため、仮圧着強度は重要となる。
また、仮圧着プロセスにおける温度条件および加圧条件は特に限定されず、例えば、硬化性樹脂層に応じて、適宜設定される。
仮圧着では、例えば、被接続対象である半導体素子、または配線基板上に異方性導電フィルム１０を載せ、圧力と温度を適切な時間かけて仮圧着する。圧力、温度および時間によっては、異方性導電フィルム１０に硬化が生じ、本圧着前に硬化が進み、本圧着ができなくなる可能性があるため、仮圧着の温度は、硬化反応が促進されない迄の温度とすることが望ましい。
本圧着における温度条件は特に限定されないが、仮圧着の温度よりも高い温度であることが好ましく、具体的には、１３０〜２００℃であることがより好ましい。
また、本圧着における加圧条件は特に限定されないが、目的に応じて適宜設定され、４０〜１００ＭＰａであることが好ましい。
本圧着の時間は特に限定されないが、目的に応じて適宜設定され、３〜１５秒間が好ましい。
また、本圧着における加圧条件は特に限定されないが、目的に応じて適宜設定され、４０〜１００ＭＰａであることが好ましい。
本圧着の時間は特に限定されないが、目的に応じて適宜設定され、３〜１５秒間が好ましい。
上述の半導体素子４４および第１の半導体ウエハ６０を含め、個々の半導体素子同士を接合するような仮圧着の場合には、東レエンジニアリング、渋谷工業株式会社、株式会社新川、およびヤマハ発動機株式会社等の各社の装置を用いることができる。
上述の本圧着に用いる装置としては、例えば、三菱重工工作機械、ボンドテック、株式会社ＰＭＴ、アユミ工業、東京エレクトロン（ＴＥＬ）、ＥＶＧ、ズースマイクロテック株式会社（ＳＵＳＳ）、ムサシノエンジニアリング等各社のウエハ接合装置を用いることができる。
仮圧着および本圧着のそれぞれの接合に際しては、接合時の雰囲気、加熱温度、加圧力（荷重）、および処理時間が制御因子として挙げられるが用いる半導体素子等のデバイスに適合した条件を選ぶことができる。
接合時の雰囲気としては、大気下を始め、窒素雰囲気等の不活性雰囲気、および真空状態から選ぶことができる。
上述の本圧着に用いる装置としては、例えば、三菱重工工作機械、ボンドテック、株式会社ＰＭＴ、アユミ工業、東京エレクトロン（ＴＥＬ）、ＥＶＧ、ズースマイクロテック株式会社（ＳＵＳＳ）、ムサシノエンジニアリング等各社のウエハ接合装置を用いることができる。
仮圧着および本圧着のそれぞれの接合に際しては、接合時の雰囲気、加熱温度、加圧力（荷重）、および処理時間が制御因子として挙げられるが用いる半導体素子等のデバイスに適合した条件を選ぶことができる。
接合時の雰囲気としては、大気下を始め、窒素雰囲気等の不活性雰囲気、および真空状態から選ぶことができる。
異方性導電フィルムを用いた積層体の製造方法の第２の例について説明する。
図１７〜図１９は本発明の実施形態の異方性導電フィルムを用いた積層体の製造方法の第２の例を工程順に示す模式図である。
異方性導電フィルムを用いた積層体の製造方法の第２の例は、異方性導電フィルムを用いた積層体の製造方法の第１の例に比して、３つの半導体素子４２、４４、４６が異方性導電フィルム１０を介して積層されて接合される点以外は、異方性導電フィルムを用いた積層体の製造方法の第１の例と同じである。このため、積層体の製造方法の第２の例と共通する製造方法についての詳細な説明は省略する。
半導体素子４４は、裏面４４ｂにアライメントマーク（図示せず）が設けられており、かつ端子（図示せず）が設けられている。さらに、半導体素子４４には表面４４ａに異方性導電フィルム１０が設けられている。また、半導体素子４６でも表面４６ａに異方性導電フィルム１０が設けられている。
図１７〜図１９は本発明の実施形態の異方性導電フィルムを用いた積層体の製造方法の第２の例を工程順に示す模式図である。
異方性導電フィルムを用いた積層体の製造方法の第２の例は、異方性導電フィルムを用いた積層体の製造方法の第１の例に比して、３つの半導体素子４２、４４、４６が異方性導電フィルム１０を介して積層されて接合される点以外は、異方性導電フィルムを用いた積層体の製造方法の第１の例と同じである。このため、積層体の製造方法の第２の例と共通する製造方法についての詳細な説明は省略する。
半導体素子４４は、裏面４４ｂにアライメントマーク（図示せず）が設けられており、かつ端子（図示せず）が設けられている。さらに、半導体素子４４には表面４４ａに異方性導電フィルム１０が設けられている。また、半導体素子４６でも表面４６ａに異方性導電フィルム１０が設けられている。
図１７に示すように、全ての半導体素子４４が異方性導電フィルム１０を介して第１の半導体ウエハ６０の素子領域に仮圧着された状態で、半導体素子４４の裏面４４ｂのアライメントマークと、半導体素子４６のアライメントマークとを用いて、半導体素子４４に対して半導体素子４６の位置合せを行う。
次に、図１８に示すように、半導体素子４４の裏面４４ｂに、異方性導電フィルム１０を介して半導体素子４６を仮圧着する。次に、全ての半導体素子４４を異方性導電フィルム１０を介して第１の半導体ウエハ６０の素子領域に仮圧着し、全ての半導体素子４４に、異方性導電フィルム１０を介して半導体素子４６を仮圧着した状態で、予め定めた条件にて本圧着を行う。これにより、半導体素子４４と半導体素子４６とが異方性導電フィルム１０を介して接合され、半導体素子４４と第１の半導体ウエハ６０とが異方性導電フィルム１０を介して接合される。半導体素子４４、半導体素子４６および第１の半導体ウエハ６０の端子（図示せず）は異方性導電フィルム１０に接合される。
次に、図１９に示すように、半導体素子４４および半導体素子４６が異方性導電フィルム１０を介して接合された第１の半導体ウエハ６０を、素子領域毎に、例えば、ダイシングまたはレーザースクライビング等により個片化する。これにより、半導体素子４２と半導体素子４４と半導体素子４６とが異方性導電フィルム１０を介して接合された積層体４０を得ることができる。
次に、図１９に示すように、半導体素子４４および半導体素子４６が異方性導電フィルム１０を介して接合された第１の半導体ウエハ６０を、素子領域毎に、例えば、ダイシングまたはレーザースクライビング等により個片化する。これにより、半導体素子４２と半導体素子４４と半導体素子４６とが異方性導電フィルム１０を介して接合された積層体４０を得ることができる。
次に、異方性導電フィルムを用いた積層体の製造方法の第３の例について説明する。
異方性導電フィルムを用いた積層体の製造方法の第３の例は、ウエハオンウエハに関するものであり、図１０に示す積層体４０の製造方法を示す。
図２０〜図２２は本発明の実施形態の異方性導電フィルムを用いた積層体の製造方法の第３の例を工程順に示す模式図である。
異方性導電フィルムを用いた積層体の製造方法の第３の例は、積層体の製造方法の第１の例に比して、異方性導電フィルム１０を介して第１の半導体ウエハ６０と第２の半導体ウエハ６２とを接合する点以外は、積層体の製造方法の第１の例と同じである。このため、積層体の製造方法の第１の例と共通する製造方法についての詳細な説明は省略する。また、異方性導電フィルム１０についても、上述の説明のとおりであるため、その詳細な説明は省略する。
異方性導電フィルムを用いた積層体の製造方法の第３の例は、ウエハオンウエハに関するものであり、図１０に示す積層体４０の製造方法を示す。
図２０〜図２２は本発明の実施形態の異方性導電フィルムを用いた積層体の製造方法の第３の例を工程順に示す模式図である。
異方性導電フィルムを用いた積層体の製造方法の第３の例は、積層体の製造方法の第１の例に比して、異方性導電フィルム１０を介して第１の半導体ウエハ６０と第２の半導体ウエハ６２とを接合する点以外は、積層体の製造方法の第１の例と同じである。このため、積層体の製造方法の第１の例と共通する製造方法についての詳細な説明は省略する。また、異方性導電フィルム１０についても、上述の説明のとおりであるため、その詳細な説明は省略する。
まず、第１の半導体ウエハ６０と、第２の半導体ウエハ６２とを用意する。第１の半導体ウエハ６０の表面６０ａ、または第２の半導体ウエハ６２の表面６２ａのいずれかに異方性導電フィルム１０を設ける。例えば、図２０に示すように、第１の半導体ウエハ６０の表面６０ａに異方性導電フィルム１０を設ける。この場合、異方性導電フィルム１０は、第１の半導体ウエハ６０の表面６０ａに、例えば、仮圧着される。
次に、第１の半導体ウエハ６０の表面６０ａと第２の半導体ウエハ６２の表面６２ａを対向させる。そして、第１の半導体ウエハ６０のアライメントマークと、第２の半導体ウエハ６２のアライメントマークとを用いて、第１の半導体ウエハ６０に対して、第２の半導体ウエハ６２の位置合せを行う。
次に、第１の半導体ウエハ６０の表面６０ａと第２の半導体ウエハ６２の表面６２ａを対向させて、上述の方法を用いて、図２１に示すように第１の半導体ウエハ６０と第２の半導体ウエハ６２とを異方性導電フィルム１０を介して接合する。この場合、仮圧着した後に本圧着をする。
次に、第１の半導体ウエハ６０の表面６０ａと第２の半導体ウエハ６２の表面６２ａを対向させる。そして、第１の半導体ウエハ６０のアライメントマークと、第２の半導体ウエハ６２のアライメントマークとを用いて、第１の半導体ウエハ６０に対して、第２の半導体ウエハ６２の位置合せを行う。
次に、第１の半導体ウエハ６０の表面６０ａと第２の半導体ウエハ６２の表面６２ａを対向させて、上述の方法を用いて、図２１に示すように第１の半導体ウエハ６０と第２の半導体ウエハ６２とを異方性導電フィルム１０を介して接合する。この場合、仮圧着した後に本圧着をする。
次に、図２２に示すように、第１の半導体ウエハ６０と第２の半導体ウエハ６２が異方性導電フィルム１０を介して接合された状態で、素子領域毎に、例えば、ダイシングまたはレーザースクライビング等により個片化する。これにより、異方性導電フィルム１０を介して半導体素子４２と半導体素子４４とが接合された積層体４０を得ることができる。このように、ウエハオンウエハを用いても積層体４０を得ることができる。
なお、個片化については、上述のとおりであるため、詳細な説明は省略する。
また、図２２に示すように、第１の半導体ウエハ６０と第２の半導体ウエハ６２が接合された状態で、第１の半導体ウエハ６０および第２の半導体ウエハ６２のうち、薄くする必要がある半導体ウエハがあれば、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）等により、薄くすることができる。
なお、個片化については、上述のとおりであるため、詳細な説明は省略する。
また、図２２に示すように、第１の半導体ウエハ６０と第２の半導体ウエハ６２が接合された状態で、第１の半導体ウエハ６０および第２の半導体ウエハ６２のうち、薄くする必要がある半導体ウエハがあれば、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）等により、薄くすることができる。
異方性導電フィルムを用いた積層体の製造方法の第３の例では、半導体素子４２と半導体素子４４を積層した２層構造を例にして説明したが、これに限定されるものではなく、上述のように３層以上でもよいことはもちろんである。この場合、上述の積層体４０の製造方法の第２の例と同じく、第２の半導体ウエハ６２の裏面６２ｂに、アライメントマーク（図示せず）と、端子（図示せず）を設けることにより３層以上の積層体４０を得ることができる。
チップオンウエハを用いて積層体４０を製造することができるため、半導体チップの良品のみを、半導体ウエハ内の良品部分に接合することで、得率を維持し、製造ロスを低減することができる。
チップオンウエハを用いて積層体４０を製造することができるため、半導体チップの良品のみを、半導体ウエハ内の良品部分に接合することで、得率を維持し、製造ロスを低減することができる。
上述の異方性導電フィルム１０が設けられた半導体素子４４は、異方性導電フィルム１０と、複数の素子領域（図示せず）を備える半導体ウエハとを用いて形成することができる。素子領域には、上述のように位置合せのためのアライメントマーク（図示せず）と、端子（図示せず）とが設けられている。
まず、予め定められた圧力を加え、予め定められた温度に加熱し、予め定められた時間保持して、異方性導電フィルム１０を、半導体ウエハの素子領域に接合する。
次に、半導体ウエハについて、素子領域毎に個片化し、複数の半導体素子４４を得る。
なお、異方性導電フィルム１０が設けられた半導体素子４４を例にして説明したが、異方性導電フィルム１０が設けられた半導体素子４６も、異方性導電フィルム１０が設けられた第２の半導体ウエハ６２についても、異方性導電フィルム１０が設けられた半導体素子４４と同様にして、異方性導電フィルム１０を設けることができる。
次に、半導体ウエハについて、素子領域毎に個片化し、複数の半導体素子４４を得る。
なお、異方性導電フィルム１０が設けられた半導体素子４４を例にして説明したが、異方性導電フィルム１０が設けられた半導体素子４６も、異方性導電フィルム１０が設けられた第２の半導体ウエハ６２についても、異方性導電フィルム１０が設けられた半導体素子４４と同様にして、異方性導電フィルム１０を設けることができる。
半導体デバイスの接合に関しては、半導体素子に対して、別の半導体素子を接合する形態で説明したが、これに限定されるものではなく、１つの半導体素子に複数の半導体素子を接合する形態である１対複数の形態でもよい。また、複数の半導体素子と複数の半導体素子とを接合する形態である複数対複数の形態でもよい。
以下、異方性導電フィルム１０についてより具体的に説明する。
〔板状の導電性粒子〕
板状の導電性粒子は、例えば、ＢａＦｅ（バリウムフェライト）、ＳｒＦｅ（ストロンチウムフェライト）、ＣｏＣｒ、ＣｏＰｔ等の組成の板状の粒子を有する。
なお、粒子が六方晶であれば、六角形の板面に対して垂直な磁化容易軸を有するため、磁場による配向が容易である。例えば、ＢａＦｅは、絶縁性であるが、板状の形状を有し、さらに磁界容易軸はその板面に対して法線方向であることから好ましい。
〔板状の導電性粒子〕
板状の導電性粒子は、例えば、ＢａＦｅ（バリウムフェライト）、ＳｒＦｅ（ストロンチウムフェライト）、ＣｏＣｒ、ＣｏＰｔ等の組成の板状の粒子を有する。
なお、粒子が六方晶であれば、六角形の板面に対して垂直な磁化容易軸を有するため、磁場による配向が容易である。例えば、ＢａＦｅは、絶縁性であるが、板状の形状を有し、さらに磁界容易軸はその板面に対して法線方向であることから好ましい。
上述の板状の粒子が絶縁性である場合、導電性を付与するために導電層を有する。この場合、粒子がＢａＦｅ（バリウムフェライト）粒子であれば、板状の導電性粒子は、磁性粒子の表面に導電層が形成されたものとなる。
導電層は、例えば、金属膜またはカーボン膜で構成される。
金属膜は、例えば、Ａｕ、Ｃｕ、Ａｇ、またはＮｉ等の単体の金属膜、およびこれらの金属の合金膜で構成される。
金属膜は、例えば、めっき法、蒸着法、およびスパッタリング法により形成される。また、カーボン膜は、例えば、ＣＶＤ（Chemical Vapor Deposition）により形成される。
導電層は、例えば、金属膜またはカーボン膜で構成される。
金属膜は、例えば、Ａｕ、Ｃｕ、Ａｇ、またはＮｉ等の単体の金属膜、およびこれらの金属の合金膜で構成される。
金属膜は、例えば、めっき法、蒸着法、およびスパッタリング法により形成される。また、カーボン膜は、例えば、ＣＶＤ（Chemical Vapor Deposition）により形成される。
板状の導電性粒子は、保持力として、２５ｋＡ／ｍ以上の保磁力を有することが好ましい。保持力が２５ｋＡ／ｍ以上であれば、外部磁界を印加した後、外部磁場がない状態でも、板状の導電性粒子の配向を長期にわたって維持し続けることができる。
＜導電性粒子の含有量＞
導電性粒子の含有量は体積％で表されるものである。
導電性粒子の含有量は、硬化性樹脂層と導電性粒子の体積の合計に対して３０〜９５体積％であることが好ましい。
導電性粒子の含有量をＣｓとする。また、硬化性樹脂層のラインの幅に対して平行かつラインの長さ方向に垂直な面の断面積をＳとし、硬化性樹脂層のライン幅に対して直交する長さをＬとする。長さＬは、硬化性樹脂層のライン幅に対して直交する方向の端部からもう一方の端部を取る必要はなく、導電性粒子が５個以上含まれる任意の値を採用することができる。
この場合、硬化性樹脂層と導電性粒子の体積の合計の体積Ｖは、Ｖ＝Ｓ×Ｌである。板状の導電性粒子の体積Ｖｓは、Ｖｓ＝（厚み方向の中央部を硬化性樹脂層の表面に対して平行となる面の導電性粒子の面積）×（導電性粒子の平均粒子直径Ａ）である。導電性粒子の含有量Ｃｓ（体積％）は、Ｃｓ＝Ｖｓ／Ｖである。
導電性粒子の含有量は体積％で表されるものである。
導電性粒子の含有量は、硬化性樹脂層と導電性粒子の体積の合計に対して３０〜９５体積％であることが好ましい。
導電性粒子の含有量をＣｓとする。また、硬化性樹脂層のラインの幅に対して平行かつラインの長さ方向に垂直な面の断面積をＳとし、硬化性樹脂層のライン幅に対して直交する長さをＬとする。長さＬは、硬化性樹脂層のライン幅に対して直交する方向の端部からもう一方の端部を取る必要はなく、導電性粒子が５個以上含まれる任意の値を採用することができる。
この場合、硬化性樹脂層と導電性粒子の体積の合計の体積Ｖは、Ｖ＝Ｓ×Ｌである。板状の導電性粒子の体積Ｖｓは、Ｖｓ＝（厚み方向の中央部を硬化性樹脂層の表面に対して平行となる面の導電性粒子の面積）×（導電性粒子の平均粒子直径Ａ）である。導電性粒子の含有量Ｃｓ（体積％）は、Ｃｓ＝Ｖｓ／Ｖである。
硬化性樹脂層のラインの幅方向に対して平行かつラインの長さ方向に対して垂直な面を５か所切り出し、切り出した断面の断面画像を走査型電子顕微鏡を用いて取得し、５つの断面画像から硬化性樹脂層の断面積、および厚みを算出する。得られた断面積と厚みの平均値を硬化性樹脂層の断面積Ｓ、および厚みＴとする。
また、導電性粒子の平均粒子直径Ａは、上述のように走査型電子顕微鏡を用いて、硬化性樹脂層のラインの幅方向に対して平行かつラインの長さ方向に対して垂直な面で、任意の５つの導電性粒子の中央部を切り出し、切り出した断面の導電性粒子の硬化性樹脂層の厚み方向の長さの平均値とする。また、導電性粒子の平均厚みＤｔは、同様に、硬化性樹脂層のラインの幅方向と長さ方向に対して平行な面で、任意の５つの導電性粒子の中央部を切り出し、切り出した断面の導電性粒子に内接する円の直径の平均値とする。
導電性粒子の粒子数は、走査型電子顕微鏡を用いて厚み方向の中央部を硬化性樹脂層の表面に対して平行となる長さＬの面に含まれる硬化性樹脂層の粒子数を測定した値である。
また、導電性粒子の平均粒子直径Ａは、上述のように走査型電子顕微鏡を用いて、硬化性樹脂層のラインの幅方向に対して平行かつラインの長さ方向に対して垂直な面で、任意の５つの導電性粒子の中央部を切り出し、切り出した断面の導電性粒子の硬化性樹脂層の厚み方向の長さの平均値とする。また、導電性粒子の平均厚みＤｔは、同様に、硬化性樹脂層のラインの幅方向と長さ方向に対して平行な面で、任意の５つの導電性粒子の中央部を切り出し、切り出した断面の導電性粒子に内接する円の直径の平均値とする。
導電性粒子の粒子数は、走査型電子顕微鏡を用いて厚み方向の中央部を硬化性樹脂層の表面に対して平行となる長さＬの面に含まれる硬化性樹脂層の粒子数を測定した値である。
なお、板状の導電性粒子とは、（平均粒子直径Ａ）／（導電性粒子の平均厚みＤｔ）で表されるアスペクト比が３〜２０であることをいう。アスペクト比は、４〜１５であることが好ましい。
また、板状の導電性粒子の平均粒子直径Ｂは、上述のように走査型電子顕微鏡を用いて、導電性粒子５０個の外接円の直径を求め、得られた５０個の導電性粒子の外接円の直径の平均値である。
板状の導電性粒子の形状は、表面の形状であるが、特に限定されるものではなく、円、四角形、五角形、および六角形等のいずれでもよい。
また、板状の導電性粒子の平均粒子直径Ｂは、上述のように走査型電子顕微鏡を用いて、導電性粒子５０個の外接円の直径を求め、得られた５０個の導電性粒子の外接円の直径の平均値である。
板状の導電性粒子の形状は、表面の形状であるが、特に限定されるものではなく、円、四角形、五角形、および六角形等のいずれでもよい。
〔硬化性樹脂層〕
硬化性樹脂層は、被接続対象に対して接合性を付与するものが好ましい。硬化性樹脂層は、例えば、５０℃〜２００℃の温度範囲で流動性を示し、２００℃以上で硬化するものが好ましい。
硬化性樹脂層は、硬化性樹脂を少なくとも含む。硬化性樹脂は、電気的絶縁性を有する。電気的絶縁性とは、電気抵抗が１０１０Ω・ｍ以上であることを指す。
硬化性樹脂としては、熱またはＵＶ光（紫外光）によって硬化する樹脂が挙げられる。つまり、熱硬化性樹脂および光硬化性樹脂が挙げられる。
熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリウレタン樹脂、ビスマレイミド樹脂、メラミン樹脂、フェノキシ樹脂、および、イソシアネート系樹脂が挙げられる。
光硬化性樹脂としては、例えば、炭素−炭素二重結合をポリマー側鎖または主鎖中もしくは主鎖末端に導入したポリマー等が挙げられる。
なかでも、被接続対象との密着性がより高くなる理由から、熱硬化性樹脂が好ましく、絶縁信頼性がより向上し、耐薬品性に優れる理由から、ポリイミド樹脂および／またはエポキシ樹脂が好ましい。
硬化性樹脂は、１種単独で使用しても、２種以上を併用してもよい。
硬化性樹脂層は、被接続対象に対して接合性を付与するものが好ましい。硬化性樹脂層は、例えば、５０℃〜２００℃の温度範囲で流動性を示し、２００℃以上で硬化するものが好ましい。
硬化性樹脂層は、硬化性樹脂を少なくとも含む。硬化性樹脂は、電気的絶縁性を有する。電気的絶縁性とは、電気抵抗が１０１０Ω・ｍ以上であることを指す。
硬化性樹脂としては、熱またはＵＶ光（紫外光）によって硬化する樹脂が挙げられる。つまり、熱硬化性樹脂および光硬化性樹脂が挙げられる。
熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリウレタン樹脂、ビスマレイミド樹脂、メラミン樹脂、フェノキシ樹脂、および、イソシアネート系樹脂が挙げられる。
光硬化性樹脂としては、例えば、炭素−炭素二重結合をポリマー側鎖または主鎖中もしくは主鎖末端に導入したポリマー等が挙げられる。
なかでも、被接続対象との密着性がより高くなる理由から、熱硬化性樹脂が好ましく、絶縁信頼性がより向上し、耐薬品性に優れる理由から、ポリイミド樹脂および／またはエポキシ樹脂が好ましい。
硬化性樹脂は、１種単独で使用しても、２種以上を併用してもよい。
硬化性樹脂層は、硬化性樹脂以外の成分を含んでいてもよい。
例えば、硬化性樹脂層は、重合開始剤を含んでいてもよい。重合開始剤としては、熱重合開始剤および光重合開始剤が挙げられる。なかでも、熱カチオン重合開始剤が好ましい。光カチオン重合開始剤としては、芳香族ジアゾニウム塩、スルホニウム塩、ヨードニウム塩、ホスホニウム塩、ベンゾイントシレート、および、ｏ−ニトロベンジルトシレートが挙げられる。
例えば、硬化性樹脂層は、重合開始剤を含んでいてもよい。重合開始剤としては、熱重合開始剤および光重合開始剤が挙げられる。なかでも、熱カチオン重合開始剤が好ましい。光カチオン重合開始剤としては、芳香族ジアゾニウム塩、スルホニウム塩、ヨードニウム塩、ホスホニウム塩、ベンゾイントシレート、および、ｏ−ニトロベンジルトシレートが挙げられる。
また、硬化性樹脂層は、硬化剤を含んでいてもよい。硬化剤としては、ジアミノジフェニルメタン、ジアミノジフェニルスルホンのような芳香族アミン、脂肪族アミン、４−メチルイミダゾール等のイミダゾール誘導体、ジシアンジアミド、テトラメチルグアニジン、チオ尿素付加アミン、メチルヘキサヒドロフタル酸無水物等のカルボン酸無水物が挙げられる。
硬化性樹脂層に含まれる添加剤としては、上記以外にも、シランカップリング剤、酸化防止剤、マイグレーション防止剤、充填剤等が挙げられる。
〔異方性導電フィルムの製造方法〕
異方性導電フィルムは、上述の硬化性樹脂層の成分を混合した原料液を用意し、原料液を冷却しながら、別途用意した導電性粒子を原料液に混合し、分散処理する。分散処理は、導電性粒子同士が凝集しないよう十分な撹拌ができ、かつせん断力を有する高速撹拌機、またはホモジナイザーを用いて実施する。分散処理を行う装置は、上述の装置に特に限定されるものではなく、適宜選択できる。分散処理を冷却しながら行うのは、良好な分散状態を得るべく強い撹拌により分散を行った際に、高い撹拌熱が生じる可能性があるためである。撹拌熱がどの程度まで妥当であるかは硬化性樹脂の種類にもよるため、硬化性樹脂に応じて適宜決定される。
分散混合された液を、剥離フィルム上に規定厚みとなるよう塗布を行い、その後オーブン中に入れ乾燥させる際に、磁場を印可することにより、板状の導電性粒子を配向させる。これにより、異方性導電フィルムが得られる。
磁場の方向は、板状の導電性粒子の磁化容易軸の方向に基づき、適宜決定される。磁場は、例えば、コイルを用いて印可するが、磁場の印加方法は、コイルを用いることに限定されるものではない。
異方性導電フィルムは、上述の硬化性樹脂層の成分を混合した原料液を用意し、原料液を冷却しながら、別途用意した導電性粒子を原料液に混合し、分散処理する。分散処理は、導電性粒子同士が凝集しないよう十分な撹拌ができ、かつせん断力を有する高速撹拌機、またはホモジナイザーを用いて実施する。分散処理を行う装置は、上述の装置に特に限定されるものではなく、適宜選択できる。分散処理を冷却しながら行うのは、良好な分散状態を得るべく強い撹拌により分散を行った際に、高い撹拌熱が生じる可能性があるためである。撹拌熱がどの程度まで妥当であるかは硬化性樹脂の種類にもよるため、硬化性樹脂に応じて適宜決定される。
分散混合された液を、剥離フィルム上に規定厚みとなるよう塗布を行い、その後オーブン中に入れ乾燥させる際に、磁場を印可することにより、板状の導電性粒子を配向させる。これにより、異方性導電フィルムが得られる。
磁場の方向は、板状の導電性粒子の磁化容易軸の方向に基づき、適宜決定される。磁場は、例えば、コイルを用いて印可するが、磁場の印加方法は、コイルを用いることに限定されるものではない。
なお、異方性導電フィルムの厚みを変える方法ついては、特に限定されないが、塗布後で既に厚み差がついていることが望ましい。アプリケーターによって塗布厚みを変える場合、剥離フィルムとアプリケーターとのギャップを変えることで変更が可能である。また、一旦塗布した後に液を掻き取る方法でも塗布厚みを変えることができる。また、コーティングヘッドから定量塗布を行う場合は、基材とコーティングヘッドとの相対速度、供給速度の変更でも厚みを変更することができる。さらには、インクジェット方式での塗布でも厚み変更は可能である。異方性導電フィルムを形成する際の塗布方式は、目的および硬化性樹脂等に怖じて適宜決定することができる。
本発明は、基本的に以上のように構成されるものである。以上、本発明の異方性導電フィルムおよび積層体について詳細に説明したが、本発明は上述の実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良または変更をしてもよいのはもちろんである。
以下に実施例を挙げて本発明をさらに具体的に説明する。以下の実施例に示す材料、試薬、使用量、物質量、割合、処理内容、処理手順等は、本発明の趣旨を逸脱しない限り適宜変更することができる。従って、本発明の範囲は以下に示す具体例により限定的に解釈されるべきものではない。
本実施例では、実施例１〜実施例３、および比較例１〜比較例３の異方性導電フィルムについて、導通の安定性、および密着力を評価した。また、導通の安定性の評価、および密着力の評価に基づき、総合評価した。導通の安定性、密着力、および総合評価の評価結果を下記表１に示す。以下、導通の安定性、密着力、および総合評価の評価について説明する。
導通の安定性について説明する。
＜導通の安定性の評価＞
異方性導電フィルムについて、３０か所の抵抗値を測定した。抵抗値の安定度合いを以下に示す評価基準にて評価した。抵抗値はデジタルマルチメーターを用いて４端子法で測定した。
評価基準
Ａ：接続不良なし。
Ｂ：接続不良が１割以下。
Ｃ：接続不良が１割超え。
＜導通の安定性の評価＞
異方性導電フィルムについて、３０か所の抵抗値を測定した。抵抗値の安定度合いを以下に示す評価基準にて評価した。抵抗値はデジタルマルチメーターを用いて４端子法で測定した。
評価基準
Ａ：接続不良なし。
Ｂ：接続不良が１割以下。
Ｃ：接続不良が１割超え。
密着力について説明する。
＜密着力の評価＞
接合体のガラス面を下にし、ＴＥＧ（Test Element Group）チップをピンセットで挟み、持ち上げつつ、その持ち上げに対する抵抗を蝕指式で評価した。各条件で３回行い、その抵抗を鑑みて以下に示す評価基準にて評価した。接合体については後に説明する。
評価基準
Ａ：持ち上げに対する抵抗がある。
Ｂ：持ち上げに対する抵抗があるものと抵抗がなく剥がれるものがある。
Ｃ：抵抗なく全て剥がれる。
＜密着力の評価＞
接合体のガラス面を下にし、ＴＥＧ（Test Element Group）チップをピンセットで挟み、持ち上げつつ、その持ち上げに対する抵抗を蝕指式で評価した。各条件で３回行い、その抵抗を鑑みて以下に示す評価基準にて評価した。接合体については後に説明する。
評価基準
Ａ：持ち上げに対する抵抗がある。
Ｂ：持ち上げに対する抵抗があるものと抵抗がなく剥がれるものがある。
Ｃ：抵抗なく全て剥がれる。
総合評価について説明する。
＜総合評価＞
総合評価は、導通の安定性の評価と密着力の評価のうち、評価の悪い方とした。例えば、導通の安定性の評価が「Ａ」であり、密着力の評価が「Ｂ」であれば、総合評価は「Ｂ」とした。
＜総合評価＞
総合評価は、導通の安定性の評価と密着力の評価のうち、評価の悪い方とした。例えば、導通の安定性の評価が「Ａ」であり、密着力の評価が「Ｂ」であれば、総合評価は「Ｂ」とした。
［接合体］
配線基板として、ＩＴＯ（Indium Tin Oxide）櫛型配線が形成された厚み７００μｍのガラス基板を用いた。電子部品としては、ＴＥＧ（Test Element Group）チップ（サイズ：５ｍｍ×１０ｍｍ、厚み：０．５ｍｍ、金めっきバンプサイズ：５μｍ×３０μｍ、バンプ高さ：０．５μｍ、バンプ間スペース：５μｍ、バンプ数：３０個）を用いた。
配線基板の配線上に異方性導電フィルムを載せ、さらに櫛型配線の上に電子部品の電極端子が当たるように向かい合わせ、平均厚み５０μｍの熱伝導性テフロン（登録商標）シートを緩衝材にし、加熱ツールで温度１８０℃、圧力６０ＭＰａ、および時間５秒間の加熱および加圧接着を行い、接合体を得た。なお、下記表１に示す電極の突出量は、バンプ高さのことであり、金めっきの厚みを調整することにより、バンプ高さを調整した。
配線基板として、ＩＴＯ（Indium Tin Oxide）櫛型配線が形成された厚み７００μｍのガラス基板を用いた。電子部品としては、ＴＥＧ（Test Element Group）チップ（サイズ：５ｍｍ×１０ｍｍ、厚み：０．５ｍｍ、金めっきバンプサイズ：５μｍ×３０μｍ、バンプ高さ：０．５μｍ、バンプ間スペース：５μｍ、バンプ数：３０個）を用いた。
配線基板の配線上に異方性導電フィルムを載せ、さらに櫛型配線の上に電子部品の電極端子が当たるように向かい合わせ、平均厚み５０μｍの熱伝導性テフロン（登録商標）シートを緩衝材にし、加熱ツールで温度１８０℃、圧力６０ＭＰａ、および時間５秒間の加熱および加圧接着を行い、接合体を得た。なお、下記表１に示す電極の突出量は、バンプ高さのことであり、金めっきの厚みを調整することにより、バンプ高さを調整した。
以下、実施例１〜実施例３、および比較例１〜比較例３について説明する。
（実施例１）
実施例１の異方性導電フィルムについて説明する。
［異方性導電フィルム］
（硬化性樹脂成分）
フェノキシ樹脂（新日鉄住金化学株式会社、ＹＰ−５０）４０質量部
液状エポキシ樹脂（三菱化学株式会社、ｊＥＲ８２８）５５質量部
熱カチオン重合開始剤（三新化学工業株式会社、ＳＩ−６０Ｌ）４質量部
シランカップリング剤（信越化学工業株式会社、ＫＢＭ−４０３）１質量部
上述のものを含有する熱重合組成物（硬化性樹脂成分）を調製した。
（導電性粒子）
粒子 ＢａＦｅ（バリウムフェライト）粒子
板の１辺平均長さ １．３μｍ
アスペクト比 ５
保磁力Ｈｃ ７２ｋＡ／ｍ
飽和磁化σｓ ６０Ａｍ２／ｋｇ
ＢａＦｅ（バリウムフェライト）粒子の表面にＣｕを無電解めっき
なお、ＢａＦｅ粉の外接円の直径は平均で１．３μｍであり、導電性粒子の平均粒子直径は１．３μｍであった。
（硬化性樹脂層）
液状硬化性樹脂成分の作製
導電性板状粒子を、上述の硬化性樹脂成分中に混合し、分散させた。導電性粒子の含有量が６体積％となるように、硬化性樹脂成分と導電粒子成分との量を調整した。
（量比）
硬化性樹脂成分 １２５質量部
導電粒子成分 １０質量部
（混合および分散）
硬化性樹脂成分、および導電粒子成分を、それぞれ適量、ＩＫＡ社製ホモジナイザー（ＵＬＴＲＡ−ＴＵＲＲＡＸ（登録商標））に投入し、混合および分散処理を施した。なお、その際、撹拌による熱が生じるため、冷却機構を備え付け、温度６０℃以下に保った。
（実施例１）
実施例１の異方性導電フィルムについて説明する。
［異方性導電フィルム］
（硬化性樹脂成分）
フェノキシ樹脂（新日鉄住金化学株式会社、ＹＰ−５０）４０質量部
液状エポキシ樹脂（三菱化学株式会社、ｊＥＲ８２８）５５質量部
熱カチオン重合開始剤（三新化学工業株式会社、ＳＩ−６０Ｌ）４質量部
シランカップリング剤（信越化学工業株式会社、ＫＢＭ−４０３）１質量部
上述のものを含有する熱重合組成物（硬化性樹脂成分）を調製した。
（導電性粒子）
粒子 ＢａＦｅ（バリウムフェライト）粒子
板の１辺平均長さ １．３μｍ
アスペクト比 ５
保磁力Ｈｃ ７２ｋＡ／ｍ
飽和磁化σｓ ６０Ａｍ２／ｋｇ
ＢａＦｅ（バリウムフェライト）粒子の表面にＣｕを無電解めっき
なお、ＢａＦｅ粉の外接円の直径は平均で１．３μｍであり、導電性粒子の平均粒子直径は１．３μｍであった。
（硬化性樹脂層）
液状硬化性樹脂成分の作製
導電性板状粒子を、上述の硬化性樹脂成分中に混合し、分散させた。導電性粒子の含有量が６体積％となるように、硬化性樹脂成分と導電粒子成分との量を調整した。
（量比）
硬化性樹脂成分 １２５質量部
導電粒子成分 １０質量部
（混合および分散）
硬化性樹脂成分、および導電粒子成分を、それぞれ適量、ＩＫＡ社製ホモジナイザー（ＵＬＴＲＡ−ＴＵＲＲＡＸ（登録商標））に投入し、混合および分散処理を施した。なお、その際、撹拌による熱が生じるため、冷却機構を備え付け、温度６０℃以下に保った。
＜硬化性樹脂塗布膜の作製＞
上述の液状硬化性樹脂成分を、予めシリコーンで処理して剥離機能を付与したＰＥＴ（ポリエチレンテレフタレート）フィルム上に、乾燥後の厚みが１．４３μｍとなるようにアプリケーターにて塗布し、温度７０℃で５分間乾燥した。すなわち、硬化性樹脂層の厚みＴを、Ｔ＝１．１Ｂとした。乾燥際、塗布した基板ごとコイルの中に入れ、電流を流して磁場をかけ続けた。これにより、板状の導電性粒子を配向させた。板状の導電性粒子の配向について、異方性導電フィルムの断面を走査型電子顕微鏡を用いて観察した結果、８０％の板状の導電性粒子が、硬化性樹脂層の表面に対して垂直になっていた。
上述の液状硬化性樹脂成分を、予めシリコーンで処理して剥離機能を付与したＰＥＴ（ポリエチレンテレフタレート）フィルム上に、乾燥後の厚みが１．４３μｍとなるようにアプリケーターにて塗布し、温度７０℃で５分間乾燥した。すなわち、硬化性樹脂層の厚みＴを、Ｔ＝１．１Ｂとした。乾燥際、塗布した基板ごとコイルの中に入れ、電流を流して磁場をかけ続けた。これにより、板状の導電性粒子を配向させた。板状の導電性粒子の配向について、異方性導電フィルムの断面を走査型電子顕微鏡を用いて観察した結果、８０％の板状の導電性粒子が、硬化性樹脂層の表面に対して垂直になっていた。
（実施例２）
実施例２は、実施例１に比して、硬化性樹脂層の厚みＴを、１．４Ｂとした点以外は、実施例１と同じにした。
（実施例３）
実施例３は、実施例１に比して、硬化性樹脂層の厚みＴを、１．４Ｂとし、かつ電極の突出量を１／４とした点以外は、実施例１と同じにした。
実施例２は、実施例１に比して、硬化性樹脂層の厚みＴを、１．４Ｂとした点以外は、実施例１と同じにした。
（実施例３）
実施例３は、実施例１に比して、硬化性樹脂層の厚みＴを、１．４Ｂとし、かつ電極の突出量を１／４とした点以外は、実施例１と同じにした。
（比較例１）
比較例１は、実施例１に比して、硬化性樹脂層の厚みＴを、１．０Ｂとした点以外は、実施例１と同じにした。
（比較例２）
比較例２は、実施例１に比して、硬化性樹脂層の厚みＴを、１．５Ｂとした点以外は、実施例１と同じにした。
（比較例３）
比較例３は、実施例１に比して、硬化性樹脂層の厚みＴを、１．５Ｂとし、かつ電極の突出量を１／２とした点以外は、実施例１と同じにした。
比較例１は、実施例１に比して、硬化性樹脂層の厚みＴを、１．０Ｂとした点以外は、実施例１と同じにした。
（比較例２）
比較例２は、実施例１に比して、硬化性樹脂層の厚みＴを、１．５Ｂとした点以外は、実施例１と同じにした。
（比較例３）
比較例３は、実施例１に比して、硬化性樹脂層の厚みＴを、１．５Ｂとし、かつ電極の突出量を１／２とした点以外は、実施例１と同じにした。
表１に示すように、実施例１〜実施例３は、比較例１〜比較例３に比して、導通の安定性および密着力が優れていた。
比較例１では、硬化性樹脂層の厚みが薄いため、導通の安定性および密着力が劣った。
比較例１のように硬化性樹脂層の厚みが薄い場合、上述の図２４および図２５に示すように、加熱により低粘度化した硬化性樹脂層が外に流れやすくなり、板状の導電性粒子が斜めに傾き、導通安定性を欠いた。また、板状の導電性粒子の先端と電極との間を硬化性樹脂層で埋めきれなくなるため、密着力が低下した。
比較例２は、硬化性樹脂層の厚みが厚いため、導通の安定性および密着力が劣った。
比較例２のように硬化性樹脂層の厚みが厚い場合、上述の図２６および図２７に示すように、硬化性樹脂層の一部が流れることにより、板状の導電性粒子が倒れて導通不良になった。なお、硬化性樹脂層の一部が流れたものは密着に寄与するため、比較例２は比較例１よりも密着力が高かった。
比較例１では、硬化性樹脂層の厚みが薄いため、導通の安定性および密着力が劣った。
比較例１のように硬化性樹脂層の厚みが薄い場合、上述の図２４および図２５に示すように、加熱により低粘度化した硬化性樹脂層が外に流れやすくなり、板状の導電性粒子が斜めに傾き、導通安定性を欠いた。また、板状の導電性粒子の先端と電極との間を硬化性樹脂層で埋めきれなくなるため、密着力が低下した。
比較例２は、硬化性樹脂層の厚みが厚いため、導通の安定性および密着力が劣った。
比較例２のように硬化性樹脂層の厚みが厚い場合、上述の図２６および図２７に示すように、硬化性樹脂層の一部が流れることにより、板状の導電性粒子が倒れて導通不良になった。なお、硬化性樹脂層の一部が流れたものは密着に寄与するため、比較例２は比較例１よりも密着力が高かった。
図２８に示すように硬化性樹脂層１４の一部が電極２２の基材２１面にも流れ、電極２２の周囲２２ｂに硬化性樹脂層１４の一部が達し密着力の確保に効果を発揮する。しかしながら、比較例３のように電極の突出量が多く高い場合、図２９に示すように硬化性樹脂層１４と基材２１面との隙間が大きくなり、電極２２の周囲２２ｂに硬化性樹脂層１４の一部が達せず、密着力が低下し、導通の安定性の劣化に繋がる。比較例３は、硬化性樹脂層の厚みが厚いため、比較例２と同様に導通の安定性および密着力が劣った。比較例３は、電極の突出量が多く密着力は比較例２よりも悪かった。
上述のように硬化性樹脂層の一部が基材面に流れ、かつ電極外に硬化性樹脂層が流れても板状の導電性粒子の配向を維持するには、上述のように板状の導電性粒子を配向させる。さらには、電極の突出量を１／３以下にすることにより、さらに導通の安定性と密着力とが増した。
上述のように硬化性樹脂層の一部が基材面に流れ、かつ電極外に硬化性樹脂層が流れても板状の導電性粒子の配向を維持するには、上述のように板状の導電性粒子を配向させる。さらには、電極の突出量を１／３以下にすることにより、さらに導通の安定性と密着力とが増した。
１０ 異方性導電フィルム
１３ 板状の導電性粒子
１３ａ 表面
１４ 硬化性樹脂層
１５ 剥離層
１７ 外接円
１９ 球状の導電性粒子
２０ 第１の配線基板
２１、２５ 基材
２２、２６ 電極
２４ 第２の配線基板
３０ａ、３０ｂ 端子
３０ｃ 端面
３２ 半導体層
３２ａ、３４ａ、３６ａ 表面
３４ 再配線層
３６ パッシベーション層
３７ 配線
３８ パッド
４０ 積層体
４２、４４、４６、５２ 半導体素子
４４ａ、４６ａ 表面
４４ｂ、６２ｂ 裏面
４５ 端子
５４ センサチップ
５６ レンズ
６０ 第１の半導体ウエハ
６０ａ、６２ａ 表面
６２ 第２の半導体ウエハ
１００ 異方性導電フィルム
Ｂ 平均粒子直径
Ｄ 厚み方向
Ｄｓ 積層方向
Ｎ 法線
ＰＬ 面
Ｔ 厚み
α 角度
δ 突出量
１３ 板状の導電性粒子
１３ａ 表面
１４ 硬化性樹脂層
１５ 剥離層
１７ 外接円
１９ 球状の導電性粒子
２０ 第１の配線基板
２１、２５ 基材
２２、２６ 電極
２４ 第２の配線基板
３０ａ、３０ｂ 端子
３０ｃ 端面
３２ 半導体層
３２ａ、３４ａ、３６ａ 表面
３４ 再配線層
３６ パッシベーション層
３７ 配線
３８ パッド
４０ 積層体
４２、４４、４６、５２ 半導体素子
４４ａ、４６ａ 表面
４４ｂ、６２ｂ 裏面
４５ 端子
５４ センサチップ
５６ レンズ
６０ 第１の半導体ウエハ
６０ａ、６２ａ 表面
６２ 第２の半導体ウエハ
１００ 異方性導電フィルム
Ｂ 平均粒子直径
Ｄ 厚み方向
Ｄｓ 積層方向
Ｎ 法線
ＰＬ 面
Ｔ 厚み
α 角度
δ 突出量
Claims (5)
- 板状の導電性粒子と、
前記板状の導電性粒子を含有する硬化性樹脂層とを有し、
前記板状の導電性粒子の表面は、前記硬化性樹脂層の表面と直交する面に対して平行に配向しており、
前記板状の導電性粒子の外接円の直径で表される前記板状の導電性粒子の粒子直径の平均粒子直径をＢとし、前記硬化性樹脂層の厚みをＴとするとき、１．１Ｂ≦Ｔ≦１．４Ｂである異方性導電フィルム。 - 前記板状の導電性粒子の含有量は、２〜６体積％である請求項１に記載の異方性導電フィルム。
- 前記板状の導電性粒子は、表面に導電層が形成された磁性粒子である請求項１または２に記載の異方性導電フィルム。
- 請求項１〜３のいずれか１項に記載の異方性導電フィルムと、
電極または配線を有する部材とを有し、
前記電極または前記配線と、前記異方性導電フィルムとが電気的に接続されている積層体。 - 前記電極または前記配線は、前記部材の表面に対して突出しており、
前記電極または前記配線の突出量は、前記異方性導電フィルムの厚みの１／３以下である請求項４に記載の積層体。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017198207 | 2017-10-12 | ||
| JP2017198207 | 2017-10-12 | ||
| PCT/JP2018/037940 WO2019074064A1 (ja) | 2017-10-12 | 2018-10-11 | 異方性導電フィルムおよび積層体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2019074064A1 true JPWO2019074064A1 (ja) | 2020-11-26 |
| JP6944534B2 JP6944534B2 (ja) | 2021-10-06 |
Family
ID=66101483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019548239A Active JP6944534B2 (ja) | 2017-10-12 | 2018-10-11 | 異方性導電フィルムおよび積層体 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6944534B2 (ja) |
| TW (1) | TW201923789A (ja) |
| WO (1) | WO2019074064A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113870732B (zh) * | 2021-09-30 | 2024-02-02 | 惠科股份有限公司 | 显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003187885A (ja) * | 2001-12-20 | 2003-07-04 | Sony Corp | 異方性導電フィルムおよび異方性導電フィルムの製造方法ならびに電子部品の実装体 |
| JP2005251647A (ja) * | 2004-03-05 | 2005-09-15 | Fuji Photo Film Co Ltd | 異方性導電膜及びその製造方法 |
| JP2006249342A (ja) * | 2005-03-14 | 2006-09-21 | Sumitomo Electric Ind Ltd | 接着剤組成物およびそれを用いた異方導電性接着剤 |
| JP2006299025A (ja) * | 2005-04-19 | 2006-11-02 | Sumitomo Electric Ind Ltd | エポキシ樹脂組成物 |
| JP2018090768A (ja) * | 2016-12-01 | 2018-06-14 | デクセリアルズ株式会社 | フィラー含有フィルム |
-
2018
- 2018-10-11 WO PCT/JP2018/037940 patent/WO2019074064A1/ja active Application Filing
- 2018-10-11 JP JP2019548239A patent/JP6944534B2/ja active Active
- 2018-10-12 TW TW107135890A patent/TW201923789A/zh unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003187885A (ja) * | 2001-12-20 | 2003-07-04 | Sony Corp | 異方性導電フィルムおよび異方性導電フィルムの製造方法ならびに電子部品の実装体 |
| JP2005251647A (ja) * | 2004-03-05 | 2005-09-15 | Fuji Photo Film Co Ltd | 異方性導電膜及びその製造方法 |
| JP2006249342A (ja) * | 2005-03-14 | 2006-09-21 | Sumitomo Electric Ind Ltd | 接着剤組成物およびそれを用いた異方導電性接着剤 |
| JP2006299025A (ja) * | 2005-04-19 | 2006-11-02 | Sumitomo Electric Ind Ltd | エポキシ樹脂組成物 |
| JP2018090768A (ja) * | 2016-12-01 | 2018-06-14 | デクセリアルズ株式会社 | フィラー含有フィルム |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019074064A1 (ja) | 2019-04-18 |
| TW201923789A (zh) | 2019-06-16 |
| JP6944534B2 (ja) | 2021-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI701782B (zh) | 半導體封裝以及其製造方法 | |
| US20090029504A1 (en) | Wafer-level aca flip chip package using double-layered aca/nca | |
| KR101009090B1 (ko) | 반도체 장치의 제조 방법 | |
| TW200527625A (en) | Wafer-level chip scale package and method for fabricating and using the same | |
| US20120106111A1 (en) | Anisotropic electrically and thermally conductive adhesive with magnetic nano-particles | |
| WO2013089199A1 (ja) | 異方導電性フィルム付き半導体チップ、異方導電性フィルム付き半導体ウェハ、及び半導体装置 | |
| US20100171209A1 (en) | Semiconductor device and method for manufacturing the same | |
| WO2006109383A1 (ja) | 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板 | |
| TW200816335A (en) | Production method of semiconductor device and bonding film | |
| US8722513B2 (en) | Semiconductor chip stack package and manufacturing method thereof | |
| CN116314109A (zh) | 半导体装置 | |
| TWI381036B (zh) | Then the film | |
| JP6944534B2 (ja) | 異方性導電フィルムおよび積層体 | |
| US20150221570A1 (en) | Thin sandwich embedded package | |
| JP2019216097A (ja) | 接続体の製造方法、接続方法 | |
| WO2015178482A1 (ja) | 接着剤及び接続構造体 | |
| US9252126B2 (en) | Multi Chip Package-type semiconductor device | |
| WO2012077447A1 (ja) | 半導体素子の実装方法、及び実装体 | |
| JP6944533B2 (ja) | 異方性導電フィルムおよび積層体 | |
| US20080242079A1 (en) | In-situ formation of conductive filling material in through-silicon via | |
| US8436253B2 (en) | Method of manufacturing mounting structure and mounting structure | |
| CN111480218B (zh) | 半导体装置、半导体装置的制造方法和粘接剂 | |
| JP7220260B2 (ja) | 半導体パッケージ用アンダーフィルフィルム及びこれを用いた半導体パッケージの製造方法 | |
| WO2021033466A1 (ja) | 構造体の製造方法および接合体の製造方法 | |
| WO2019074060A1 (ja) | 複合材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210910 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6944534 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |