CN113299620B - 封装结构、电路板组件及电子设备 - Google Patents

封装结构、电路板组件及电子设备 Download PDF

Info

Publication number
CN113299620B
CN113299620B CN202110564266.9A CN202110564266A CN113299620B CN 113299620 B CN113299620 B CN 113299620B CN 202110564266 A CN202110564266 A CN 202110564266A CN 113299620 B CN113299620 B CN 113299620B
Authority
CN
China
Prior art keywords
package
packaging
electric
circuit board
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110564266.9A
Other languages
English (en)
Other versions
CN113299620A (zh
Inventor
杨彩红
杨俊�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN202110564266.9A priority Critical patent/CN113299620B/zh
Publication of CN113299620A publication Critical patent/CN113299620A/zh
Application granted granted Critical
Publication of CN113299620B publication Critical patent/CN113299620B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本申请公开了一种封装结构、电路板组件及电子设备；其中，所述封装结构包括：封装载板、封装器件、第一连接件、第一电连接部以及封装层，所述封装载板具有相对设置的第一表面和第二表面；所述封装器件与所述封装载板的第一表面连接；所述第一连接件的一端与所述封装载板的第一表面连接，所述第一电连接部连接于所述第一连接件远离所述第一表面的一端；所述封装层设置在所述封装载板的第一表面，且所述封装层覆盖所述封装器件和所述第一连接件，所述第一电连接部设置于所述封装层之外。本申请提供一种在封装结构的封装层之上布设电连接件的方案，可提升电子设备的主板的布局、以缩小主板的面积，进而有助于实现电子设备的小型化。

Description

封装结构、电路板组件及电子设备
技术领域
本申请属于封装技术领域，具体涉及一种封装结构、电路板组件及电子设备。
背景技术
现如今，电子设备已经成为日常生活中常用的工具。通常，在电子设备中的主板(例如电路板)上需要对封装结构进行封装，以通过封装结构实现电路板的部分功能。
目前，现有的封装结构通常是通过底部设置的焊盘或者锡球与电子设备的主板电性连接，封装结构在电子设备的主板上与其他电子元件或者模块的电性连接则需要另外借助专门设置的电连接器或者导电弹片等电连接件。这就导致还需要在电子设备的主板上增设专门的电连接件例如板对板连接器(即，BTB连接器)和天线的弹片等，而这些电连接件的存在会占用主板布局面积的相当一部分的空间。虽然上述的这些电连接件分布大部分靠近主板的边缘区域，但在主板的布局上也占用了不小的一部分空间，不利于电子设备的小型化发展。
发明内容
本申请旨在提供一种封装结构、电路板组件及电子设备，以解决现有的封装结构在设置于电子设备的主板上时还需在主板上设置较多的电连接件，导致主板布局面积大，不利于电子设备的小型化的问题。
为了解决上述技术问题，本申请是这样实现的：
第一方面，本申请实施例提出了一种封装结构，其包括：
封装载板，所述封装载板具有相对设置的第一表面和第二表面；
封装器件，所述封装器件与所述封装载板的第一表面连接；
第一连接件和第一电连接部，所述第一连接件的一端与所述封装载板的第一表面连接，所述第一电连接部连接于所述第一连接件远离所述第一表面的一端；以及，
封装层，所述封装层设置在所述封装载板的第一表面，且所述封装层覆盖所述封装器件和所述第一连接件，所述第一电连接部设置于所述封装层之外。
第二方面，本申请实施例提出了一种电路板组件，其包括电路板，以及上述任一种所述的封装结构，所述封装结构与所述电路板电性连接。
第三方面，本申请实施例提出了一种电子设备，其包括设备盖板，设备边框以及如上所述的电路板组件；
所述设备盖板和所述设备边框围合成容置空间，所述电路板组件设置于所述容置空间内。
在本申请的实施例中提供了一种新结构形式的封装结构，在该封装结构的封装层的外表面上设置有第一电连接部，所述第一电连接部可用于与电子设备的电连接端口直接相连，也就是说，可使用所述封装结构的封装层所自带的所述第一电连接部取代电子设备的主板上设置各种形式的电连接件(例如BTB连接器或者金属弹片等)的方案，本申请中的设计可以省去或减少在电子设备的主板上设置电连接器或者金属弹片，有助于优化电子设备的主板布局，减少电子设备的主板面积，以满足电子设备的小型化发展需求。
本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是根据本申请实施例提供的封装结构的结构示意图之一；
图2是根据本申请实施例提供的封装结构的结构示意图之二；
图3是根据本申请实施例提供的电子设备的结构示意图；
图4-图8是根据本申请实施例提供的封装结构的一种制作方法流程图；
图9、图10分别是根据本申请实施例提供的封装结构的另一种制作方法流程图。
附图标记：
1-封装结构，2-电路板，3-设备盖板，4-设备边框，5-切割位置；
101-封装载板，102-封装器件，103-第一连接件，104-第一电连接部，105-封装层，106-第二连接件，107-第二电连接部，108-连接部；
401-边框连接端子。
具体实施方式
下面将详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
下面结合图1至图10描述根据本申请实施例提供的封装结构、电路板组件以及电子设备。
参见图1所示，本申请实施例提供了一种封装结构，所述封装结构1包括：封装载板101，封装器件102，第一连接件103，第一电连接部104以及封装层105。
其中，所述封装载板101具有相对设置的第一表面和第二表面。参见图1示出的方向，例如所述第一表面为所述封装载板101的正面，所述第二表面为所述封装载板101的背面或者称为底面。
其中，所述封装器件102与所述封装载板101的第一表面连接。所述第一连接件103的一端与所述封装载板101的第一表面连接，所述第一电连接部104连接于所述第一连接件103远离所述第一表面的一端。所述封装层105设置在所述封装载板101的第一表面，且所述封装层105覆盖所述封装器件102和所述第一连接件103，所述第一电连接部104设置于所述封装层105之外。
也就是说，在本申请的实施例中，所述封装载板101的第一表面用于承载上述的封装器件102和第一连接件103。并且，所述封装层105可覆盖住所述封装器件102和所述第一连接件103，以对所述封装器件102和所述第一连接件103起到良好的保护作用；与此同时，所述第一电连接部104设置在所述第一连接件103上且伸出至所述封装层105之外，用于进行电连接。也即，本申请的实施例中设计在封装结构的封装层之上设置电连接件。
在现有技术中，通常封装结构是通过焊接等电连接方式设置在电子设备的主板(电路板)上。封装结构在电子设备的主板上与其他电子元件或者模块等的电性连接还需要借助BTB连接器或者导电弹片等电连接件，而这些电连接件目前需要设置在电子设备的主板上，这就会占用主板布局面积的相当一部分的空间，虽然其分布大部分靠近主板边缘区域，但在主板布局上还是会占用不小的一部分空间，不利于主板尺寸的小型化，进而会影响到电子设备的尺寸。
为了解决现有技术中因封装结构本身并不带有电连接件，而需要在电子设备的主板上布设专门用于所述封装结构的BTB连接器或者导电弹片等电连接件导致电子设备的主板尺寸无法减小的问题，本申请提出了一种新型结构的封装结构。
本申请实施例提供的封装结构与现有的封装结构相比：本申请的实施例中，在所述封装结构1的封装层105的表面上设置有所述第一电连接部104，即封装层105上自带有电连接件。此封装结构1的封装层105上的第一电连接部104用于所述封装结构1与电子设备其他部件之间的电性连接。该设计取代了在电子设备的主板上设置连接器件与弹片的方案，有助于提升主板的布局面积，可缩小主板的尺寸。
在本申请的实施例中提供了一种新结构形式的封装结构，在该封装结构1的封装层105设置有第一电连接部104，所述第一电连接部104可用于与电子设备的电连接端口相连，也就是说，可使用所述封装结构1的封装层105自带的所述第一电连接部104取代在电子设备的主板上设置各种电连接件(例如BTB连接器或者金属弹片等)的方案，本申请中的设计可以省去或减少在电子设备的主板上设置电连接器或者金属弹片，有助于优化电子设备的主板布局，减少电子设备的主板面积尺寸，以满足电子设备的小型化发展需求。
在本申请一个可选的例子中，参见图1至图3所示，在所述封装载板101的第二表面设置有连接部108，所述连接部108用于与电路板2连接。通过所述连接部108可使所述封装结构1与电子设备的电路板2连接在一起，同时实现二者之间的电性导通。
其中，所述连接部108例如为金属焊盘或者锡球。
在本申请的实施例中，所述封装结构1的第二表面(即背面或者称底面)设置有金属焊盘或者锡球，可用于所述封装结构1与所述电子设备的电路板2之间通过表面贴装技术(surface Mounte Technology，SMT)进行电性连接。
其中，所述连接部108的设置数量和具体形式可以根据具体需要灵活调整，本申请对此不作限制。
在本申请一个可选的例子中，参见图1和图2所示，所述第一连接件103为柱状结构的导电体。
所述第一连接件103用于承载所述第一电连接部104，且可使所述第一电连接部104与所述承载基板101电性导通。
其中，所述第一连接件103例如为金属材质。
例如，所述第一连接件103的导电铜柱。
当然，所述第一连接件103并不限于为上述的导电铜柱，还可以为其他的结构形式，只要能使所述第一电连接部104与所述承载基板101电性导通即可，本申请对此不作限制。
可选地，所述第一电连接部104为金属弹片、电连接器、电接触点或者电连接端口。
也就是说，所述第一电连接部104可以为各种形式的电连接件，本领域技术人员可以根据实际需要灵活选择。
所述第一连接件103和所述第一电连接部104可以根据需要设置为一个，也可以设置为多个，本领域技术人员可以根据需要进行调整，本申请对此不作限制。
此外，所述第一连接件103上可以设置一个，也可以设置多个所述第一电连接部104，本申请对此不作限制。
本申请实施例提供的封装结构，参见图2所示，其还可以包括：第二连接件106和设置在所述第二连接件106侧部上的第二电连接部107；其中，所述第二连接件106与所述封装载板101的第一表面连接，且所述第二连接件106设置于所述封装载板101的边缘区域；所述封装层105覆盖所述第二连接件106，所述第二电连接部107朝向所述封装层105边缘外侧并从所述封装层105的侧部露出。
也就是说，本申请的技术方案中还设计在所述封装结构1的侧部设置有电连接件，即所述第二电连接部107。这样，所述封装结构1侧部的所述第二电连接部107可用于所述封装结构1与电子设备的边框连接端子401进行电性连接，参见图3所示。
在本申请一个可选的例子中，所述第二连接件106为导电件；所述第二电连接部107为金属弹片、电连接器、电接触点或者电连接端口。
其中，所述第二连接件106可以与所述第一连接件103相同，所述第二电连接部107可以与所述第一电连接部104相同。
所述第二电连接部107的具体形式可以根据需要灵活选择，但所述第二电连接部107的形式应当与所述电子设备的边框连接端子401相匹配，以实现电性导通。
如图1至图3所示，本申请实施例提供的封装结构，可以在所述封装层105的表面上和所述封装层105的侧部均设置电连接件。在这样的设计下，所述封装层105表面上的电连接件，即所述第一电连接部104用于所述封装结构1与电子设备的例如设备盖板上设置的连接端口的连接，所述封装层105侧部的电连接件，即所述第二电连接部107用于所述封装结构1与电子设备的边框连接端子401电性连接。从而可以完全取代在电子设备的主板上设置专门电连接件例如电连接器、弹片等的方案，可提升电子设备的主板的布局形式，有助于减小主板的面积尺寸，进而有助于实现电子设备的小型化。
在本申请的一个可选的例子中，所述第一电连接部104可通过导电胶或者印刷锡膏连接在所述第一连接件103的一端面上。以实现所述第一电连接部104与所述第一连接件103的电性导通。
同样地，所述第二电连接部107可通过导电胶或者印刷锡膏连接在所述第二连接件106的侧部上。
在本申请的一个可选的例子中，参见图1和图2所示，所述封装器件102设置为至少一个，其中，所述封装器件102为芯片或者电子元件等。
例如，所述封装器件102为CSP芯片。
具体地，在所述封装载板101的第一表面上可通过晶粒粘接工艺连接电子元件、片等所述封装器件102。其中，芯片与所述封装载板101之间可通过引线键合或者导电胶粘合的方式实现二者的电性连接
当然，所述封装器件102也可以为其他类型的芯片或者电子元件，本领域技术人员可以根据具体需要灵活选择，本申请对此不作限制。
在本申请的一个可选的例子中，所述封装层105为塑封胶层。所述封装层105用于保护所述封装载板101以及设置于所述封装载板101上的各个部件。
需要注意的是，所述第一电连接部104和所述第二电连接部107均是露出于所述封装层105的，以便于进行电性连接。
参见图4至图10，示出了本申请实施例提供的一种封装结构的制作方法的流程图，以下进行具体的描述。
参见图4至图8，本申请实施例提供的一种封装结构的制作方法包括：
步骤1：将封装器件102和第一连接件103连接在封装载板101的第一表面。
其中，在所述步骤1实施之前，参见图4所示，首先提供一封装载板101。在此封装载板101的第一表面(例如正面)设置有贴装晶片的金属焊盘及键合线焊接引脚。
在所述步骤1实施过程中，参见图5所示，在所述封装载板101的第一表面通过晶粒粘接工艺固定电子元件、芯片等所述封装器件102。芯片与所述封装载板101之间可通过引线键合或者导电胶粘合的方式实现二者的电性连接。所述第一连接件103的一端与所述封装载板101的第一表面电性连接。
步骤2：参见图6所示，在所述封装载板101的第一表面设置封装层105，所述封装层105覆盖所述封装器件102和所述第一连接件103。
所述步骤2用于对所述封装载板101进行封装，进而可对所述封装载板101上的电子元件和芯片等进行电气保护。
其中，在所述封装载板101上可采用注塑塑封胶的方式进行塑封胶塑封。
步骤3：参见图7所示，将所述封装载板101的第一表面上设置的所述封装层105研磨，以露出所述第一连接件103。
在所述步骤3中对所述封装层105进行研磨的目的在于露出所述第一连接件103，以便于在其上连接所述第一电连接部104。
步骤4：参见图8所示，在所述第一连接件103露出所述封装层105的表面上连接第一电连接部104，得到所述封装结构。
其中，所述第一电连接部104例如通过导电胶或者印刷锡膏连接在所述第一连接件103的一端面上。以实现二者之间的紧密连接和电性导通。
本申请实施例提供的一种封装结构的制作方法还包括：
在所述步骤1中：将第二连接件106连接在所述封装载板101的第一表面，在所述第二连接件106的侧部上设置至少一个第二电连接部107。
也就是说，在所述步骤1中，除了在所述封装载板101的第一表面上连接所述第一连接件103之外，还可以在所述第一表面上连接所述第二连接件106。
其中，所述第二连接件106例如可以通过焊接等方式连接在所述封装载板101的第一表面上。
其中，所述第二连接件106为导电件。
其中，在所述第二电连接件106上设置有所述第二电连接部107，所述第二电连接部107可以设置一个，也可以设置多个。并且，所述第二电连接部107也可以通过导电胶或者印刷锡膏的方式固定在所述第二连接件106的侧部上。
本申请的实施例中，通过所述第二连接件103和所述第二电连接部107可实现在所述封装结构1的侧部上也形成电连接端。与所述封装结构1表面上的电连接端配合，可实现所述封装结构在各个方向的电性连接。
在所述步骤2中还包括：所述封装层105覆盖所述第二连接件106。
也就是说，所述封装层105也用于保护所述第二连接件106，但需要注意的是，所述第二连接件106上的所述第二电连接部107也需要从所述封装层105的侧部露出。
步骤5：参见图9和图10所示，在靠近所述第二连接件106的位置沿切割位置5，切割所述封装载板101以露出所述第二连接件106侧部上的所述第二电连接部107。
需要说明的是，当在所述封装载板101上设置所述第二连接件106时，是通过切割的方式使所述第二连接件106上的所述第二电连接部107外露的。当然由于切割位置的不同，可能导致所述第二电连接部107未能完全露出，此时可以研磨切割面，以使所述第二电连接部107露出。
本申请实施例提供的一种封装结构的制作方法，在所述步骤1中还包括：
在所述封装载板101的第二表面设置至少一个连接部108，所述连接部108为金属焊盘或者锡球。所述连接部108用于与电路板2连接。
本申请实施例提供了一种电路板组件，参见图3所示，其包括有电路板2，以及所述封装结构1，所述封装结构1与所述电路板2电性连接。
具体地，所述封装结构1可通过所述封装载板101第二表面上设置的连接部108与所述电路板2电性连接。其中，所述连接部108例如为金属焊盘或者锡球。
本申请实施例提供了一种电子设备，参见图3所示，所述电子设备包括设备盖板3，设备边框4以及上述的电路板组件；其中，所述设备盖板3和所述设备边框4围合成容置空间，所述电路板组件设置于所述容置空间内。
本申请实施例提供的电子设备可以是但并不限于为智能手机。本申请实施例提供的电子设备还可以为平板电脑、笔记本电脑、电子书及智能可穿戴设备等电子类产品，本申请中对此不作限制。
根据本申请实施例的电子设备的其他构成，以及操作对于本领域普通技术人员而言都是已知的，这里不再详细描述。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施例，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。

Claims (9)

1.一种封装结构，其特征在于，包括：
封装载板(101)，所述封装载板(101)具有相对设置的第一表面和第二表面；
封装器件(102)，所述封装器件(102)与所述封装载板(101)的第一表面连接；
第一连接件(103)和第一电连接部(104)，所述第一连接件(103)的一端与所述封装载板(101)的第一表面连接，所述第一电连接部(104)连接于所述第一连接件(103)远离所述第一表面的一端；以及，
封装层(105)，所述封装层(105)设置在所述封装载板(101)的第一表面，且所述封装层(105)覆盖所述封装器件(102)和所述第一连接件(103)，所述第一电连接部(104)设置于所述封装层(105)之外；
还包括第二连接件(106)和设置在所述第二连接件(106)侧部上的第二电连接部(107)；
所述第二连接件(106)与所述封装载板(101)的第一表面连接，且所述第二连接件(106)设置于所述封装载板(101)的边缘区域；
所述封装层(105)覆盖所述第二连接件(106)，所述第二电连接部(107)朝向所述封装层(105)边缘外侧并从所述封装层(105)的侧部露出。
2.根据权利要求1所述的封装结构，其特征在于，所述第一连接件(103)为柱状结构的导电体；
所述第一电连接部(104)为金属弹片、电连接器、电接触点或者电连接端口。
3.根据权利要求1所述的封装结构，其特征在于，所述封装载板(101)的第二表面设置有连接部(108)，所述连接部(108)用于与电路板连接。
4.根据权利要求3所述的封装结构，其特征在于，所述连接部(108)为金属焊盘或者锡球。
5.根据权利要求1所述的封装结构，其特征在于，所述第二连接件(106)为导电件；
所述第二电连接部(107)为金属弹片、电连接器、电接触点或者电连接端口。
6.根据权利要求1所述的封装结构，其特征在于，所述第一电连接部(104)通过导电胶或者印刷锡膏连接在所述第一连接件(103)的一端面上。
7.根据权利要求1所述的封装结构，其特征在于，所述封装器件(102)设置为至少一个，所述封装器件(102)为芯片或者电子元件。
8.一种电路板组件，其特征在于，包括电路板(2)，以及权利要求1-7任一项所述的封装结构(1)，所述封装结构(1)与所述电路板(2)电性连接。
9.一种电子设备，其特征在于，包括设备盖板(3)，设备边框(4)以及权利要求8所述的电路板组件；
所述设备盖板(3)和所述设备边框(4)围合成容置空间，所述电路板组件设置于所述容置空间内。
CN202110564266.9A 2021-05-21 2021-05-21 封装结构、电路板组件及电子设备 Active CN113299620B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110564266.9A CN113299620B (zh) 2021-05-21 2021-05-21 封装结构、电路板组件及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110564266.9A CN113299620B (zh) 2021-05-21 2021-05-21 封装结构、电路板组件及电子设备

Publications (2)

Publication Number Publication Date
CN113299620A CN113299620A (zh) 2021-08-24
CN113299620B true CN113299620B (zh) 2023-01-06

Family

ID=77324102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110564266.9A Active CN113299620B (zh) 2021-05-21 2021-05-21 封装结构、电路板组件及电子设备

Country Status (1)

Country Link
CN (1) CN113299620B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197335A (zh) * 2006-12-08 2008-06-11 日月光半导体制造股份有限公司 具有加固件的覆晶封装结构及其封装方法
CN102176444A (zh) * 2011-03-22 2011-09-07 南通富士通微电子股份有限公司 高集成度系统级封装结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112008000229B4 (de) * 2007-01-22 2014-10-30 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung
JP4576448B2 (ja) * 2008-07-18 2010-11-10 三菱電機株式会社 電力用半導体装置
KR101485582B1 (ko) * 2008-08-13 2015-01-23 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP4634497B2 (ja) * 2008-11-25 2011-02-16 三菱電機株式会社 電力用半導体モジュール
KR20150035251A (ko) * 2013-09-27 2015-04-06 삼성전기주식회사 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
JP6870531B2 (ja) * 2017-08-21 2021-05-12 三菱電機株式会社 パワーモジュールおよび電力変換装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197335A (zh) * 2006-12-08 2008-06-11 日月光半导体制造股份有限公司 具有加固件的覆晶封装结构及其封装方法
CN102176444A (zh) * 2011-03-22 2011-09-07 南通富士通微电子股份有限公司 高集成度系统级封装结构

Also Published As

Publication number Publication date
CN113299620A (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
US10810477B2 (en) Method for producing a circuit for a chip card module and circuit for a chip card module
US8544755B2 (en) Subscriber identity module (SIM) card
US6534879B2 (en) Semiconductor chip and semiconductor device having the chip
US20040217472A1 (en) Low cost chip carrier with integrated antenna, heat sink, or EMI shielding functions manufactured from conductive loaded resin-based materials
CN100527412C (zh) 电子电路模块及其制造方法
CN211879388U (zh) 感光模块
US6130478A (en) Polymer stud grid array for microwave circuit arrangements
US7023085B2 (en) Semiconductor package structure with reduced parasite capacitance and method of fabricating the same
WO2019029753A1 (zh) 一种板级架构及其制备方法、移动终端
CN106470527A (zh) 用于形成增强型指纹辨识模块的印刷电路板结构
CN113539979A (zh) 封装结构及其制法
CN114823651B (zh) 一种带有滤波器的射频系统模块封装结构及方法
CN103582286A (zh) 电路板组件及相机模组
US6122172A (en) Polymer stud grid array
CN113299620B (zh) 封装结构、电路板组件及电子设备
CN113539990A (zh) 具有热辐射部的电子器件模块及其制造方法
US20230245986A1 (en) Electronic package and fabrication method thereof
CN113745202A (zh) 封装模组及其制作方法、电子设备
CN114073171A (zh) 线路嵌入式基板、芯片封装结构及基板制备方法
CN107735861B (zh) 高频模块
CN114731358A (zh) 线路板组件、感光组件、摄像模组以及线路板组件和感光组件的制备方法
JPH11297752A (ja) 半導体チップの実装構造、およびこの実装構造を有する半導体装置
US7019387B1 (en) Lead-frame connector and circuit module assembly
CN105280603A (zh) 电子封装组件
CN113853056B (zh) 封装模组、板对板连接结构及其制备方法和终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant