TW201413906A - 半導體封裝件及其製法 - Google Patents

半導體封裝件及其製法 Download PDF

Info

Publication number
TW201413906A
TW201413906A TW101135244A TW101135244A TW201413906A TW 201413906 A TW201413906 A TW 201413906A TW 101135244 A TW101135244 A TW 101135244A TW 101135244 A TW101135244 A TW 101135244A TW 201413906 A TW201413906 A TW 201413906A
Authority
TW
Taiwan
Prior art keywords
protective layer
insulating protective
semiconductor package
pad
semiconductor wafer
Prior art date
Application number
TW101135244A
Other languages
English (en)
Other versions
TWI492358B (zh
Inventor
張翊峰
施嘉凱
劉正仁
蔡芳霖
江政嘉
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW101135244A priority Critical patent/TWI492358B/zh
Priority to CN201210418094.5A priority patent/CN103681366B/zh
Publication of TW201413906A publication Critical patent/TW201413906A/zh
Application granted granted Critical
Publication of TWI492358B publication Critical patent/TWI492358B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種半導體封裝件及其製法，該半導體封裝件係包括：第一絕緣保護層，係具有複數個第一絕緣保護層開孔；至少一線路層，係形成於該第一絕緣保護層之一表面上，該線路層具有至少一第一銲墊，且部份該線路層係對應該第一絕緣保護層開孔地外露於該第一絕緣保護層；至少一半導體晶片，係設於該第一絕緣保護層之該表面上，並電性連接該第一銲墊與該半導體晶片；以及封裝膠體，係形成於該第一絕緣保護層之該表面上，以包覆該半導體晶片與該第一銲墊。藉由本發明可降低半導體封裝件之高度，進而增加電子產品的可配置空間。

Description

半導體封裝件及其製法
本發明係關於一種半導體封裝件及其製法，更詳言之，本發明係為一種不具承載板之半導體封裝件及其製法。
現今，隨著科技發展的進步，電子產品的業者紛紛朝著使產品輕薄之方向開發出各種不同型態的半導體封裝件，且為了使半導體封裝件做更有效的空間運用，仍不斷地改良與克服半導體封裝件的製程技術，以符合現代科技產品的趨勢。
柵格陣列(Land Grid Array，LGA)封裝技術是插針網格陣列(Pin Grid Array，PGA)封裝技術的改良，而相較於該插針網格陣列封裝技術，該柵格陣列封裝係將所有引腳除去，轉變為平面上的大量觸點，因此可消除該插針網格陣列封裝技術於各引腳間間隔較密集所產生之信號干擾問題。此外，該柵格陣列封裝件可直接藉由錫材料安裝在電路板(PCB)上，亦可藉由柵格陣列封裝插座與半導體晶片連接，並藉此使該半導體晶片與該電路板之間的距離明顯縮短，使得該柵格陣列封裝的電氣性能要優於該插針網格陣列封裝。
接著，請參閱第1圖，係為習知柵格陣列封裝型式之半導體封裝件的剖面示意圖。
如第1圖所示，其係提供一承載板10，而該承載板10具有相對之第一表面102及第二表面104，且該承載板 10之第一表面102上具有複數觸點16，且該承載板10之第二表面104上設有半導體晶片12，並於該半導體晶片12之頂面122設有複數第一銲墊124，再藉由銲線14以與該承載板10之第二表面104上的複數第二銲墊106電性連接，再於該承載板10之第二表面104上形成封裝膠體18，以包覆該半導體晶片12、第一銲墊124、第二銲墊106與銲線14。不過，前述之柵格陣列的封裝方式還是包括有承載板10，所以整體結構的高度無法有效降低。
因此，如何克服習知技術之種種問題，實為一重要課題。
為解決上述習知技術之種種問題，本發明遂揭露一種半導體封裝件，係包括：第一絕緣保護層，係具有複數個第一絕緣保護層開孔；至少一線路層，係形成於該第一絕緣保護層之一表面上，該線路層具有至少一第一銲墊，且部份該線路層係對應該第一絕緣保護層開孔外露於該第一絕緣保護層；至少一半導體晶片，係設於該第一絕緣保護層之該表面上，並電性連接該第一銲墊與該半導體晶片；以及封裝膠體，係形成於該第一絕緣保護層之該表面上，以包覆該半導體晶片與該第一銲墊。
本發明又提供一種半導體封裝件之製法，係包括：提供一承載板，其上形成有第一絕緣保護層，該第一絕緣保護層上形成有一線路層，且該線路層包含有至少一第一銲墊；於該第一絕緣保護層上設置至少一半導體晶片，並電 性連接該第一銲墊與該半導體晶片；於該第一絕緣保護層上形成一封裝膠體，以包覆該半導體晶片與該第一銲墊；移除該承載板；以及移除部分該第一絕緣保護層，以形成複數第一絕緣保護層開孔並外露部分該線路層。
前述之半導體封裝件之製法中，復包括進行切單步驟。
前述之半導體封裝件之製法中，部份該第一絕緣保護層開孔係對應該半導體晶片形成，以外露該半導體晶片之底面。
前述之半導體封裝件之製法中，於設置該半導體晶片之前，復包括形成第二絕緣保護層於該第一絕緣保護層與各該線路層上，且形成外露該第一銲墊之頂面之第二絕緣保護層開孔。
前述之半導體封裝件及其製法，該線路層係以噴注(jetting)方式形成，並且該第一絕緣保護層之材質係為聚對二甲苯基(parylene)。
依上所述，本發明之半導體封裝件及其製法係移除承載板，並移除部分該第一絕緣保護層以外露銲墊，因此，藉由本發明之方式可有效解決習知技術因具有承載板而使整體高度無法降低之問題。此外，本發明亦能應用於柵格陣列(LGA)封裝技術。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地 瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「側」、「頂」、「底」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第一實施例
第2A至2H圖所示者，係本發明之半導體封裝件及其製法的第一實施例之剖面示意圖。
如第2A圖所示，提供一承載板20，且於該承載板20之頂面202與側邊204形成第一絕緣保護層22，於本實施例中，該第一絕緣保護層22之材質係為聚對二甲苯基(parylene)，但不以此為限，該第一絕緣保護層22更可為聚合物(polymer)之材質。
請參閱第2B圖，於該第一絕緣保護層22上形成有一線路層(未標元件符號)，於本實施例中，該線路層係以噴注(jetting)方式噴注導電材料於該第一絕緣保護層22上來形成，且以噴注方式形成該線路層後，並可選擇性 進行一烘烤程序，以固化該線路層。該線路層可依照實際半導體封裝件線路佈局需求，形成複數線路於該線路層中。於本實施例中，該線路層包含有至少一第一銲墊22a、至少一第二銲墊22a’與至少一置晶墊22b。
接著，請參閱第2C圖，在設置半導體晶片之前，先形成第二絕緣保護層24於該第一絕緣保護層22、該第一銲墊22a、該第二銲墊22a’與各該置晶墊22b上，以覆蓋該第一銲墊22a、該第二銲墊22a’與各該置晶墊22b。
復請參閱第2D圖，移除部分該第一銲墊22a之頂面上之第二絕緣保護層24，而形成第二絕緣保護層開孔242，以外露該第一銲墊22a之上表面；於此實施例中，該第二絕緣保護層開孔242以雷射方式形成，該第二絕緣保護層24係結合該第一絕緣保護層22，且包覆該置晶墊22b、該第二銲墊22a’與部份該第一銲墊22a。
請參閱第2E圖，於該第二絕緣保護層24上設置對應該置晶墊22b的至少一半導體晶片26，再以銲線25電性連接部份該第一銲墊22a與該半導體晶片26，接著，於該第二絕緣保護層24上形成一封裝膠體28，以包覆該半導體晶片26與該第一銲墊22a。
請參閱第2F圖，移除該承載板20與其側邊204上之該第一絕緣保護層22，且於本實施例中，係以剝離方式移除該承載板20與第一絕緣保護層22。此時，由於該封裝膠體28與該第一絕緣保護層22間之黏結力係大於該承載板20與該第一絕緣保護層22間之黏結力，所以該封裝膠 體28與該第一絕緣保護層22不會分離。
請參閱第2G圖，移除部分該第一銲墊22a與各該置晶墊22b之底面上的第一絕緣保護層22，而形成第一絕緣保護層開孔222，使該第二銲墊22a’與各該置晶墊22b之底面外露，而各該置晶墊22b之底面係供表面黏著件(SMD)電性連接，於本實施例中，該第一絕緣保護層開孔222係以雷射之方式形成。
復請參閱第2H圖，進行切單步驟，而形成複數半導體封裝件，而各該半導體封裝件具有一半導體晶片。
第二實施例
請參閱第3圖，係為本發明之半導體封裝件之第二實施例之剖面示意圖。
本實施例大致相同於第一實施例，其不同之處在於本實施例不形成有該第二絕緣保護層24，因此，該半導體晶片26係直接設置於該置晶墊22b上。
第三實施例
請參閱第4圖，係為本發明之半導體封裝件之第三實施例之剖面示意圖。
本實施例大致相同於第一實施例，其不同之處在於本實施例不形成有該置晶墊22b，且該半導體晶片26係直接設置於該第一絕緣保護層22上，而該第一絕緣保護層開孔222’係直接外露該半導體晶片26之底面。
本發明復提供一種半導體封裝件，係包括：第一絕緣保護層22，係具有複數個第一絕緣保護層開孔222，而各 該第一絕緣保護層開孔222以雷射方式形成；至少一線路層(未標元件符號)，係形成於該第一絕緣保護層22之一表面上，該線路層具有至少一第一銲墊22a，且部份該線路層係對應各該第一絕緣保護層開孔222外露於該第一絕緣保護層22；至少一半導體晶片26，係設於該第一絕緣保護層22之該表面上，並電性連接該第一銲墊22a與該半導體晶片26；以及封裝膠體28，係形成於該第一絕緣保護層22之該表面上，以包覆該半導體晶片26與該第一銲墊22a。
於上述之半導體封裝件中，部份該第一絕緣保護層開孔222復對應該半導體晶片26地形成，以外露該半導體晶片26之底面，且復包括對應位於該半導體晶片26之底面與該第一絕緣保護層22之間的複數個置晶墊22b。
於上述之半導體封裝件中，該線路層復包含複數第二銲墊22a’，且該第二銲墊22a’係藉由該第一絕緣保護層開孔222外露於該第一絕緣保護層22。
於本發明之半導體封裝件中，復包括第二絕緣保護層24，係形成於該第一絕緣保護層22之該表面與各該第一銲墊22a上，且該第二絕緣保護層24係形成有外露該第一銲墊22a之頂面之第二絕緣保護層開孔242，而該第二絕緣保護層開孔242係以雷射方式形成，且第二絕緣保護層24結合該第一絕緣保護層22，且包覆該置晶墊22b與部份該第一銲墊22a，又該第一絕緣保護層22之材質係為聚對二甲苯基(parylene)。綜上所述，本發明之半導體封裝件及其製法係移除承載板，並移除部分該第一絕緣保護層以 外露銲墊，因此，藉由本發明之方式可有效解決習知技術因具有承載板而使整體高度無法降低之問題。此外，本發明亦能應用於柵格陣列(LGA)封裝技術。
上述該些實施樣態僅例示性說明本發明之功效，而非用於限制本發明，任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述該些實施態樣進行修飾與改變。此外，在上述該些實施態樣中之元件的數量僅為例示性說明，亦非用於限制本發明。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10、20‧‧‧承載板
102‧‧‧第一表面
104‧‧‧第二表面
106、22a’‧‧‧第二銲墊
12、26‧‧‧半導體晶片
122、202‧‧‧頂面
124、22a‧‧‧第一銲墊
14、25‧‧‧銲線
16‧‧‧觸點
18、28‧‧‧封裝膠體
204‧‧‧側邊
22‧‧‧第一絕緣保護層
22b‧‧‧置晶墊
222、222’‧‧‧第一絕緣保護層開孔
24‧‧‧第二絕緣保護層
242‧‧‧第二絕緣保護層開孔
第1圖係顯示習知柵格陣列封裝型式之半導體封裝件及其製法之剖面示意圖；第2A至2H圖係為本發明之半導體封裝件及其製法的第一實施例之剖面示意圖；第3圖係為本發明之半導體封裝件之第二實施例之剖面示意圖；以及第4圖係為本發明之半導體封裝件之第三實施例之剖面示意圖。
26‧‧‧半導體晶片
22‧‧‧第一絕緣保護層
22a‧‧‧第一銲墊
22a’‧‧‧第二銲墊
22b‧‧‧置晶墊
222‧‧‧第一絕緣保護層開孔
24‧‧‧第二絕緣保護層
242‧‧‧第二絕緣保護層開孔
25‧‧‧銲線
28‧‧‧封裝膠體

Claims (19)

  1. 一種半導體封裝件之製法，係包括：提供一承載板，其上形成有第一絕緣保護層，該第一絕緣保護層上形成有一線路層，且該線路層包含有至少一第一銲墊；於該第一絕緣保護層上設置至少一半導體晶片，並電性連接該第一銲墊與該半導體晶片；於該第一絕緣保護層上形成一封裝膠體，以包覆該半導體晶片與該第一銲墊；移除該承載板；以及移除部分該第一絕緣保護層，以形成複數第一絕緣保護層開孔並外露部份該線路層。
  2. 如申請專利範圍第1項所述之半導體封裝件之製法，復包括進行切單步驟。
  3. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，部份該第一絕緣保護層開孔係對應該半導體晶片形成，且外露該半導體晶片之底面。
  4. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，於該第一絕緣保護層上復形成有至少一置晶墊，且該半導體晶片係對應設於該置晶墊上。
  5. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，該封裝膠體與該第一絕緣保護層間之黏結力大於該承載板與該第一絕緣保護層間之黏結力。
  6. 如申請專利範圍第1項所述之半導體封裝件之製法， 其中，該線路層係以噴注(jetting)方式形成。
  7. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，該線路層復包含至少一第二銲墊，且該第二銲墊係藉由該第一絕緣保護層開孔外露於該第一絕緣保護層。
  8. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，於設置該半導體晶片之前，復包括形成第二絕緣保護層於該第一絕緣保護層與該線路層上，且形成外露該第一銲墊之頂面之第二絕緣保護層開孔。
  9. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該第二絕緣保護層結合該第一絕緣保護層，且包覆該置晶墊與部份該第一銲墊。
  10. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該第一絕緣保護層開孔與該第二絕緣保護層開孔係以雷射方式形成。
  11. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，該第一絕緣保護層之材質係為聚對二甲苯基(parylene)。
  12. 一種半導體封裝件，係包括：第一絕緣保護層，係具有複數個第一絕緣保護層開孔；至少一線路層，係形成於該第一絕緣保護層之一表面上，該線路層具有至少一第一銲墊，且部份該線路層係對應該第一絕緣保護層開孔外露於該第一絕緣 保護層；至少一半導體晶片，係設於該第一絕緣保護層之該表面上，並電性連接該第一銲墊與該半導體晶片；以及封裝膠體，係形成於該第一絕緣保護層之該表面上，以包覆該半導體晶片與該第一銲墊。
  13. 如申請專利範圍第12項所述之半導體封裝件，其中，部份該第一絕緣保護層開孔係對應該半導體晶片形成，以外露該半導體晶片之底面。
  14. 如申請專利範圍第12項所述之半導體封裝件，復包括複數個置晶墊，係對應位於該半導體晶片之底面與該第一絕緣保護層之間。
  15. 如申請專利範圍第12項所述之半導體封裝件，復包括第二絕緣保護層，係形成於該第一絕緣保護層之該表面與各該第一銲墊上，且該第二絕緣保護層係形成有外露該第一銲墊之頂面之第二絕緣保護層開孔。
  16. 如申請專利範圍第15項所述之半導體封裝件，其中，該第二絕緣保護層結合該第一絕緣保護層，且包覆該置晶墊與部份該第一銲墊。
  17. 如申請專利範圍第15項所述之半導體封裝件，其中，該第一絕緣保護層開孔與該第二絕緣保護層開孔係以雷射方式形成。
  18. 如申請專利範圍第12項所述之半導體封裝件，其中，該第一絕緣保護層之材質係為聚對二甲苯基 (parylene)。
  19. 如申請專利範圍第12項所述之半導體封裝件，其中，該線路層復包含至少一第二銲墊，且該第二銲墊係藉由該第一絕緣保護層開孔外露於該第一絕緣保護層。
TW101135244A 2012-09-26 2012-09-26 半導體封裝件及其製法 TWI492358B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101135244A TWI492358B (zh) 2012-09-26 2012-09-26 半導體封裝件及其製法
CN201210418094.5A CN103681366B (zh) 2012-09-26 2012-10-26 半导体封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101135244A TWI492358B (zh) 2012-09-26 2012-09-26 半導體封裝件及其製法

Publications (2)

Publication Number Publication Date
TW201413906A true TW201413906A (zh) 2014-04-01
TWI492358B TWI492358B (zh) 2015-07-11

Family

ID=50318543

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101135244A TWI492358B (zh) 2012-09-26 2012-09-26 半導體封裝件及其製法

Country Status (2)

Country Link
CN (1) CN103681366B (zh)
TW (1) TWI492358B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111370326B (zh) * 2018-12-26 2022-10-18 中芯集成电路（宁波）有限公司 封装方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7423340B2 (en) * 2003-01-21 2008-09-09 Siliconware Precision Industries Co., Ltd. Semiconductor package free of substrate and fabrication method thereof
JP4248355B2 (ja) * 2003-09-24 2009-04-02 三洋電機株式会社 半導体装置および半導体装置の製造方法
CN101192550A (zh) * 2006-12-01 2008-06-04 矽品精密工业股份有限公司 半导体封装件及其制法
CN102386105B (zh) * 2010-09-01 2016-02-03 群成科技股份有限公司 四边扁平无接脚封装方法及其制成的结构
CN104658919A (zh) * 2010-09-01 2015-05-27 群成科技股份有限公司 四边扁平无接脚封装方法
CN102176452B (zh) * 2011-01-30 2013-06-19 南通富士通微电子股份有限公司 高密度系统级芯片封装结构
TWI433278B (zh) * 2011-03-10 2014-04-01 矽品精密工業股份有限公司 無承載板之封裝件及其製法

Also Published As

Publication number Publication date
TWI492358B (zh) 2015-07-11
CN103681366B (zh) 2017-03-01
CN103681366A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
TWI469283B (zh) 封裝結構以及封裝製程
TWI590392B (zh) 電子封裝件及其製法
TWI551198B (zh) 具散熱功能之印刷電路板結構
US8330267B2 (en) Semiconductor package
US7489044B2 (en) Semiconductor package and fabrication method thereof
TW201537719A (zh) 堆疊型半導體封裝
TW201826477A (zh) 半導體晶片封裝和疊層封裝
TW201603215A (zh) 封裝結構及其製法
CN105990268B (zh) 电子封装结构及其制法
US20120306064A1 (en) Chip package
TWI567888B (zh) 封裝結構及其製法
TWI559464B (zh) 封裝模組及其基板結構
TWI548050B (zh) 封裝結構及其製法與封裝基板
TWI468088B (zh) 半導體封裝件及其製法
TWI587465B (zh) 電子封裝件及其製法
TW201813013A (zh) 半導體裝置
TW201508877A (zh) 半導體封裝件及其製法
TWI501370B (zh) 半導體封裝件及其製法
TWI492358B (zh) 半導體封裝件及其製法
TW202103271A (zh) 電子封裝件及其製法
TWI394250B (zh) 封裝結構及其製法
US8410598B2 (en) Semiconductor package and method of manufacturing the same
TWI418006B (zh) 單層線路之封裝基板及其製法暨封裝結構
TWI423405B (zh) 具載板之封裝結構
TWI461126B (zh) 晶片封裝基板和結構及其製作方法