CN103681366B - 半导体封装件及其制法 - Google Patents

半导体封装件及其制法 Download PDF

Info

Publication number
CN103681366B
CN103681366B CN201210418094.5A CN201210418094A CN103681366B CN 103681366 B CN103681366 B CN 103681366B CN 201210418094 A CN201210418094 A CN 201210418094A CN 103681366 B CN103681366 B CN 103681366B
Authority
CN
China
Prior art keywords
protective layer
insulating protective
semiconductor package
preparation
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210418094.5A
Other languages
English (en)
Other versions
CN103681366A (zh
Inventor
张翊峰
施嘉凯
刘正仁
蔡芳霖
江政嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN103681366A publication Critical patent/CN103681366A/zh
Application granted granted Critical
Publication of CN103681366B publication Critical patent/CN103681366B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体封装件及其制法，该半导体封装件包括：第一绝缘保护层，其具有多个第一绝缘保护层开孔；至少一线路层，其形成于该第一绝缘保护层的一表面上，该线路层具有至少一第一焊垫，且部分该线路层是对应该第一绝缘保护层开孔地外露于该第一绝缘保护层；至少一半导体芯片，其设于该第一绝缘保护层的该表面上，并电性连接该第一焊垫与该半导体芯片；以及封装胶体，其形成于该第一绝缘保护层的该表面上，以包覆该半导体芯片与该第一焊垫。借由本发明可降低半导体封装件的高度，进而增加电子产品的可配置空间。

Description

半导体封装件及其制法
技术领域
本发明涉及一种半导体封装件及其制法，尤指一种不具承载板的半导体封装件及其制法。
背景技术
现今，随着科技发展的进步，电子产品的业者纷纷朝着使产品轻薄的方向开发出各种不同型态的半导体封装件，且为了使半导体封装件做更有效的空间运用，仍不断地改进与克服半导体封装件的工艺技术，以符合现代科技产品的趋势。
栅格阵列(Land Grid Array，LGA)封装技术是插针网格阵列(Pin Grid Array，PGA)封装技术的改进，而相比于该插针网格阵列封装技术，该栅格阵列封装是将所有引脚除去，转变为平面上的大量触点，因此可消除该插针网格阵列封装技术于各引脚间间隔较密集所产生的信号干扰问题。此外，该栅格阵列封装件可直接借由锡材料安装在电路板(PCB)上，也可借由栅格阵列封装插座与半导体芯片连接，并借此使该半导体芯片与该电路板之间的距离明显缩短，使得该栅格阵列封装的电气性能要优于该插针网格阵列封装。
接着，请参阅图1，其为现有栅格阵列封装型式的半导体封装件的剖面示意图。
如图1所示，其提供一承载板10，而该承载板10具有相对的第一表面102及第二表面104，且该承载板10的第一表面102上具有多个触点16，且该承载板10的第二表面104上设有半导体芯片12，并于该半导体芯片12的顶面122设有多个第一焊垫124，再借由焊线14以与该承载板10的第二表面104上的多个第二焊垫106电性连接，再于该承载板10的第二表面104上形成封装胶体18，以包覆该半导体芯片12、第一焊垫124、第二焊垫106与焊线14。不过，前述的栅格阵列的封装方式还是包括有承载板10，所以整体结构的高度无法有效降低。
因此，如何克服现有技术的种种问题，实为一重要课题。
发明内容
为解决上述现有技术的种种问题，本发明的主要目的在于揭露一种半导体封装件及其制法，可降低半导体封装件的高度，进而增加电子产品的可配置空间。
本发明的半导体封装件包括：第一绝缘保护层，其具有多个第一绝缘保护层开孔；至少一线路层，其形成于该第一绝缘保护层的一表面上，该线路层具有至少一第一焊垫，且部分该线路层是对应该第一绝缘保护层开孔外露于该第一绝缘保护层；至少一半导体芯片，其设于该第一绝缘保护层的该表面上，并电性连接该第一焊垫与该半导体芯片；以及封装胶体，其形成于该第一绝缘保护层的该表面上，以包覆该半导体芯片与该第一焊垫。
本发明又提供一种半导体封装件的制法，其包括：提供一承载板，其上形成有第一绝缘保护层，该第一绝缘保护层上形成有一线路层，且该线路层包含有至少一第一焊垫；于该第一绝缘保护层上设置至少一半导体芯片，并电性连接该第一焊垫与该半导体芯片；于该第一绝缘保护层上形成一封装胶体，以包覆该半导体芯片与该第一焊垫；移除该承载板；以及移除部分该第一绝缘保护层，以形成多个第一绝缘保护层开孔并外露部分该线路层。
前述的半导体封装件的制法中，还包括进行切单步骤。
前述的半导体封装件的制法中，部分该第一绝缘保护层开孔对应该半导体芯片形成，以外露该半导体芯片的底面。
前述的半导体封装件的制法中，于设置该半导体芯片之前，还包括形成第二绝缘保护层于该第一绝缘保护层与各该线路层上，且形成外露该第一焊垫的顶面的第二绝缘保护层开孔。
前述的半导体封装件及其制法，该线路层是以喷注(jetting)方式形成，并且该第一绝缘保护层的材质为聚对二甲苯基(parylene)。
依上所述，本发明的半导体封装件及其制法通过移除承载板，并移除部分该第一绝缘保护层以外露焊垫，因此，借由本发明的方式可有效解决现有技术因具有承载板而使整体高度无法降低的问题。此外，本发明也能应用于栅格阵列(LGA)封装技术。
附图说明
图1为显示现有栅格阵列封装型式的半导体封装件及其制法的剖面示意图。
图2A至图2H为本发明的半导体封装件及其制法的第一实施例的剖面示意图。
图3为本发明的半导体封装件的第二实施例的剖面示意图。
图4为本发明的半导体封装件的第三实施例的剖面示意图。
主要组件符号说明
10、20 承载板
102 第一表面
104 第二表面
106、22a’ 第二焊垫
12、26 半导体芯片
122、202 顶面
124、22a 第一焊垫
14、25 焊线
16 触点
18、28 封装胶体
204 侧边
22 第一绝缘保护层
22b 置晶垫
222、222’ 第一绝缘保护层开孔
24 第二绝缘保护层
242 第二绝缘保护层开孔。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“侧”、“顶”、“底”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
第一实施例
图2A至图2H所示者，其为本发明的半导体封装件及其制法的第一实施例的剖面示意图。
如图2A所示，提供一承载板20，且于该承载板20的顶面202与侧边204形成第一绝缘保护层22，于本实施例中，该第一绝缘保护层22的材质为聚对二甲苯基(parylene)，但不以此为限，该第一绝缘保护层22更可为聚合物(polymer)的材质。
请参阅图2B，于该第一绝缘保护层22上形成有一线路层(未标组件符号)，于本实施例中，该线路层是以喷注(jetting)方式喷注导电材料于该第一绝缘保护层22上来形成，且以喷注方式形成该线路层后，并可选择性进行一烘烤程序，以固化该线路层。该线路层可依照实际半导体封装件线路布局需求，形成多个线路于该线路层中。于本实施例中，该线路层包含有至少一第一焊垫22a、至少一第二焊垫22a’与至少一置晶垫22b。
接着，请参阅图2C，在设置半导体芯片之前，先形成第二绝缘保护层24于该第一绝缘保护层22、该第一焊垫22a、该第二焊垫22a’与各该置晶垫22b上，以覆盖该第一焊垫22a、该第二焊垫22a’与各该置晶垫22b。
另请参阅图2D，移除部分该第一焊垫22a的顶面上的第二绝缘保护层24，而形成第二绝缘保护层开孔242，以外露该第一焊垫22a的上表面；于此实施例中，该第二绝缘保护层开孔242以激光方式形成，该第二绝缘保护层24结合该第一绝缘保护层22，且包覆该置晶垫22b、该第二焊垫22a’与部分该第一焊垫22a。
请参阅图2E，于该第二绝缘保护层24上设置对应该置晶垫22b的至少一半导体芯片26，再以焊线25电性连接部分该第一焊垫22a与该半导体芯片26，接着，于该第二绝缘保护层24上形成一封装胶体28，以包覆该半导体芯片26与该第一焊垫22a。
请参阅图2F，移除该承载板20与其侧边204上的该第一绝缘保护层22，且于本实施例中，是以剥离方式移除该承载板20与第一绝缘保护层22。此时，由于该封装胶体28与该第一绝缘保护层22间的粘结力大于该承载板20与该第一绝缘保护层22间的粘结力，所以该封装胶体28与该第一绝缘保护层22不会分离。
请参阅图2G，移除部分该第一焊垫22a与各该置晶垫22b的底面上的第一绝缘保护层22，而形成第一绝缘保护层开孔222，使该第二焊垫22a’与各该置晶垫22b的底面外露，而各该置晶垫22b的底面供表面粘着件(SMD)电性连接，于本实施例中，该第一绝缘保护层开孔222是以激光的方式形成。
另请参阅图2H，进行切单步骤，而形成多个半导体封装件，而各该半导体封装件具有一半导体芯片。
第二实施例
请参阅图3，其为本发明的半导体封装件的第二实施例的剖面示意图。
本实施例大致相同于第一实施例，其不同之处在于本实施例不形成有该第二绝缘保护层24，因此，该半导体芯片26直接设置于该置晶垫22b上。
第三实施例
请参阅图4，其为本发明的半导体封装件的第三实施例的剖面示意图。
本实施例大致相同于第一实施例，其不同之处在于本实施例不形成有该置晶垫22b，且该半导体芯片26直接设置于该第一绝缘保护层22上，而该第一绝缘保护层开孔222’直接外露该半导体芯片26的底面。
本发明还提供一种半导体封装件，其包括：第一绝缘保护层22，其具有多个第一绝缘保护层开孔222，而各该第一绝缘保护层开孔222以激光方式形成；至少一线路层(未标组件符号)，其形成于该第一绝缘保护层22的一表面上，该线路层具有至少一第一焊垫22a，且部分该线路层是对应各该第一绝缘保护层开孔222外露于该第一绝缘保护层22；至少一半导体芯片26，其设于该第一绝缘保护层22的该表面上，并电性连接该第一焊垫22a与该半导体芯片26；以及封装胶体28，其形成于该第一绝缘保护层22的该表面上，以包覆该半导体芯片26与该第一焊垫22a。
于上述的半导体封装件中，部分该第一绝缘保护层开孔222还对应该半导体芯片26地形成，以外露该半导体芯片26的底面，且更包括对应位于该半导体芯片26的底面与该第一绝缘保护层22之间的多个置晶垫22b。
于上述的半导体封装件中，该线路层还包含多个第二焊垫22a’，且该第二焊垫22a’是借由该第一绝缘保护层开孔222外露于该第一绝缘保护层22。
于本发明的半导体封装件中，还包括第二绝缘保护层24，其形成于该第一绝缘保护层22的该表面与各该第一焊垫22a上，且该第二绝缘保护层24形成有外露该第一焊垫22a的顶面的第二绝缘保护层开孔242，而该第二绝缘保护层开孔242是以激光方式形成，且第二绝缘保护层24结合该第一绝缘保护层22，且包覆该置晶垫22b与部分该第一焊垫22a，又该第一绝缘保护层22的材质为聚对二甲苯基(parylene)。
综上所述，本发明的半导体封装件及其制法通过移除承载板，并移除部分该第一绝缘保护层以外露焊垫，因此，借由本发明的方式可有效解决现有技术因具有承载板而使整体高度无法降低的问题。此外，本发明亦能应用于栅格阵列(LGA)封装技术。
上述该些实施例仅例示性说明本发明的功效，而非用于限制本发明，任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述该些实施例进行修饰与改变。此外，在上述该些实施例中的组件的数量仅为例示性说明，也非用于限制本发明。因此本发明的权利保护范围，应如权利要求书所列。

Claims (18)

1.一种半导体封装件的制法，其包括：
提供一承载板，其上形成有第一绝缘保护层，该第一绝缘保护层上形成有一线路层，且该线路层包含有至少一第一焊垫；
于该第一绝缘保护层上设置至少一半导体芯片，并电性连接该第一焊垫与该半导体芯片；
于该第一绝缘保护层上形成一封装胶体，以包覆该半导体芯片与该第一焊垫；
移除该承载板；以及
移除部分该第一绝缘保护层，以形成多个第一绝缘保护层开孔并外露部分该线路层。
2.根据权利要求1所述的半导体封装件的制法，其特征在于，该制法还包括进行切单步骤。
3.根据权利要求1所述的半导体封装件的制法，其特征在于，部分该第一绝缘保护层开孔是对应该半导体芯片形成，且外露该半导体芯片的底面。
4.根据权利要求1所述的半导体封装件的制法，其特征在于，于该第一绝缘保护层上还形成有至少一置晶垫，且该半导体芯片对应设于该置晶垫上。
5.根据权利要求1所述的半导体封装件的制法，其特征在于，该封装胶体与该第一绝缘保护层间的粘结力大于该承载板与该第一绝缘保护层间的粘结力。
6.根据权利要求1所述的半导体封装件的制法，其特征在于，该线路层是以喷注方式形成。
7.根据权利要求1所述的半导体封装件的制法，其特征在于，该线路层还包含至少一第二焊垫，且该第二焊垫是借由该第一绝缘保护层开孔外露于该第一绝缘保护层。
8.根据权利要求1所述的半导体封装件的制法，其特征在于，于设置该半导体芯片之前，该制法还包括形成第二绝缘保护层于该第一绝缘保护层与该线路层上，且形成外露该第一焊垫的顶面的第二绝缘保护层开孔。
9.根据权利要求8所述的半导体封装件的制法，其特征在于，该第二绝缘保护层结合该第一绝缘保护层，且包覆部分该第一焊垫。
10.根据权利要求8所述的半导体封装件的制法，其特征在于，该第一绝缘保护层开孔与该第二绝缘保护层开孔是以激光方式形成。
11.根据权利要求1所述的半导体封装件的制法，其特征在于，该第一绝缘保护层的材质为聚对二甲苯基。
12.一种半导体封装件，其包括：
第一绝缘保护层，其具有多个第一绝缘保护层开孔；
至少一线路层，其形成于该第一绝缘保护层的一表面上，该线路层具有至少一第一焊垫，且部分该线路层是对应该第一绝缘保护层开孔外露于该第一绝缘保护层；
第二绝缘保护层，其形成于该第一绝缘保护层的该表面与各该第一焊垫上，且该第二绝缘保护层形成有外露该第一焊垫的顶面的第二绝缘保护层开孔；
至少一半导体芯片，其设于该第一绝缘保护层的该表面上，并电性连接该第一焊垫与该半导体芯片；以及
封装胶体，其形成于该第一绝缘保护层的该表面上，以包覆该半导体芯片与该第一焊垫。
13.根据权利要求12所述的半导体封装件，其特征在于，部分该第一绝缘保护层开孔是对应该半导体芯片形成，以外露该半导体芯片的底面。
14.根据权利要求12所述的半导体封装件，其特征在于，该半导体封装件还包括多个置晶垫，其对应位于该半导体芯片的底面与该第一绝缘保护层之间。
15.根据权利要求12所述的半导体封装件，其特征在于，该第二绝缘保护层结合该第一绝缘保护层，且包覆部分该第一焊垫。
16.根据权利要求12所述的半导体封装件，其特征在于，该第一绝缘保护层开孔与该第二绝缘保护层开孔是以激光方式形成。
17.根据权利要求12所述的半导体封装件，其特征在于，该第一绝缘保护层的材质为聚对二甲苯基。
18.根据权利要求12所述的半导体封装件，其特征在于，该线路层还包含至少一第二焊垫，且该第二焊垫是借由该第一绝缘保护层开孔外露于该第一绝缘保护层。
CN201210418094.5A 2012-09-26 2012-10-26 半导体封装件及其制法 Active CN103681366B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101135244A TWI492358B (zh) 2012-09-26 2012-09-26 半導體封裝件及其製法
TW101135244 2012-09-26

Publications (2)

Publication Number Publication Date
CN103681366A CN103681366A (zh) 2014-03-26
CN103681366B true CN103681366B (zh) 2017-03-01

Family

ID=50318543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210418094.5A Active CN103681366B (zh) 2012-09-26 2012-10-26 半导体封装件及其制法

Country Status (2)

Country Link
CN (1) CN103681366B (zh)
TW (1) TWI492358B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111370326B (zh) * 2018-12-26 2022-10-18 中芯集成电路（宁波）有限公司 封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102176452A (zh) * 2011-01-30 2011-09-07 南通富士通微电子股份有限公司 高密度系统级芯片封装结构
CN102386107A (zh) * 2010-09-01 2012-03-21 群成科技股份有限公司 四边扁平无接脚封装方法及其制成的结构
CN102386105A (zh) * 2010-09-01 2012-03-21 群成科技股份有限公司 四边扁平无接脚封装方法及其制成的结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7423340B2 (en) * 2003-01-21 2008-09-09 Siliconware Precision Industries Co., Ltd. Semiconductor package free of substrate and fabrication method thereof
JP4248355B2 (ja) * 2003-09-24 2009-04-02 三洋電機株式会社 半導体装置および半導体装置の製造方法
CN101192550A (zh) * 2006-12-01 2008-06-04 矽品精密工业股份有限公司 半导体封装件及其制法
TWI433278B (zh) * 2011-03-10 2014-04-01 矽品精密工業股份有限公司 無承載板之封裝件及其製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386107A (zh) * 2010-09-01 2012-03-21 群成科技股份有限公司 四边扁平无接脚封装方法及其制成的结构
CN102386105A (zh) * 2010-09-01 2012-03-21 群成科技股份有限公司 四边扁平无接脚封装方法及其制成的结构
CN102176452A (zh) * 2011-01-30 2011-09-07 南通富士通微电子股份有限公司 高密度系统级芯片封装结构

Also Published As

Publication number Publication date
CN103681366A (zh) 2014-03-26
TWI492358B (zh) 2015-07-11
TW201413906A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
CN104253115B (zh) 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制
CN103165555B (zh) 层叠封装的封装结构及其制法
CN103579197B (zh) 具有防电磁波干扰的半导体组件
CN108091615A (zh) 半导体封装件
US20140185259A1 (en) Packaging substrate, method for manufacturing same, and chip packaging structure having same
CN102760715A (zh) 嵌埋电子组件的封装结构及其制法
JP2007184385A5 (zh)
CN107919348B (zh) 具有电感的组件及其封装结构
CN104659000B (zh) 具有球焊盘的基板、半导体封装体以及制造方法
CN107785344A (zh) 电子封装件及其制法
CN102842557A (zh) 一种封装结构及其制造方法
KR20150130660A (ko) 반도체 패키지 및 그의 제조 방법
CN101228625A (zh) 具有镀金属连接部的半导体封装
CN102867801A (zh) 半导体承载件暨封装件及其制法
CN108074905A (zh) 电子装置及其制法与基板结构
CN105336629A (zh) 电子封装模块的制造方法以及电子封装模块
CN203013702U (zh) 封装结构
CN103681366B (zh) 半导体封装件及其制法
TWI525782B (zh) 半導體封裝件及其製法
CN103915418A (zh) 半导体封装件及其制法
CN203871315U (zh) 电子设备
CN108022980A (zh) 具有不可拆卸凸块的无引线封装件
CN101944520A (zh) 半导体封装结构与半导体封装工艺
CN102709199B (zh) 包覆基板侧边的模封阵列处理方法
CN105280603B (zh) 电子封装组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant