CN102386107A - 四边扁平无接脚封装方法及其制成的结构 - Google Patents

四边扁平无接脚封装方法及其制成的结构 Download PDF

Info

Publication number
CN102386107A
CN102386107A CN2010106247211A CN201010624721A CN102386107A CN 102386107 A CN102386107 A CN 102386107A CN 2010106247211 A CN2010106247211 A CN 2010106247211A CN 201010624721 A CN201010624721 A CN 201010624721A CN 102386107 A CN102386107 A CN 102386107A
Authority
CN
China
Prior art keywords
metal layer
patterned metal
chip
connection pads
flat non
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010106247211A
Other languages
English (en)
Other versions
CN102386107B (zh
Inventor
卓恩民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
ADL Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ADL Engineering Inc filed Critical ADL Engineering Inc
Priority to CN201010624721.1A priority Critical patent/CN102386107B/zh
Priority to CN201510048464.4A priority patent/CN104658923B/zh
Publication of CN102386107A publication Critical patent/CN102386107A/zh
Application granted granted Critical
Publication of CN102386107B publication Critical patent/CN102386107B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/28105—Layer connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. layer connectors on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Packaging Frangible Articles (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明是一种四边扁平无接脚封装方法及其制成的结构，该方法包括下列步骤：提供一封装载板，该封装载板具有至少一表面以设置一可剥离金属层；形成一图案化金属层于该可剥离金属层上，该图案化金属层包括至少一芯片承座与多个导电接垫；设置一芯片于该芯片承座上；利用多条引线电性连接该芯片与导电接垫；利用一封装材料覆盖芯片、引线、导电接垫与可剥离金属层；移除封装载板并暴露出可剥离金属层；以及对可剥离金属层进行一图案化程序用以形成多个外部接点，其中外部接点与导电接垫电性连接。此外，可剥离金属层亦可完全移除以露出多个对外接垫且对外接垫可堆叠设置。此方法可制成具有特殊结构的导电接垫的四边扁平无接脚封装结构。

Description

四边扁平无接脚封装方法及其制成的结构
技术领域
本发明有关一种半导体封装技术，特别是一种四边扁平无接脚(quad flatno-lead)封装方法及其制成结构。
背景技术
于半导体封装工艺中，由于电子产品轻薄短小的趋势加上功能不断增多，使得封装密度随之不断提高，亦不断缩小封装尺寸与改良封装技术。如何开发高密度与细间距的封装工艺与降低制造成本一直为为此技术领域的重要课题。
发明内容
为了解决上述问题，本发明目的之一是提供一种四边扁平无接脚封装方法及其制成结构，可获得高密度与细间距的封装工艺且可提高工序良率。
本发明目的之一是提供一种四边扁平无接脚封装方法及其制成结构，可使用现有技术与双面工艺，且与使用基板相较具有较低的成本与优势。
为了达到上述目的，根据本发明一方面提供一种四边扁平无接脚封装方法，包括下列步骤：提供一封装载板，其中封装载板至少一表面设置一可剥离金属层；形成一图案化金属层于可剥离金属层上，其中图案化金属层包含至少一芯片承座与多个导电接垫；设置一芯片于芯片承座；利用多条引线电性连接芯片与导电接垫；利用一封装材料覆盖芯片、引线、导电接垫与可剥离金属层；移除封装载板并暴露出可剥离金属层；以及对可剥离金属层进行一图案化程序用以形成多个外部接点，其中外部接点与导电接垫电性连接。
本发明另一方面提供一种四边扁平无接脚封装方法，包括下列步骤：提供一封装载板，其中封装载板至少一表面设置一可剥离金属层；形成一图案化金属层于可剥离金属层上，其中图案化金属层包含至少一芯片承座与多个导电接垫；设置一芯片于芯片承座；利用多条引线电性连接该片与导电接垫；利用一封装材料覆盖芯片、引线、导电接垫与可剥离金属层；移除封装载板并暴露出可剥离金属层；以及利用一蚀刻程序移除可剥离金属层。
本发明一实施例的一种利用四边扁平无接脚封装方法所制成的四边扁平无接脚封装结构，其特点是这些导电接垫可具有一正梯形或倒梯形结构。
本发明一实施例的一种利用四边扁平无接脚封装方法所制成的四边扁平无接脚封装结构，其特点是这些导电接垫的侧边具有一阶梯状结构。
本发明的另一方面提供一种四边扁平无接脚封装方法，包含下列步骤：提供一封装载板，其中该封装载板至少一表面设置一可剥离金属层；形成一图案化金属层于该封装载板上，并暴露出部分该可剥离金属层，其中该图案化金属层包含至少一芯片承座、多个导电接垫、多线路与多个对外接垫；进行一芯片封装步骤；以及移除该封装载板并暴露出这些对外接垫。
本发明的另一方面提供一种四边扁平无接脚封装方法，包含下列步骤：提供一封装载板，其中封装载板至少一表面设置一可剥离金属层；形成一第一图案化金属层于可剥离金属层上；形成一第一次图案化金属层，堆叠设置于第一图案化金属层上；形成一绝缘层于可剥离金属层上与覆盖第一图案化金属层，并暴露出第一次图案化金属层，且绝缘层将每一堆叠设置的第一图案化金属层与第一次图案化金属层分隔成彼此电性隔绝的多个对外接垫；形成一第二图案化金属层于绝缘层与对外接垫上，其中第二图案化金属层包含至少一芯片承座、多个导电接垫与多线路，且对外接垫与第二金属层电性连接；进行一芯片封装步骤；以及移除封装载板并暴露出对外接垫。
本发明的另一方面提供一种四边扁平无接脚封装方法，包含下列步骤：提供一封装载板，其中封装载板至少一表面设置一可剥离金属层；形成一第一图案化金属层于可剥离金属层上；形成一绝缘层于封装载板上，覆盖可剥离金属层，其中绝缘层具有多个开口以露出部分第一图案化金属层；形成一金属接合层覆盖绝缘层与暴露出的第一图案化金属层上；形成一第一次图案化金属层于该绝缘层的开口内，并位于第一图案化金属层上，其中第一次图案化金属层堆叠设置于第一图案化金属层上，且绝缘层该将每一堆叠设置的第一图案化金属层与第一次图案化金属层分隔成彼此电性隔绝的多个对外接垫；形成一第二图案化金属层于绝缘层与对外接垫上，其中第二图案化金属层包含至少一芯片承座、多个导电接垫与多线路，且对外接垫与第二金属层电性连接；进行一芯片封装步骤；以及移除封装载板并暴露出对外接垫。
本发明的有益技术效果是：本发明四边扁平无接脚封装方法通过使用具有可剥离金属层的封装载板，并可利用此可剥离金属层进行图案化作为其后封装体外部接点，提供整体封装工艺与封装结构的多样性。在上下接合层的处理上则可利用其材料特性以增加图案化金属层与封装材料间的结构强度，加强其拉力值，并避免在SMT的过程中造成因线路桥接而短路，同时保护金属层以避免氧化。另外，所有工艺皆可使用既有技术与设备，并未增加成本与困难度。而且，由于图案化可剥离金属层的工艺是使用影像转移技术或平版印刷微影技术，因此可有效达成高密度与细间距的结构。本发明除可使用现有技术外，亦可应用于双面工艺。且本发明与一般使用基板的封装方法相比，封装载板亦可选用可回收或重复使用材质，因此具有较低的成本与较佳的优势。此外，本方法可配合利用电镀技术制作特殊结构且细间距的导电接垫结构。
附图说明
以下通过具体实施例配合附图详加说明，当可更容易了解本发明的目的、技术内容、特点及其所达成的功效，其中：
图1A、图1B、图1C、图1D、图1E、图1F、图1G与图1H为本发明一实施例的流程示意图。
图2A、图2B、图2C与图2D为本发明不同实施例的示意图。
图3A、图3B、图3C与图3D为本发明不同实施例的局部放大示意图。
图4A、图4B、图4C与图4D为本发明不同实施例的局部放大示意图。
图5为本发明一实施例的示意图。
图6A、图6B与图6C为本发明一实施例的部分流程示意图。
图7A与图7B为本发明一实施例的示意图。
图8A、图8B与图8C为本发明不同实施例的示意图。
图9A、图9B、图9C、图9D、图9E、图9F、图9G、图9H与图9I为本发明不同实施例的示意图。
图10A、图10B、图10C、图10D、图10E、图10F、图10G与图10H为本发明不同实施例的示意图。
图11A、图11B、图11C、图11D、图11E、图11F、图11G、图11H、图11I、图11J、图11K与图11L为本发明不同实施例的示意图。
图12A、图12B、图12C、图12D、图12E、图12F、图12G、图12H与图12I为本发明不同实施例的示意图。
具体实施方式
现对本发明的较佳实施例进行详细说明如下，所述较佳实施例仅用作说明非用以限定本发明。图1A、图1D、图1E、图1F、图1G与图1H为本发明一实施例的四边扁平无接脚封装方法的流程示意图。于本实施例中，四边扁平无接脚封装方法包括下列步骤。
首先，如图1A所示，提供一封装载板10。其中，此封装载板10的至少一表面设置一可剥离金属层20。接着，请继续参照图1D，形成一图案化金属层40于可剥离金属层20上。其中，图案化金属层40包含至少一芯片承座42与多个导电接垫44。
接着，设置一芯片50于芯片承座42上，如图1E所示。芯片50可利用一黏着材料(图上未标)固定于芯片承座42上。之后，利用多条引线60电性连接芯片50与导电接垫44。
请继续参照图1F，利用一封装材料70覆盖芯片50、引线60、导电接垫44与可剥离金属层20。
之后，如图1G所示，移除封装载板10并暴露出可剥离金属层20的下表面。
如图1H所示，对可剥离金属层20(如图1G所示)进行一图案化程序用以形成多个外部接点22。其中，外部接点22与导电接垫44电性连接。
请继续参照图1H，于本实施例中，每一外部接点22的尺寸大于每一导电接垫44的尺寸，可提供后续导电材料，如焊球，较大的接触面积。然而，本发明并不限于此，外部接点22的尺寸大小与形状取决于使用者与设计者的需求。于一实施例中，如图2B，每一外部接点22，例如导电柱(conductive pillar)，其尺寸小于每一导电接垫44的尺寸，如此其后使用的导电材料(如焊球)，可增加与导电柱及导电接垫44的接合强度。
于本发明中，整体封装体的外部接点是利用移除封装载板后对可剥离金属层进行图案化工艺所得。因此，如图2A所示，多个外部接点22可设计成具有重新布线(re-layout)导电接垫44的对外接点，如此可因应客户需求增加封装体的可变化性。
接续上述说明，于不同实施例中，封装载板10的表面可设置一金属易剥离表面12用以辅助可剥离金属层20的剥离。此金属易剥离表面12可为金属材质或其它光滑材质所构成表面。
此外，图案化金属层40可利用不同工艺所制作，如影像转移工艺或平版印刷微影蚀刻工艺所制作。
如一实施例中，请参照图1B、图1C与图1D，图案化金属层40可利用影像转移工艺所制作。首先，设置一影像转移层30于可剥离金属层20上并暴露出部分可剥离金属层20的上表面，如图1B所示。进行电镀形成图案化金属层40于暴露于外的可剥离金属层20上，如图1C所示。
最后，移除影像转移层30完成图案化金属层40的制作。于另一实施例中(图上未示)，形成图案化金属层的方式亦可先形成一金属层于封装载板的表面上，之后进行一微影蚀刻程序以形成此图案化金属层。
请同时参照图1A、图1D、图1E、图1F、图1G与图2C，于本实施例中，四边扁平无接脚封装方法包括下列步骤。首先，提供一封装载板10，其中此封装载板10的至少一表面设置一可剥离金属层20，如图1A所示。接着，形成一图案化金属层40于可剥离金属层20上，其中此图案化金属层40包含至少一芯片承座42与多个导电接垫44，如图1D所示。
之后，参照图1E，设置一芯片50于芯片承座42并利用多条引线60电性连接芯片50与导电接垫44。其后，如图1F与图1G所示，利用一封装材料70覆盖芯片50、引线60、导电接垫44与可剥离金属层20；以及利用一蚀刻程序移除可剥离金属层20。
于本实施例中，本发明所使用的封装载板具有可剥离金属层20，因此可选择性对此可剥离金属层20进行图案化工序或是依需求完全移除此可剥离金属层20，如图1G与图2C所示。于一实施例中，移除此可剥离金属层20的同时还可进一步移除部份厚度的图案化金属层40，如图1G、图2D所示。
请参照图3A、图3B、图3C与图3D，本发明的导电接垫与外部接点的结构具有多种变化外，还可选择性的形成一金属表面处理层80于外部接点22或导电接垫44上。其中，导电接垫44的上下表面都可选择性的设置金属表面处理层80于其上。
于本发明中，作为芯片承座与导电接垫的图案化金属层可选择电镀的方式制作，因此只要显影曝光技术可配合作到的间距，此方法可制作出品质优良的小尺寸与细间距的导电接垫。相较于蚀刻方式，由于受限于药水置换速度影响蚀刻率以及厚度的限制，其对于细间距的控制难度提高。因此，使用电镀方式可具有较高的可靠度与达标率，故可制作较复杂的导电接垫结构，如图5所示，侧面为阶梯状的导电接垫44’的结构。此方法亦可制作导电接垫可具有一正梯形或倒梯形结构，如图4A与图4B所示。
接续上述说明，制成此结构的方法如后所述，参照图1C，于影像转移层30间与可剥离金属层20上电镀制作一第一图案化金属层40后，可设置一次影像转移层30’于第一图案化金属层40上并暴露出部分第一图案化金属层40的上表面，如图6A所示。接着，电镀形成一第二图案化金属层43于暴露于外的第一图案化金属层40上，如图6B所示。然后，参照图6C，移除影像转移层30与次影像转移层30’即可获得导电接垫44’的侧边具有一阶梯状结构，如图4C所示。然而本发明的四边扁平无接脚封装结构并不限于此，利用上述方法制作如图4D所示侧边具有一阶梯状结构的导电接垫44。
本发明方法可通过控制影像转移层(30，图1B)形状，如梯形(图上未示)，即可制作导电接垫可具有一正梯形或倒梯形结构，如图4A与图4B所示。
请参照图7A与图7B，于一实施例中，图案化金属层40除包括至少一芯片承座42与多个导电接垫44外，还包括一线路46用以电性连接两两导电接垫44。其中，两两导电接垫44的一对用以与芯片50利用引线60电性连接，而导电接垫44的另一对则可与外部接点22(如图8A所示)之一电性连接。其中，如前所述，还可选择性的设置金属表面处理层80于用于打线的导电接垫44上。
请继续参照图8A，于本发明中，并不限制图案化金属层40的芯片承座42的尺寸。芯片承座42的尺寸可相当于芯片50的尺寸(如图8A所示)或大于、小于芯片50的尺寸。于本发明中，此走线设计的导电接垫44配置有别于一般四边扁平无接脚封装的设计，可有效缩短引线60的打线的线长，除可提升封装后良率外还可有效节省封装成本。
接续上述说明，请参照图8B，当芯片承座42’尺寸小于芯片50的尺寸时，于一实施例中，位于芯片50下方的导电接垫44亦可辅助承载芯片50，芯片50可利用绝缘黏着层(图上未标)固定设置于其上。于一实施例中，芯片承座42’与用于承载芯片50的导电接垫44的高度可高于其它导电接垫44的高度，如此，可提供较大空间让封装材料充分填满空隙，避免芯片50底部外露达到有效保护芯片50的效果。
请继续参照图8C，于一实施例中，芯片承座可由设置于芯片50下方的导电接垫44’所组成，如此可有效利用有限位置达到外部接点22或焊球(图上未示)最密化设计。于一实施例中，承载芯片50的导电接垫44’的高度亦可高于其它导电接垫44的高度。
请参照图8A、图8B与图8C，于本发明中，芯片承座42’与导电接垫44’都可利用电镀来达到所需的厚度。与一般导电接垫44不同厚度的芯片42’与导电接垫44’则可利用不同步骤影像转移程序即可达成。
接续上述，本发明又一实施例的四边扁平无接脚封装方法，用以制造如图7A与图7B所示的结构，包括下列步骤：提供一封装载板，其中封装载板至少一表面设置一可剥离金属层；形成一图案化金属层于封装载板上，并暴露出部分可剥离金属层，其中图案化金属层包含至少一芯片承座、多个导电接垫、多条线路与多个对外接垫；进行一芯片封装步骤；以及移除封装载板并暴露出对外接垫。其中图9A至图9I为本发明一实施例的四边扁平无接脚封装方法的流程示意图，绘示设置一上接合层于图案化金属层与暴露出的可剥离金属层上的步骤流程；图10A至图10G为本发明一实施例的四边扁平无接脚封装方法的流程示意图，绘示设置一下接合层于图案化金属层下的步骤流程；以及图10H绘示同时分别形成上接合层与下接合层于图案化金属层上与下。其实施例详细说明如下。
首先，请参考图9A，提供一封装载板10，其中封装载板10的至少一表面设置一可剥离金属层20。接着，如图9B所示，形成一图案化金属层40于可剥离金属层20上方，并暴露出部分可剥离金属层20，其中图案化金属层40系含至少一芯片承座42、多个导电接垫44、多条线路46与多个对外接垫48。如图9C所示，可选择性的设置打线垫82于用于打线的导电接垫44上。于此实施例中，形成图案化金属层40的步骤包括：设置一影像转移层于可剥离金属层20上；电镀形成图案化金属层40于可剥离金属层20上；以及移除影像转移层。
于一实施例中，如图9C所示，利用包含溅镀、蒸镀或电镀的方法形成一上接合层90于图案化金属层40与暴露于外的可剥离金属层20上。以及，如图9D所示，移除部份上接合层90以露出打线垫82。接着，请参考图9E，以适当方式移除部份上接合层90以暴露出部分芯片承座42。
接着，进行一芯片封装步骤。如图9F所示，设置一芯片50于芯片承座42上，并且利用多条引线60电性连接芯片50与导电接垫44或者如有设置打线垫82则电性连接芯片50与打线垫82。进一步，利用一封装材料70包封引线60、芯片50、上接合层90与导电接垫44或者打线垫82，其中封装材料70包含但不限于利用注胶、网印、旋转涂布的方式包封引线60、芯片42与导电接垫44。其中线路46电性连接两两导电接垫44，且两两导电接垫44的一对与芯片50电性连接，两两导电接垫44的另一对与对外接垫48电性连接。最后，如图9F及图9G所示，移除封装载板10以暴露出图案化金属层40及部分上接合层90。其中移除载板10后，还包括以包含蚀刻的方式移除可剥离金属层20以形成如图9G的结构。请参考图9H，还包括以适当方式移除暴露出的部分上接合层90，如图中箭头所示，以电性分离芯片承座42与导电接垫44。再来，请参考图9I，可选择性的设置金属表面处理层80于外露的对外接垫48上。于一实施例中，请继续参考图9I，可在暴露出的图案化金属层40上设置一绝缘层91，其中形成此绝缘层91的方式包含但不限于棕氧化(Brown Oxide)及黑化(Black Oxide)处理。在金属层与封装材料之间形成一接合层可增加封装材料与金属层之间的接合功能。
接续上述，图10A至图10H为本发明又一实施例的四边扁平无接脚封装方法的流程示意图，于本实施例中，四边扁平无接脚封装方法包括下列步骤。与上述实施例差异在于，形成一下接合层于图案化金属层之下。
首先，如图10A所示，提供一封装载板10，其中封装载板10的至少一表面设置一可剥离金属层20。接着，如图10B所示，形成一下接合层92于可剥离金属层20上，其中下接合层92为一图案化接合层使部分可剥离金属层20暴露于外，且下接合层92包含但不限于以至少一接合层堆叠形成。再来，如图10C所示，形成一图案化金属层40’于可剥离金属层20以及部分下接合层92上。如同上述实施例中所描述，图案化金属层40’包括至少一芯片承座42’、多个导电接垫44’、多条线路46’与对外接垫48’，其中部分图案化金属层40’完全设置于下接合层92上，如芯片承座42’；一部分图案化金属层40’部分覆盖下接合层92部分覆盖可剥离金属层20，如导电接垫44’、线路46’与对外接垫48’。接着，如图10D所示，移除芯片承座42’周围下方的下接合层92，如图中箭头所示，使芯片承座42’与设置于其周围的导电接垫44’电性分离。
接着，进行一芯片封装步骤。如图10E所示，设置一芯片50’于芯片承座42’，且利用多条引线60’电性连接芯片50’与导电接垫44’；以及利用一封装材料70’包封引线60’、芯片50’、下接合层92、可剥离金属层20与导电接垫44’。并且选择性在导电接垫44’上形成打线垫82’以方便打线作业。最后，如图10E及图10F所示，移除封装载板10以及蚀刻掉可剥离金属层20后，暴露出对外接垫48’及下接合层92，其中此处下接合层92具有防焊层的作用。于一实施例中，如图10G所示，还可选择性的设置金属表面处理层80’于外露的对外接垫48’上。请参考图10H，如同上述实施例中所示，还包括形成一上接合层90’于图案化金属层40’与封装材料70之间，以增加图案化金属层40’与封装材料70’的接合力。
接续上述，图11A至图11I为本发明又一实施例的四边扁平无接脚封装方法的流程示意图，用以制造如图7A与图7B所示的结构。于本实施例中，四边扁平无接脚封装方法包括下列步骤。
首先，请参考图11A，提供一封装载板10，其中封装载板10至少一表面设置一可剥离金属层20。接着，如图11D所示，形成一第一图案化金属层41于可剥离金属层20上。以及形成一第一次图案化金属层411，堆叠设置于第一图案化金属层41上。再来，请参考图11E，形成一绝缘层93于可剥离金属层20上与第一图案化金属层41上，并暴露出第一次图案化金属层411，且绝缘层93将每一堆叠设置的第一图案化金属层41与第一次图案化金属层411分隔成彼此电性隔绝的多个对外接垫48；其中绝缘层93可利用涂布(printing)的方式设置于封装载板10上。于一实施例中，可在图案化绝缘层93上进行一表面处理步骤形成粗糙表面以加强与后续设置于其上的物质接合，其中可利用干式或湿式等离子体处理(plasmatreatment)的方法来完成。而且，可如图11F所示，选择性利用溅镀方法形成一金属接合层94覆盖绝缘层93与暴露出的第一次图案化金属411上，以加强后续线路与图案化绝缘层93的接合功能，其中金属接合层94的材质包含但不限于钛或铜。
接续上述，于此实施例中，形成对外接垫48的步骤如图11B及图11C所示，包括：设置一第一影像转移层33于可剥离金属层20上，并暴露出部分可剥离金属层20；接着，电镀形成第一图案化金属层41于暴露于外的可剥离金属层20上。再来，如图11C所示，设置一第一次影像转移层34于第一影像转移层33上并露出部分第一图案化金属层41。电镀形成第一次图案化金属层411堆叠于第一图案化金属层41上；以及移除第一影像转移层33与第一次影像转移层34，以形成如图11D之结构。
接着，如图11G所示，形成一第二图案化金属层，如图案化金属层40，于绝缘层93与暴露于外的对外接垫48上方，其中图案化金属层40包含至少一芯片承座42、多个导电接垫44与多条线路46，且图案化金属层40与对外接垫48电性连接。其中可选择性的设置金属表面处理层82于用于打线的导电接垫44上。于此实施例中，形成图案化金属层40的步骤如图11G所示，包括：设置一第二影像转移层35于绝缘层93上并暴露出部分绝缘层93与对外接垫48，且电镀形成第二图案化金属层，如图案化金属层40，于绝缘层93与暴露于外的对外接垫48上；以及移除第二影像转移层35。在移除第二影像转移层35之后还包含以蚀刻方式移除位于第二影像转移层35下方的金属接合层94，如图，11H所示，使金属接合层94与第二图案化金属层具有相同的图案化配置。
接着，进行一芯片封装步骤。如图11I所示，设置一芯片50于芯片承座42；利用多条引线60电性连接芯片50与导电接点44；以及利用一封装材料70包封引线60、芯片50与导电接点44。其中线路46电性连接两两导电接垫44，且两两导电接垫44之一与芯片50电性连接，两两导电接垫44的另一与对外接垫48电性连接。最后，如图11I所示，移除封装载板10再蚀刻掉可剥离金属层20以暴露出对外接垫48。
图11J、图11K、图11L分别绘示移除载板后的不同应用，如图11J所示，可形成一金属表面处理层80于暴露出的对外接垫48上，此后并于曝露出的绝缘层93形成一层封装材料73，其中封装材料73可与包覆芯片50的封装材料70的材质相同或不同。如图11K所示，在移除载板后，还包含移除部分第一图案化金属层41后，再选择性的设置金属表面处理层80于外露的对外接垫48上。而且，如图11L所示，绝缘层93与导电接垫48的结构设计，可为多层堆叠且各层导电接垫48之间是电性连接。
接续上述，图12A至图12I为本发明又一实施例的四边扁平无接脚封装方法的流程示意图，用以制造如图7A与图7B所示的结构。于本实施例中，四边扁平无接脚封装方法包括下列步骤。与上述实施例差异在于，金属表面处理层可于不同阶段制作形成。
首先，如图12A所示，提供一封装载板10，其中封装载板10至少一表面设置一可剥离金属层20。接着，如图12B所示，形成一第一图案化金属层41’于可剥离金属层20上。其中形成第一图案化金属层41’的步骤包括：设置一第一影像转移层33’于可剥离金属层20上，并暴露出部分可剥离金属层20；接着，电镀形成第一图案化金属层41’于暴露于外的可剥离金属层20上；以及移除第一影像转移层33’。
接着，请参考图12C、图12D，先形成一绝缘层93’于可剥离金属层20上，其中绝缘层93’具有多个开口以露出部分第一图案化金属层41’。接着，如图12E，形成一金属接合层94’覆盖绝缘层93’与暴露出的第一图案化金属层41’上以加强绝缘层93’与其后设置于其上的线路的键结。接着，如图12E所示，形成一第一次图案化金属层411’于绝缘层93’的开口内，并位于暴露出的第一图案化金属层41’上，其中第一次图案化金属层411’堆叠设置于第一图案化金属层41’上，且绝缘层93’将堆叠设置的第一图案化金属层41’与第一次图案化金属层411’分隔成彼此成电性隔绝的复数个对外接垫48’。
再来，如图12F所示，形成一第二图案化金属层，如图案化金属层40’，于绝缘层93’与暴露出的对外接垫48’上，其中第二图案化金属层40’系包括至少一芯片承座42’、多个导电接垫44’与复数线路46’，且对外接垫48’与第二金属层40’电性连接。于一实施例中，形成第二图案化金属层40’的步骤如图12F与图12G所示，包括：设置一第二影像转移层35’于部分金属接合层94’上，并暴露出的第一次图案化金属层411’；电镀形成第二图案化金属层40’在金属接合层94’与第一次图案化金属层411’上；移除第二影像转移层35’；以及以蚀刻方式移除第二影像转移层35’下方的金属接合层94’，以形成如图12G的结构。
接着，进行一芯片封装步骤。如图12H所示，设置一芯片50’于芯片承座42’；利用复数条引线60’电性连接芯片50’与导电接点44’；以及利用一封装材料70’包封引线60’、芯片50’与导电接点44’。最后，如图12H及12I所示，移除封装载板10并暴露出对外接垫48’。于又一实施例中，如图12I所示，更可选择性的设置金属表面处理层80’于外露的对外接垫48’上。形成堆叠式对外接垫可使后续制程掌握度较高，进而提高工艺良率。此外，在金属层与绝缘层之间可形成一金属接合层以增加绝缘材料与金属层的接合功能。
综合上述，本发明四边扁平无接脚封装方法通过使用具有可剥离金属层的封装载板，并可利用此可剥离金属层进行图案化作为其后封装体外部接点，提供整体封装工艺与封装结构的多样性。在上下接合层的处理上则可利用其材料特性以增加图案化金属层与封装材料间的结构强度，加强其拉力值，并避免在SMT的过程中造成因线路桥接而短路，同时保护金属层以避免氧化。另外，所有工艺皆可使用既有技术与设备，并未增加成本与困难度。而且，由于图案化可剥离金属层的工艺是使用影像转移技术或平版印刷微影技术，因此可有效达成高密度与细间距的结构。本发明除可使用现有技术外，亦可应用于双面工艺。且本发明与一般使用基板的封装方法相比，封装载板亦可选用可回收或重复使用材质，因此具有较低的成本与较佳的优势。此外，本方法可配合利用电镀技术制作特殊结构且细间距的导电接垫结构。
以上所述的实施例仅是说明本发明的技术思想及特点，其目的在于使熟悉此项技术的人士能够了解本发明的内容并据以实施，当不能以其限定本发明的专利范围，即凡是根据本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。

Claims (61)

1.一种四边扁平无接脚封装方法，其特征在于，包含下列步骤：
提供一封装载板，其中该封装载板至少一表面设置一可剥离金属层；
形成一图案化金属层于该可剥离金属层上，其中该图案化金属层包含至少一芯片承座与多个导电接垫；
设置一芯片于该芯片承座上；
利用多条引线电性连接该芯片与这些导电接垫；
利用一封装材料覆盖该芯片、这些引线、这些导电接垫与该可剥离金属层；
移除该封装载板并暴露出该可剥离金属层；以及
对该可剥离金属层进行一图案化程序用以形成多个外部接点，其中这些外部接点与这些导电接垫电性连接。
2.根据权利要求1所述的四边扁平无接脚封装方法，其特征在于，该封装载板的该表面为金属材质或易剥离金属表面。
3.根据权利要求1所述的四边扁平无接脚封装方法，其特征在于，形成该图案化金属层步骤包含：
设置一影像转移层于该可剥离金属层上并暴露出部分该可剥离金属层的上表面；
电镀形成该图案化金属层于暴露于外的该可剥离金属层上；以及
移除该影像转移层。
4.根据权利要求1所述的四边扁平无接脚封装方法，其特征在于，形成该图案化金属层步骤包含：
设置一影像转移层于该可剥离金属层上并暴露出部分该可剥离金属层的上表面；
电镀形成一第一图案化金属层于暴露于外的该可剥离金属层上；
设置一次影像转移层于该第一图案化金属层上并暴露出部分该第一图案化金属层的上表面；
电镀形成一第二图案化金属层于暴露于外的该第一图案化金属层上；以及
移除该影像转移层与该次影像转移层。
5.根据权利要求1所述的四边扁平无接脚封装方法，其特征在于，形成该图案化金属层步骤包含：
形成一金属层于该封装载板的该表面上；以及
进行一微影蚀刻程序以形成该图案化金属层。
6.根据权利要求1所述的四边扁平无接脚封装方法，其特征在于，这些外部接点的每一个的尺寸大于这些导电接垫的每一个的尺寸。
7.根据权利要求1所述的四边扁平无接脚封装方法，其特征在于，这些外部接点重新布线这些导电接垫。
8.根据权利要求1所述的四边扁平无接脚封装方法，其特征在于，这些外部接点是导电柱。
9.根据权利要求1所述的四边扁平无接脚封装方法，其特征在于，还包含形成一金属表面处理层于这些外部接点或这些导电接垫上。
10.根据权利要求1所述的四边扁平无接脚封装方法，其特征在于，当该芯片承座的尺寸小于该芯片的尺寸时，位于该芯片下方的部分这些导电接垫还辅助承载该芯片。
11.根据权利要求10所述的四边扁平无接脚封装方法，其特征在于，该芯片承座与用于承载该芯片的部分这些导电接垫的高度高于其它这些导电接垫的高度。
12.根据权利要求1所述的四边扁平无接脚封装方法，其特征在于，该芯片承座由设置于该芯片下方的这些导电接垫所组成。
13.根据权利要求12所述的四边扁平无接脚封装方法，其特征在于，于承载该芯片的部分这些导电接垫的高度高于其它这些导电接垫的高度。
14.根据权利要求1所述的四边扁平无接脚封装方法，其特征在于，该图案化金属层还包含一线路用以电性连接两两这些导电接垫，两两这些导电接垫的一对用以与该芯片电性连接，而两两这些导电接垫的另一对则可与这些外部接点之一电性连接。
15.一种应用根据权利要求3所述的四边扁平无接脚封装方法所制成的四边扁平无接脚封装结构，其特征在于，这些导电接垫具有一正梯形或倒梯形结构。
16.一种应用根据权利要求4所述的四边扁平无接脚封装方法所制成的四边扁平无接脚封装结构，其特征在于，这些导电接垫的侧边具有一阶梯状结构。
17.一种四边扁平无接脚封装方法，其特征在于，包含下列步骤：
提供一封装载板，其中该封装载板至少一表面设置一可剥离金属层；
形成一图案化金属层于该可剥离金属层上，其中该图案化金属层包含至少一芯片承座与多个导电接垫；
设置一芯片于该芯片承座；
利用多条引线电性连接该芯片与这些导电接垫；
利用一封装材料覆盖该芯片、这些引线、这些导电接垫与该可剥离金属层；
移除该封装载板并暴露出该可剥离金属层；以及
利用一蚀刻程序移除该可剥离金属层。
18.根据权利要求17所述的四边扁平无接脚封装方法，其特征在于，该蚀刻程序还移除部份厚度的该图案化金属层。
19.根据权利要求17所述的四边扁平无接脚封装方法，其特征在于，形成该图案化金属层步骤包含：
设置一影像转移层于该可剥离金属层上并暴露出部分该可剥离金属层的上表面；
电镀形成该图案化金属层于暴露于外的该可剥离金属层上；以及
移除该影像转移层。
20.根据权利要求17所述的四边扁平无接脚封装方法，其特征在于，形成该图案化金属层步骤包含：
设置一影像转移层于该可剥离金属层上并暴露出部分该可剥离金属层的上表面；
电镀形成一第一图案化金属层于暴露于外的该可剥离金属层上；
设置一次影像转移层于该第一图案化金属层上并暴露出部分该第一图案化金属层的上表面；
电镀形成一第二图案化金属层于暴露于外的该第一图案化金属层上；以及
移除该影像转移层与该次影像转移层。
21.一种应用根据权利要求19所述的四边扁平无接脚封装方法所制成的四边扁平无接脚封装结构，其特征在于，这些导电接垫具有一正梯形或倒梯形结构。
22.一种应用根据权利要求20所述的四边扁平无接脚封装方法所制成的四边扁平无接脚封装结构，其特征在于，这些导电接垫的侧边具有一阶梯状结构。
23.根据权利要求17所述的四边扁平无接脚封装方法，其特征在于，当该芯片承座的尺寸小于该芯片的尺寸时，位于该芯片下方的部分这些导电接垫亦可辅助承载该芯片。
24.根据权利要求23所述的四边扁平无接脚封装方法，其特征在于，该芯片承座与用于承载该芯片的部分这些导电接垫的高度可高于其它这些导电接垫的高度。
25.根据权利要求17所述的四边扁平无接脚封装方法，其特征在于，该芯片承座由设置于该芯片下方的这些导电接垫所组成。
26.根据权利要求25所述的四边扁平无接脚封装方法，其特征在于，于承载该芯片的部分这些导电接垫的高度高于其它这些导电接垫的高度。
27.根据权利要求17所述的四边扁平无接脚封装方法，其特征在于，该图案化金属层还包含一线路用以电性连接两两这些导电接垫，两两这些导电接垫的一对用以与该芯片电性连接，而两两这些导电接垫的另一对则可与这些外部接点之一电性连接。
28.一种四边扁平无接脚封装方法，其特征在于，包含下列步骤：
提供一封装载板，其中该封装载板至少一表面设置一可剥离金属层；
形成一图案化金属层于该封装载板上，并暴露出部分该可剥离金属层，其中该图案化金属层包含至少一芯片承座、多个导电接垫、多条线路与多个对外接垫；
进行一芯片封装步骤；以及
移除该封装载板并暴露出这些对外接垫。
29.根据权利要求28所述的四边扁平无接脚封装方法，其特征在于，该封装载板的该表面为金属材质或易剥离金属表面。
30.根据权利要求28所述的四边扁平无接脚封装方法，其特征在于，该图案化金属层是以电镀、溅镀或蒸镀的方式形成。
31.根据权利要求28所述的四边扁平无接脚封装方法，其特征在于，还包含进行至少以下其中之一的步骤：设置一上接合层于该图案化金属层与暴露出的该可剥离金属层上与设置一下接合层于该图案化金属层下。
32.根据权利要求31所述的四边扁平无接脚封装方法，其特征在于，该上接合层是利用溅镀、蒸镀或电镀的方法形成。
33.根据权利要求31所述的四边扁平无接脚封装方法，其特征在于，形成该上接合层的步骤包含：
形成该上接合层于该图案化金属层与暴露于外的该可剥离金属层上；以及
移除该芯片承座以及部分这些导电接垫上的该上接合层。
34.根据权利要求31所述的四边扁平无接脚封装方法，其特征在于，在移除该载板后，还包含移除暴露出的部分该上接合层以电性分离该芯片承座与这些导电接垫。
35.根据权利要求31所述的四边扁平无接脚封装方法，其特征在于，该下接合层是以至少一接合层堆叠形成。
36.根据权利要求31所述的四边扁平无接脚封装方法，其特征在于，形成该下接合层的步骤包含：
形成该下接合层于该可剥离金属层上，其中该下接合层为一图案化接合层以使部分该可剥离金属层暴露于外；
形成该图案化金属层于该可剥离金属层与部分该下接合层上；以及
移除该芯片承座周围下方的该下接合层。
37.根据权利要求28所述的四边扁平无接脚封装方法，其特征在于，该芯片封装步骤包含：
设置一芯片于该芯片承座；
利用多条引线电性连接该芯片与这些导电接垫；以及
利用一封装材料包封这些引线、该芯片与这些导电接垫。
38.根据权利要求37所述的四边扁平无接脚封装方法，其特征在于，该封装材料是利用注胶、网印、旋转涂布的方式包封这些引线、该芯片与这些导电接垫。
39.根据权利要求37所述的四边扁平无接脚封装方法，其特征在于，该线路电性连接两两这些导电接垫，且两两这些导电接垫的一对与该芯片电性连接，两两这些导电接垫的另一对与这些对外接垫电性连接。
40.根据权利要求28所述的四边扁平无接脚封装方法，其特征在于，还包含设置一金属表面处理层于外露的这些对外接垫上。
41.根据权利要求28所述的四边扁平无接脚封装方法，其特征在于，形成该图案化金属层的步骤包含：
设置一影像转移层于该可剥离金属层上；
电镀形成该图案化金属层于该可剥离金属层上；以及
移除该影像转移层。
42.一种四边扁平无接脚封装方法，其特征在于，包含下列步骤：
提供一封装载板，其中该封装载板至少一表面设置一可剥离金属层；
形成一第一图案化金属层于该可剥离金属层上；
形成一第一次图案化金属层，堆叠设置于该第一图案化金属层上；
形成一绝缘层于该可剥离金属层上与覆盖该第一图案化金属层，并暴露出该第一次图案化金属层，且该绝缘层将每一堆叠设置的该第一图案化金属层与该第一次图案化金属层分隔成彼此电性隔绝的多个对外接垫；
形成一第二图案化金属层于该绝缘层与该些对外接垫上，其中该第二图案化金属层包含至少一芯片承座、多个导电接垫与多线路，且这些对外接垫与该第二金属层电性连接；
进行一芯片封装步骤；以及
移除该封装载板并暴露出这些对外接垫。
43.根据权利要求42所述之四边扁平无接脚封装方法，其特征在于，该封装载板之该表面可为金属材质或易剥离金属表面。
44.根据权利要求42所述之四边扁平无接脚封装方法，其特征在于，形成这些对外接垫的步骤包含：
设置一第一影像转移层于该可剥离金属层上，并暴露出部分该可剥离金属层；
电镀形成该第一图案化金属层于暴露于外的该可剥离金属层上；
设置一第一次影像转移层于该第一影像转移层上并露出部分该第一图案化金属层；
电镀形成该第一次图案化金属层堆叠于该第一图案化金属层上；以及
移除该第一影像转移层与该第一次影像转移层。
45.根据权利要求42所述之四边扁平无接脚封装方法，其特征在于，形成该绝缘层的步骤包含：
以涂布的方式将一绝缘材料设置于该可剥离金属层上并覆盖该第一图案化金属层；以及
研磨该绝缘材料以暴露出该第一次图案化金属层。
46.根据权利要求42所述之四边扁平无接脚封装方法，其特征在于，还包含形成一金属接合层覆盖该绝缘层与暴露出的该第一次图案化金属层上。
47.根据权利要求46所述之四边扁平无接脚封装方法，其特征在于，该金属接合层与该第二图案化金属层具有相同的图案化配置。
48.根据权利要求42所述之四边扁平无接脚封装方法，其特征在于，该芯片封装步骤包含：
设置一芯片于该芯片承座；
利用多引线电性连接该芯片与这些导电接点；以及
利用一封装材料包封这些引线、该芯片与这些导电接点。
49.根据权利要求48所述之四边扁平无接脚封装方法，其特征在于，该封装材料利用注胶、网印、旋转涂布的方式包封这些引线、该芯片与这些导电接点。
50.根据权利要求48所述之四边扁平无接脚封装方法，其特征在于，该线路电性连接两两这些导电接垫，且两两这些导电接垫之一与该芯片电性连接，两两这些导电接垫之另一与这些对外接垫电性连接。
51.根据权利要求42所述之四边扁平无接脚封装方法，其特征在于，还包含设置一金属表面处理层于用于打线的导电接垫上和/或外露的这些对外接垫上。
52.根据权利要求42所述之四边扁平无接脚封装方法，其特征在于，形成该第二图案化金属层的步骤包含：
设置一第二影像转移层于该绝缘层上并暴露出部分该绝缘层与这些对外接垫；
电镀形成该第二图案化金属层于该绝缘层与暴露于外的这些对外接垫上；以及
移除该第二影像转移层。
53.一种四边扁平无接脚封装方法，其特征在于，包含下列步骤：
提供一封装载板，其中该封装载板至少一表面设置一可剥离金属层；
形成一第一图案化金属层于该可剥离金属层上；
形成一绝缘层于该封装载板上，覆盖该可剥离金属层，其中该绝缘层具有多个开口以露出部分该第一图案化金属层；
形成一金属接合层覆盖该绝缘层与暴露出的该第一图案化金属层上；
形成一第一次图案化金属层于该绝缘层的这些开口内，并位于该第一图案化金属层上，其中该第一次图案化金属层堆叠设置于该第一图案化金属层上，且该绝缘层将每一堆叠设置的该第一图案化金属层与该第一次图案化金属层分隔成彼此电性隔绝的多个对外接垫；
形成一第二图案化金属层于该绝缘层与这些对外接垫上，其中该第二图案化金属层包含至少一芯片承座、多个导电接垫与多线路，且这些对外接垫与该第二金属层电性连接；
进行一芯片封装步骤；以及
移除该封装载板并暴露出这些对外接垫。
54.根据权利要求53所述之四边扁平无接脚封装方法，其特征在于，该封装载板之该表面可为金属材质或易剥离金属表面。
55.根据权利要求53所述之四边扁平无接脚封装方法，其特征在于，形成该绝缘层的步骤包含：
以涂布的方式将一绝缘材料设置于该可剥离金属层上并覆盖该第一图案化金属层；以及
利用钻孔方式在该绝缘材料上形成多个开口以暴露出部分该第一图案化金属层。
56.根据权利要求53所述的四边扁平无接脚封装方法，其特征在于，该金属接合层利用溅镀方法形成。
57.根据权利要求53所述的四边扁平无接脚封装方法，其特征在于，该芯片封装步骤包含：
设置一芯片于该芯片承座；
利用多引线电性连接该芯片与这些导电接点；以及
利用一封装材料包封这些引线、该芯片与这些导电接点。
58.根据权利要求57所述之四边扁平无接脚封装方法，其特征在于，该封装材料利用注胶、网印、旋转涂布的方式包封这些引线、该芯片与这些导电接点。
59.根据权利要求57所述之四边扁平无接脚封装方法，其特征在于，该线路电性连接两两这些导电接垫，且两两这些导电接垫之一与该芯片电性连接，两两这些导电接垫的另一与这些对外接垫电性连接。
60.根据权利要求53所述的四边扁平无接脚封装方法，还包含设置一金属表面处理层于用于打线的导电接垫上和/或外露的这些对外接垫上。
61.根据权利要求53所述的四边扁平无接脚封装方法，其特征在于，形成该第二图案化金属层的步骤包含：
设置一第二影像转移层于部分该金属接合层上，并暴露出的该第一次图案化金属层；
电镀形成该第二图案化金属层于该金属接合层与该第一次图案化金属层上；
移除该第二影像转移层；以及
以蚀刻方式移除该第二影像转移层下方的该金属接合层。
CN201010624721.1A 2010-09-01 2010-12-29 四边扁平无接脚封装方法 Active CN102386107B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201010624721.1A CN102386107B (zh) 2010-09-01 2010-12-29 四边扁平无接脚封装方法
CN201510048464.4A CN104658923B (zh) 2010-09-01 2010-12-29 四边扁平无接脚封装方法及其制成的结构

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201010276367.8 2010-09-01
CN201010276367 2010-09-01
CN2010102763678 2010-09-01
CN201010624721.1A CN102386107B (zh) 2010-09-01 2010-12-29 四边扁平无接脚封装方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201510048464.4A Division CN104658923B (zh) 2010-09-01 2010-12-29 四边扁平无接脚封装方法及其制成的结构
CN201510049628.5A Division CN104658919A (zh) 2010-09-01 2010-12-29 四边扁平无接脚封装方法

Publications (2)

Publication Number Publication Date
CN102386107A true CN102386107A (zh) 2012-03-21
CN102386107B CN102386107B (zh) 2015-04-01

Family

ID=45825395

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201010624721.1A Active CN102386107B (zh) 2010-09-01 2010-12-29 四边扁平无接脚封装方法
CN201510048464.4A Active CN104658923B (zh) 2010-09-01 2010-12-29 四边扁平无接脚封装方法及其制成的结构
CN201510049628.5A Pending CN104658919A (zh) 2010-09-01 2010-12-29 四边扁平无接脚封装方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201510048464.4A Active CN104658923B (zh) 2010-09-01 2010-12-29 四边扁平无接脚封装方法及其制成的结构
CN201510049628.5A Pending CN104658919A (zh) 2010-09-01 2010-12-29 四边扁平无接脚封装方法

Country Status (1)

Country Link
CN (3) CN102386107B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474358A (zh) * 2013-09-29 2013-12-25 华进半导体封装先导技术研发中心有限公司 多圈qfn封装引线框架制备方法
CN103681366A (zh) * 2012-09-26 2014-03-26 矽品精密工业股份有限公司 半导体封装件及其制法
CN104835745A (zh) * 2014-02-07 2015-08-12 阿尔特拉公司 封装集成电路的方法
CN111106018A (zh) * 2018-10-26 2020-05-05 深圳市环基实业有限公司 一种封装过程中形成金属电极的方法
CN111863633A (zh) * 2019-04-25 2020-10-30 深圳市环基实业有限公司 一种封装载板、封装体及其工艺

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108734074B (zh) * 2017-04-18 2022-02-18 金佶科技股份有限公司 指纹识别方法以及指纹识别装置
TWI622151B (zh) * 2016-12-07 2018-04-21 矽品精密工業股份有限公司 用於半導體封裝的承載基板與其封裝結構，及半導體封裝元件的製作方法
CN107564876B (zh) * 2017-08-30 2019-09-27 深圳中科四合科技有限公司 一种芯片封装结构
CN107507781B (zh) * 2017-08-30 2019-09-27 深圳中科四合科技有限公司 一种芯片封装结构的制备方法
CN110581075B (zh) * 2018-06-08 2021-11-02 欣兴电子股份有限公司 线路载板结构及其制作方法
US10888001B2 (en) 2018-06-08 2021-01-05 Unimicron Technology Corp. Circuit carrier board structure and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188334A (ja) * 2001-12-17 2003-07-04 Tomoegawa Paper Co Ltd 半導体装置製造用接着シート
CN1617332A (zh) * 2003-11-07 2005-05-18 株式会社巴川制纸所 半导体装置制造用粘合薄片、半导体装置及其制造方法
US20080135990A1 (en) * 2006-12-07 2008-06-12 Texas Instruments Incorporated Stress-improved flip-chip semiconductor device having half-etched leadframe
CN101656234A (zh) * 2008-08-21 2010-02-24 日月光半导体制造股份有限公司 先进四方扁平无引脚封装结构及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789348B1 (ko) * 2002-04-29 2007-12-28 유니셈 (모리셔스) 홀딩스 리미티드 부분적으로 패터닝된 리드 프레임 및 이를 제조하는 방법및 반도체 패키징에서 이를 이용하는 방법
US7119421B2 (en) * 2002-06-06 2006-10-10 Koninklijke Philips Electronics N.V. Quad flat non-leaded package comprising a semiconductor device
CN1698200A (zh) * 2003-02-19 2005-11-16 日立化成工业株式会社 半导体用粘着薄膜 ,使用该粘着薄膜的附有粘着薄膜金属板 ,附有该粘着薄膜的配线电路及半导体装置 ,以及半导体装置的制造方法
US8471375B2 (en) * 2007-06-30 2013-06-25 Kinsus Interconnect Technology Corp. High-density fine line structure and method of manufacturing the same
TWI372454B (en) * 2008-12-09 2012-09-11 Advanced Semiconductor Eng Quad flat non-leaded package and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188334A (ja) * 2001-12-17 2003-07-04 Tomoegawa Paper Co Ltd 半導体装置製造用接着シート
CN1617332A (zh) * 2003-11-07 2005-05-18 株式会社巴川制纸所 半导体装置制造用粘合薄片、半导体装置及其制造方法
US20080135990A1 (en) * 2006-12-07 2008-06-12 Texas Instruments Incorporated Stress-improved flip-chip semiconductor device having half-etched leadframe
CN101656234A (zh) * 2008-08-21 2010-02-24 日月光半导体制造股份有限公司 先进四方扁平无引脚封装结构及其制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681366A (zh) * 2012-09-26 2014-03-26 矽品精密工业股份有限公司 半导体封装件及其制法
CN103681366B (zh) * 2012-09-26 2017-03-01 矽品精密工业股份有限公司 半导体封装件及其制法
CN103474358A (zh) * 2013-09-29 2013-12-25 华进半导体封装先导技术研发中心有限公司 多圈qfn封装引线框架制备方法
CN104835745A (zh) * 2014-02-07 2015-08-12 阿尔特拉公司 封装集成电路的方法
CN110444517A (zh) * 2014-02-07 2019-11-12 阿尔特拉公司 集成电路封装
CN111106018A (zh) * 2018-10-26 2020-05-05 深圳市环基实业有限公司 一种封装过程中形成金属电极的方法
CN111106018B (zh) * 2018-10-26 2021-08-31 深圳市鼎华芯泰科技有限公司 一种封装过程中形成金属电极的方法
CN111863633A (zh) * 2019-04-25 2020-10-30 深圳市环基实业有限公司 一种封装载板、封装体及其工艺
CN111863633B (zh) * 2019-04-25 2022-01-25 深圳市鼎华芯泰科技有限公司 一种封装载板、封装体及其工艺

Also Published As

Publication number Publication date
CN104658923B (zh) 2018-08-14
CN104658923A (zh) 2015-05-27
CN102386107B (zh) 2015-04-01
CN104658919A (zh) 2015-05-27

Similar Documents

Publication Publication Date Title
CN102386107A (zh) 四边扁平无接脚封装方法及其制成的结构
CN102386104B (zh) 四边扁平无接脚封装方法
US8970047B2 (en) Method for creating a 3D stacked multichip module
CN102201351B (zh) 半导体器件和形成用于无铅凸块连接的双ubm结构的方法
CN103824836B (zh) 半导体承载元件及半导体封装件
CN102386105B (zh) 四边扁平无接脚封装方法及其制成的结构
CN101290930B (zh) 包含半导体芯片叠层的半导体器件及其制造方法
CN102652358B (zh) 基于面板的引线框封装方法和装置
US8222080B2 (en) Fabrication method of package structure
CN107195607B (zh) 一种芯片封装方法及芯片封装结构
CN105097571A (zh) 芯片封装方法及封装组件
CN102496580A (zh) 一种焊料凸点的形成方法
CN102543766A (zh) 一种柱状凸点封装工艺
CN102543898A (zh) 一种柱状凸点封装结构
CN102779767B (zh) 半导体封装结构及其制造方法
CN106684051A (zh) 一种金属柱导通芯片级封装结构及其工艺方法
CN106684050A (zh) 一种金属柱导通埋芯片线路板结构及其工艺方法
EP2672511B1 (en) 3d stacked multichip module and method of fabrication
CN110021562A (zh) 半导体封装测试结构及形成方法、半导体封装结构
TWI447823B (zh) 四邊扁平無接腳封裝方法
JP5682496B2 (ja) 半導体装置、マルチチップ半導体装置、デバイス、及び半導体装置の製造方法
CN105489564A (zh) 电子单体及其制法
US11728158B2 (en) Semiconductor structure and method for preparing the same
CN102760665A (zh) 半导体封装结构及其制造方法
CN202473869U (zh) 一种柱状凸点封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Taiwan County, Hsinchu, China Hukou Zhongxing village, Guangfu Road, No. 5, building 65

Patentee after: Quncheng Energy Co.,Ltd.

Address before: Taiwan County, Hsinchu, China Hukou Zhongxing village, Guangfu Road, No. 5, building 65

Patentee before: ADL Engineering Inc.

CP01 Change in the name or title of a patent holder
CP02 Change in the address of a patent holder

Address after: 321, Section 2, Guangfu Road, East District, Hsinchu, Taiwan, China, China

Patentee after: Quncheng Energy Co.,Ltd.

Address before: Taiwan County, Hsinchu, China Hukou Zhongxing village, Guangfu Road, No. 5, building 65

Patentee before: Quncheng Energy Co.,Ltd.

CP02 Change in the address of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20240108

Address after: No. 8, Lixing 6th Road, Hsinchu City, Science Industrial Park, Hsinchu City, Taiwan, China, China

Patentee after: Taiwan Semiconductor Manufacturing Co.,Ltd.

Address before: 321, Section 2, Guangfu Road, East District, Hsinchu, Taiwan, China, China

Patentee before: Quncheng Energy Co.,Ltd.

TR01 Transfer of patent right