CN111863633A - 一种封装载板、封装体及其工艺 - Google Patents

一种封装载板、封装体及其工艺 Download PDF

Info

Publication number
CN111863633A
CN111863633A CN201910348828.9A CN201910348828A CN111863633A CN 111863633 A CN111863633 A CN 111863633A CN 201910348828 A CN201910348828 A CN 201910348828A CN 111863633 A CN111863633 A CN 111863633A
Authority
CN
China
Prior art keywords
metal electrode
package
chip
sheet
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910348828.9A
Other languages
English (en)
Other versions
CN111863633B (zh
Inventor
何雨桐
何忠亮
沈洁
胡大海
李金样
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Dinghua Xintai Technology Co ltd
Original Assignee
Accelerated Printed Circuit Board Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Accelerated Printed Circuit Board Co ltd filed Critical Accelerated Printed Circuit Board Co ltd
Priority to CN201910348828.9A priority Critical patent/CN111863633B/zh
Publication of CN111863633A publication Critical patent/CN111863633A/zh
Application granted granted Critical
Publication of CN111863633B publication Critical patent/CN111863633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种封装载板，用于承载包括有芯片的封装体，包括：承载片和比承载片更薄的介质；介质包括如下任一：离型膜，过渡镀层，或其他能与封装体或承载片形成弱结合力的介质；对于所述承载片的至少一面，其一部分区域属于介质区域，其余部分区域则至少包括第一区域和第二区域，且第一区域属于其上连接有芯片的第一金属电极所附着的区域，第二区域属于其上连接有假片的第二金属电极所附着的第二区域，所述假片的厚度与芯片的厚度一致；所述承载片能够相对于封装体剥离并重复用于封装载板。以此，本公开实现了一种更简单、最大程度避免打线、更环保、更低成本的封装载板。

Description

一种封装载板、封装体及其工艺
技术领域
本公开属于电子领域，其具体涉及一种封装载板。
背景技术
集成电路产业是信息化社会的基础性和先导性产业，其中，各种集成电路的封装及测试是整个产业链中的重要一环。就封装技术而已，主流的封装载板多采用HDI技术路线，其核心在于微孔导通与细线路的形成，然而该技术路线的设备及技术门槛高，投入大，需匹配专用的载板基材，且尺寸厚度受材料规格限制。
如何设计一种更简单、更环保、更低成本的封装载板及其配套工艺，是封装产业亟须解决的技术问题。
发明内容
针对现有技术的不足，本公开揭示了一种封装载板，其特征在于：
所述封装载板用于承载包括有芯片的封装体；
所述封装载板包括：承载片和比承载片更薄的介质；
所述介质包括如下任一：离型膜，过渡镀层，或其他能与封装体或承载片形成弱结合力的介质；
对于所述承载片的至少一面，其一部分区域属于所述介质所附着的介质区域，其余部分区域则至少包括第一区域和第二区域，且：所述第一区域属于其上连接有所述芯片的第一金属电极所附着的区域，第二区域则属于其上连接有假片的第二金属电极所附着的第二区域，所述假片的厚度与所述芯片的厚度一致；所述第一区域与第二区域之间存在间隔；所述假片选择可焊接性金属导体；
所述承载片能够相对于所述封装体剥离并重复用于所述封装载板；
所述第一金属电极、第二金属电极的厚度一致。
通过上述技术方案，本公开实现了一种新型封装载板，其结构简单，具备可剥离的特点且有利于最大程度避免打线，并且能够提高生产效率、降低成本、更加环保。
附图说明
图1-1为本公开一个实施例的结构示意图；
图1-2为本公开另一个实施例的结构示意图；
图1-3为本公开另一个实施例的结构示意图；
图2为本公开另一个实施例的结构示意图；
图3为本公开另一个实施例的结构示意图；
图4-1为本公开另一个实施例的结构示意图；
图4-2为本公开另一个实施例的结构示意图；
图4-3为本公开另一个实施例的结构示意图；
图5-1为本公开另一个实施例的结构示意图；
图5-2为本公开另一个实施例的结构示意图；
图5-3为本公开另一个实施例的结构示意图；
图6-1为本公开另一个实施例的结构示意图；
图6-2为本公开另一个实施例的结构示意图；
图6-3为本公开另一个实施例的结构示意图；
图7-1为本公开另一个实施例的结构示意图；
图7-2为本公开另一个实施例的结构示意图；
图8-1为本公开另一个实施例的结构示意图；
图8-2为本公开另一个实施例的结构示意图；
图9为本公开另一个实施例的结构示意图；
图10-1至图10-9为本公开另一个实施例的示意图。
具体实施方式
下文是附图1-1至图10-9所示的本公开优选实施例的更为具体的说明，通过这些说明，本公开的特征和优点将显而易见。
参见图1-1，在一个实施例中，其揭示了一种封装载板：
所述封装载板用于承载包括有芯片的封装体；
所述封装载板包括：承载片和比承载片更薄的介质；
所述介质包括如下任一：离型膜，过渡镀层，或其他能与封装体或承载片形成弱结合力的介质；
对于所述承载片的至少一面，其一部分区域属于所述介质所附着的介质区域，其余部分区域则至少包括第一区域和第二区域，且：所述第一区域属于其上连接有所述芯片的第一金属电极所附着的区域，第二区域则属于其上连接有假片的第二金属电极所附着的第二区域，所述假片的厚度与所述芯片的厚度一致；所述第一区域与第二区域之间存在间隔；所述假片选择可焊接性金属导体；
所述承载片能够相对于所述封装体剥离并重复用于所述封装载板；
所述第一金属电极、第二金属电极的厚度一致。
就所述介质而言，其包括如下任一：离型膜，过渡镀层，或其他能与封装体或承载片形成弱结合力的介质。其中，图1-2、图1-3分别示意了所述介质的不同情形。
对于上述实施例的技术方案，由于所述介质比承载片更薄、介质的附着、金属电极的附着，当所述介质包括如下任一：离型膜，过渡镀层，或其他能与封装体或承载片形成弱结合力的介质时，使得承载片与封装体之间具备可剥离的结构特点，这进一步使得上述封装载板具备了结构简单、提高封装效率、降低成本、更加环保的技术效果。进一步的，由于承载片可重复用于封装载板，这可以使得承载片反复被利用直到其物理或电气性能等指标不再满足封装要求，所以该技术方案的整体成本得以大大降低。
能够理解，就所述介质而言，其一方面比承载片更薄，另一方面，其与封装体或承载片之间需要形成弱结合力，以有利于承载片相对于封装体剥离，具体示例如下：
(1)当承载片相对于封装体剥离时，如果介质属于能够与封装体形成弱结合力的那种，那么，介质将随承载片一起，与封装体呈分离状态，例如介质为上述离型膜的情形：离型膜类介质在液态时与承载片结合并固化，固化后的离型膜再与其它物质(例如封装体)贴合时的结合力属于弱结合力的范畴，相比较而言，固化后的离型膜与承载片却有较强的结合力，因此，当承载片相对封装体剥离后，离型膜依然可以隶属于承载片，离型膜与承载片依然可以附着在一起。离型膜可以包括各种不同类型的离型膜。
(2)当承载片相对于封装体剥离时，如果介质属于能够与承载片形成弱结合力的那种，那么，介质将随封装体一起，与承载片呈分离状态，例如介质为上述过渡镀层的情形：由于镀层工艺自身的特点，承载片与过渡镀层结合力属于弱结合力的范畴，因此，当承载片相对封装体剥离后，过渡镀层依然可以隶属于封装体，过渡镀层与封装体依然可以附着在一起，过渡镀层则与承载片呈分离状态。过渡镀层则可以通过镀金、镀银、镀镍、镀铜等形成，优选的，过渡镀层选择镀铜来形成。
(3)自然的，当所述介质比承载片更薄，且所述介质属于其他能与封装体或承载片形成弱结合力的介质时，那么，此时的介质同样有利于承载片相对于封装体剥离，要么剥离后介质与承载片依然可以附着在一起，要么剥离后介质与封装体依然可以附着在一起。
能够理解，承载片为底、介质区域和第一、第二区域均位于承载片的一面上，理论上来讲，介质区域和第一、第二区域的上方都可以用于承载封装体。当承载片相对于所述封装体剥离时，所述图1-1至图1-3中示出的承载片可以是主动剥离的一方，所述封装体也可以是主动剥离的一方。封装体则包括各种集成电路的不同封装形式。至于介质区域、第一、第二区域则是为了有利于封装工艺过程中的电极对应区域和非电极对应区域的形成。
对于上述实施例而言，更重要的特点则在于：对于所述封装载板而言，当其用于所述包括有芯片的封装体时，即使所述第一金属电极上只有一个芯片，此时由于所述封装载板可以用于芯片与假片几乎同一厚度的情形，这就意味着：在封装工艺中，无需单颗芯片打线，所述封装载板就能够因应单颗芯片与假片的平衡。
也就是说，采用上述封装载板的话，较传统工艺无需做打线流程，甚至在封装过程中无需多次封装树脂及图形转移工艺，这显然能够使得封装工艺更加简单，效率更高，加之所述承载片还可以重复使用，这意味着所述封装载板有助于进一步使得封装工艺更环保且成本更低。
在另一个实施例中，各个金属电极的高度、介质的厚度可以根据具体封装的要求而进行设计。此外，根据不同的设计，各个金属电极的高度可以略高于/略低于介质的厚度，也可以明显高于/低于介质的厚度，也可以齐平。
在另一个实施例中，第一、第二金属电极可以包括多种电极形式。
在另一个实施例中，如果以第一、第二金属电极与承载片接触的一面作为金属电极的底面，那么对于金属电极而言，与金属电极底面相对的金属电极的另一面，即金属电极的表面则可以根据封装需要进一步表面处理，如：镀金、镀银、镀锡、粗化、防氧化、钝化处理、覆盖保护层等。更优选的，金属电极的表面可以进行固晶、焊线、焊接及塑封等操作。这些表面处理实施后，如前述第一个实施例所述，其中第一金属电极上连接有所述芯片，其中第二金属电极上连接有所述假片。
在另一个实施例中，
所述第一、第二金属电极是通过在所述承载片上进行电镀实现。
虽然上述实施例采用电镀的方式形成电极，但这不表示只能采用电镀的方式，这取决于技术发展过程中是否有其他方式可以在承载片上形成电极，例如生长电极或喷涂电极。
能够理解，存在一种情形：使用离型膜作为介质时，如果离型膜预先覆盖了承载片的所有区域，那么可以先除去需要电镀区域的离型膜，露出承载片，在承载片上电镀形成金属电极。自然的，介质层的厚度虽然是根据所需镀层的厚度而定，但要满足电镀的绝缘性能；假设金属电极需要的镀层比较厚，那么可以选择在离型膜上再覆盖一层干膜或湿膜类可感光材料，曝光显影方式露出需要电镀的区域，然后在承载片上所述露出的区域上进行电镀从而形成金属电极。类似的，也存在一种情形：使用过渡镀层为介质时，如果过渡镀层预先覆盖了承载片的所有区域，那么可以通过如下方式电镀形成金属电极：先在对应电镀区域的过渡镀层上覆盖一层干膜类可感光材料，曝光显影，再以蚀刻方式除去过渡镀层，露出承载片上的对应电镀区域，然后在承载片上所述露出的区域上进行电镀从而形成金属电极。
参见图2，在另一个实施例中，
所述介质区域上附着有绝缘层。能够理解，绝缘层是封装过程中常见的封装工艺所需要的，但并非所有封装工艺都需要。类似前文，本实施例旨在强调：需要绝缘层的情景下，当所述承载片相对于所述封装体剥离后，所述绝缘层隶属于所述封装体。
更优选的，绝缘层的至少一部分附着在第一和/或第二金属电极上。显然，当具备绝缘层时，所述封装载板可实现多层设计，更具体的示例详见后文。鉴于前文对于其他实施例的描述，能够理解，本公开可以将前述具备剥离特性的封装载板用于封装体的多层工艺，且依然使得承载片具备方便剥离的特性。
在另一个实施例中，
当所述承载片相对于所述封装体剥离后，所述第一、第二金属电极隶属于所述封装体。
就该实施例而言，其意味着，采取本实施例所述的封装载板，可以使得剥离后，金属电极依然与封装体是一体的，即金属电极仍然可以连接、隶属于封装体。这恰好说明了本实施例的另一个附带的有益效果：可剥离的承载片能够提高封装效率和降低成本。
在另一个实施例中，
所述第一、第二金属电极中的至少一个金属电极上包括第一附着物，当所述承载片相对于所述封装体剥离后，所述第一附着物隶属于所述封装体。
能够理解，金属电极上的第一附着物可以是集成电路的封装工艺中、一切合理的、金属电极上的附着物，包括胶、膜、绝缘层、焊线、IC等各种附着可能。如前一个实施例那样，本实施例旨在强调：承载片剥离后，相关附着物仍然可以连接、隶属于封装体。
在另一个实施例中，所述承载片为带状。能够理解，承载片的形状可以是任何方便用于生产的形状，带状有利于流水线作业。
优选的，在另一个实施例中，所述承载片的长向为闭环模式。能够理解，承载片一般为矩形，其沿横向伸展，并且承载片具有长宽两条边，长向指的是长边所在。当承载片的长向为闭环模式时，这有利于不间断的生产，从而极大提高后续封装的效率。
在另一个实施例中，
所述承载片包括如下任一：热膨胀系数较低的不锈钢、或热膨胀系数与塑封树脂匹配的其他金属。
能够理解，本实施例是对承载片进行选型。就该实施例而言，其通过热膨胀系数来进行承载片的选型，是为了克服封装工艺中热膨胀可能带来的负面影响。需要说明的是，根据前文各个实施例对于本公开基础方案及其原理的阐述，随着科技的不断发展，本公开并不排除非金属材料作为承载片。
在另一个实施例中，当所述承载片相对于所述封装体剥离后，所述绝缘层隶属于所述封装体。对于该实施例那样，本实施例旨在强调：承载片剥离后，绝缘层仍然可以连接、隶属于封装体。这意味着，本公开所揭示的封装载板可以用于：含有绝缘层的封装体的封装工艺。
更优选的，所述绝缘层上包括第二附着物，当所述承载片相对于所述封装体剥离后，所述第二附着物隶属于所述封装体。能够理解，绝缘层上的第二附着物可以是集成电路的封装工艺中、一切合理的、绝缘层上的附着物，包括胶、膜、电极、焊线、IC等各种附着可能。如前文实施例那样，本实施例旨在强调：承载片剥离后，相关附着物仍然可以连接、隶属于封装体。
参见图3，在另一个实施例中，绝缘层上可以进一步附着导电浆料，以满足某些封装工艺的需要。
更优选的，导电浆料可以是可电镀导电浆料。
参见图4-1，在另一个实施例中，在没有绝缘层的封装工艺中，承载片上附着金属电极、离型膜，而金属电极、离型膜(所对应的介质区域和第二区域)上陆续附着胶以及在胶之上进一步附着基材。
参见图4-2、图4-3，其分别示意了，在具有绝缘层的封装工艺中，绝缘层之上还附着导电浆料，以及导电浆料优选可电镀导电浆料的情形下：承载片上附着金属电极、离型膜，而金属电极、离型膜(所对应的介质区域和第二区域)上陆续附着绝缘层、可电镀导电浆料、胶以及在胶之上进一步附着基材。
能够发现，在图4-2、图4-3所示情形中，导电浆料或可电镀导电浆料不仅覆盖绝缘层，而且可以在金属电极与金属电极之间进行跨接。不妨将图4-2中示出的三处金属电极从左至右分别命名为第一金属电极、第二金属电极、第三金属电极，显然，导电浆料在第一金属电极和第三金属电极之间进行跨接。
就此处图4-2、图4-3及其附图的文字所阐述的这两个实施例，需要说明的是：绝缘层可以用于电绝缘隔离，绝缘层之上的导电浆料由于在不同的金属电极之间的跨接则实现了跨过绝缘层两端的电连通。此时，封装载板显然有利于实现双面线路的封装。
在另一个实施例中，为了满足某些封装需要，导电浆料和金属电极上可以进一步进行图形电镀，即图形化所述导电浆料和金属电极的表面。能够理解，图形电镀所得的金属层可以根据封装需要，与金属电极的底部(即金属电极与承载片接触的部分，可称为底电极)，或根据封装需要与其他需要连通的电极进行电连通。优选的，在另外的实施例中，还可以进一步视封装需要而对图形化后的有关表面进行：金属加厚、表面处理、刻蚀等。
对于上述实施例而言，进一步的图形电镀可以改善跨接区的电导特性及表面特性，减少电阻率、改善导电面，这在高频应用环境下尤其是集肤效应明显的时候尤为重要。
在另一个实施例中，
所述离型膜上包括第三附着物，当所述承载片相对于所述封装体剥离后，所述第三附着物隶属于所述封装体。能够理解，离型膜上的第三附着物可以是集成电路的封装工艺中一切合理的、离型膜上的附着物，包括感光膜、干膜、绝缘膜、胶、电极、焊线、IC等各种附着可能。如前文实施例那样，本实施例旨在强调：承载片剥离后，相关附着物仍然可以连接、隶属于封装体。
在另一个实施例中，当所述离型膜上包括感光膜或干膜或绝缘膜等各类膜时，可以通过曝光、显影或激光烧灼对离型膜上的以上各类膜进一步处理，以使得：承载片的一部分区域属于所述离型膜附着的介质区域，所述承载片的至少另一部分区域属于第一、第二金属电极附着的区域。
进一步的，在另一个实施例中，对所述离型膜上的以上各类膜可以进一步如下处理：
首先褪掉感光膜、干膜或绝缘膜；
其次，在离型膜上覆上绝缘涂层；
再次，在该绝缘涂层上金属化处理得到离型膜上的金属层；
再次，使得所述离型膜上的金属层与底电极连通，其中，所述底电极指金属电极与承载片接触的部分；
再次，图形化所述离型膜上的金属层，并对所述离型膜上的金属层的金属加厚、表面处理及刻蚀；
再次，在所述离型膜上的金属层上进行固晶、焊线、焊接及塑封等封装工艺。
能够理解，上述实施例是本公开所述封装载板之上的离型膜的进一步的处理情况的示例。
在另一个实施例中，图5-1示意了离型膜上的第三附着物是干膜(例如在离型膜上贴干膜)、，形成金属电极图形且金属电极属于常规电极的情形，并示意了3个金属电极的情形。能够理解，干膜的厚度与金属电极的厚度关联。
在另一个实施例中，图5-2示意了在图形区域做出各个金属电极，并且在表面电镀可焊性金属的情形。
在另一个实施例中，图5-3示意了为把电极周围的干膜清除掉，使电极孤立形成“T”状的情形。能够理解，T状的电极便于后面工艺中嵌入封装树脂胶使之更牢固。
以上更多示意图和实施例详细说明了当介质为离型膜时，本公开所述封装载板如何用于本领域相关应用场景。当其中承载片剥离时，离型膜往往跟随承载片。
下面通过其他实施例和示意图说明，当介质为过渡镀层时，本公开所述封装载板如何用于本领域相关应用场景。当其中承载片剥离时，过渡镀层往往跟随封装体。
在另一个实施例中，图6-1示意了过渡镀层上的附着物是干膜、且金属电极属于常规电极的情形，并示意了3个金属电极的情形。
在另一个实施例中，图6-2示意了过渡镀层上的附着物是树脂、且金属电极属于常规电极的情形，并示意了3个金属电极的情形。相对比的，在另一个实施例中，图6-3示意了异形电极的情形，例如T形电极，并示意了3个金属电极的情形。
在另一个实施例中，图7-1则示意了图6-3中的承载片剥离后的情形；图7-2则进一步在另一个实施例中示意了过渡镀层去除后的情形。
另外，对于前文所述离型膜的有关实施例，也可以先剥离承载片及其离型膜，也同样可以先完成封装再剥离承载片及其离型膜。这对于行业的分工是有利的，这意味着可以由供应链厂商剥离承载片后提供封装体给客户，也可以直接向客户交付连同封装载板和封装体的混合产品给客户并由客户来剥离承载片。
对于上述多个实施例，在现有的制程能力(主要是指线宽线距)下，即使两层不同的附着物，如果不同的电极间的电连通关系依然不能够实现，那么则可以考虑再加层附着物以实现不同的电极间的电连通。也就是说，理论上，前文所述各个附着物可以是两层至N层，其中，N是正整数。这样，本公开的封装载板可用于RGB的LED封装载板，也可以用于类BGA的IC封装载板等。另外，需要说明的是，正如前文所述，绝缘层可以用于实现多层设计，如果进行合理的设计，绝缘层的底部和上部均可以设计电极层，每个电极层可以通过电镀实现。也就是说，本公开所述绝缘层、每种附着物均可以具有多层结构，均可以用于实现不同的电极间的电连通。类似的，各个金属电极上的附着物也可以具有多层结构，更进一步的，金属电极和绝缘层可以交叠、间隔形成多层结构，比如一层绝缘层，其上面有一层金属电极，金属电极上面再一层绝缘层，或者：一层金属电极，其上面一层绝缘层，绝缘层上面再一层金属电极等等。
需要说明的是，对于前文所述各个实施例，当承载片相对于金属电极或绝缘层或附着物或具体某种封装体进行剥离时，可以采用带有粘性的转移物将所述金属电极或绝缘层或附着物或具体某种封装体转移到所述转移物上来实现，示例的，可以采用如下方式实现粘接和转移：(1)用粘度足够的压敏胶；(2)用粘度足够的UV减粘胶，当转移完成后照射UV光，降低UV胶的粘度；(3)用热熔胶加温粘接转移，转移完成后，常温时，热熔胶并不粘；(4)用热固型热熔胶粘接转移，转移完成后，加温固化热熔胶。
连同前文所有实施例在内，本公开可以有效控制每个电极层等层厚，从而相比现有技术大大节省电镀所需的金属，特别是高频应用场景。此外，本公开的承载片不需要较厚的铜层做支撑，也显著节省金属。更特别的，本公开的封装载板能够使得：在封装工艺中，单颗芯片无需打线，较传统工艺无需做打线流程，甚至在封装过程中无需多次封装树脂及图形转移工艺，这显然能够使得封装工艺更加简单，效率更高，加之所述承载片还可以重复使用，这意味着所述封装载板有助于进一步使得封装工艺更环保且成本更低。
如图8-1所示，在另一个实施例中，由于所述封装载板适应于芯片与假片几乎同一厚度的情形，虽然第一金属电极之上是芯片，但是第一、第二金属电极表面的高度差通过所述假片得以平衡。那么，所述封装载板在封装工艺中，整片封装载板上所有芯片和电极间的键合方式均可以采用钎焊方式，即芯片底电极与载板上的有关金属电极通过钎焊连接，芯片表电极间及芯片表电极与载板上的有关金属电极间的连接通过焊接导电片(例如：所述导电片选择焊金属导体，如图8-1中的09所示)方式连接，参见图8-1，焊接后的芯片可以经由一次性封装树脂工艺(例如采用塑封树脂胶10)形成封装体，从图中能够清晰的理解所述封装载板以及所述封装体，其中，第一金属电极和第二金属电极上可通过电镀方式镀有可焊性金属05(例如锡或银等)，至于假片07和芯片06可进一步通过焊料08与含金属导体09焊接在一起。如前所述，所述封装载板可以很容易的与所述封装体剥离。
除了通过上述假片07和芯片06可进一步通过焊料08与含金属导体09焊接在一起实现电性功能之外，第一区域、第二区域还可以如下方式实现电性功能，例如，两个区域通过：
塑封一层树脂、直接对芯片所在位置上的树脂及第二金属电极上假片所在位置的树脂进行激光钻孔、镀金属以及图形转移，进行电性导通。
在另一个实施例中，图8-2则示意了图8-1所示情形、剥离后的封装体，进一步在各个金属电极底部镀上可焊接金属11的情形。
就该实施例而言，当所述封装载板剥离后，进一步在各个金属电极底部镀上可焊接金属，这便于单个的封装体进行焊接组装。同时，被剥离开的封装载板的承载片(离型膜可以仍然附着在上面)能够再次进行新一轮的封装流程，这使得整个封装载板在封装工艺中可以循环制得和循环使用，使得封装工艺更环保且成本更低。
在另一个实施例中，图9则示意了所述封装载板两面均可作业的情形。也就是说，相比第一个实施例：
对于所述承载片的另一面，其一部分区域也同样属于所述介质或第二介质所附着的第二介质区域，其余部分区域则至少包括第三区域和第四区域，且：所述第三区域属于其上连接有第二芯片的第三金属电极所附着的区域，第四区域则属于其上连接有第二假片的第四金属电极所附着的第四区域，所述第二假片的厚度与所述第二芯片的厚度一致。
能够理解，整个封装工艺的制做完全可以在所述封装载板的承载片的两个面同时实现，使得生产效率最大化。此外，当所述封装载板用于两个面同时进行封装的工艺时，还可以很好的改善单面封装所带来的翘曲问题。
需要说明的是，对于上述所有实施例，所述封装载板在封装工艺中，可以在承载片的表面涂布离型膜，然后形成金属电极图形的底部，电极图形区域外的地方仍保留离型膜，这有利于便于封装完毕后一次性剥离开。至于芯片，其可以通过固晶的方式实现在电极上；假片则可以整片式的提前做好，然后在封装过程中，整片阵列式一次焊接所有的假片在焊脚上，同时尽量要使假片和芯片的厚度做成一致。能够理解，本公开的封装载板，能够充分因应引入假片的生产工艺，从而有利于取代传统工艺的打线、邦定引线的方式，有利于使得整个封装过程更简单、效率更高。
由此可见，在另一个实施例中，本公开还揭示了一种封装体，包括：
封装体底面，封装体顶面，封装体中的第一金属电极，封装体中的第二金属电极，封装体中的芯片，封装体中的假片，其中，
所述第一金属电极与第二金属电极之间存在间隔；且相对于所述封装体顶面，所述第一金属电极、第二金属电极靠近所述封装体底面的一侧；
所述第一金属电极的上表面连接有所述芯片，所述第二金属电极的上表面连接有所述假片；且相对于所述第一金属电极、第二金属电极，所述封装体中的芯片和假片更靠近所述封装体的顶面；所述第一金属电极与第二金属电极的厚度一致，且所述假片的厚度与所述芯片的厚度一致；
所述第一金属电极、芯片，与：假片、所述第二金属电极存在电性导通关系；
相对于所述第一金属电极的上表面、第二金属电极的上表面，所述第一金属电极的下表面、第二金属电极的下表面更靠近所述封装体的底面；
在所述第一金属电极的封装体底部树脂面的位置处，对应的所述第一金属电极的外径，与所述第一金属电极的下表面的外径相差在20um以内；在所述第二金属电极的封装体底部树脂面的位置处，对应的所述第二金属电极的外径，与所述第二金属电极的下表面的外径相差在20um以内。关于外径的相差，详见后文。
更优的，在另一个实施例中，
所述电性导通关系，通过如下任一方式实现：
(1)所述芯片和所述假片之间焊接所述焊金属导体09，进行电性导通；
(2)塑封一层树脂、直接对芯片所在位置上的树脂及第二金属电极上假片所在位置的树脂进行激光钻孔、镀金属以及图形转移，进行电性导通。
结合前文，能够理解，本公开还揭示了一种封装工艺，包括如下步骤：
S100：在承载片上设置比承载片更薄的介质；
S200：在设有所述介质的承载片上的第一区域设置第一金属电极，以及在所述初始的封装载板的第二区域设置第二金属电极，其中，所述第一区域和第二区域之间存在间隔；
S300：在第一金属电极上设置芯片，在第二金属电极上设置假片，其中，所述假片选择可焊接性金属导体，且假片与芯片的厚度一致；
S400：在芯片和假片之上，通过焊接金属导体进行二者的电性导通；
S500：对所述承载片及其介质、第一金属电极及其芯片、第二金属电极及其假片，以及所述焊接金属导体，通过塑封树脂胶进行塑封，使得塑封树脂胶高出芯片和假片；
S600：剥离所述承载片，露出第一金属电极和第二金属电极的下表面，得到封装体，并且，
剥离后，相对于所述第一金属电极的上表面、第二金属电极的上表面，所述第一金属电极的下表面、第二金属电极的下表面更靠近所述封装体的底面；
在所述第一金属电极的封装体底部树脂面的位置处，对应的所述第一金属电极的外径，与所述第一金属电极的下表面的外径相差在20um以内；在所述第二金属电极的封装体底部树脂面的位置处，对应的所述第二金属电极的外径，与所述第二金属电极的下表面的外径相差在20um以内；
然后分别对第一金属电极和第二金属电极的下表面进行表面处理。
此外，参见图10-1至10-9，本公开还揭示了一种封装工艺，包括如下步骤：
S110：在承载片上设置比承载片更薄的介质；
S210：在设有所述介质的承载片上的第一区域设置第一金属电极，以及在所述初始的封装载板的第二区域设置第二金属电极，其中，所述第一区域和第二区域之间存在间隔；
S310：在第一金属电极上设置芯片，在第二金属电极上设置假片，其中，假片与芯片的厚度一致；
S410：对所述承载片及其介质、第一金属电极及其芯片、第二金属电极及其假片，通过第一塑封树脂胶进行第一次塑封，使得第一塑封树脂胶高出芯片和假片；
S510：在芯片和假片之上的塑封位置，分别进行激光钻孔，露出芯片上表面、假片上表面；
S610：在芯片上表面、假片上表面之间，沿着第一次塑封的表面，电镀一金属镀层；
S710：在所述金属镀层之上，沿着第一次塑封的表面，进一步通过第二塑封树脂胶进行第二次塑封；
S810：剥离所述承载片，露出第一金属电极和第二金属电极的下表面，得到封装体，并且，
剥离后，相对于所述第一金属电极的上表面、第二金属电极的上表面，所述第一金属电极的下表面、第二金属电极的下表面更靠近所述封装体的底面；
在所述第一金属电极的封装体底部树脂面的位置处，对应的所述第一金属电极的外径，与所述第一金属电极的下表面的外径相差在20um以内；在所述第二金属电极的封装体底部树脂面的位置处，对应的所述第二金属电极的外径，与所述第二金属电极的下表面的外径相差在20um以内；
然后分别对第一金属电极和第二金属电极的下表面进行表面处理。
能够理解，上述工艺直接导致了：剥离后，相应的金属电极的下表面并不需要进行任何蚀刻，依然能够方便的对其下表面进行表面处理。这与现有技术有本质的不同。现有技术中，金属电极下表面进行表面处理前，需要进行蚀刻，但为了避免破坏下表面，在蚀刻时必须有所保留，防止破坏金属电极下表面，因此，其下表面的外径往往大于金属电极厚度的一半位置处所对应的金属电极的外径。而本公开则不然，一方面不需要蚀刻，另一方面，剥离后，相应的外径几乎相同，相差在20um以内，例如图10-9中AA’与BB’几乎相同，最多也就是相差20um。
以上所述仅为本公开的较佳实施例，并不用以限制本公开，本领域的技术人员在本公开技术方案范围内进行通常的变化和替换都应包含在本公开的保护范围内。

Claims (13)

1.一种封装载板，其特征在于：
所述封装载板用于承载包括有芯片的封装体；
所述封装载板包括：承载片和比承载片更薄的介质；
所述介质包括如下任一：离型膜，过渡镀层，或其他能与封装体或承载片形成弱结合力的介质；
对于所述承载片的至少一面，其一部分区域属于所述介质所附着的介质区域，其余部分区域则至少包括第一区域和第二区域，且：所述第一区域属于其上连接有所述芯片的第一金属电极所附着的区域，第二区域则属于其上连接有假片的第二金属电极所附着的第二区域，所述假片的厚度与所述芯片的厚度一致；所述第一区域与第二区域之间存在间隔；所述假片选择可焊接性金属导体；
所述承载片能够相对于所述封装体剥离并重复用于所述封装载板；
所述第一金属电极、第二金属电极的厚度一致。
2.根据权利要求1所述的封装载板，其中：优选的，
所述介质区域上附着有绝缘层，当所述承载片相对于所述封装体剥离后，所述绝缘层隶属于所述封装体。
3.根据权利要求1所述的封装载板，其中：
所述第一、第二金属电极是通过在所述承载片上进行电镀实现。
4.根据权利要求1所述的封装载板，其中：
当所述承载片相对于所述封装体剥离后，所述第一、第二金属电极、芯片、假片隶属于所述封装体。
5.根据权利要求1所述封装载板，其中：
所述第一金属电极上包括第一附着物，当所述承载片相对于所述封装体剥离后，所述第一附着物隶属于所述封装体。
6.根据权利要求1所述封装载板，其中：
所述承载片具有如下任一特点：片状、带状、长向为闭环模式。
7.根据权利要求1所述封装载板，其中：
所述承载片包括如下任一：热膨胀系数较低的不锈钢、或热膨胀系数与塑封树脂匹配的其他金属。
8.根据权利要求2所述的封装载板，其中：
所述绝缘层上包括第二附着物，当所述承载片相对于所述封装体剥离后，所述第二附着物隶属于所述封装体。
9.根据权利要求5或8所述的封装载板，其中：
所述附着物具有多层结构。
10.一种封装体，包括：
封装体底面，封装体顶面，封装体中的第一金属电极，封装体中的第二金属电极，封装体中的芯片，封装体中的假片，其中，
所述第一金属电极与第二金属电极之间存在间隔；且相对于所述封装体顶面，所述第一金属电极、第二金属电极靠近所述封装体底面的一侧；
所述第一金属电极的上表面连接有所述芯片，所述第二金属电极的上表面连接有所述假片；且相对于所述第一金属电极、第二金属电极，所述封装体中的芯片和假片更靠近所述封装体的顶面；所述第一金属电极与第二金属电极的厚度一致，且所述假片的厚度与所述芯片的厚度一致；
所述第一金属电极、芯片，与：假片、所述第二金属电极存在电性导通关系；
相对于所述第一金属电极的上表面、第二金属电极的上表面，所述第一金属电极的下表面、第二金属电极的下表面更靠近所述封装体的底面；
在所述第一金属电极的封装体底部树脂面的位置处，对应的所述第一金属电极的外径，与所述第一金属电极的下表面的外径相差在20um以内；在所述第二金属电极的封装体底部树脂面的位置处，对应的所述第二金属电极的外径，与所述第二金属电极的下表面的外径相差在20um以内。
11.根据权利要求10所述的封装体，其中，所述电性导通关系，通过如下任一方式实现：
(1)所述芯片和所述假片之间焊接所述焊金属导体09，进行电性导通；
(2)塑封一层树脂、对假片及芯片所在位置上的树脂进行激光钻孔和镀金属以及图形转移，来进行电性导通。
12.一种封装工艺，包括如下步骤：
S100：在承载片上设置比承载片更薄的介质；
S200：在设有所述介质的承载片上的第一区域设置第一金属电极，以及在所述初始的封装载板的第二区域设置第二金属电极，其中，所述第一区域和第二区域之间存在间隔；
S300：在第一金属电极上设置芯片，在第二金属电极上设置假片，其中，所述假片选择可焊接性金属导体，且假片与芯片的厚度一致；
S400：在芯片和假片之上，通过焊接金属导体进行二者的电性导通；
S500：对所述承载片及其介质、第一金属电极及其芯片、第二金属电极及其假片，以及所述焊接金属导体，通过塑封树脂胶进行塑封，使得塑封树脂胶高出芯片和假片；
S600：剥离所述承载片，露出第一金属电极和第二金属电极的下表面，得到封装体，并且，
剥离后，相对于所述第一金属电极的上表面、第二金属电极的上表面，所述第一金属电极的下表面、第二金属电极的下表面更靠近所述封装体的底面；
在所述第一金属电极的封装体底部树脂面的位置处，对应的所述第一金属电极的外径，与所述第一金属电极的下表面的外径相差在20um以内；在所述第二金属电极的封装体底部树脂面的位置处，对应的所述第二金属电极的外径，与所述第二金属电极的下表面的外径相差在20um以内；
然后分别对第一金属电极和第二金属电极的下表面进行表面处理。
13.一种封装工艺，包括如下步骤：
S110：在承载片上设置比承载片更薄的介质；
S210：在设有所述介质的承载片上的第一区域设置第一金属电极，以及在所述初始的封装载板的第二区域设置第二金属电极，其中，所述第一区域和第二区域之间存在间隔；
S310：在第一金属电极上设置芯片，在第二金属电极上设置假片，其中，假片与芯片的厚度一致；
S410：对所述承载片及其介质、第一金属电极及其芯片、第二金属电极及其假片，通过第一塑封树脂胶进行第一次塑封，使得第一塑封树脂胶高出芯片和假片；
S510：在芯片和假片之上的塑封位置，分别进行激光钻孔，露出芯片上表面、假片上表面；
S610：在芯片上表面、假片上表面之间，沿着第一次塑封的表面，镀一金属镀层以及图形转移，来实现电性导通；
S710：在所述金属镀层之上，沿着第一次塑封的表面，进一步通过第二塑封树脂胶进行第二次塑封；
S810：剥离所述承载片，露出第一金属电极和第二金属电极的下表面，得到封装体，并且，
剥离后，相对于所述第一金属电极的上表面、第二金属电极的上表面，所述第一金属电极的下表面、第二金属电极的下表面更靠近所述封装体的底面；
在所述第一金属电极的封装体底部树脂面的位置处，对应的所述第一金属电极的外径，与所述第一金属电极的下表面的外径相差在20um以内；在所述第二金属电极的封装体底部树脂面的位置处，对应的所述第二金属电极的外径，与所述第二金属电极的下表面的外径相差在20um以内；
然后分别对第一金属电极和第二金属电极的下表面做表面处理。
CN201910348828.9A 2019-04-25 2019-04-25 一种封装载板、封装体及其工艺 Active CN111863633B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910348828.9A CN111863633B (zh) 2019-04-25 2019-04-25 一种封装载板、封装体及其工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910348828.9A CN111863633B (zh) 2019-04-25 2019-04-25 一种封装载板、封装体及其工艺

Publications (2)

Publication Number Publication Date
CN111863633A true CN111863633A (zh) 2020-10-30
CN111863633B CN111863633B (zh) 2022-01-25

Family

ID=72964900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910348828.9A Active CN111863633B (zh) 2019-04-25 2019-04-25 一种封装载板、封装体及其工艺

Country Status (1)

Country Link
CN (1) CN111863633B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100140781A1 (en) * 2008-12-09 2010-06-10 Advanced Semiconductor Engineering, Inc. Quad flat non-leaded package and manufacturing method thereof
CN102386107A (zh) * 2010-09-01 2012-03-21 群成科技股份有限公司 四边扁平无接脚封装方法及其制成的结构
CN105280599A (zh) * 2014-05-28 2016-01-27 台湾积体电路制造股份有限公司 用于半导体器件的接触焊盘
CN106252299A (zh) * 2015-06-03 2016-12-21 华亚科技股份有限公司 半导体器件
US20170271248A1 (en) * 2016-03-21 2017-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package and manufacturing process thereof
CN209544338U (zh) * 2019-04-25 2019-10-25 深圳市环基实业有限公司 一种封装载板及封装体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100140781A1 (en) * 2008-12-09 2010-06-10 Advanced Semiconductor Engineering, Inc. Quad flat non-leaded package and manufacturing method thereof
CN102386107A (zh) * 2010-09-01 2012-03-21 群成科技股份有限公司 四边扁平无接脚封装方法及其制成的结构
CN105280599A (zh) * 2014-05-28 2016-01-27 台湾积体电路制造股份有限公司 用于半导体器件的接触焊盘
CN106252299A (zh) * 2015-06-03 2016-12-21 华亚科技股份有限公司 半导体器件
US20170271248A1 (en) * 2016-03-21 2017-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package and manufacturing process thereof
CN209544338U (zh) * 2019-04-25 2019-10-25 深圳市环基实业有限公司 一种封装载板及封装体

Also Published As

Publication number Publication date
CN111863633B (zh) 2022-01-25

Similar Documents

Publication Publication Date Title
US5198693A (en) Aperture formation in aluminum circuit card for enhanced thermal dissipation
US7297285B2 (en) Manufacturing process of emboss type flexible or rigid printed circuit board
US6132588A (en) Method for plating independent conductor circuit
JP4087080B2 (ja) 配線基板の製造方法およびマルチップモジュールの製造方法
CN103489796A (zh) 元件内埋式半导体封装件的制作方法
TWI661751B (zh) 電路板及其製作方法
CN111863689B (zh) 一种封装载板、封装体及其工艺
CN111863633B (zh) 一种封装载板、封装体及其工艺
US20110132651A1 (en) Circuit board and method of manufacturing the same
CN111837210B (zh) 布线基板及其制造方法
CN103098565B (zh) 元器件内置基板
JP3979873B2 (ja) 非接触式データキャリアの製造方法
CN111106018B (zh) 一种封装过程中形成金属电极的方法
CN111106056A (zh) 一种封装载板
JP2717200B2 (ja) 電子部品搭載用基板におけるオーバーレイめっきの形成方法
CN102256437B (zh) 布线电路板及其制造方法
CN100553405C (zh) 制作电路板的方法
JP4033090B2 (ja) 半導体装置用テープキャリアの製造方法
JPH0946027A (ja) プリント配線板のレジスト印刷方法
TWI273147B (en) Method for plating on a substrate and conductive dry film used in the method
JPH05136212A (ja) Ｔａｂ用テープキヤリアの製造方法
JPH07162131A (ja) 印刷配線板の製造方法
EP0408768A1 (en) Chip carrier
TWI231025B (en) Method for plating metal layer over pads on substrate for semiconductor package
TW201233274A (en) Circuit board manufacturing process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 518101 No.9, Xinfa 2nd Road, Xinqiao community, Xinqiao street, Bao'an District, Shenzhen City, Guangdong Province

Applicant after: Shenzhen Dinghua Xintai Technology Co.,Ltd.

Address before: 518101 No.9, Xinfa 2nd Road, Xinqiao community, Xinqiao street, Bao'an District, Shenzhen City, Guangdong Province

Applicant before: ACCELERATED PRINTED CIRCUIT BOARD CO.,LTD.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240122

Address after: 344000 Hedong Industrial Park, Nancheng County, Fuzhou City, Jiangxi Province

Patentee after: Jiangxi Dinghua Xintai Technology Co.,Ltd.

Country or region after: China

Address before: 518101 No.9, Xinfa 2nd Road, Xinqiao community, Xinqiao street, Bao'an District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen Dinghua Xintai Technology Co.,Ltd.

Country or region before: China

TR01 Transfer of patent right