JP2019046825A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019046825A
JP2019046825A JP2017164556A JP2017164556A JP2019046825A JP 2019046825 A JP2019046825 A JP 2019046825A JP 2017164556 A JP2017164556 A JP 2017164556A JP 2017164556 A JP2017164556 A JP 2017164556A JP 2019046825 A JP2019046825 A JP 2019046825A
Authority
JP
Japan
Prior art keywords
semiconductor device
package substrate
wiring
resin
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017164556A
Other languages
English (en)
Other versions
JP6991014B2 (ja
Inventor
亮 谷本
Akira Tanimoto
亮 谷本
向田　秀子
Hideko Mukoda
秀子 向田
直子 沼田
Naoko Numata
直子 沼田
健至 宮脇
Kenji Miyawaki
健至 宮脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017164556A priority Critical patent/JP6991014B2/ja
Priority to TW107102658A priority patent/TWI677945B/zh
Priority to CN201810149443.5A priority patent/CN109427760B/zh
Priority to US15/910,349 priority patent/US10217701B1/en
Publication of JP2019046825A publication Critical patent/JP2019046825A/ja
Application granted granted Critical
Publication of JP6991014B2 publication Critical patent/JP6991014B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】実装基板と半導体パッケージとの間のバンプにかかる応力を緩和し、信頼性の高い半導体装置を提供する。【解決手段】本実施形態による半導体装置は、第１面と前記第１面に対して反対側にある第２面とを有するパッケージ基板を備える。半導体チップは、パッケージ基板の第１面上に設けられ、半導体素子を有する。接着剤は、半導体チップとパッケージ基板との間に設けられている。金属バンプは、第２面上に設けられている。パッケージ基板は、第１〜第４配線層と、第１〜第３樹脂層と、を備えた積層基板である。半導体チップ、第１〜第３樹脂層、第１〜第４配線層、接着剤の熱膨張係数をそれぞれＣＴＥ１〜ＣＴＥ４とすると、ＣＴＥ１＜ＣＴＥ２＜ＣＴＥ３＜ＣＴＥ４を満たす。半導体チップ、第１〜第３樹脂層、第１〜第４配線層、接着剤の弾性率をそれぞれＥＭ１〜ＥＭ４とすると、ＥＭ１＞ＥＭ３＞ＥＭ２＞ＥＭ４を満たす。【選択図】図２

Description

本発明による実施形態は、半導体装置に関する。
半導体装置は、例えば、ｅＭＭＣ（embedded Multimedia Card）のように、複数の半導体パッケージを実装基板上に積層し、１つの半導体モジュールとして構成される場合がある。複数の半導体パッケージは、例えば、ＢＧＡ（Ball Grid Array）を有し、実装基板上に積層されてＢＧＡによって互いに電気的に接続される。
半導体パッケージを実装基板上に実装後、ＴＣＴ（Thermal Cycle Test）等の試験を行う。例えば、車載向けの半導体製品では、ＴＣＴに対する高い耐性が求められている。
特開２０１７−０２２２４１号公報 特開２０１６−０１２６９３号公報 特開２０１３−２００５９５号公報
実装基板と半導体パッケージとの間のバンプにかかる応力を緩和し、信頼性の高い半導体装置を提供する。
本実施形態による半導体装置は、第１面と第１面に対して反対側にある第２面とを有するパッケージ基板を備える。半導体チップは、パッケージ基板の第１面上に設けられ、半導体素子を有する。接着剤は、半導体チップとパッケージ基板との間に設けられている。金属バンプは、第２面上に設けられている。パッケージ基板は、第１〜第４配線層と、第１配線層と第２配線層との間に設けられた第１樹脂層と、第２配線層と第３配線層との間に設けられた第２樹脂層と、第３配線層と第４配線層との間に設けられた第３樹脂層と、を備えた積層基板である。半導体チップの熱膨張係数をＣＴＥ１、第１〜第３樹脂層の熱膨張係数をＣＴＥ２、第１〜第４配線層の熱膨張係数をＣＴＥ３、および接着剤の熱膨張係数をＣＴＥ４とすると、式１を満たす。
ＣＴＥ１＜ＣＴＥ２＜ＣＴＥ３＜ＣＴＥ４ 式１
半導体チップの弾性率をＥＭ１、第１〜第３樹脂層の弾性率をＥＭ２、第１〜第４配線層の弾性率をＥＭ３、および接着剤の弾性率をＥＭ４とすると、式２を満たす。
ＥＭ１＞ＥＭ３＞ＥＭ２＞ＥＭ４ 式２
本実施形態による半導体装置の構成例を示す断面図。 はんだバンプおよびその周辺の構成をより詳細に示す断面図。 パッケージ基板および接着剤の厚みに対するはんだバンプの寿命を示すグラフ。 本実施形態によるはんだバンプおよびその周辺部の構成を示す断面図および平面図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、半導体基板の上下方向は、パッケージ基板に接着される面を下あるいは上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図１（Ａ）および図１（Ｂ）は、本実施形態による半導体装置の構成例を示す断面図である。図１（Ａ）は、例えば、ｅＭＭＣ等に用いられる半導体装置を示す。図１（Ｂ）は、例えば、ＵＦＳ（Universal Flash Storage）等に用いられる半導体装置を示す。本実施形態は、図１（Ａ）または図１（Ｂ）のいずれの半導体装置にも適用することができる。
本実施形態による半導体装置は、パッケージ基板１０と、半導体チップ２０と、コントローラ３０と、接着剤４０と、はんだバンプ５０と、実装基板６０と、封止樹脂７０とを備えている。
パッケージ基板１０は、第１面Ｆ１と第１面Ｆ１に対して反対側にある第２面Ｆ２とを有する。パッケージ基板１０は、図２を参照して説明するように、複数の配線層と複数の樹脂層との積層基板である。
半導体チップ２０は、パッケージ基板１０の第１面Ｆ１上に設けられており、例えば、シリコン基板上に設けられた半導体素子を有する。半導体チップ２０は、例えば、ＮＡＮＤ型ＥＥＰＲＯＭ（Electrically Erasable-Programmable Read Only Memory）でもよい。半導体素子は、シリコン基板上に設けられたトランジスタ、抵抗、キャパシタ等でよい。本実施形態では、複数の半導体チップ２０がパッケージ基板１０上に積層されている。
接着剤４０は、半導体チップ２０とパッケージ基板１０との間に設けられており、半導体チップ２０をパッケージ基板１０上に接着している。接着剤４０は、所謂、ＤＡＦ（Die Attachment Film）でよい。ＤＡＦとしては、例えば、エポキシ樹脂、アクリル樹脂、フェノール樹脂等を用いることができる。
コントローラ３０は、複数の半導体チップ２０を制御する半導体チップである。 コントローラ３０は、半導体チップ２０と同様に、パッケージ基板１０の第１面Ｆ１上に設けられており、例えば、シリコン基板上に設けられた半導体素子を有する。コントローラ３０は、ワイヤ３１を介してパッケージ基板１０の配線層（図１では図示せず）に接続され、複数の半導体チップ２０に電気的に接続されている。
はんだバンプ５０は、パッケージ基板１０の第２面Ｆ２上に設けられており、パッケージ基板１０の他の配線層に接続されている。また、はんだバンプ５０は、実装基板６０に接続されており、パッケージ基板１０と実装基板６０とを電気的に接続する。はんだバンプ５０に代えて、他の半導体材料からなるバンプを用いてもよい。
実装基板６０は、複数の配線層と複数の樹脂層との積層基板である。実装基板６０は、はんだバンプ５０を介してパッケージ基板１０に電気的に接続される。実装基板６０は、複数の半導体パッケージを搭載し、１つのモジュールを構成してもよい。
封止樹脂７０は、半導体チップ２０、コントローラ３０、ワイヤ３１等を被覆し、これらを保護する。
図２は、はんだバンプ５０およびその周辺の構成をより詳細に示す断面図である。パッケージ基板１０は、第１〜第４配線層１１〜１４と、第１〜第３樹脂層１６〜１８とを含む積層基板である。第１樹脂層１６は、第１配線層１１と第２配線層１２との間に設けられ、第２樹脂層１７は、第２配線層１２と第３配線層１３との間に設けられ、第３樹脂層１８は、第３配線層１３と第４配線層１４との間に設けられている。第１〜第４配線層１１〜１４には、例えば、銅、金、銀のいずれかの導電材料を用いている。第１〜第３樹脂層１６〜１８には、例えば、ガラスエポキシ樹脂、フェノール樹脂、フッ素系樹脂 (例えば、ポリテトラフルオロエチレン)、ポリイミド等のいずれかの絶縁材料を用いている。
半導体チップ２０は、例えば、シリコン基板からなり、シリコン基板上に半導体素子が形成されている。半導体チップ２０は、パッケージ基板１０上に接着剤４０で固定されている。
第４配線層１４は、パッケージ基板１０の第２面Ｆ２において加工され、配線部分とはんだバンプ５０の下の接続部分に残置されている。第４配線層１４のうちはんだバンプ５０が接続する接続部分（図１４の１５）は、はんだバンプ５０を介して実装基板６０上の配線層と電気的に接続されている。
実装基板は、複数の配線層６１と、複数の樹脂層６２とを積層した積層体である。配線層６１には、例えば、銅、金、銀のいずれかの導電材料を用いている。樹脂層６２には、例えば、ガラスエポキシ樹脂、フェノール樹脂、フッ素系樹脂 (例えば、ポリテトラフルオロエチレン)、ポリイミド等のいずれかの絶縁材料を用いている。
ここで、パッケージ基板１０の熱膨張係数および弾性率について説明する。半導体チップ２０（例えば、シリコン基板）の熱膨張係数をＣＴＥ１、第１〜第３樹脂層１６〜１８（例えば、ガラスエポキシ樹脂）の熱膨張係数をＣＴＥ２、第１〜第４配線層１１〜１４（例えば、銅）の熱膨張係数をＣＴＥ３、および接着剤４０（例えば、エポキシ樹脂）の熱膨張係数をＣＴＥ４とすると、式１を満たす。
ＣＴＥ１＜ＣＴＥ２＜ＣＴＥ３＜ＣＴＥ４ 式１
また、半導体チップ２０（例えば、シリコン基板）の弾性率をＥＭ１、第１〜第３樹脂層１６〜１８（例えば、ガラスエポキシ樹脂）の弾性率をＥＭ２、第１〜第４配線層１１〜１４（例えば、銅）の弾性率をＥＭ３、および接着剤（エポキシ樹脂）の弾性率をＥＭ４とすると、式２を満たす。
ＥＭ１＞ＥＭ３＞ＥＭ２＞ＥＭ４ 式２
従って、パッケージ基板１０の熱膨張係数ＣＴＥ２、ＣＴＥ３および実装基板６０の熱膨張係数ＣＴＥ４は、半導体チップ２０の熱膨張係数ＣＴＥ１よりも大きい。また、パッケージ基板１０の弾性率ＥＭ２、ＥＭ３および実装基板６０の弾性率ＥＭ４は、半導体チップ２０の弾性率ＥＭ１よりも小さい。即ち、パッケージ基板１０および実装基板６０は、半導体チップ２０よりも撓みやすく、歪み応力を吸収し易い。
図３は、パッケージ基板１０および接着剤４０の厚みに対するはんだバンプ５０の寿命を示すグラフである。横軸は、パッケージ基板１０および接着剤４０の厚みの総和を示す。縦軸は、ＴＣＴ試験におけるはんだバンプ５０の寿命を示す。尚、はんだバンプ５０の寿命は、サンプルＰ１の寿命を１とした場合における他のサンプルＰ２〜Ｐ５の比率を示している。
このグラフにおいて、サンプルＰ１〜Ｐ３は、２つの配線層（例えば、１１、１４）を有する２層配線構造のパッケージ基板１０に対応している。一方、サンプルＰ４、Ｐ５は、４つの配線層（例えば、１１〜１４）を有する４層配線構造のパッケージ基板１０に対応している。即ち、サンプルＰ４、Ｐ５に対応するパッケージ基板１０は、図２に示す本実施形態によるパッケージ基板１０と同様の構成を有する。また、サンプルＰ１、Ｐ２およびＰ４に対応する半導体装置の接着剤４０の厚みは、約２０μｍである。一方、サンプルＰ３、Ｐ５に対応する半導体装置の接着剤４０の厚みは、１００μｍ〜１３５μｍであり比較的厚い。以下、このような構造の相違から得られる本実施形態による半導体装置の効果を説明する。尚、４層配線構造のパッケージ基板１０の厚みは、例えば、約１９０μｍである。また、破線Ｌは、ＴＣＴ試験の理想的なレベルを示している。
サンプルＰ１に対応する半導体装置は、２層配線構造のパッケージ基板１０と２０μｍの厚みを有する接着剤４０とを有する。サンプルＰ１は、Ｐ２〜Ｐ５の基準となっており、従って、サンプルＰ１におけるはんだバンプ５０の寿命を１としている。後述するように、サンプルＰ１に対応するパッケージ基板１０のソルダレジストの構造は、他のサンプルＰ２〜Ｐ５に対応するパッケージ基板１０のソルダレジストの構造と異なる。従って、図３においては、サンプルＰ１を基準として示しているが、以下、ソルダレジストについて同一構成を有するサンプルＰ２〜Ｐ５について比較する。
サンプルＰ２に対応する半導体装置は、２層配線構造のパッケージ基板１０と２０μｍの厚みを有する接着剤４０とを有する。接着剤４０の厚みは２０μｍで一定である。一方、パッケージ基板１０の厚み（配線層または樹脂層の厚み）は変化させている。即ち、サンプルＰ２は、パッケージ基板１０の厚みによるはんだバンプ５０の寿命を示している。サンプルＰ２を参照すると、パッケージ基板１０を厚くすることによって、はんだバンプ５０にかかる応力が緩和していることがわかる。
サンプルＰ３に対応する半導体装置は、２層配線構造のパッケージ基板１０と、１００μｍ〜１３５μｍの厚みの接着剤４０とを有する。パッケージ基板１０の厚み（配線層または樹脂層の厚み）は変化させている。即ち、サンプルＰ３は、接着剤４０の厚みによるはんだバンプ５０の寿命を示している。サンプルＰ２とサンプルＰ３とを比較すると、パッケージ基板１０および接着剤４０の厚みの総和がほぼ同じであっても、接着剤４０を厚くすることによって、はんだバンプ５０にかかる応力が緩和していることがわかる。
サンプルＰ４に対応する半導体装置は、４層配線構造のパッケージ基板１０と、２０μｍの厚みを有する接着剤４０とを有する。接着剤４０の厚みは２０μｍで一定である。パッケージ基板１０および接着剤４０の厚みが約２１０μｍの点においてサンプルＰ２とサンプルＰ４とを比較すると、パッケージ基板１０の構造により、はんだバンプ５０の寿命が上昇することがわかる。例えば、パッケージ基板１０および接着剤４０の厚みが約２１０μｍである点で、サンプルＰ２とサンプルＰ４とを比較する。このとき、４層配線構造であるサンプルＰ４は、２層配線構造であるサンプルＰ２よりも、はんだバンプ５０の寿命において改善している。即ち、パッケージ基板１０および接着剤４０の厚みがほぼ同一であっても、パッケージ基板１０を４層配線構造にすることによって、はんだバンプ５０にかかる応力が緩和していることがわかる。
サンプルＰ５に対応する半導体装置は、４層配線構造のパッケージ基板１０と１００μｍ〜１３５μｍの厚みの接着剤４０とを有する。パッケージ基板１０の厚み（配線層または樹脂層の厚み）は変化させている。即ち、サンプルＰ５は、パッケージ基板１０の構造によるはんだバンプ５０の寿命、並びに、接着剤４０の厚みによるはんだバンプ５０の寿命を示している。サンプルＰ３とサンプルＰ５とを比較すると、４層配線構造であるサンプルＰ５は、２層配線構造であるサンプルＰ３よりも、はんだバンプ５０の寿命において大きく改善している。即ち、パッケージ基板１０および接着剤４０の厚みがほぼ同一であっても、パッケージ基板１０を４層配線構造にすることによって、はんだバンプ５０にかかる応力が緩和していることがわかる。
本実施形態による半導体装置は、サンプルＰ５に相当し、４層配線構造のパッケージ基板１０を有し、かつ、接着剤４０の厚みにおいて１００μｍ〜１３５μｍと比較的厚い。従って、ＴＣＴ試験の際に、はんだバンプ５０にかかる応力を比較的低くすることができ、かつ、半導体装置の寿命を長くすることができる。
ＴＣＴ試験において、樹脂層および配線層からなる実装基板６０は、比較的大きく伸縮するが、シリコン基板からなる半導体チップ２０は、あまり伸縮しない。従って、もし、パッケージ基板１０や接着剤４０の厚みが薄く、あるいは、パッケージ基板１０の構造が伸縮し難い構造（例えば、シリコン基板）である場合、実装基板６０の伸縮と半導体チップ２０の伸縮との差が、比較的大きな歪み応力としてはんだバンプ５０に印加される。これは、はんだバンプ５０とパッケージ基板１０または実装基板６０との間の接続部におけるクラックの原因となる。
例えば、樹脂等で構成される実装基板６０が温度差によって比較的大きく伸縮する一方で、パッケージ基板１０のシリコン基板は温度によって伸縮し難い。このため、実装基板６０とパッケージ基板１０との間のバンプに歪み応力がかかり、バンプとそれに接続する半導体パッケージの金属電極との間にクラックが生じるおそれがある。この場合、ＴＣＴに対する充分な耐性を得ることができず、半導体装置の信頼性を損ねるという問題がある。
これに対し、図３に示すように、半導体装置は、２層配線構造よりも４層配線構造のパッケージ基板１０を有し、かつ、接着剤４０の厚みを厚くすることによって半導体装置の寿命を長くすることができる。従って、本実施形態による半導体装置は、４層配線構造を有するパッケージ基板１０を備え、かつ、接着剤４０の厚みを１００〜１３５μｍと厚くしている。これにより、はんだバンプ５０にかかる応力を比較的低くすることができ、はんだバンプ５０とパッケージ基板１０または実装基板６０との間の接続部におけるクラックの発生を抑制することができる。その結果、ＴＣＴ試験の際に、半導体装置の寿命を長くすることができる。尚、本実施形態による半導体装置（例えば、サンプルＰ５）は、破線Ｌのレベルを充分に超えることができる。
図４（Ａ）および図４（Ｂ）は、本実施形態によるはんだバンプ５０およびその周辺部の構成を示す断面図および平面図である。パッケージ基板１０の第２面Ｆ２上には、接続部分１５とソルダレジスト８０とが設けられている。接続部分１５は、第４配線層１４のうちはんだバンプ５０に接続される配線部分である。あるいは、接続部分１５は、第４配線層１４とは別に設けられた導電層であってもよい。ソルダレジスト８０は、はんだバンプ５０の位置に開口ＯＰを有するようにはんだバンプ５０の周辺に設けられている。
ここで、図４（Ｂ）に示すように、ソルダレジスト８０の開口ＯＰの径Ｗ８０は、接続部分１５の径Ｗ１５よりも大きい。ソルダレジスト８０は、接続部分１５に接触しておらず、接続部分１５の側面Ｆ１５＿２や表面Ｆ１５＿１の一部を被覆していない。はんだはソルダレジスト８０にはじかれソルダレジスト８０の設けられていない部分に付着するので、はんだバンプ５０は、配線部分１５の表面Ｆ１５＿１だけでなく、側面Ｆ１５＿２にも接触するように形成される。これにより、はんだバンプ５０と配線部分１５との接触面積が大きくなり、はんだバンプ５０と配線部分１５との間の物理的な接合強度が上昇する。
もし、ソルダレジスト８０が接続部分１５に接触しており、その側面Ｆ１５＿２や表面Ｆ１５＿１の一部を被覆している場合、はんだバンプ５０は、配線部分１５の表面Ｆ１５＿１のみに接触し、その側面Ｆ１５＿２には接触しない。従って、はんだバンプ５０と配線部分１５との間の接合強度が低下し、ＴＣＴ試験等において、はんだバンプ５０と配線部分１５との間のクラックが生じやすくなる。また、はんだバンプ５０と配線部分１５との間の接触抵抗が大きくなってしまう。
これに対し、本実施形態によれば、はんだバンプ５０は、配線部分１５の表面Ｆ１５＿１だけでなく、側面Ｆ１５＿２にも接触する。これにより、はんだバンプ５０と配線部分１５との間の物理的な接合強度が上昇し、はんだバンプ５０と配線部分１５との間のクラックは抑制され得る。
例えば、図３のサンプルＰ１は、ソルダレジスト８０が接続部分１５に接触しており、その側面Ｆ１５＿２や表面Ｆ１５＿１の一部を被覆している構成を有する。サンプルＰ２は、ソルダレジスト８０が接続部分１５に接触しておらず、接続部分１５の側面Ｆ１５＿２や表面Ｆ１５＿１の一部を被覆していない構成を有する。サンプルＰ１、Ｐ２のその他の構成は同様でよい。サンプルＰ１とサンプルＰ２とを比較すると、はんだバンプ５０の寿命が長くなっていることが分かる。これにより、本実施形態による半導体装置は、実装基板６０とパッケージ基板１０との間のはんだバンプ５０にかかる応力を緩和し、信頼性を向上させることができる。また、はんだバンプ５０と配線部分１５との間の接触抵抗も低下させることができる。
尚、本実施形態による半導体装置を上から見た場合、その寸法は、ＪＥＤＥＣ（Joint Electron Device Engineering Council）のＭＯ−２７６Ｋ規格に準拠し得る。例えば、本実施形態の半導体装置を上から見た場合、半導体装置の寸法は、ＭＯ−２７６Ｋ規格で規定された、１１．５ｍｍ×１３ｍｍ、１２ｍｍ×１６ｍｍ、１４ｍｍ×１８ｍｍのいずれかでよい。ただし、これらに限られる必要は無く、半導体装置の寸法は、６ｍｍ×７ｍｍ、３ｍｍ×７．５ｍｍ、３ｍｍ×８ｍｍ、６ｍｍ×８ｍｍ、７ｍｍ×９ｍｍ、１１ｍｍ×１１．５ｍｍ、６ｍｍ×１２ｍｍ、９ｍｍ×１２ｍｍ、１２ｍｍ×１５ｍｍ、１２ｍｍ×１８ｍｍ、１６ｍｍ×２０ｍｍ、１７ｍｍ×２２ｍｍのいずれでもよい。
本実施形態の半導体装置はその他の規格に準拠するものでもよく、本実施形態に係る半導体装置は種々の大きさの構成に適宜適用可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１０ パッケージ基板、２０ 半導体チップ、３０ コントローラ、４０ 接着剤、５０ はんだバンプ、６０ 実装基板、７０ 封止樹脂、Ｆ１ 第１面、Ｆ２ 第２面、１１〜１４ 第１〜第４配線層、１６〜１８ 第１〜第３樹脂層、６１ 配線層、６２ 樹脂層

Claims (8)

  1. 第１面と前記第１面に対して反対側にある第２面とを有するパッケージ基板と、
    前記パッケージ基板の前記第１面上に設けられ、半導体素子を有する半導体チップと、
    前記半導体チップと前記パッケージ基板との間に設けられた接着剤と、
    前記第２面上に設けられた金属バンプとを備え、
    前記パッケージ基板は、第１〜第４配線層と、前記第１配線層と前記第２配線層との間に設けられた第１樹脂層と、前記第２配線層と前記第３配線層との間に設けられた第２樹脂層と、前記第３配線層と前記第４配線層との間に設けられた第３樹脂層と、を備えた積層基板であり、
    前記半導体チップの熱膨張係数をＣＴＥ１、前記第１〜第３樹脂層の熱膨張係数をＣＴＥ２、前記第１〜第４配線層の熱膨張係数をＣＴＥ３、および前記接着剤の熱膨張係数をＣＴＥ４とすると、式１を満たし、
    ＣＴＥ１＜ＣＴＥ２＜ＣＴＥ３＜ＣＴＥ４ 式１
    前記半導体チップの弾性率をＥＭ１、前記第１〜第３樹脂層の弾性率をＥＭ２、前記第１〜第４配線層の弾性率をＥＭ３、および前記接着剤の弾性率をＥＭ４とすると、式２を満たす、
    ＥＭ１＞ＥＭ３＞ＥＭ２＞ＥＭ４ 式２
    半導体装置。
  2. 前記金属バンプを介して前記パッケージ基板に電気的に接続される実装基板をさらに備え、
    前記実装基板は、複数の配線層と前記複数の樹脂層とを積層した積層基板である、請求項１に記載の半導体装置。
  3. 前記第１〜第４配線層には、銅、金、銀のいずれかの導電材料が用いられ、
    前記第１〜第３樹脂層には、ガラスエポキシ樹脂、フェノール樹脂、ポリテトラフルオロエチレン、ポリイミドのいずれかの絶縁材料が用いられ得、
    前記半導体チップは、シリコン基板を有し、
    前記実装基板の前記複数の配線層には、銅、金、銀のいずれかの導電材料が用いられ、
    前記実装基板の前記樹脂層には、ガラスエポキシ樹脂、フェノール樹脂、ポリテトラフルオロエチレン、ポリイミドのいずれかの絶縁材料が用いられる、請求項１または請求項２に記載の半導体装置。
  4. 前記パッケージ基板の前記第２面上において、前記バンプの位置に開口を有するように該バンプの周辺に設けられたソルダレジストをさらに備え、
    前記ソルダレジストの前記開口の径は、前記第４配線層のうち前記バンプが接続する接続部分の径よりも大きい、請求項１から請求項３のいずれか一項に記載の半導体装置。
  5. 前記バンプは、前記配線部分の表面および側面に接触している、請求項４に記載の半導体装置。
  6. 前記ソルダレジストは、前記接続部分に接触しておらず、
    前記バンプは、前記ソルダレジストの設けられていない領域に設けられている、請求項４または請求項５に記載の半導体装置。
  7. 前記接着剤の厚みは、１００〜１３５μｍである、請求項１に記載の半導体装置。
  8. 当該半導体装置を上から見たときの寸法は、ＪＥＤＥＣ（Joint Electron Device Engineering Council）のＭＯ−２７６Ｋ規格に準拠する、請求項１から請求項５のいずれか一項に記載の半導体装置。
JP2017164556A 2017-08-29 2017-08-29 半導体装置 Active JP6991014B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017164556A JP6991014B2 (ja) 2017-08-29 2017-08-29 半導体装置
TW107102658A TWI677945B (zh) 2017-08-29 2018-01-25 半導體裝置
CN201810149443.5A CN109427760B (zh) 2017-08-29 2018-02-13 半导体装置
US15/910,349 US10217701B1 (en) 2017-08-29 2018-03-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017164556A JP6991014B2 (ja) 2017-08-29 2017-08-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2019046825A true JP2019046825A (ja) 2019-03-22
JP6991014B2 JP6991014B2 (ja) 2022-01-12

Family

ID=65410910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017164556A Active JP6991014B2 (ja) 2017-08-29 2017-08-29 半導体装置

Country Status (4)

Country Link
US (1) US10217701B1 (ja)
JP (1) JP6991014B2 (ja)
CN (1) CN109427760B (ja)
TW (1) TWI677945B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476211B2 (en) * 2019-12-19 2022-10-18 Nepes Co., Ltd. Semiconductor package and manufacturing method thereof
TWI788099B (zh) * 2021-11-15 2022-12-21 大陸商芯愛科技（南京）有限公司 電子封裝件及其封裝基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220077A (ja) * 1997-10-15 1999-08-10 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2013219183A (ja) * 2012-04-09 2013-10-24 Canon Inc 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JPH11204697A (ja) 1998-01-08 1999-07-30 Sony Corp 半導体装置の基板実装機構
JP4401070B2 (ja) * 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
JP4186737B2 (ja) * 2003-07-17 2008-11-26 Ｊｓｒ株式会社 低弾性率熱硬化性樹脂組成物および該組成物を用いた熱硬化性フィルム、ならびにそれらの硬化物
JP2005051075A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 多層回路基板およびその製造方法
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
CN101854771A (zh) * 2005-06-30 2010-10-06 揖斐电株式会社 印刷线路板
JP2007180105A (ja) * 2005-12-27 2007-07-12 Sanyo Electric Co Ltd 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法
KR20070077686A (ko) * 2006-01-24 2007-07-27 삼성전자주식회사 비한정형 범프 패드를 갖는 웨이퍼 레벨 칩 스케일 패키지및 그의 제조 방법
JP2007281369A (ja) * 2006-04-11 2007-10-25 Shinko Electric Ind Co Ltd 半田接続部の形成方法、配線基板の製造方法、および半導体装置の製造方法
US20080036097A1 (en) * 2006-08-10 2008-02-14 Teppei Ito Semiconductor package, method of production thereof and encapsulation resin
JP4802246B2 (ja) * 2006-09-13 2011-10-26 住友ベークライト株式会社 半導体装置
US8592994B2 (en) * 2006-12-05 2013-11-26 Sumitomo Bakelite Co., Ltd. Semiconductor package, core layer material, buildup layer material, and sealing resin composition
JP5005603B2 (ja) * 2008-04-03 2012-08-22 新光電気工業株式会社 半導体装置及びその製造方法
JP6048050B2 (ja) * 2011-10-13 2016-12-21 住友ベークライト株式会社 半導体パッケージおよび半導体装置
JP5624578B2 (ja) 2012-03-23 2014-11-12 株式会社東芝 メモリシステム
JP2014036179A (ja) 2012-08-10 2014-02-24 Ps4 Luxco S A R L 半導体装置
KR101522786B1 (ko) * 2012-12-31 2015-05-26 삼성전기주식회사 다층기판 및 다층기판 제조방법
JP2015002308A (ja) 2013-06-18 2015-01-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
JP6196092B2 (ja) 2013-07-30 2017-09-13 ルネサスエレクトロニクス株式会社 半導体装置
JP2015053374A (ja) 2013-09-06 2015-03-19 マイクロン テクノロジー， インク． 半導体装置及び半導体装置の製造方法
JP2015088508A (ja) 2013-10-28 2015-05-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP6235423B2 (ja) 2014-06-30 2017-11-22 東芝メモリ株式会社 半導体装置
JP2016039290A (ja) * 2014-08-08 2016-03-22 イビデン株式会社 プリント配線板および半導体パッケージ
CN107406590B (zh) * 2015-01-27 2020-08-04 东丽株式会社 树脂、感光性树脂组合物及使用了它们的电子部件、显示装置
JP2017022241A (ja) 2015-07-09 2017-01-26 株式会社東芝 半導体装置及び電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220077A (ja) * 1997-10-15 1999-08-10 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2013219183A (ja) * 2012-04-09 2013-10-24 Canon Inc 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法

Also Published As

Publication number Publication date
US10217701B1 (en) 2019-02-26
JP6991014B2 (ja) 2022-01-12
CN109427760A (zh) 2019-03-05
TWI677945B (zh) 2019-11-21
US20190067177A1 (en) 2019-02-28
CN109427760B (zh) 2022-07-29
TW201913905A (zh) 2019-04-01

Similar Documents

Publication Publication Date Title
US7968799B2 (en) Interposer, electrical package, and contact structure and fabricating method thereof
KR101237669B1 (ko) 개재 굴곡 접착 요소를 갖는 다른 집적 회로 상에 하나의 집적 회로를 갖는 구조
US20080251913A1 (en) Semiconductor device including wiring substrate having element mounting surface coated by resin layer
KR101173924B1 (ko) 반도체 장치
KR101153693B1 (ko) 반도체 장치
US20120248628A1 (en) Semiconductor device and method of fabricating the same
JP2007158279A (ja) 半導体装置及びそれを用いた電子制御装置
JP2019501534A (ja) 改良された補剛材を有する積層シリコンパッケージアセンブリ
JP2020009983A (ja) 半導体装置
JP2013021216A (ja) 積層型半導体パッケージ
JP2010140981A (ja) チップ構造、チップ積層構造、半導体パッケージ構造、およびメモリ。
JP7034706B2 (ja) 半導体装置
US10546827B2 (en) Flip chip
US20160172265A1 (en) Semiconductor package
JP6991014B2 (ja) 半導体装置
JP6515047B2 (ja) 半導体装置及びその製造方法
US20120153471A1 (en) Semiconductor device and semiconductor package
TWI688067B (zh) 半導體裝置及其製造方法
US11282818B2 (en) Semiconductor device
JP2019153619A (ja) 半導体装置
TWI546914B (zh) 部分圓頂封裝技術
JP2010219554A (ja) 半導体装置及びそれを用いた電子制御装置
US20070235872A1 (en) Semiconductor package structure
US8507325B2 (en) Co-axial restraint for connectors within flip-chip packages
JP2007042702A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211207

R150 Certificate of patent or registration of utility model

Ref document number: 6991014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150