KR100990173B1 - 인터포저를 구비하는 전자소자 패키지 및 그 제조방법 - Google Patents

인터포저를 구비하는 전자소자 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100990173B1
KR100990173B1 KR1020080046069A KR20080046069A KR100990173B1 KR 100990173 B1 KR100990173 B1 KR 100990173B1 KR 1020080046069 A KR1020080046069 A KR 1020080046069A KR 20080046069 A KR20080046069 A KR 20080046069A KR 100990173 B1 KR100990173 B1 KR 100990173B1
Authority
KR
South Korea
Prior art keywords
interposer
hole
electronic device
insulating substrate
package
Prior art date
Application number
KR1020080046069A
Other languages
English (en)
Other versions
KR20090120167A (ko
Inventor
하상원
임상일
성기훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080046069A priority Critical patent/KR100990173B1/ko
Publication of KR20090120167A publication Critical patent/KR20090120167A/ko
Application granted granted Critical
Publication of KR100990173B1 publication Critical patent/KR100990173B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures

Abstract

인터포져(interposer) 및 그 제조방법이 개시된다.
전자소자와 패키지 기판 사이에 개재되는 인터포져(interposer)로서, 절연기판; 절연기판의 일면에 매립된 매립전극; 및 절연기판의 타면에 매립되고, 매립전극과 전기적으로 연결되며, 매립전극보다 단면적이 넓은 랜드를 포함하는 인터포져는 재료간의 물성차이에 의한 상호간 크랙(Crack) 등 문제를 해결할 수 있고, 이종 물질간의 물리적인 차이에 의한 접착불량을 방지할 수 있어 전자소자와 패키지 기판간의 전기적 접속의 신뢰성을 높일 수 있다.
인터포져, 매립, 범프, 랜드, 피치(pitch), 열팽창계수(CTE)

Description

인터포저를 구비하는 전자소자 패키지 및 그 제조방법{Electro component package with interposer and manufacturing method thereof}
본 발명은 인터포저를 구비하는 전자소자 패키지 및 그 제조방법에 관한 것이다.
오늘날 전자산업의 발달에 따라 휴대폰, DMB(Digital Multimedia Broadcasting)을 비롯한 휴대용 전자제품의 소형화, 고기능화 되면서 이에 따라 전자부품 또한 초소형화, 고집적도화, 다기능화, 고성능화를 요구하고 있다. 이와 같은 제품 개발의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지 조립 기술이다.
패키지 조립 기술로서 칩 스케일 패키지는 최근에 개발되어 제안되고 있는 새로운 패키지 유형으로서, 전형적인 플라스틱 패키지에 비하여 패키지의 크기를 크게 줄일 수 있는 장점들을 가지고 있다.
칩 스케일 패키지는 디지털 캠코더, 휴대 전화기, 노트북 컴퓨터, 메모리 카드 등과 같이 소형화, 이동성이 요구되는 제품들에 주로 사용되며, DSP(digital signal processor), ASIC(application specific integrated circuit), 마이크로 컨 트롤러(micro controller) 등과 같은 반도체 소자들이 칩 스케일 패키지 안에 실장 된다. 또한, DRAM(dynamic random access memory), 플래쉬 메모리(flash memory) 등과 같은 메모리 소자를 실장 한 칩 스케일 패키지의 사용도 점점 확산 되고 있다.
그러나, 칩 스케일 패키지가 크기 면에서 절대적인 이점을 가지고 있는 반면, 신뢰성의 확보의 어려움과 칩 스케일 패키지의 제조에 추가로 제조 설비가 투입되어야 하고, 소요되는 원부자재가 많아 제조 단가가 높아 가격 경쟁력이 떨어진다는 단점이 있다.
이와 같은 문제점을 해결할 수 있는 방안으로 웨이퍼 레벨(wafer level)에서의 칩 스케일 패키지가 대두되고 있다. 통상적인 웨이퍼 제조 공정에서는 반도체 웨이퍼(semiconductor wafer)가 제조되면 웨이퍼로부터 개별 칩을 분리하여 패키지 조립 공정을 거치게 되는데, 이러한 패키지 조립 공정은 웨이퍼 제조 공정과는 다른 설비와 원부자재를 필요로 하는 전혀 별개의 공정이지만, 웨이퍼 레벨에서, 즉 웨이퍼로부터 개별 칩을 분리하지 않은 상태에서 완전한 제품으로서의 패키지를 제조할 수 있다. 따라서, 패키지를 제조하는데 사용되는 제조 설비나 제조 공정에 기존 웨이퍼 제조 설비, 공정들을 그대로 이용할 수 있다. 이는 패키지를 제조하기 위하여 추가로 소요되는 원부자재를 최소활 수 있음을 의미하기도 한다. 이와 더불어 웨이퍼 레벨에서 제조된 칩 스케일 패키지를 3차원으로 적층한 적층 패키지도 대두되고 있다.
한편, 전자소자의 미세화, 고집적화에 따라 전자소자의 I/O수가 증가되어 전 자소자가 실장되는 패키지 기판의 패드수가 증가하게 되고 이에 따라 패키지 기판의 파인 피치(fine pitch)화가 요구된다. 이러한 패키지 기판의 파인 피치화는 패키지 기판의 제조비용을 증가시키게 되므로, 전자소자와 패키지 기판 사이에 인터포져(interposer)를 개재시켜 패키지 기판의 파인 피치화의 문제점을 극복하고 있다.
또한, 패키지 기판 상에 전자소자가 실장 될 때 패키지 기판과 전자소자의 열팽창계수의 차이로 인하여 전기적 연결의 신뢰성이 저하될 수 있으므로, 전자소자와 패키지 기판 사이에 인터포져 기판을 개재시켜 열팽창계수의 미스매칭(miss matching)에 의한 응력을 완화시키는 완충역할을 수행하게 된다.
본 발명은 패키지 기판 상에 전자소자가 실장 될 때 패키지 기판과 전자소자의 열팽창계수(CTE: Coefficient of Thermal Expansion)의 차이로 인해 발생되는 전기적 연결의 신뢰성 저하 문제를 근본적으로 해결할 수 있는 인터포저를 구비하는 전자소자 패키지 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 전자소자와 패키지 기판 사이에 개재되는 인터포져(interposer)로서, 절연기판; 절연기판의 일면에 매립된 매립전극; 및 절연기판의 타면에 매립되고, 매립전극과 전기적으로 연결되며, 매립전극보다 단면적이 넓은 랜드를 포함하는 인터포져가 제공된다. 랜드에 솔더범프를 형성할 수 있고, 절연기판은 세라믹(ceramic), 실리콘(silicon) 또는 오가닉(organic) 중 적어도 하나를 포함하는 재질로 될 수 있다. 매립전극 또는 랜드는 구리, 전도성페이스트 또는 전도성 폴리머 중 적어도 하나를 포함하는 재질로 구성될 수 있고, 절연기판의 타면에 매립전극과 전기적으로 연결되는 배선패턴층이 더 형성될 수 있다.
본 발명의 다른 측면에 따르면, 전자소자와 패키지 기판 사이에 개재되는 인터포져(interposer)를 제조하는 방법에 있어서, 절연기판의 일면에 제1 홀을 형성하는 단계; 절연기판의 타면에 제1 홀과 연결되며 제1 홀 보다 단면적이 넓은 제2 홀을 형성하는 단계; 및 제1 홀 및 제2 홀에 도전성 물질을 충전하는 단계를 포함하는 인터포져 제조방법이 제공된다.
제1 홀을 형성하는 단계는 드릴빗(Drill bit)가공, 플라즈마(plasma)식각, 레이저(laser)가공 중 하나의 방법을 이용하여 수행될 수 있다.
본 발명의 실시예에 따르면, 재료간의 물성차이에 의한 상호간 크랙(Crack) 등 문제를 해결할 수 있고, 이종 물질간의 물리적인 차이에 의한 접착불량을 방지할 수 있어 전자소자와 패키지 기판간의 전기적 접속의 신뢰성을 높일 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 인터포져 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 측면에 따른 인터포져의 제1 실시예를 나타낸 단면도이고, 도 2는 본 발명의 일 측면에 따른 인터포져의 제1 실시예를 이용하여 패키지 기판과 전자소자의 접속 형상을 나타낸 단면도이다. 도 1 및 도 2를 참조하면, 절연기판(10), 매립전극(12), 랜드(14), 솔더범프(16), 패키지 기판(30), 회로패턴(32) 및 전자소자(40)가 도시되어 있다.
도 1에 도시된 바와 같이, 절연기판(10)의 일면에 형성된 매립전극(12)과 절연기판(10)의 타면에 형성된 랜드(14)가 연결되어 전자소자(40)와 패키지기판 간의 전기적 통로 역할을 한다. 기존의 인터포져는 매립전극만 절연기판에 매몰되어 있고 랜드는 절연기판의 표면에 위치하나, 본 실시예에서는 랜드(14)가 절연기판(10)에 매몰되어 있는 형상을 하고 있어, 인터포져의 높이를 줄일 수 있다.
인터포져와 연결될 패키지 기판(30)은 열팽창 정도와 인터포져의 열팽창 정도가 차이가 나면, 패키지 기판(30)의 회로패턴(32)과 인터포져간에 접속에 문제가 생길 수 있으므로, 패키지 기판(30)의 열에 의한 변형도에 맞춰 변형 가능하도록 인터포져를 설계할 필요가 있다. 인터포져에 매립된 랜드(14)의 크기 및 형상을 조절함으로써 패키지 기판(30)에 실장되는 인터포져 타면의 열에 의한 변형의 정도, 즉 열팽창의 정도를 조절할 수 있다.
도 3는 본 발명의 측면에 따른 인터포져의 제2 실시예의 랜드(14)를 나타낸 단면도로서, 랜드(14)의 형상을 다양하게 변형 가능함을 확인할 수 있다. 이러한 랜드(14)는 패키지 기판(30)의 열팽창 시뮬레이션을 통하여, 패키지 기판(30)의 열 변형에 상응하여 인터포져가 변형되도록 최적화된 크기 및 형상으로 다양하게 구현 가능하다.
절연기판(10)은 세라믹(ceramic), 실리콘(silicon) 또는 오가닉(organic) 중 하나를 포함할 수 있으며, 매립전극(12) 및 랜드(14)는 전도성 물질로 구성될 수 있으며, 예로서 구리, 전도성 폴리머 등의 소재를 이용하거나, 전도성 페이스트를 충전 후 경화하여 이용할 수 있다.
또한, 랜드(14)에 솔더범프(16)를 형성할 수 있다. 솔더범프(16)는 패키지 기판(30)의 회로패턴(32)과 전기적인 연결 통로로서 기능을 할 수 있다. 따라서, 솔더범프(16)는 전도성 물질을 포함할 수 있으며, 패키지 기판(30)과의 신뢰성 있는 접속을 위해 납(Pb)과 같이 열에 의해 용이하게 변형 가능한 소재를 사용할 수 있다.
도 4은 본 발명의 일 측면에 따른 인터포져의 제3 실시예를 나타낸 단면도로서, 절연기판(10), 매립전극(12), 랜드(14) 및 배선패턴층(20)이 도시되어 있다.
제1 실시예에서 절연기판의 타면에 매립전극과 전기적으로 연결되는 배선패턴층(20)을 더 포함한 형태로서, 배선패턴층(20)은 패키지 기판(30)의 피치와 전자소자(40)의 파인피치(Fine pitch)의 차이를 보정하기 위한 것으로, 한 층으로도 가능하며, 도 4에 도시된 바와 같이 여러 층으로 된 배선패턴층(20)을 이용할 수도 있다.
도 5는 본 발명의 일 측면에 따른 인터포져의 제3 실시예를 이용하여 패키지 기판(30)과 전자소자(40)를 접속한 것을 나타낸 단면도로서, 전자소자(40)와 패키 지 기판(30)이 인터포져에 의해 어떻게 연결이 되는 지 도시되어 있다.
패키지 기판(30)과 접하는 면의 랜드(14)는 매립전극(12)에 비해 면적이 넓으므로, 패키지 기판(30)과의 전기적 접속 신뢰도가 높아지며, 도시된 랜드(14)의 형상 및 크기 이외에도 패키지 기판(30)의 열 변형에 상응하여 인터포져가 변형 가능하도록, 랜드(14)의 형상 및 크기를 다양하게 할 수 있다.
상기에서 살펴본 인터포져는 재료간의 물성차이에 의한 상호간 크랙(Crack) 등 문제를 해결할 수 있고, 이종 물질간의 물리적인 차이에 의한 접착불량을 방지할 수 있어 전자소자(40)와 패키지 기판(30)간의 전기적 접속의 신뢰성을 높일 수 있다.
도 6는 본 발명의 다른 측면에 따른 인터포져를 제조하는 방법을 나타낸 순서도이고, 도 7 내지 도 9은 본 발명의 다른 실시예에 따른 인터포져를 제조하는 방법을 나타낸 흐름도이다. 도 7 내지 도 9을 참조하면, 절연기판(50), 제1 홀(52), 제2 홀(54), 매립전극(62) 및 랜드(64)가 도시되어 있다.
먼저, 절연기판(50)의 일면에 제1 홀(52)을 형성한다(S100). 제1 홀(52)은 매립전극(120)이 될 부위로서, 드릴빗(Drill bit)가공, 플라즈마(plasma)식각, 레이저(laser)가공 중 하나의 방법을 이용하여 수행할 수 있다.
다음으로 절연기판의 타면에 제1 홀(52)과 연결되며, 제1 홀(52) 보다 단면적이 넓은 제2 홀(54)을 형성한다(S200). 제2 홀(54)은 랜드(64)가 될 부위로서, 드릴빗(Drill bit)가공, 플라즈마(plasma)식각, 레이저(laser)가공 중 하나의 방법 을 이용하여 수행할 수 있다.
제2 홀(54)의 형상은 패키지 기판의 열팽창 시뮬레이션을 통하여, 패키지 기판의 열 변형에 상응하여 인터포져가 변형 가능하도록 최적화된 크기 및 형상으로 다양하게 가능하다.
도 7 및 도 8에는 제1 홀(52)을 절연기판(50)을 관통하여 형성한 후에 제1 홀의 일부의 단면적을 넓혀 제2 홀(54)을 형성하는 방식이 도시되어 있으나, 절연기판(50)의 일면으로부터 소정의 두께까지만 제1 홀을 형성한 후에 타면에서 제1 홀 보다 단면적이 넓은 제2 홀을 형성하여 제1 홀과 연결되도록 할 수 있다.
다음으로 제1 홀 및 제2 홀에 도전성 물질을 충전한다(S300). 도전성 물질의 예로서 구리, 전도성페이스트 또는 폴리머 등이 있다. 제1 홀(52) 및 제2 홀(54)에 도전성 물질이 채워짐으로써, 매립전극(62) 및 랜드(64)가 형성된다. 상기 방법을 통하여, 랜드(64)가 절연기판(50)에 매몰된 형상의 인터포져를 제조할 수 있다.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 본 발명의 일 측면에 따른 인터포져의 제1 실시예를 나타낸 단면도.
도 2는 본 발명의 일 측면에 따른 인터포져의 제1 실시예를 이용하여 패키지 기판과 전자소자의 접속 형상을 나타낸 단면도.
도 3는 본 발명의 일 측면에 따른 인터포져의 제2 실시예의 랜드를 나타낸 단면도.
도 4은 본 발명의 일 측면에 따른 인터포져의 제3 실시예를 나타낸 단면도.
도 5는 본 발명의 일 측면에 따른 인터포져의 제3 실시예를 이용하여 패키지 기판과 전자소자의 접속형상을 나타낸 단면도.
도 6는 본 발명의 다른 측면에 따른 인터포져를 제조하는 방법을 나타낸 순서도.
도 7 내지 도 9은 본 발명의 다른 측면에 따른 인터포져를 제조하는 방법을 나타낸 흐름도.
<도면의 주요부분에 대한 부호의 설명>
10, 50: 절연기판
12, 62: 매립전극 14, 64: 랜드
16: 솔더범프 20: 배선패턴층
30: 패키지 기판 32: 회로패턴
40: 전자소자
52: 제1 홀 54: 제2 홀

Claims (7)

  1. 상면에 회로패턴이 형성된 패키지 기판;
    상기 회로패턴 상에 결합되는 솔더범프;
    상기 솔더범프와 전기적으로 연결되도록 상기 패키지 기판 상에 결합되는 인터포저; 및 - 이 때, 상기 인터포저는, 절연기판; 상기 절연기판의 하측에 매립되어 상기 솔더범프와 접속되는 복수의 랜드; 및 상기 절연기판의 상측에 매립되고, 상기 랜드와 전기적으로 연결되며, 상기 랜드보다 단면적이 작은 복수의 매립전극을 포함함 -
    범프를 통해 상기 인터포저의 상측에 실장되며, 상기 매립전극과 전기적으로 접속되는 복수의 전자소자를 포함하는, 인터포저를 구비하는 전자소자 패키지.
  2. 제1항에 있어서,
    상기 인터포저와 상기 복수의 전자소자 사이에 개재되어, 상기 인터포저와 상기 복수의 전자소자를 전기적으로 연결하는 배선패턴층을 더 포함하는, 인터포저를 구비하는 전자소자 패키지.
  3. 제1항에 있어서,
    상기 절연기판은 세라믹(ceramic), 실리콘(silicon) 또는 오가닉(organic) 중 적어도 하나를 포함하는 재질로 된 것을 특징으로 하는 인터포저를 구비하는 전자소자 패키지.
  4. 제1항에 있어서,
    상기 매립전극 또는 상기 랜드는 구리, 전도성페이스트 또는 전도성 폴리머 중 적어도 하나를 포함하는 재질로 된 것을 특징으로 하는 인터포저를 구비하는 전자소자 패키지.
  5. 삭제
  6. 상면에 회로패턴이 형성된 패키지기판을 준비하는 단계;
    상기 회로패턴 상에 결합되는 솔더범프를 형성하는 단계;
    인터포저를 상기 솔더범프에 적층하는 단계; 및 - 이 때, 상기 인터포저는, 절연기판의 내부 상측에 제1 홀을 형성하는 단계; 상기 절연기판의 내부 하측에 상기 제1 홀과 연결되며 상기 제1 홀 보다 단면적이 넓은 제2 홀을 형성하는 단계; 및 상기 제1 홀 및 상기 제2 홀에 도전성 물질을 충전하는 단계로 제조됨-
    상기 인터포저의 상측에 전자소자를 실장하는 단계를 포함하는 인터포저를 구비하는 전자소자 패키지 제조방법.
  7. 제6항에 있어서,
    상기 제1 홀을 형성하는 단계는
    드릴빗(Drill bit)가공, 플라즈마(plasma)식각, 레이저(laser)가공 중 하나의 방법을 이용하여 수행되는 것을 특징으로 하는 인터포저를 구비하는 전자소자 패키지 제조방법.
KR1020080046069A 2008-05-19 2008-05-19 인터포저를 구비하는 전자소자 패키지 및 그 제조방법 KR100990173B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080046069A KR100990173B1 (ko) 2008-05-19 2008-05-19 인터포저를 구비하는 전자소자 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080046069A KR100990173B1 (ko) 2008-05-19 2008-05-19 인터포저를 구비하는 전자소자 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090120167A KR20090120167A (ko) 2009-11-24
KR100990173B1 true KR100990173B1 (ko) 2010-10-29

Family

ID=41603538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080046069A KR100990173B1 (ko) 2008-05-19 2008-05-19 인터포저를 구비하는 전자소자 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100990173B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11502061B2 (en) 2019-04-15 2022-11-15 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE537874C2 (sv) * 2012-04-13 2015-11-03 Silex Microsystems Ab CTE-anpassad interposer och metod att tillverka en sådan

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606945B1 (ko) * 1999-08-12 2006-08-01 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606945B1 (ko) * 1999-08-12 2006-08-01 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11502061B2 (en) 2019-04-15 2022-11-15 Samsung Electronics Co., Ltd. Semiconductor package
US11837581B2 (en) 2019-04-15 2023-12-05 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
KR20090120167A (ko) 2009-11-24

Similar Documents

Publication Publication Date Title
US20220051973A1 (en) Semiconductor package and manufacturing method thereof
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
JP5143451B2 (ja) 半導体装置及びその製造方法
US20180323127A1 (en) Stacked fan-out package structure
KR100934269B1 (ko) 반도체 및 전자 서브-시스템 패키징을 위한 칩 캐리어 기판및 인쇄 회로 기판 상의 강체 웨이브 패턴 설계
EP2130224B1 (en) Apparatus for packaging semiconductor devices
EP2978020A1 (en) Package substrate
US9324582B2 (en) Semiconductor package and fabrication method thereof
US20080093115A1 (en) Interposer, electrical package, and contact structure and fabricating method thereof
US10342135B2 (en) Printed circuit board and manufacturing method thereof, and semiconductor package including the printed circuit board
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
US20120146216A1 (en) Semiconductor package and fabrication method thereof
US20070114661A1 (en) Semiconductor package and method of fabricating the same
US10043789B2 (en) Semiconductor packages including an adhesive pattern
US8582314B2 (en) Interconnection structure, interposer, semiconductor package, and method of manufacturing interconnection structure
US20160197057A1 (en) Semiconductor packages
US20070114647A1 (en) Carrier board structure with semiconductor chip embedded therein
US9334156B2 (en) Chip package and method thereof
KR100990173B1 (ko) 인터포저를 구비하는 전자소자 패키지 및 그 제조방법
US20200303214A1 (en) Semiconductor package structure
US7160798B2 (en) Method of making reinforced semiconductor package
CN111799182A (zh) 封装堆叠结构及其制法
KR100872583B1 (ko) 인쇄회로기판 제조방법 및 인터포저 기판
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
US20050170630A1 (en) Methods for reducing flip chip stress

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 9