JP2009130196A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009130196A
JP2009130196A JP2007304655A JP2007304655A JP2009130196A JP 2009130196 A JP2009130196 A JP 2009130196A JP 2007304655 A JP2007304655 A JP 2007304655A JP 2007304655 A JP2007304655 A JP 2007304655A JP 2009130196 A JP2009130196 A JP 2009130196A
Authority
JP
Japan
Prior art keywords
wiring board
electronic component
wiring
connection terminal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007304655A
Other languages
English (en)
Other versions
JP2009130196A5 (ja
JP5230997B2 (ja
Inventor
Atsunori Kajiki
篤典 加治木
Sadakazu Akaike
貞和 赤池
Takashi Tsubota
崇 坪田
Satoo Yamanishi
学雄 山西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007304655A priority Critical patent/JP5230997B2/ja
Priority to TW097145456A priority patent/TWI462250B/zh
Priority to KR1020080117396A priority patent/KR101498736B1/ko
Priority to US12/277,905 priority patent/US8208268B2/en
Priority to CNA2008101784256A priority patent/CN101447470A/zh
Publication of JP2009130196A publication Critical patent/JP2009130196A/ja
Publication of JP2009130196A5 publication Critical patent/JP2009130196A5/ja
Application granted granted Critical
Publication of JP5230997B2 publication Critical patent/JP5230997B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】本発明は、積み重ねられた２つの配線基板間に電子部品を配設した半導体装置に関し、厚さ方向及び面方向のサイズを小型化することのできる半導体装置を提供することを課題とする。
【解決手段】第１の電子部品１３と、第１の電子部品１３が実装される第１の電子部品実装用パッド５８，６１，６２，６５を有する第１の配線基板１１と、第１の配線基板１１の上方に配置された第２の配線基板１７と、を備え、第１の電子部品実装用パッド５８，６１，６２，６５が第２の配線基板１７と対向する側の第１の配線基板１１の面に設けられると共に、第１の配線基板１１と第２の配線基板１７との間に配置された内部接続端子１９により、第１の配線基板１１と第２の配線基板１７とが電気的に接続された半導体装置１０であって、第１の電子部品１３と対向する部分の第２の配線基板１７に第１の電子部品１３の一部を収容する凹部９４を設けた。
【選択図】図２

Description

本発明は、半導体装置に係り、特に積み重ねられた２つの配線基板間に電子部品を配設した半導体装置に関する。
従来の半導体装置には、積み重ねられた２つの配線基板間に電子部品を配設した構成とされた半導体装置（図１参照）がある。
図１は、従来の半導体装置の断面図である。
図１を参照するに、従来の半導体装置４００は、第１の配線基板４０１と、第１の電子部品４０２，４０３と、外部接続端子４０４と、内部接続端子４０５と、第２の配線基板４０８と、封止樹脂４１１と、第２の電子部品４１２，４１３とを有する。
第１の配線基板４０１は、コア付きビルドアップ基板であり、板状とされたコア基板４２１と、貫通電極４２２と、配線４２４，４３８と、絶縁層４２６，４３９と、ビア４２８，４４１と、配線パターン４３１〜４３４と、内部接続端子用パッド４３５と、外部接続用パッド４４３とを有する。
貫通電極４２２は、コア基板４２１を貫通するように、コア基板４２１に複数設けられている。配線４２４は、コア基板４２１の上面４２１Ａに設けられており、貫通電極４２２の上端と接続されている。絶縁層４２６は、配線４２４を覆うように、コア基板４２１の上面４２１Ａに設けられている。
ビア４２８は、配線４２４上に配置された部分の絶縁層４２６を貫通するように配設されている。ビア４２８の下端は、配線４２４と接続されている。
配線パターン４３１〜４３４は、絶縁層４２６の上面４２６Ａに設けられており、ビア４２８の上端と接続されている。配線パターン４３１は、第１の電子部品４０２が実装される第１の電子部品実装用パッド４４５と、内部接続端子４０５が配設される内部接続端子用パッド４４６と、第１の電子部品実装用パッド４４５及び内部接続端子用パッド４４６と一体的に構成され、第１の電子部品実装用パッド４４５と内部接続端子用パッド４４６とを電気的に接続する配線４４７とを有する。
内部接続端子用パッド４４６は、第１の配線基板４０１と第２の配線基板４０８との間に配設された第１の電子部品４０２，４０３を収容可能な直径とされた内部接続端子４０５を配設可能な大きさ（サイズ）とされている。第１の電子部品４０２，４０３のうち、高さの高い電子部品４０３の高さが０．３３ｍｍ、内部接続端子４０５の直径が０．５ｍｍ、内部接続端子用パッド４４６の形状が平面視略円形の場合、内部接続端子用パッド４４６の直径は、例えば、４００μｍとすることができる。
配線パターン４３２は、第１の電子部品４０２が実装される第１の電子部品実装用パッド４４９と、第１の電子部品４０３が実装される第１の電子部品実装用パッド４５１と、第１の電子部品実装用パッド４４９，４５１と一体的に構成され、第１の電子部品実装用パッド４４９と第１の電子部品実装用パッド４５１とを電気的に接続する配線４５２とを有する。
配線パターン４３４は、第１の電子部品４０３が実装される第１の電子部品実装用パッド４５７と、内部接続端子４０５が配設される内部接続端子用パッド４５８と、第１の電子部品実装用パッド４５７及び内部接続端子用パッド４５８と一体的に構成され、第１の電子部品実装用パッド４５７と内部接続端子用パッド４５８とを電気的に接続する配線４５９とを有する。
内部接続端子用パッド４５８は、第１の配線基板４０１と第２の配線基板４０８との間に配設された第１の電子部品４０２，４０３を収容可能な直径とされた内部接続端子４０５を配設可能な大きさ（サイズ）とされている。第１の電子部品４０２，４０３のうち、高さの高い電子部品４０３の高さが０．３３ｍｍ、内部接続端子４０５の直径が０．５ｍｍ、内部接続端子用パッド４５８の形状が平面視略円形の場合、内部接続端子用パッド４５８の直径は、例えば、４００μｍとすることができる。
内部接続端子用パッド４３５は、絶縁層４２６の上面４２６Ａに設けられており、ビア４２８の上端と接続されている。内部接続端子用パッド４３５は、第１の配線基板４０１と第２の配線基板４０８との間に配設された第１の電子部品４０２，４０３を収容可能な直径とされた内部接続端子４０５を配設可能な大きさ（サイズ）とされている。第１の電子部品４０２，４０３のうち、高さの高い電子部品４０３の高さが０．３３ｍｍ、内部接続端子４０５の直径が０．５ｍｍ、内部接続端子用パッド４３５の形状が平面視略円形の場合、内部接続端子用パッド４３５の直径は、例えば、４００μｍとすることができる。
配線４３８は、コア基板４２１の下面４２１Ｂに設けられており、貫通電極４２２の下端と接続されている。絶縁層４３９は、配線４３８を覆うように、コア基板４２１の下面４２１Ｂに設けられている。
ビア４４１は、配線４３８の下面に設けられた部分の絶縁層４３９を貫通するように配設されている。ビア４４１の上端は、配線４３８と接続されている。外部接続用パッド４４３は、絶縁層４３９の下面４３９Ａに設けられており、ビア４４１の下端と接続されている。
第１の電子部品４０２は、第１の電子部品実装用パッド４４５，４４９に実装されている。第１の電子部品４０２としては、例えば、半導体チップを用いることができる。
第１の電子部品４０３は、第１の電子部品実装用パッド４５１，４５４，４５５，４５７に実装されている。第１の電子部品４０３は、配線パターン４３２，４３３を介して、第１の電子部品４０２と電気的に接続されている。第１の電子部品４０３としては、例えば、チップコンデンサ、チップ抵抗、チップインダクタ等を用いることができる。外部接続端子４０４は、外部接続用パッド４４３に設けられている。
内部接続端子４０５は、内部接続端子用パッド４３５に設けられている。内部接続端子４０５は、第１の配線基板４０１と第１の配線基板４０１の上方に積み重ねられる第２の配線基板４０８とを電気的に接続すると共に、第１の配線基板４０１に実装された第１の電子部品４０２，４０３を収容するための隙間を第１の配線基板４０１と第２の配線基板４０８との間に形成するための端子である。第１の電子部品４０２，４０３のうち、高さの高い電子部品４０３の高さが０．３３ｍｍの場合、内部接続端子４０５の直径は、例えば、０．５ｍｍとすることができる。
第２の配線基板４０８は、コア付きビルドアップ基板であり、板状とされたコア基板４６３と、貫通電極４６４と、配線４６６，４８１、絶縁層４６７，４８３と、ビア４６９，４８４と、第２の電子部品実装用パッド４７２と、配線パターン４７３〜４７６と、内部接続端子用パッド４８５とを有する。
貫通電極４６４は、コア基板４６３を貫通するように、コア基板４６３に複数設けられている。配線４６６は、コア基板４６３の上面４６３Ａに設けられており、貫通電極４６４の上端と接続されている。絶縁層４６７は、配線４６６を覆うように、コア基板４６３の上面４６３Ａに設けられている。
ビア４６９は、配線４６６上に配置された部分の絶縁層４６７を貫通するように設けられている。ビア４６９の下端は、配線４６６と接続されている。第２の電子部品実装用パッド４７２は、絶縁層４６７の上面４６７Ａに設けられており、ビア４６９の上端及び第２の電子部品４１３と接続されている。
配線パターン４７３〜４７６は、絶縁層４６７の上面４６７Ａに設けられており、ビア４６９の上端と接続されている。配線パターン４７３は、第２の電子部品４１３が実装される第２の電子部品実装用パッド４９１，４９２と、第２の電子部品実装用パッド４９１，４９２と一体的に構成され、第２の電子部品実装用パッド４９１と第２の電子部品実装用パッド４９２とを電気的に接続する配線４９３とを有する。
配線パターン４７４は、第２の電子部品４１３が実装される第２の電子部品実装用パッド４９５と、第２の電子部品４１２が実装される第２の電子部品実装用パッド４９６と、第２の電子部品実装用パッド４９５，４９６と一体的に構成され、第２の電子部品実装用パッド４９５と第２の電子部品実装用パッド４９６とを電気的に接続する配線４９７とを有する。
配線パターン４７５は、第２の電子部品４１２が実装される第２の電子部品実装用パッド５０１と、第２の電子部品４１３が実装される第２の電子部品実装用パッド５０２と、第２の電子部品実装用パッド５０１，５０２と一体的に構成され、第２の電子部品実装用パッド５０１と第２の電子部品実装用パッド５０２とを電気的に接続する配線５０３とを有する。
配線パターン４７６は、第２の電子部品４１３が実装される第２の電子部品実装用パッド５０５と、第２の電子部品実装用パッド５０５と一体的に構成され、ビア４６９と接続された配線５０６とを有する。
配線４８１は、コア基板４６３の下面４６３Ｂに複数設けられており、貫通電極４６４の下端と接続されている。絶縁層４８３は、配線４８１を覆うように、コア基板４６３の下面４６３Ｂに設けられている。ビア４８４は、配線４８１の下面に配置された部分の絶縁層４８３を貫通するように設けられている。ビア４８４の上端は、配線４８１と接続されている。
内部接続端子用パッド４８５は、絶縁層４８３の下面４８３Ａに設けられており、第１の配線基板４０１と接続された内部接続端子４０５と接続されている。これにより、第２の配線基板４０８は、内部接続端子４０５を介して、第１の配線基板４０１と電気的に接続されている、内部接続端子用パッド４８５は、第１の配線基板４０１と第２の配線基板４０８との間に、第１の配線基板４０１に実装された第１の電子部品４０２，４０３を収容可能な直径とされた内部接続端子４０５を配設可能な大きさ（サイズ）とされている。第１の電子部品４０２，４０３のうち、高さの高い電子部品４０３の高さが０．３３ｍｍ、内部接続端子４０５の直径が０．５ｍｍ、内部接続端子用パッド４８５の形状が平面視略円形の場合、内部接続端子用パッド４８５の直径は、例えば、４００μｍとすることができる（例えば、特許文献１参照。）。
国際公開第０７／０６９６０６号パンフレット
しかしながら、従来の半導体装置４００では、第１の配線基板４０１と第２の配線基板４０８とを電気的に接続する内部接続端子４０５の直径を大きくすることで、第１の配線基板４０１と第２の配線基板４０８との間に、第１の配線基板４０１に実装される第１の電子部品４０２，４０３の配設領域を確保していたため、半導体装置４００の厚さ方向のサイズが大型化して、半導体装置４００の厚さ方向のサイズを小型化できないという問題があった。
また、内部接続端子４０５の直径を大きくした場合、内部接続端子４０５が接続される内部接続端子用パッド４３５，４４６，４５８，４８５の面方向のサイズ（面積）を内部接続端子４０５の直径に合わせて大きくする必要がある。これにより、第１の配線基板４０１及び第２の配線基板４０８の面方向のサイズが大型化して、半導体装置４００の面方向のサイズを小型化できないという問題があった。
なお、第１の電子部品４０２，４０３として低背型の電子部品（高さが０．２ｍｍ以下の電子部品）を第１の配線基板４０１に実装して、半導体装置４００の小型化を図ることが考えられるが、低背型の電子部品はラインナップが少なく、かつ高価なため、半導体装置４００に適用することは困難である。
そこで本発明は、上述した問題点に鑑みなされたものであり、厚さ方向及び面方向のサイズを小型化することのできる半導体装置を提供することを目的とする。
本発明の一観点によれば、第１の電子部品と、前記第１の電子部品が実装される第１の電子部品実装用パッドを有する第１の配線基板と、前記第１の配線基板の上方に配置された第２の配線基板と、を備え、前記第１の電子部品実装用パッドが前記第２の配線基板と対向する側の前記第１の配線基板の第１の面に設けられると共に、前記第１の配線基板と前記第２の配線基板との間に配置された内部接続端子により、前記第１の配線基板と前記第２の配線基板とが電気的に接続された半導体装置であって、前記第１の電子部品と対向する部分の前記第２の配線基板に前記第１の電子部品の一部を収容する凹部を設けたことを特徴とする半導体装置が提供される。
本発明によれば、第１の配線基板に実装された第１の電子部品と対向する部分の第２の配線基板に、第１の電子部品の一部を収容する凹部を設けることにより、内部接続端子が配設される部分の第１の配線基板と第２の配線基板との間隔を従来よりも狭くすることが可能となるため、半導体装置の厚さ方向のサイズの小型化を図ることができる。
また、内部接続端子が配設される部分の第１の配線基板と第２の配線基板との間隔を狭くして、従来よりも内部接続端子の直径を小さくすることにより、第１及び第２の配線基板に設けられ、内部接続端子が接続されるパッドの面方向のサイズ（パッドの面積）を小さくすることが可能となる。これにより、第１及び第２の配線基板の面方向のサイズの小型化が可能となるため、半導体装置の面方向のサイズを小型化することができる。
本発明の他の観点によれば、第１の電子部品と、前記第１の電子部品が実装される第１の電子部品実装用パッドを有する第１の配線基板と、前記第１の配線基板に実装された前記第１の電子部品と対向するように前記第１の配線基板の下方に配置された第２の配線基板と、を備え、前記第１の配線基板と前記第２の配線基板との間に配置された内部接続端子により、前記第１の配線基板と前記第２の配線基板とが電気的に接続された半導体装置であって、前記第２の配線基板に、前記第１の電子部品と対向する部分の前記第２の配線基板を貫通すると共に、前記第１の電子部品の一部を収容する電子部品収容用貫通部を設けたことを特徴とする半導体装置が提供される。
本発明によれば、第２の配線基板に、第１の配線基板に実装された第１の電子部品と対向する部分の第２の配線基板を貫通すると共に、第１の電子部品の一部を収容する電子部品収容用貫通部を設けることにより、内部接続端子が配設される部分の第１の配線基板と第２の配線基板との間隔を従来よりも狭くすることが可能となるため、半導体装置の厚さ方向のサイズの小型化を図ることができる。
また、内部接続端子が配設される部分の第１の配線基板と第２の配線基板との間隔を狭くして、従来よりも内部接続端子の直径を小さくすることにより、第１及び第２の配線基板に設けられ、内部接続端子が接続されるパッドの面方向のサイズ（パッドの面積）を小さくすることが可能となる。これにより、第１及び第２の配線基板の面方向のサイズの小型化が可能となるため、半導体装置の面方向のサイズを小型化することができる。
本発明によれば、半導体装置の厚さ方向及び面方向のサイズを小型化することができる。
次に、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図２は、本発明の第１の実施の形態に係る半導体装置の断面図である。
図２を参照するに、第１の実施の形態の半導体装置１０は、第１の配線基板１１と、第１の電子部品１２，１３と、外部接続端子１４と、第２の配線基板１７と、内部接続端子１９と、封止樹脂２１と、第２の電子部品２３，２４とを有する。
第１の配線基板１１は、コア付きビルドアップ基板であり、コア基板３１と、貫通電極３３と、配線３４，４７と、絶縁層３５，４９と、ビア３６，５１と、配線パターン４１〜４４と、内部接続端子用パッド４５と、外部接続用パッド５２とを有する。
コア基板３１は、板状とされた基板である。コア基板３１としては、例えば、ガラス繊維に樹脂を含浸させた樹脂層を用いることができる。
貫通電極３３は、コア基板３１を貫通するように、コア基板３１に複数設けられている。貫通電極３３の材料としては、例えば、Ｃｕを用いることができる。貫通電極３３は、例えば、めっき法により形成することができる。
配線３４は、コア基板３１の上面３１Ａに設けられており、貫通電極３３の上端と接続されている。配線３４の材料としては、例えば、Ｃｕを用いることができる。配線３４は、例えば、サブトラクティブ法により形成することができる。
絶縁層３５は、配線３４を覆うように、コア基板３１の上面３１Ａに設けられている。絶縁層３５としては、例えば、エポキシ樹脂やポリイミド樹脂等からなる樹脂層を用いることができる。
ビア３６は、配線３４上に配置された部分の絶縁層３５を貫通するように設けられている。ビア３６の下端は、配線３４と接続されている。ビア３６の材料としては、例えば、Ｃｕを用いることができる。ビア３６は、例えば、セミアディティブ法により、配線パターン４１〜４４及び内部接続端子用パッド４５と同時に形成することができる。
配線パターン４１は、第１の配線基板１１の外周部に対応する部分の絶縁層３５の上面３５Ａに設けられている。配線パターン４１は、ビア３６の上端と接続されている。配線パターン４１は、内部接続端子１９が接続される内部接続端子用パッド５４と、第１の電子部品１２が実装される第１の電子部品実装用パッド５５と、内部接続端子用パッド５４と第１の電子部品実装用パッド５５とを電気的に接続する配線５６とを有する。
内部接続端子用パッド５４は、従来の半導体装置４００に設けられた内部接続端子用パッド４３５，４４６，４５８，４８５（図１参照）よりも面方向のサイズ（面積）が小さくなるように構成されている。内部接続端子１９の直径が０．２６ｍｍ、平面視した際の内部接続端子用パッド５４の形状が略円形の場合、内部接続端子用パッド５４の直径は、例えば、２００μｍとすることができる。
配線パターン４２は、第１の配線基板１１の中央部に対応する部分の絶縁層３５の上面３５Ａに設けられている。配線パターン４２は、ビア３６の上端と接続されている。配線パターン４２は、第１の電子部品１２が実装される第１の電子部品実装用パッド５７と、第１の電子部品１３が実装される第１の電子部品実装用パッド５８と、第１の電子部品実装用パッド５７と第１の電子部品実装用パッド５８とを電気的に接続する配線５９とを有する。
配線パターン４３は、第１の配線基板１１の中央部に対応する部分の絶縁層３５の上面３５Ａに設けられている。配線パターン４３は、ビア３６の上端と接続されている。配線パターン４３は、第１の電子部品１３が実装される第１の電子部品実装用パッド６１，６２と、第１の電子部品実装用パッド６１と第１の電子部品実装用パッド６２とを電気的に接続する配線６３とを有する。
配線パターン４４は、第１の配線基板１１の外周部に対応する部分の絶縁層３５の上面３５Ａに設けられている。配線パターン４４は、ビア３６の上端と接続されている。配線パターン４４は、第１の電子部品１３が実装される第１の電子部品実装用パッド６５と、内部接続端子１９が接続される内部接続端子用パッド６６と、第１の電子部品実装用パッド６５と内部接続端子用パッド６６とを電気的に接続する配線６７とを有する。
内部接続端子用パッド６６は、従来の半導体装置４００に設けられた内部接続端子用パッド４３５，４４６，４５８，４８５（図１参照）よりも面方向のサイズ（面積）が小さくなるように構成されている。内部接続端子１９の直径が０．２６ｍｍ、平面視した際の内部接続端子用パッド６６の形状が略円形の場合、内部接続端子用パッド６６の直径は、例えば、２００μｍとすることができる。
ビア３６及び配線パターン４１〜４４の材料としては、例えば、Ｃｕを用いることができる。ビア３６及び配線パターン４１〜４４は、例えば、セミアディティブ法により同時に形成することができる。
内部接続端子用パッド４５は、第１の配線基板１１の外周部に対応する部分の絶縁層３５の上面３５Ａ（第１の配線基板１１の第１の面）に設けられている。内部接続端子用パッド４５は、内部接続端子１９が配設されるパッドである。内部接続端子用パッド４５は、内部接続端子１９を介して、第２の配線基板１７に設けられた後述する内部接続端子用パッド９７と電気的に接続されるパッドである。内部接続端子用パッド４５は、従来の半導体装置４００に設けられた内部接続端子用パッド４３５，４４６，４５８，４８５（図１参照）よりも面方向のサイズ（面積）が小さくなるように構成されている。内部接続端子１９の直径が０．２６ｍｍ、平面視した際の内部接続端子用パッド４５の形状が略円形の場合、内部接続端子用パッド４５の直径は、例えば、２００μｍとすることができる。
内部接続端子用パッド４５の材料としては、例えば、Ｃｕを用いることができる。内部接続端子用パッド４５は、例えば、セミアディティブ法により、ビア３６と同時に形成することができる。
配線４７は、コア基板３１の下面３１Ｂに設けられており、貫通電極３３の下端と接続されている。配線４７の材料としては、例えば、Ｃｕを用いることができる。配線４７は、例えば、サブトラクティブ法により形成することができる。
絶縁層４９は、配線４７を覆うように、コア基板３１の下面３１Ｂに設けられている。絶縁層４９としては、例えば、エポキシ樹脂やポリイミド樹脂等からなる樹脂層を用いることができる。
ビア５１は、配線４７の下面と対向する部分の絶縁層４９を貫通するように設けられている。ビア５１の上端は、配線４７と接続されている。ビア５１の材料としては、例えば、Ｃｕを用いることができる。ビア５１は、例えば、セミアディティブ法により、外部接続用パッド５２と同時に形成することができる。
外部接続用パッド５２は、絶縁層４９の下面４９Ａ（第１の配線基板１１の第２の面）に設けられている。外部接続用パッド５２は、第１の配線基板１１に実装された第１の電子部品１２，１３と電気的に接続されている。
このように、絶縁層４９の下面４９Ａに外部接続用パッド５２を設けることにより、外部接続端子１４を介して、半導体装置１０をマザーボード等の実装基板（図示せず）と電気的に接続することができる。
外部接続用パッド５２の材料としては、例えば、Ｃｕを用いることができる。外部接続用パッド５２は、例えば、セミアディティブ法により、ビア５１と同時に形成することができる。
第１の電子部品１２は、第１の電子部品実装用パッド５５，５７に実装されている。第１の電子部品１２は、配線パターン４１を介して、内部接続端子１９と電気的に接続されている。第１の電子部品１２は、第１の配線基板１１と第２の配線基板１７との間に配置された内部接続端子１９の高さＨ３よりも高さの低い電子部品である。第１の電子部品１２としては、例えば、半導体チップを用いることができる。第１の電子部品１２として半導体チップを用いた場合、第１の電子部品実装用パッド５５，５７に実装された第１の電子部品１２の高さＨ１は、例えば、０．１ｍｍとすることができる。
第１の電子部品１３は、第１の電子部品実装用パッド５８，６１，６２に実装されている。第１の電子部品１３は、第１の配線基板１１と第２の配線基板１７との間に配置された内部接続端子１９の高さＨ３よりも高さの高い電子部品である。第１の電子部品１３は、配線パターン４２を介して、第１の電子部品１２と電気的に接続されている。第１の電子部品１３としては、例えば、チップコンデンサ、チップ抵抗、チップインダクタ等を用いることができる。第１の電子部品１３としてチップコンデンサ、チップ抵抗、チップインダクタ等を用いた場合、第１の電子部品実装用パッド５８，６１，６２に実装された第１の電子部品１３の高さＨ２は、例えば、０．３３ｍｍとすることができる。
外部接続端子１４は、外部接続用パッド５２に配設されている。外部接続端子１４は、マザーボード等の実装基板（図示せず）と半導体装置１０とを電気的に接続するための端子である。外部接続端子１４としては、例えば、はんだボールを用いることができる。外部接続端子１４は、例えば、第２の配線基板１７に第２の電子部品２３，２４を実装後（一番最後）に形成する。なお、外部接続端子１４を形成後に、第２の電子部品２３，２４を実装してもよい。
第２の配線基板１７は、コア付きビルドアップ基板であり、第１の配線基板１１の上方に配置されている。第２の配線基板１７は、第１の配線基板１１と第２の配線基板１７との間に配置された内部接続端子１９を介して、第１の配線基板１１と電気的に接続されている。
第２の配線基板１７は、コア基板７１と、貫通電極７３と、配線７４，９１と、絶縁層７５，９３と、ビア７６，９５と、配線パターン８１〜８３，８７と、第２の電子部品実装用パッド８５と、凹部９４と、内部接続端子用パッド９７とを有する。
コア基板７１は、板状とされた基板である。コア基板７１は、凹部９４の形成領域に対応するコア基板７１を貫通する貫通部７２を有する。貫通部７２は、凹部９４の構成要素のうちの１つである。コア基板７１としては、例えば、ガラス繊維に樹脂を含浸させた樹脂層を用いることができる。
貫通電極７３は、コア基板７１を貫通するように、コア基板７１に複数設けられている。貫通電極７３の材料としては、例えば、Ｃｕを用いることができる。貫通電極７３は、例えば、めっき法により形成することができる。
配線７４は、コア基板７１の上面７１Ａに設けられており、貫通電極７３の上端と接続されている。配線７４の材料としては、例えば、Ｃｕを用いることができる。配線７４は、例えば、サブトラクティブ法により形成することができる。
絶縁層７５は、貫通部７２及び配線７４を覆うように、コア基板７１の上面７１Ａに設けられている。このように、コア基板７１の上面７１Ａに、コア基板７１に形成された貫通部７２を覆うように絶縁層７５を配置することにより、貫通部７２と対向する部分の絶縁層７５に貫通部を設けた場合（凹部９４の代わりに貫通部を設けた場合）と比較して、絶縁層７５の上面７５Ａの平坦性を向上させることが可能となるため、絶縁層７５の上面７５Ａに設けられた後述する第２の電子部品実装用パッド８５，１０１，１０２，１０５，１０６，１１１，１１２に第２の電子部品２３，２４を精度良く実装することができる。絶縁層７５としては、例えば、エポキシ樹脂やポリイミド樹脂等からなる樹脂層を用いることができる。
ビア７６は、配線７４上に配置された部分の絶縁層７５を貫通するように設けられている。ビア７６の下端は、配線７４と接続されている。
配線パターン８１は、第２の配線基板１７の外周部に対応する部分の絶縁層７５の上面７５Ａに設けられている。配線パターン８１は、ビア７６の上端と接続されている。配線パターン８１は、第２の電子部品２４が実装される第２の電子部品実装用パッド１０１，１０２と、第２の電子部品実装用パッド１０１と第２の電子部品実装用パッド１０２とを電気的に接続する配線１０３とを有する。
配線パターン８２は、第２の配線基板１７の中央部に対応する部分の絶縁層７５の上面７５Ａに設けられている。配線パターン８２は、ビア７６の上端と接続されている。配線パターン８２は、第２の電子部品２４が実装される第２の電子部品実装用パッド１０５と、第２の電子部品２３が実装される第２の電子部品実装用パッド１０６と、第２の電子部品実装用パッド１０５と第２の電子部品実装用パッド１０６とを電気的に接続する配線１０７とを有する。
配線パターン８３は、第２の配線基板１７の外周部に対応する部分の絶縁層７５の上面７５Ａに設けられている。配線パターン８３は、ビア７６の上端と接続されている。配線パターン８３は、第２の電子部品２３が実装される第２の電子部品実装用パッド１１１と、第２の電子部品２４が実装される第２の電子部品実装用パッド１１２と、第２の電子部品実装用パッド１１１と第２の電子部品実装用パッド１１２とを電気的に接続する配線１１３とを有する。
第２の電子部品実装用パッド８５は、第２の配線基板１７の外周部に対応する部分の絶縁層７５の上面７５Ａに設けられている。第２の電子部品実装用パッド８５は、第２の電子部品２４が実装されるパッドである。
配線パターン８７は、凹部９４の形成領域に対応する部分の絶縁層７５の上面７５Ａに設けられている。配線パターン８７は、第２の電子部品２３及び／又は第２の電子部品２４と電気的に接続されている。
このように、凹部９４（第２の電子部品１３の一部を収容するための凹部）の形成領域に対応する部分の絶縁層７５の上面７５Ａに配線パターン８７を設けることにより、半導体装置１０の実装密度を向上させることができる。なお、凹部９４の代わりに、第２の配線基板１７（具体的には、本実施の形態の場合、コア基板７１及び絶縁層７５，９３）を貫通する貫通部を設けることも考えられるが、この場合、第２の電子部品１３の上方に配線パターン８７を形成することができないため、実装密度を向上させることができない。
上記説明したビア７６、配線パターン８１〜８３、第２の電子部品実装用パッド８５、及び配線パターン８７の材料としては、例えば、Ｃｕを用いることができる。また、ビア７６、配線パターン８１〜８３、第２の電子部品実装用パッド８５、及び配線パターン８７は、例えば、セミアディティブ法により同時に形成することができる。
配線９１は、コア基板７１の下面７１Ｂに設けられており、貫通電極７３の下端と接続されている。配線９１の材料としては、例えば、Ｃｕを用いることができる。配線９１は、例えば、サブトラクティブ法により形成することができる。
絶縁層９３は、配線９１を覆うように、コア基板７１の下面７１Ｂに設けられている。絶縁層９３は、凹部９４の形成領域に対応する部分の絶縁層９３を貫通する貫通部１１４を有する。貫通部１１４は、凹部９４の構成要素のうちの１つである。絶縁層９３としては、例えば、エポキシ樹脂やポリイミド樹脂等からなる樹脂層を用いることができる。
凹部９４は、第１の配線基板１１に実装された第１の電子部品１２，１３（複数の第１の電子部品）のうち、第１の配線基板１１と第２の配線基板１７との間に配置された内部接続端子１９の高さＨ３よりも高さの高い第１の電子部品１３と対向する部分の第２の配線基板１７に設けられている。凹部９４は、絶縁層９３に形成された貫通部１１４と、コア基板７１を貫通する貫通部７２とにより構成されている。凹部９４は、第１の配線基板１１に実装された第１の電子部品１３の一部を収容するためのものである。
このように、第１の配線基板１１に実装された第１の電子部品１２，１３のうち、第１の配線基板１１と第２の配線基板１７との間に配置された内部接続端子１９の高さＨ３よりも高さの高い第１の電子部品１３と対向する部分の第２の配線基板１７に、第１の電子部品１３の一部を収容する凹部９４を設けることにより、内部接続端子１９が配設される部分の第１の配線基板１１と第２の配線基板１７との間隔（具体的には、内部接続端子用パッド４５，５４，６６と内部接続端子用パッド９７との間隔）を従来よりも狭くすることが可能となるため、半導体装置１０の厚さ方向のサイズの小型化を図ることができる。
また、内部接続端子１９が配設される部分の第１の配線基板１１と第２の配線基板１７との間隔を狭くすることにより、従来の半導体装置４００に設けられた内部接続端子４０５（図１参照）の直径（例えば、０．５ｍｍ）よりも内部接続端子１９の直径が小さくなるため、第１の配線基板１１に設けられた内部接続端子接続用パッド４５，５４，６６及び第２の配線基板１７に設けられた内部接続端子用パッド９７の面方向のサイズ（内部接続端子接続用パッド４５，５４，６６，９７の面積）を小さくすることが可能となる。これにより、第１及び第２の配線基板１１，１７の面方向のサイズの小型化が可能となるため、半導体装置１０の面方向のサイズを小型化することができる。
さらに、内部接続端子１９の高さＨ３よりも高さの高い第１の電子部品１３と対向する部分の第２の配線基板１７にのみ第１の電子部品１３の一部を収容する凹部９４を設けることで、第２の配線基板１７に形成する凹部９４の大きさを極力小さくすることが可能となるため、凹部９４を形成することによる第２の配線基板１７の強度の低下を抑制することができる。
なお、第２の配線基板１７に設けられた凹部９４の代わりに、第１の配線基板１１に実装された第１の電子部品１２，１３と対向する部分の絶縁層９３及びコア基板７１を貫通する凹部を設けてもよい。この場合も、半導体装置１０の厚さ方向のサイズ及び面方向のサイズを小型化することができる。
ビア９５は、配線９１の下面と対向する部分の絶縁層９３を貫通するように設けられている。ビア９５の上端は、配線９１と接続されている。
内部接続端子用パッド９７は、絶縁層９３の下面９３Ａに複数設けられており、ビア９５との下端と接続されている。複数の内部接続端子用パッド９７は、内部接続端子１９が配設されるパッドであり、内部接続端子１９を介して、第１の配線基板１１に設けられた内部接続端子用パッド４５，５４，６６のいずれか１つのパッドと電気的に接続されている。内部接続端子用パッド９７は、従来の半導体装置４００に設けられた内部接続端子用パッド４３５，４４６，４５８，４８５（図１参照）よりも面方向のサイズ（面積）が小さくなるように構成されている。内部接続端子１９の直径が０．２６ｍｍ、平面視した際の内部接続端子用パッド９７の形状が略円形の場合、内部接続端子用パッド９７の直径は、例えば、２００μｍとすることができる。
上記説明したビア９５及び内部接続端子用パッド９７の材料としては、例えば、Ｃｕを用いることができる。ビア９５及び内部接続端子用パッド９７は、例えば、セミアディティブ法を用いて同時に形成することができる。
内部接続端子１９は、第１の配線基板１１と第２の配線基板１７との間に配設されている。内部接続端子１９は、第１の配線基板１１に設けられた内部接続端子用パッド４５，５４，６６のうちのいずれか１つのパッドと、第２の配線基板１７に設けられた内部接続端子用パッド９７とに接続されている。内部接続端子１９は、第１の配線基板１１と第２の配線基板１７とを電気的に接続するための端子である。内部接続端子１９としては、例えば、第１の配線基板１１と第２の配線基板１７との間を所定の間隔に保つためのコア部１１５と、コア部１１５を覆う被覆部１１６とを有した導電性ボールを用いることができる。
このように、第１の配線基板１１と第２の配線基板１７との間を所定の間隔に保つためのコア部１１５を有した導電性ボールを内部接続端子１９として用いることにより、半導体装置１０が外力を受けた際でも第１の配線基板１１と第２の配線基板１７との間を所定の間隔に保つことができる。また、第１の配線基板１１に対して略平行となるように、第１の配線基板１１に第２の配線基板１７を精度良く実装することができる。
コア部１１５としては、例えば、金属ボール（例えば、Ｃｕボール）や樹脂ボールを用いることができる。樹脂ボールの材料としては、例えば、ポリスチレン、ポリアクリル酸エステル、ポリ塩化ビニル等を用いることができる。また、被覆部１１６の材料としては、例えば、はんだを用いることができる。内部接続端子１９の直径は、例えば、０．２６ｍｍとすることができる。この場合、コア部１１５の直径は、例えば、０．２０ｍｍとすることができる。また、内部接続端子１９の直径が０．２６ｍｍ、コア部１１５の直径が０．２０ｍｍの場合、内部接続端子用パッド４５，５４，６６と内部接続端子用パッド９７との間に配置された内部接続端子１９の高さＨ３は、例えば、２００μｍとすることができる。
封止樹脂２１は、内部接続端子１９及び第１の電子部品１２，１３が配設された第１の配線基板１１と第２の配線基板１７との隙間（凹部９４も含む）を充填するように設けられている。封止樹脂２１は、第１の配線基板１１と第２の配線基板１７との間に配設された内部接続端子１９及び第１の電子部品１２，１３を封止するための樹脂である。封止樹脂２１としては、例えば、エポキシ樹脂を用いることができる。
このように、内部接続端子１９及び第１の電子部品１２，１３が配設された第１の配線基板１１と第２の配線基板１７との間を封止する封止樹脂２１を設けることにより、内部接続端子１９及び第１の電子部品１２，１３の破損を防止することができると共に、半導体装置１０の強度を向上させることができる。
封止樹脂２１は、内部接続端子１９により、第１の電子部品１２，１３が実装された第１の配線基板１１と第２の電子部品２３，２４が実装されていない第２の配線基板１７とを接続した後に形成する。
第２の電子部品２３は、第２の配線基板１７に設けられた第２の電子部品実装用パッド１０６，１１１に実装されている。第２の電子部品２３としては、例えば、半導体チップを用いることができる。なお、第２の電子部品２３として半導体チップを用いる場合、第２の電子部品２３と第２の配線基板１７との間にアンダーフィル樹脂を設けてもよい。
第２の電子部品２４は、第２の配線基板１７に設けられた第２の電子部品実装用パッド８５，１０１，１０２，１０５，１１２に実装されている。第２の電子部品２４としては、例えば、チップコンデンサ、チップ抵抗、チップインダクタ等を用いることができる。第２の電子部品２３，２４は、封止樹脂２１を形成後に第２の配線基板１７に実装する。
このように、第２の配線基板１７の絶縁層７５の上面７５Ａ（凹部９４が形成された側とは反対側に位置する第２の配線基板１７の面）に、第２の電子部品実装用パッド８５，１０１，１０２，１０５，１０６，１１１，１１２を設け、第２の電子部品実装用パッド８５，１０１，１０２，１０５，１０６，１１１，１１２に第２の電子部品２３，２４を実装することにより、半導体装置１０の実装密度を向上させることができる。
上記構成とされた半導体装置１０は、貫通部７２が形成されたコア基板７１及び貫通部１１４が形成された絶縁層９３を用いて、第２の配線基板１７を形成する以外は、周知の手法と同様な手法により製造することができる。貫通部７２，１１４は、例えば、ルーターにより形成することができる。
本実施の形態の半導体装置によれば、第１の配線基板１１に実装された第１の電子部品１２，１３のうち、第１の配線基板１１と第２の配線基板１７との間に配置された内部接続端子１９の高さＨ３よりも高さの高い第１の電子部品１３と対向する部分の第２の配線基板１７に、第１の電子部品１３の一部を収容する凹部９４を設けることにより、内部接続端子１９が配設される部分の第１の配線基板１１と第２の配線基板１７との間隔（具体的には、内部接続端子用パッド４５，５４，６６と内部接続端子用パッド９７との間隔）を従来よりも狭くすることが可能となるため、半導体装置１０の厚さ方向のサイズの小型化を図ることができる。
また、内部接続端子１９が配設される部分の第１の配線基板１１と第２の配線基板１７との間隔を狭くすることにより、従来の半導体装置４００に設けられた内部接続端子４０５（図１参照）の直径（例えば、０．５ｍｍ）よりも内部接続端子１９の直径が小さくなるため、第１の配線基板１１に設けられた内部接続端子接続用パッド４５，５４，６６及び第２の配線基板１７に設けられた内部接続端子用パッド９７の面方向のサイズ（内部接続端子接続用パッド４５，５４，６６，９７の面積）を小さくすることが可能となる。これにより、第１及び第２の配線基板１１，１７の面方向のサイズの小型化が可能となるため、半導体装置１０の面方向のサイズを小型化することができる。
なお、本実施の形態では、絶縁層９３に形成された貫通部１１４と、コア基板７１を貫通する貫通部７２とで凹部９４を構成した場合を例に挙げて説明したが、絶縁層９３に形成された貫通部１１４と、コア基板７１を貫通しない開口部とで凹部９４を構成してもよい。
図３は、本発明の第１の実施の形態の第１変形例に係る半導体装置の断面図である。図３において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図３を参照するに、第１の実施の形態の第１変形例の半導体装置１３０は、第１の実施の形態の半導体装置１０に設けられた絶縁層７５に貫通部１３１を設けた以外は半導体装置１０と同様に構成される。貫通部１３１は、凹部９４の底部に対応する部分の絶縁層７５を貫通するように複数設けられている。貫通部１３１としては、例えば、貫通孔を用いることができる。貫通部１３１として貫通孔を用いた場合、貫通孔の直径は、例えば、５００μｍとすることができる。
このように、凹部９４の底部に対応する部分の絶縁層７５を貫通する貫通部１３１を設けることにより、第１の配線基板１１と第２の配線基板１７との隙間（凹部９４も含む）に封止樹脂２１を導入する際、第１の配線基板１１と第２の配線基板１７との隙間に存在する空気が貫通部１３１から半導体装置１０の外部に排出されるため、封止樹脂２１で第１の配線基板１１と第２の配線基板１７との隙間を精度良く封止（ボイドが発生することなく封止）することができる。
本実施の形態の第１変形例の半導体装置によれば、凹部９４の底部に対応する部分の絶縁層７５を貫通する貫通部１３１を設けることにより、第１の配線基板１１と第２の配線基板１７との隙間を封止樹脂２１で精度良く封止（ボイドが発生することなく封止）することができる。
なお、本実施の形態の第１変形例の半導体装置１３０は、第１の実施の形態の半導体装置１０と同様な効果を得ることができる。また、本実施の形態の第１変形例では、絶縁層９３に形成された貫通部１１４と、コア基板７１を貫通する貫通部７２とで凹部９４を構成した場合を例に挙げて説明したが、絶縁層９３に形成された貫通部１１４と、コア基板７１を貫通しない開口部とで凹部９４を構成してもよい。
図４は、本発明の第１の実施の形態の第２変形例に係る半導体装置の断面図である。図４において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図４を参照するに、第１の実施の形態の第２変形例の半導体装置１４０は、第１の実施の形態の半導体装置１０に設けられた第１の電子部品１３の代わりに、第１の電子部品１３よりも高さの低い第１の電子部品１４２を設けると共に、半導体装置１０に設けられた第２の配線基板１７の代わりに第２の配線基板１４１を設けた以外は半導体装置１０と同様に構成される。
第１の電子部品１４２は、第１の配線基板１１に設けられた第１の電子部品実装用パッド５８，６１，６２，６５に実装されている。第１の電子部品１４２の高さＨ４は、第１の電子部品１３の高さＨ２よりも低くなるように構成されている。第１の電子部品１４２としては、例えば、チップコンデンサ、チップ抵抗、チップインダクタ等を用いることができる。
第２の配線基板１４１は、図２に示す第２の配線基板１７に設けられた凹部９４の代わりに、凹部１４３を設けた以外は、半導体装置１０と同様に構成される。
凹部１４３は、絶縁層９３に形成された貫通部１１４と、貫通部１１４に対応する部分のコア基板７１の下面７１Ｂとにより構成されている。つまり、コア基板７１には、図２に示す貫通部７２が形成されていない。
このように、第１の電子部品１４２の高さＨ４が低い場合、絶縁層９３にのみ貫通部１１４を形成することで、第１の電子部品１４２の一部を収容する凹部１４３を構成してもよい。この場合、コア基板７１に貫通部７２を形成しないため、図２に示す第２の配線基板１７よりも第２の配線基板１４１の強度を向上させることができる。
上記構成とされた第１の実施の形態の第２変形例の半導体装置１４０は、第１の実施の形態の半導体装置１０と同様な効果を得ることができる。また、本実施の形態において、凹部１４３の底部と対向する部分のコア基板７１及び絶縁層７５を貫通する貫通部（図３に示す貫通部１３１と同様な機能を有する貫通部）を設けてもよい。
なお、本実施の形態の第２変形例では、絶縁層９３に形成された貫通部１１４と、貫通部１１４に対応する部分のコア基板７１の下面７１Ｂとで凹部１４３を構成した場合を例に挙げて説明したが、絶縁層９３に絶縁層９３を貫通しない開口部を設け、この開口部を凹部１４３として用いてもよい。
（第２の実施の形態）
図５は、本発明の第２の実施の形態に係る半導体装置の断面図である。図５において、第１の実施の形態の第２変形例の半導体装置１４０と同一構成部分には同一符号を付す。
図５を参照するに、第２の実施の形態の半導体装置１５０は、第１の実施の形態の第２変形例の半導体装置１４０に設けられたコア付きビルドアップ基板である第１及び第２の配線基板１１，１４１の代わりに、コアレス基板である第１及び第２の配線基板１５１，１５２を設けた以外は半導体装置１４０と同様に構成される。
第１の配線基板１５１は、図４に示す第１の配線基板１１に設けられたコア基板３１及び貫通電極３３の代わりに、絶縁層１６１及びビア１６３を設けると共に、第１の配線基板１１に設けられた配線３４、配線パターン４１〜４４、及び内部接続端子用パッド４５の配設位置を変えた以外は、第１の配線基板１１と同様に構成される。
絶縁層１６１は、絶縁層３５と絶縁層４９との間に設けられている。絶縁層１６１としては、例えば、エポキシ樹脂やポリイミド樹脂等からなる樹脂層を用いることができる。配線４７及び配線４７を覆う絶縁層４９は、絶縁層１６１の下面１６１Ｂに設けられている。
配線パターン３４は、ビア３６が接続される側の配線パターン３４の面が絶縁層１６１の上面１６１Ａと略面一となるように、絶縁層１６１に内設されている。
ビア１６３は、配線３４と配線４７との間に配置された部分の絶縁層１６１を貫通するように、絶縁層１６１に設けられている。ビア１６３は、配線３４，４７と接続されている。これにより、ビア１６３は、配線３４と配線４７とを電気的に接続している。
配線パターン４１〜４４及び内部接続端子用パッド４５は、内部接続端子１９が配設される側の配線パターン４１〜４４及び内部接続端子用パッド４５の面と絶縁層３５の上面３５Ａとが略面一となるように、絶縁層３５に内設されている。
第２の配線基板１５２は、第１の電子部品１２，１４２が実装された側の第１の配線基板１５１の面と対向するように、第１の配線基板１５１の上方に配置されている。第２の配線基板１５２は、第１の配線基板１５１と第２の配線基板１５２との間に配置された内部接続端子１９を介して、第１の配線基板１５１と電気的に接続されている。第２の配線基板１５２は、図４に示す第２の配線基板１４１に設けられたコア基板７１及び貫通電極７３の代わりに、絶縁層１７１及びビア１７３を設けると共に、第２の配線基板１４１に設けられた配線７４、配線パターン８１〜８３，８７、及び第２の電子部品実装用パッド８５の配設位置を変え、さらに凹部１５３を設けた以外は、第２の配線基板１４１と同様に構成される。
絶縁層１７１は、絶縁層７５と絶縁層９３との間に設けられている。絶縁層１７１としては、例えば、エポキシ樹脂やポリイミド樹脂等からなる樹脂層を用いることができる。配線９１、及び配線９７を覆うと共に、貫通部１１４を有した絶縁層９３は、絶縁層１７１の下面１７１Ｂに設けられている。
配線パターン７４は、ビア７６が接続される側の配線パターン７４の面が絶縁層１７１の上面１７１Ａと略面一となるように、絶縁層１７１に内設されている。
ビア１７３は、配線７４と配線９１との間に配置された部分の絶縁層１７１を貫通するように配設されている。ビア１７３は、配線７４と配線９１とを電気的に接続している。
配線パターン８１〜８３，８７及び第２の電子部品実装用パッド８５は、第２の電子部品２３，２４が実装される側の配線パターン８１〜８３，８７及び第２の電子部品実装用パッド８５の面と絶縁層７５の上面７５Ａとが略面一となるように、絶縁層７５に内設されている。配線パターン８１〜８３，８７及び第２の電子部品実装用パッド８５としては、絶縁層７５の上面７５Ａ側からＮｉ層５２（例えば、厚さ５．０μｍ）と、Ａｕ層（例えば、厚さ０．５μｍ）とを順次積層させたＮｉ／Ａｕ積層膜、絶縁層７５の上面７５Ａ側からＮｉ層、Ｐｄ層、Ａｕ層の順に積層したＮｉ／Ｐｄ／Ａｕ積層膜、絶縁層７５の上面７５Ａ側からＰｄ層、Ａｕ層の順に積層したＰｄ／Ａｕ積層膜等を用いることができる。
凹部１５３は、絶縁層９３に形成された貫通部１１４と、絶縁層１７１の下面１７１Ｂ（凹部１５３の底面に相当する面）とにより構成されている。凹部１５３は、第１の電子部品１４２の一部を収容するためのものである。
本実施の形態の半導体装置によれば、半導体装置１５０を構成する第１及び第２の配線基板１５１，１５２としてコア付きビルドアップ基板よりも厚さの薄いコアレス基板を用いることにより、半導体装置１５０の厚さ方向のサイズをさらに小型化することができる。
なお、本実施の形態の半導体装置１５０は、第１の実施の形態の半導体装置１０と同様な効果を得ることができる。
なお、本実施の形態では、第１及び第２の配線基板１５１，１５２として、コアレス基板を用いた場合を例に挙げて説明したが、２つの配線基板のうち、一方の配線基板としてコアレス基板を用い、他方の配線基板としてコア付きビルドアップ基板を用いてもよい。この場合、第１の実施の形態の半導体装置１０と同様な効果を得ることができる。
また、本実施の形態では、絶縁層９３に形成された貫通部１１４と、絶縁層１７１の下面１７１Ｂ（凹部１５３の底面に相当する面）とで凹部１５３を構成した場合を例に挙げて説明したが、絶縁層９３に、絶縁層９３を貫通しない開口部を設け、この開口部を凹部１５３として用いてもよい。
（第３の実施の形態）
図６は、本発明の第３の実施の形態に係る半導体装置の断面図である。図６において、第１の実施の形態の第２変形例の半導体装置１４０と同一構成部分には同一符号を付す。
図６を参照するに、第３の実施の形態の半導体装置１８０は、第１の配線基板１８１と、第１の電子部品１２，１３と、第２の電子部品１８２と、第２の配線基板１８４と、外部接続端子１４と、内部接続端子１９と、封止樹脂２１とを有する。
第１の配線基板１８１は、図４に示す第２の配線基板１４１（図４に示す半導体装置１４０の構成要素の１つ）に設けられた凹部１４３を構成要素から除くと共に、第２の配線基板１４１に設けられた配線パターン８１〜８３及び第２の電子部品実装用パッド８５の代わりに、配線パターン１８７及び第２の電子部品搭載用パッド１８８を設け、さらに配線パターン１９１〜１９４を設けた以外は、第２の配線基板１４１と同様に構成される。
配線パターン１８７は、第１の配線基板１８１の外周部に対応する部分の絶縁層７５の上面７５Ａに設けられており、ビア７６の上端と接続されている。配線パターン１８７は、第２の電子部品１８２が実装される第２の電子部品実装用パッド２０１と、第２の電子部品実装用パッド２０１と一体的に構成され、ビア７６と接続される配線２０２とを有する。配線パターン１８７の材料としては、例えば、Ｃｕを用いることができる。配線パターン１８７は、例えば、セミアディティブ法により、ビア７６と同時に形成することができる。
第２の電子部品搭載用パッド１８８は、第１の配線基板１８１の中央部に対応する部分の絶縁層７５の上面７５Ａに設けられており、ビア７６の上端と接続されている。第２の電子部品搭載用パッド１８８は、第２の電子部品１８２が実装されるパッドである。第２の電子部品搭載用パッド１８８の材料としては、例えば、Ｃｕを用いることができる。第２の電子部品搭載用パッド１８８は、例えば、セミアディティブ法により、ビア７６と同時に形成することができる。
配線パターン１９１は、第１の配線基板１８１の外周部に対応する部分の絶縁層９３の下面９３Ａに設けられており、ビア９５の下端と接続されている。配線パターン１９１は、内部接続端子１９が配設される内部接続用端子用パッド２０５と、第１の電子部品１２が実装される第１の電子部品搭載用パッド２０６と、内部接続用端子用パッド２０５と第１の電子部品搭載用パッド２０６とを電気的に接続する配線２０７とを有する。
内部接続端子用パッド２０５は、従来の半導体装置４００に設けられた内部接続端子用パッド４３５，４４６，４５８，４８５（図１参照）よりも面方向のサイズ（面積）が小さくなるように構成されている。内部接続端子１９の直径が０．２６ｍｍ、平面視した際の内部接続端子用パッド２０５の形状が略円形の場合、内部接続端子用パッド２０５の直径は、例えば、２００μｍとすることができる。
配線パターン１９２は、第１の配線基板１８１の中央部に対応する部分の絶縁層９３の下面９３Ａに設けられており、ビア９５の下端と接続されている。配線パターン１９２は、第１の電子部品１２が実装される第１の電子部品搭載用パッド２１１と、第１の電子部品１３が実装される第１の電子部品搭載用パッド２１２と、第１の電子部品搭載用パッド２１１と第１の電子部品搭載用パッド２１２とを電気的に接続する配線２１３とを有する。
配線パターン１９３は、第１の配線基板１８１の中央部に対応する部分の絶縁層９３の下面９３Ａに設けられており、ビア９５の下端と接続されている。配線パターン１９３は、第１の電子部品１３が実装される第１の電子部品搭載用パッド２１５，２１６と、第１の電子部品搭載用パッド２１５と第１の電子部品搭載用パッド２１６とを電気的に接続する配線２１７とを有する。
配線パターン１９４は、第１の配線基板１８１の外周部に対応する部分の絶縁層９３の下面９３Ａに設けられており、ビア９５の下端と接続されている。配線パターン１９４は、第１の電子部品１３が実装される第１の電子部品搭載用パッド２２１と、内部接続端子１９が配設される内部接続用端子用パッド２２２と、第１の電子部品搭載用パッド２２１と内部接続用端子用パッド２２２とを電気的に接続する配線２２３とを有する。
内部接続端子用パッド２２２は、従来の半導体装置４００に設けられた内部接続端子用パッド４３５，４４６，４５８，４８５（図１参照）よりも面方向のサイズ（面積）が小さくなるように構成されている。内部接続端子１９の直径が０．２６ｍｍ、平面視した際の内部接続端子用パッド２２２の形状が略円形の場合、内部接続端子用パッド２２２の直径は、例えば、２００μｍとすることができる。
上記構成とされた配線パターン１９１〜１９４の材料としては、例えば、Ｃｕを用いることができる。配線パターン１９１〜１９４は、例えば、セミアディティブ法により、ビア９５と同時に形成することができる。
第１の電子部品１２は、第１の配線基板１８１の下面側（第２の配線基板１８４と対向する側）に設けられた第１の電子部品実装用パッド２０６，２１１に実装されている。
第１の電子部品１３は、第１の配線基板１８１の下面側に設けられた第１の電子部品実装用パッド２１２，２１５，２１６，２２１に実装されている。第１の電子部品１３は、第１の配線基板１８１に実装された第１の電子部品１２，１３（複数の第１の電子部品）のうち、第１の配線基板１８１に接続された内部接続端子１９の下端から突出する電子部品である。
第２の電子部品１８２は、第１の配線基板１８１の上面側に設けられた第２の電子部品実装用パッド１８８，２０１に実装されている。
第２の配線基板１８４は、第１の配線基板１８１に実装された第１の電子部品１２，１３と対向するように、第１の配線基板１８１の下方に配置されている。第２の配線基板１８４は、第１の配線基板１８１と第２の配線基板１８４との間に配設された内部接続端子１９を介して、第１の配線基板１８１と電気的に接続されている。
第２の配線基板１８４は、図４に示す第１の配線基板１１（図４に示す半導体装置１４０の構成要素の１つ）に設けられた配線パターン４１〜４４を構成要素から除くと共に、第１の電子部品１３の一部を収容する電子部品収容用貫通部２２５を設けた以外は第１の配線基板１１と同様に構成される。
電子部品収容用貫通部２２５は、第１の配線基板１８１に接続された内部接続端子１９の下端から突出する第１の電子部品１３と対向する部分のコア基板３１及び絶縁層３５，４９を貫通するように形成されている。
このように、第１の配線基板１８１に実装され、第１の配線基板１８１に接続された内部接続端子１９の下端から突出する第１の電子部品１３と対向する部分の第２の配線基板１８４に、第１の電子部品１３の一部を収容する電子部品収容用貫通部２２５を設けることにより、内部接続端子１９が配設される部分の第１の配線基板１８１と第２の配線基板１８４との間隔（具体的には、内部接続端子用パッド４５と内部接続端子用パッド９７，２０５，２２２との間隔）を従来よりも狭くすることが可能となるため、半導体装置１８０の厚さ方向のサイズの小型化を図ることができる。
また、内部接続端子１９が配設される部分の第１の配線基板１８１と第２の配線基板１８４との間隔を狭くすることにより、従来の半導体装置４００に設けられた内部接続端子２０５（図１参照）の直径（例えば、０．５ｍｍ）よりも内部接続端子１９の直径が小さくなるため、第１の配線基板１８１に設けられた内部接続端子接続用パッド４５及び第２の配線基板１８４に設けられた内部接続端子用パッド９７，２０５，２２２の面方向のサイズ（内部接続端子接続用パッド４５，９７，２０５，２２２の面積）を小さくすることが可能となる。これにより、第１及び第２の配線基板１８１，１８４の面方向のサイズの小型化が可能となるため、半導体装置１８０の面方向のサイズを小型化することができる。
外部接続端子１４は、第２の配線基板１８４に設けられた外部接続用パッド５２に設けられている。内部接続端子１９は、第２の配線基板１８４に設けられた内部接続端子用パッド４５と第１の配線基板１８１に設けられた内部接続端子用パッド９７，２０５，２２２のいずれか１つのパッドとの間を接続するように配設されている。
封止樹脂２１は、第１の配線基板１８１と第２の配線基板１８４との隙間、及び電子部品収容用貫通部２２５を充填している。これにより、封止樹脂２１は、第１の配線基板１８１と第２の配線基板１８４との間に配置された第１の電子部品１２，１３及び内部接続端子１９を封止している。電子部品収容用貫通部２２５に設けられた部分の封止樹脂２１の下面２１Ａは、絶縁層４９の下面４９Ａと略面一とされている。
本実施の形態の半導体装置によれば、第１の配線基板１８１に実装され、第１の配線基板１８１に接続された内部接続端子１９の下端から突出する第１の電子部品１３と対向する部分の第２の配線基板１８４に、第１の電子部品１３の一部を収容する電子部品収容用貫通部２２５を設けることにより、内部接続端子１９が配設される部分の第１の配線基板１８１と第２の配線基板１８４との間隔（具体的には、内部接続端子用パッド４５と内部接続端子用パッド９７，２０５，２２２との間隔）を従来よりも狭くすることが可能となるため、半導体装置１８０の厚さ方向のサイズの小型化を図ることができる。
また、内部接続端子１９が配設される部分の第１の配線基板１８１と第２の配線基板１８４との間隔を狭くすることにより、従来の半導体装置４００に設けられた内部接続端子２０５（図１参照）の直径（例えば、０．５ｍｍ）よりも内部接続端子１９の直径が小さくなるため、第２の配線基板１８４に設けられた内部接続端子接続用パッド４５及び第１の配線基板１８１に設けられた内部接続端子用パッド９７，２０５，２２２の面方向のサイズ（内部接続端子接続用パッド４５，９７，２０５，２２２の面積）を小さくすることが可能となる。これにより、第１及び第２の配線基板１８１，１８４の面方向のサイズの小型化が可能となるため、半導体装置１８０の面方向のサイズを小型化することができる。
なお、本実施の形態では、第１及び第２の配線基板１８１，１８４としてコア付きビルドアップ基板を用いた場合を例に挙げて説明したが、第１及び第２の配線基板１８１，１８４としてコア基板を有していないコアレス基板（図５に示すような配線基板）を用いてもよい。この場合、本実施の形態の半導体装置１８０と同様な効果を得ることができる。
また、本実施の形態では、第１の電子部品１２を第１の配線基板１８１に実装した場合を例に挙げて説明したが、第１の電子部品１２は、第２の配線基板１８４（具体的には、第１の配線基板１８１と対向する部分の第２の配線基板１８４）に実装してもよい。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明は、積み重ねられた２つの配線基板間に電子部品を配設した半導体装置に適用できる。
従来の半導体装置の断面図である。 本発明の第１の実施の形態に係る半導体装置の断面図である。 本発明の第１の実施の形態の第１変形例に係る半導体装置の断面図である。 本発明の第１の実施の形態の第２変形例に係る半導体装置の断面図である。 本発明の第２の実施の形態に係る半導体装置の断面図である。 本発明の第３の実施の形態に係る半導体装置の断面図である。
符号の説明
１０，１３０，１４０，１５０，１８０ 半導体装置
１１，１５１，１８１ 第１の配線基板
１２，１３，１４２ 第１の電子部品
１４ 外部接続端子
１７，１４１，１５２，１８２，１８４ 第２の配線基板
１９ 内部接続端子
２１ 封止樹脂
２１Ａ，３１Ｂ，４９Ａ，７１Ｂ，９３Ａ，１６１Ｂ，１７１Ｂ 下面
２３，２４，１８２ 第２の電子部品
３１，７１ コア基板
３１Ａ，３５Ａ，７１Ａ，７５Ａ，１６１Ａ，１７１Ａ 上面
３３，７３ 貫通電極
３４，４７，５６，５９，６３，６７，７４，９１，１０３，１０７，１１３，２０２，２０７，２１３，２１７，２２３ 配線
３５，４９，７５，９３，１６１，１７１ 絶縁層
３６，５１，７６，９５，１６３，１７３ ビア
４１〜４４，８１〜８３，８７，１８７，１９１〜１９４ 配線パターン
４５，５４，６６，９７，２０５，２２２ 内部接続端子用パッド
５２ 外部接続用パッド
５５，５７，５８，６１，６２，６５，２０６，２１１，２１２，２１５，２１６，２２１ 第１の電子部品実装用パッド
７２，１１４，１３１ 貫通部
９４，１４３，１５３ 凹部
８５，１０１，１０２，１０５，１０６，１１１，１１２，１８８，２０１ 第２の電子部品実装用パッド
１１５ コア部
１１６ 被覆部
２２５ 電子部品収容用貫通部
Ｈ１，Ｈ２，Ｈ３，Ｈ４ 高さ

Claims (12)

  1. 第１の電子部品と、前記第１の電子部品が実装される第１の電子部品実装用パッドを有する第１の配線基板と、前記第１の配線基板の上方に配置された第２の配線基板と、を備え、
    前記第１の電子部品実装用パッドが前記第２の配線基板と対向する側の前記第１の配線基板の第１の面に設けられると共に、前記第１の配線基板と前記第２の配線基板との間に配置された内部接続端子により、前記第１の配線基板と前記第２の配線基板とが電気的に接続された半導体装置であって、
    前記第１の電子部品と対向する部分の前記第２の配線基板に、前記第１の電子部品の一部を収容する凹部を設けたことを特徴とする半導体装置。
  2. 前記第１の電子部品は、前記第１の配線基板に複数実装されており、
    前記凹部は、前記第１の配線基板に実装された複数の前記第１の電子部品のうち、前記第１の配線基板と前記第２の配線基板との間に配置された前記内部接続端子の高さよりも高さの高い前記第１の電子部品と対向する部分の前記第２の配線基板に設けたことを特徴とする請求項１記載の半導体装置。
  3. 前記第１の配線基板と前記第２の配線基板との間を封止する封止樹脂を設けたことを特徴とする請求項１又は２記載の半導体装置。
  4. 前記第２の配線基板に、前記凹部の底部に対応する部分の前記第２の配線基板を貫通する貫通部を設けたことを特徴とする請求項１ないし３のうち、いずれか一項記載の半導体装置。
  5. 前記第２の配線基板は、前記凹部が形成された側とは反対側に位置する前記第２の配線基板の面に第２の電子部品実装用パッドを有し、
    前記第２の電子部品実装用パッドに第２の電子部品を実装したことを特徴とする請求項１ないし４のうち、いずれか一項記載の半導体装置。
  6. 前記内部接続端子は、前記第１の配線基板と前記第２の配線基板との間を所定の間隔に保つためのコア部と、前記コア部を覆う被覆部とを有した導電性ボールであることを特徴とする請求項１ないし５のうち、いずれか一項記載の半導体装置。
  7. 前記第１の面の反対側に位置する前記第１の配線基板の第２の面に設けられると共に、前記第２の配線基板と電気的に接続される外部接続用パッドを設けたことを特徴とする請求項１ないし６のうち、いずれか一項記載の半導体装置。
  8. 第１の電子部品と、前記第１の電子部品が実装される第１の電子部品実装用パッドを有する第１の配線基板と、前記第１の配線基板に実装された前記第１の電子部品と対向するように前記第１の配線基板の下方に配置された第２の配線基板と、を備え、
    前記第１の配線基板と前記第２の配線基板との間に配置された内部接続端子により、前記第１の配線基板と前記第２の配線基板とが電気的に接続された半導体装置であって、
    前記第２の配線基板に、前記第１の電子部品と対向する部分の前記第２の配線基板を貫通すると共に、前記第１の電子部品の一部を収容する電子部品収容用貫通部を設けたことを特徴とする半導体装置。
  9. 前記第１の電子部品は、複数設けられており、
    前記電子部品収容用貫通部は、前記第１の配線基板に実装された複数の前記第１の電子部品のうち、前記第１の配線基板に接続された前記内部接続端子の下端から突出する前記第１の電子部品と対向する部分の前記第２の配線基板に設けたことを特徴とする請求項８記載の半導体装置。
  10. 前記第１の配線基板と前記第２の配線基板との間を封止する封止樹脂を設けたことを特徴とする請求項８又は９記載の半導体装置。
  11. 前記第１の配線基板は、前記第１の電子部品実装用パッドが設けられた面の反対側に位置する前記第１の配線基板の面に第２の電子部品実装用パッドを有し、
    前記第２の電子部品実装用パッドに第２の電子部品を実装したことを特徴とする請求項８ないし１０のうち、いずれか一項記載の半導体装置。
  12. 前記内部接続端子は、前記第１の配線基板と前記第２の配線基板との間を所定の間隔に保つためのコア部と、前記コア部を覆う被覆部とを有した導電性ボールであることを特徴とする請求項８ないし１１のうち、いずれか一項記載の半導体装置。
JP2007304655A 2007-11-26 2007-11-26 半導体装置 Active JP5230997B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007304655A JP5230997B2 (ja) 2007-11-26 2007-11-26 半導体装置
TW097145456A TWI462250B (zh) 2007-11-26 2008-11-25 半導體裝置
KR1020080117396A KR101498736B1 (ko) 2007-11-26 2008-11-25 반도체 장치
US12/277,905 US8208268B2 (en) 2007-11-26 2008-11-25 Semiconductor apparatus
CNA2008101784256A CN101447470A (zh) 2007-11-26 2008-11-26 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007304655A JP5230997B2 (ja) 2007-11-26 2007-11-26 半導体装置

Publications (3)

Publication Number Publication Date
JP2009130196A true JP2009130196A (ja) 2009-06-11
JP2009130196A5 JP2009130196A5 (ja) 2010-11-04
JP5230997B2 JP5230997B2 (ja) 2013-07-10

Family

ID=40669526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007304655A Active JP5230997B2 (ja) 2007-11-26 2007-11-26 半導体装置

Country Status (5)

Country Link
US (1) US8208268B2 (ja)
JP (1) JP5230997B2 (ja)
KR (1) KR101498736B1 (ja)
CN (1) CN101447470A (ja)
TW (1) TWI462250B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015525007A (ja) * 2012-08-15 2015-08-27 アップル インコーポレイテッド 薄型基板のＰｏＰ構造
JP2017050310A (ja) * 2015-08-31 2017-03-09 新光電気工業株式会社 電子部品装置及びその製造方法
KR20180065937A (ko) * 2016-12-07 2018-06-18 스태츠 칩팩 피티이. 엘티디. 3d 인터포저 시스템-인-패키지 모듈을 형성하기 위한 반도체 소자 및 방법
WO2022209751A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置
US11842991B2 (en) 2016-12-07 2023-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825514B2 (en) * 2007-12-11 2010-11-02 Dai Nippon Printing Co., Ltd. Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device
JP2009182202A (ja) * 2008-01-31 2009-08-13 Casio Comput Co Ltd 半導体装置の製造方法
JP4930566B2 (ja) * 2009-10-02 2012-05-16 富士通株式会社 中継基板、プリント基板ユニット、および、中継基板の製造方法
US20130181359A1 (en) 2012-01-13 2013-07-18 TW Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Thinner Package on Package Structures
US9281292B2 (en) 2012-06-25 2016-03-08 Intel Corporation Single layer low cost wafer level packaging for SFF SiP
CN104347558B (zh) * 2013-08-05 2019-03-15 日月光半导体制造股份有限公司 半导体封装件及其制造方法
JP6168598B2 (ja) * 2013-08-21 2017-07-26 日東電工株式会社 光電気混載モジュール
US10062648B2 (en) 2016-02-26 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US9741690B1 (en) 2016-09-09 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US10631410B2 (en) * 2016-09-24 2020-04-21 Apple Inc. Stacked printed circuit board packages
US10242973B2 (en) * 2017-07-07 2019-03-26 Samsung Electro-Mechanics Co., Ltd. Fan-out-semiconductor package module
WO2020059041A1 (ja) * 2018-09-19 2020-03-26 富士通株式会社 電子装置、電子機器、及び電子装置の設計支援方法
KR102509644B1 (ko) * 2018-11-20 2023-03-15 삼성전자주식회사 패키지 모듈
KR102662556B1 (ko) 2018-11-29 2024-05-03 삼성전자주식회사 패키지 모듈

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214819A (ja) * 1998-01-28 1999-08-06 Sony Corp 配線板及びその製造方法
JP2001177235A (ja) * 1999-12-20 2001-06-29 Fuji Electric Co Ltd モジュール基板接合方法
WO2001048821A1 (en) * 1999-12-27 2001-07-05 Mitsubishi Denki Kabushiki Kaisha Integrated circuit
JP2001210954A (ja) * 2000-01-24 2001-08-03 Ibiden Co Ltd 多層基板
JP2002076265A (ja) * 2000-09-01 2002-03-15 Sony Corp 半導体デバイスの実装方法、半導体デバイス及び半導体装置
JP2003124595A (ja) * 2001-10-11 2003-04-25 Alps Electric Co Ltd 電子回路ユニット
JP2003347722A (ja) * 2002-05-23 2003-12-05 Ibiden Co Ltd 多層電子部品搭載用基板及びその製造方法
JP2005142178A (ja) * 2003-11-04 2005-06-02 Cmk Corp 電子部品内蔵多層プリント配線板
JP2006278811A (ja) * 2005-03-30 2006-10-12 Alps Electric Co Ltd 実装基板
WO2007069606A1 (ja) * 2005-12-14 2007-06-21 Shinko Electric Industries Co., Ltd. チップ内蔵基板およびチップ内蔵基板の製造方法
WO2007110985A1 (ja) * 2006-03-29 2007-10-04 Murata Manufacturing Co., Ltd. 複合基板及び複合基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07288385A (ja) * 1994-04-19 1995-10-31 Hitachi Chem Co Ltd 多層配線板及びその製造法
DE69626747T2 (de) * 1995-11-16 2003-09-04 Matsushita Electric Ind Co Ltd Gedruckte Leiterplatte und ihre Anordnung
JPH11112121A (ja) 1997-09-30 1999-04-23 Toshiba Corp 回路モジュール及び回路モジュールを内蔵した電子機器
JP2002314031A (ja) 2001-04-13 2002-10-25 Fujitsu Ltd マルチチップモジュール
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
TWI315648B (en) * 2004-11-17 2009-10-01 Phoenix Prec Technology Corp Circuit board structure with embeded adjustable passive components and method for fabricating the same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214819A (ja) * 1998-01-28 1999-08-06 Sony Corp 配線板及びその製造方法
JP2001177235A (ja) * 1999-12-20 2001-06-29 Fuji Electric Co Ltd モジュール基板接合方法
WO2001048821A1 (en) * 1999-12-27 2001-07-05 Mitsubishi Denki Kabushiki Kaisha Integrated circuit
JP2001210954A (ja) * 2000-01-24 2001-08-03 Ibiden Co Ltd 多層基板
JP2002076265A (ja) * 2000-09-01 2002-03-15 Sony Corp 半導体デバイスの実装方法、半導体デバイス及び半導体装置
JP2003124595A (ja) * 2001-10-11 2003-04-25 Alps Electric Co Ltd 電子回路ユニット
JP2003347722A (ja) * 2002-05-23 2003-12-05 Ibiden Co Ltd 多層電子部品搭載用基板及びその製造方法
JP2005142178A (ja) * 2003-11-04 2005-06-02 Cmk Corp 電子部品内蔵多層プリント配線板
JP2006278811A (ja) * 2005-03-30 2006-10-12 Alps Electric Co Ltd 実装基板
WO2007069606A1 (ja) * 2005-12-14 2007-06-21 Shinko Electric Industries Co., Ltd. チップ内蔵基板およびチップ内蔵基板の製造方法
WO2007110985A1 (ja) * 2006-03-29 2007-10-04 Murata Manufacturing Co., Ltd. 複合基板及び複合基板の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015525007A (ja) * 2012-08-15 2015-08-27 アップル インコーポレイテッド 薄型基板のＰｏＰ構造
JP2017050310A (ja) * 2015-08-31 2017-03-09 新光電気工業株式会社 電子部品装置及びその製造方法
KR20180065937A (ko) * 2016-12-07 2018-06-18 스태츠 칩팩 피티이. 엘티디. 3d 인터포저 시스템-인-패키지 모듈을 형성하기 위한 반도체 소자 및 방법
KR102259482B1 (ko) * 2016-12-07 2021-06-02 스태츠 칩팩 피티이. 엘티디. 3d 인터포저 시스템-인-패키지 모듈을 형성하기 위한 반도체 소자 및 방법
US11842991B2 (en) 2016-12-07 2023-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
WO2022209751A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置

Also Published As

Publication number Publication date
TWI462250B (zh) 2014-11-21
KR20090054390A (ko) 2009-05-29
US8208268B2 (en) 2012-06-26
CN101447470A (zh) 2009-06-03
TW200939434A (en) 2009-09-16
US20090135575A1 (en) 2009-05-28
JP5230997B2 (ja) 2013-07-10
KR101498736B1 (ko) 2015-03-04

Similar Documents

Publication Publication Date Title
JP5230997B2 (ja) 半導体装置
US8324513B2 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
KR100653249B1 (ko) 메탈코어, 패키지 기판 및 그 제작방법
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
JP5188426B2 (ja) 半導体装置及びその製造方法、電子装置
US9554462B2 (en) Printed wiring board
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
US20120217049A1 (en) Wiring board with built-in imaging device
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
JP2010004028A (ja) 配線基板及びその製造方法、及び半導体装置
JP2008085089A (ja) 樹脂配線基板および半導体装置
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2011249759A (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2010129992A (ja) 配線基板
JP2009070969A (ja) キャパシタ内蔵基板及びその製造方法
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR102254874B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
JP5762376B2 (ja) 配線基板及びその製造方法
KR100816324B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JP2009289790A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
US10219374B2 (en) Printed wiring board
JP7077005B2 (ja) 配線基板及びその製造方法
JP5370883B2 (ja) 配線基板
JP2007059530A (ja) 配線基板
JP7211110B2 (ja) 配線基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100916

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5230997

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150