CN101447470A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101447470A
CN101447470A CNA2008101784256A CN200810178425A CN101447470A CN 101447470 A CN101447470 A CN 101447470A CN A2008101784256 A CNA2008101784256 A CN A2008101784256A CN 200810178425 A CN200810178425 A CN 200810178425A CN 101447470 A CN101447470 A CN 101447470A
Authority
CN
China
Prior art keywords
wiring substrate
electronic component
splicing ear
pad
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101784256A
Other languages
English (en)
Inventor
加治木笃典
赤池贞和
坪田崇
山西学雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN101447470A publication Critical patent/CN101447470A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种半导体装置，所述半导体装置包括：第一电子元件；第一配线基板，其包括安装有所述第一电子元件的第一电子元件安装焊盘；以及第二配线基板，其位于所述第一配线基板上方，其中所述第一电子元件安装焊盘设置在第一配线基板的与第二配线基板相对的第一表面上，并且所述第一配线基板与所述第二配线基板通过内部连接端子电连接，所述内部连接端子位于所述第一配线基板与所述第二配线基板之间，并且在所述第二配线基板的与所述第一电子元件相对的部分中形成凹入部分，以便提供用于容纳所述第一电子元件的一部分的空间。

Description

半导体装置
技术领域
本发明涉及一种半导体装置，具体涉及电子元件布置在两个积层配线基板之间的半导体装置。
背景技术
作为一种常规半导体装置，存在电子元件布置在两个积层配线基板之间的构造(见图1)。
图1是常规半导体装置的剖视图。
参考图1，常规半导体装置400包括：第一配线基板401、第一电子元件402和403、外部连接端子404、内部连接端子405、第二配线基板408、密封树脂411以及第二电子元件412和413。
第一配线基板401为芯积层基板，并且包括：呈板形的芯基板421、贯通电极422、配线424和438、绝缘层426和439、导通部428和441、配线图案431至434、内部连接端子焊盘435以及外部连接端子焊盘443。
贯通电极422形成在芯基板421的多个位置中并且穿过该芯基板。配线424铺设在芯基板421的上表面421A上，并且与贯通电极422的上端连接。然后，绝缘层426形成在芯基板421的上表面421A上并覆盖配线424。
导通部428形成在绝缘层426的覆盖配线424的部分中并穿过该绝缘层，并且导通部428的下端与该配线连接。
配线图案431至434形成在绝缘层426的上表面426A上，并且与导通部428的上端连接。配线图案431包括：第一电子元件安装焊盘445，其上安装有第一电子元件402；内部连接端子焊盘446，其上安装有内部连接端子405；以及配线447，其与第一电子元件安装焊盘445和内部连接端子焊盘446形成一体并与它们电连接。
内部连接端子焊盘446的长度(尺寸)设置为足以安装内部连接端子405，内部连接端子405具有适当的直径以允许将第一电子元件402和403设置在第一配线基板401与第二配线基板408之间。对此，假设每个第一电子元件403的高度为0.33mm并大于另一第一电子元件402的高度，内部连接端子405的直径为0.5mm，并且内部连接端子焊盘446在平面图中大致上为圆形，那么内部连接端子焊盘446的直径可以为例如400μm。
配线图案432包括：第一电子元件安装焊盘449，其上安装有第一电子元件402；第一电子元件安装焊盘451，其上安装有第一电子元件403；以及配线452，其与第一电子元件安装焊盘449和451形成一体并与它们电连接。
配线图案434包括：第一电子元件安装焊盘457，其上安装有第一电子元件403；内部连接端子焊盘458，其上设置有内部连接端子405；以及配线459，其与第一电子元件安装焊盘457和内部连接端子焊盘458形成一体并与它们电连接。
内部连接端子焊盘458的长度(尺寸)设置为足以安装内部连接端子405，内部连接端子405具有适当的直径以允许将第一电子元件402和403设置在第一配线基板401与第二配线基板408之间。因此，假设每个第一电子元件403的高度为0.33mm并大于另一第一电子元件402的高度，内部连接端子405的直径为0.5mm，并且内部连接端子焊盘458在平面图中大致上为圆形，那么内部连接端子焊盘458的直径可以为例如400μm。
内部连接端子焊盘435设置在绝缘层426的上表面426A上，并且与导通部428的上端连接。内部连接端子焊盘435的长度(尺寸)设置为足以安装内部连接端子405，内部连接端子405具有适当的直径以允许将第一电子元件402和403设置在第一配线基板401与第二配线基板408之间。对此，假设每个第一电子元件403的高度为0.33mm并高于另一第一电子元件402的高度，内部连接端子405的直径为0.5mm，并且内部连接端子焊盘435在平面图中大致上为圆形，那么内部连接端子焊盘435的直径可以为例如400μm。
配线438设置在芯基板421的下表面421B上，并且与贯通电极422的下端连接。绝缘层439形成在芯基板421的下表面421B上并覆盖配线438。
导通部441形成在绝缘层439的覆盖配线438的部分中并穿过该绝缘层，并且导通部的上端与配线438连接。外部连接焊盘443形成在绝缘层439的下表面439A上，并且与导通部441的下端连接。
第一电子元件402安装在第一电子元件安装焊盘445和449上。可以采用例如半导体芯片作为第一电子元件402。
第一电子元件403安装在第一电子元件安装焊盘451、454、455和457上，并且通过配线图案432和433与第一电子元件402电连接。可以采用例如芯片电容器、芯片电阻器或芯片电感器作为第一电子元件403，并且外部连接端子404安装在外部连接焊盘443上。
内部连接端子405安装在内部连接端子焊盘435上。采用内部连接端子405将第一配线基板401与以积层方式形成在第一配线基板401上的第二配线基板408电连接，并且还在第一配线基板401与第二配线基板408之间提供间隙，使得安装在第一配线基板401上的第一电子元件402和403可以容纳在该间隙内。假设第一电子元件403的高度为0.33mm并高于另一第一电子元件402的高度，那么内部连接端子405的直径可以为例如0.5mm。
第二配线基板408为芯积层基板，并且包括：呈板形的芯基板463、贯通电极464、配线466和481、绝缘层467和483、导通部469和484、第二电子元件安装焊盘472、配线图案473至476以及内部连接端子焊盘485。
贯通电极464形成在芯基板463的多个位置中并且穿过该芯基板。配线466沿着芯基板463的上表面463A延伸，并且与贯通电极464的上端连接。绝缘层467形成在芯基板463的上表面463A上并覆盖配线466。
导通部469设置成穿过绝缘层467的铺设有配线466的部分，并且导通部469的下端与配线466连接。第二电子元件安装焊盘472安装在绝缘层467的上表面467A上，并且与导通部469的上端和第二电子元件413连接。
配线图案473至476形成在绝缘层467的上表面467A上，并且与导通部469的上端连接。配线图案473包括：第二电子元件安装焊盘491和492，其上安装有第二电子元件413；以及配线493，其与第二电子元件安装焊盘491和492形成一体并与它们电连接。
配线图案474包括：第二电子元件安装焊盘495，其上安装有第二电子元件413；第二电子元件安装焊盘496，其上安装有第二电子元件412；以及配线497，其与第二电子元件安装焊盘495和496形成一体并与它们电连接。
配线图案475包括：第二电子元件安装焊盘501，其上安装有第二电子元件412；第二电子元件安装焊盘502，其上安装有第二电子元件413；以及配线503，其与第二电子元件安装焊盘501和502形成一体并与它们电连接。
配线图案476包括：第二电子元件安装焊盘505，其上安装有第二电子元件413；以及配线506，其与第二电子元件安装焊盘505形成一体并与导通部469电连接。
配线481设置在芯基板463的下表面463B的多个位置，并且与贯通电极464的下端连接。绝缘层483沉积在芯基板463的下表面463B上，并且覆盖配线481。导通部484形成在绝缘层483的位于配线481下方的部分中并穿过该绝缘层，并且导通部484的上端与配线481连接。
内部连接端子焊盘485位于绝缘层483的下表面483A上并与内部连接端子405连接，并且该内部连接端子与第一配线基板401连接。通过这种布置方式，第二配线基板408通过内部连接端子405与第一配线基板401电连接。内部连接端子焊盘485的长度(尺寸)设置为足以安装内部连接端子405，并且内部连接端子405具有适当的直径，以便在该直径内可以将第一电子元件402和403安装在第一配线基板401上并且容纳在第一配线基板401与第二配线基板408之间。对此，假设每个第一电子元件403的高度为0.33mm并大于另一第一电子元件402的高度，内部连接端子405的直径为0.5mm，并且内部连接端子焊盘485在平面图中大致上为圆形，那么内部连接端子焊盘485的直径可以为例如400μm。(对于以上描述，例如见WO2007/069606)。
根据常规半导体装置400，增加了用于使第一配线基板401与第二配线基板408电连接的内部连接端子405的直径，从而可以获得第一配线基板401与第二配线基板408之间的空间，安装在第一配线基板401上的第一电子元件402和403可以装入该空间中。结果，增加了半导体装置400的高度，并且该高度不能降低。
此外，当内部连接端子405的直径增加时，相应地，与内部连接端子405连接的内部连接端子焊盘435、446、458和485必须因此在平面方向上扩大(增加其尺寸)。结果，第一配线基板401和第二配线基板408在平面方向上的尺寸扩大了，因此不能缩小半导体装置400的纵向尺寸。
作为减小半导体装置400尺寸的一种方法，可以将高度低(0.2mm或更小)的电子元件安装在第一配线基板401上作为第一电子元件402和403。然而，在目前可获得的全部电子元件中只有少量昂贵的电子元件才能具有合适的高度，因此，在目前情况下，采用这种电子元件作为半导体装置400是不可行的。
发明内容
考虑到上述问题，本发明的一个目的是提供一种半导体装置，该半导体装置可以通过降低高度和减小长度来缩小尺寸(沿着上表面平面测量)。
根据本发明的第一方面，提供一种半导体装置，所述半导体装置包括：
第一电子元件；
第一配线基板，其包括第一电子元件安装焊盘，所述第一电子元件安装在所述第一电子元件安装焊盘上；以及
第二配线基板，其位于所述第一配线基板上方，
其中，所述第一电子元件安装焊盘设置在所述第一配线基板的与所述第二配线基板相对的第一表面上，
所述第一配线基板与所述第二配线基板通过位于这两者之间的内部连接端子电连接，并且
在所述第二配线基板中与所述第一电子元件相对地形成凹入部分，以容纳所述第一电子元件的一部分。
根据本发明的第二方面，提供根据第一方面所述的半导体装置，
其中，所述第一电子元件安装在所述第一配线基板的多个位置处，并且
所述凹入部分形成在所述第二配线基板的与安装在所述第一配线基板上的所述第一电子元件的一部分相对的部分中，所述第一电子元件的所述一部分高于位于所述第一配线基板与所述第二配线基板之间的所述内部连接端子的高度。
根据本发明的第三方面，提供根据第一或第二方面所述的半导体装置，还包括：
密封树脂，其用于密封所述第一配线基板与所述第二配线基板之间的空间。
根据本发明的第四方面，提供根据第一至第三方面中任一方面所述的半导体装置，
其中，在所述第二配线基板中形成贯通部分，并且所述贯通部分穿过所述第二配线基板的与所述凹入部分的底部相对应的部分。
根据本发明的第五方面，提供根据第一至第四方面中任一方面所述的半导体装置，
其中，在所述第二配线基板的与形成有所述凹入部分的表面相背对的表面上设置第二电子元件安装焊盘，并且
在所述第二电子元件安装焊盘上安装有第二电子元件。
根据本发明的第六方面，提供根据第一至第五方面中任一方面所述的半导体装置，
其中，所述内部连接端子为导电球，所述导电球包括：
芯，其用于保持所述第一配线基板与所述第二配线基板之间的预定距离；以及
涂层部分，其覆盖所述芯。
根据本发明的第七方面，提供根据第一至第六方面中任一方面所述的半导体装置，还包括：
外部连接焊盘，其设置在所述第一配线基板的与所述第一表面相背对的第二表面上，并且与所述第二配线基板电连接。
根据本发明，由于在第二配线基板的与安装在第一配线基板上的第一电子元件相对的部分中形成用于容纳第一电子元件的一部分的凹入部分，所以与常规布置方式相比，可以减小第一配线基板与第二配线基板之间的距离。因此，可以降低半导体装置的高度。
此外，由于缩短了从第一配线基板到第二配线基板的距离，而内部连接端子位于第一配线基板与第二配线基板之间，所以内部连接端子的直径可以减小到小于常规内部连接端子的直径，并且还可以减小设置在第一配线基板和第二配线基板上的、用于连接内部连接端子的安装焊盘在其表面的平面方向上的大小(缩减其尺寸)。因此，可以缩短第一配线基板和第二配线基板的长度，并且可以在纵向上减小半导体装置的尺寸。
根据本发明的第八方面，提供一种半导体装置，所述半导体装置包括：
第一电子元件，
第一配线基板，其包括第一电子元件安装焊盘，所述第一电子元件安装在所述第一电子元件安装焊盘上；以及
第二配线基板，其位于所述第一配线基板下方，并且面对安装在所述第一配线基板上的所述第一电子元件，
其中，所述第一配线基板与所述第二配线基板通过位于这两者之间的内部连接端子电连接，并且
在所述第二配线基板中形成用于容纳所述第一电子元件的一部分的电子元件容纳贯通部分，所述电子元件容纳贯通部穿过所述第二配线基板的面对所述第一电子元件的部分。
根据本发明的第九方面，提供根据第八方面所述的半导体装置，
其中，所述第一电子元件安装在多个位置处，并且
所述电子元件容纳贯通部分形成在所述第二配线基板的与安装在所述第一配线基板上的所述第一电子元件的一部分相对的部分中，所述第一电子元件的所述一部分超过连接在所述第一配线基板上的所述内部连接端子的下端。
根据本发明的第十方面，提供根据第八或第九方面所述的半导体装置，还包括：
密封树脂，其用于密封所述第一配线基板与所述第二配线基板之间的空间。
根据本发明的第十一方面，提供根据第八至第十方面中任一方面所述的半导体装置，
其中，在所述第一配线基板的与形成有所述第一电子元件安装焊盘的表面相背对的表面上设置第二电子元件安装焊盘，并且
在所述第二电子元件安装焊盘上安装有第二电子元件。
根据本发明的第十二方面，提供根据第八至第十一方面中任一方面所述的半导体装置，
其中，所述内部连接端子为导电球，所述导电球包括：
芯，其用于保持所述第一配线基板与所述第二配线基板之间的预定距离；以及
涂层部分，其覆盖所述芯。
根据本发明，电子元件容纳贯通部分形成在第二配线基板中并穿过第二配线基板的朝向安装在第一电子配线基板上的第一电子元件的部分，并且电子元件容纳贯通部分用于容纳第一电子元件的多个部分。因此，可以减小其间设置有内部连接端子的第一配线基板与第二配线基板之间的距离，因而可以降低半导体装置的高度。
此外，由于缩短了从第一配线基板到第二配线基板的距离，而内部连接端子位于第一配线基板和第二配线基板之间，所以内部连接端子的直径可以减小到小于常规内部连接端子的直径，并且还可以减小设置在第一配线基板和第二配线基板上的用于连接内部连接端子的安装焊盘在其表面的平面方向上的大小(缩减其尺寸)。因此，可以缩短第一配线基板和第二配线基板的长度，并且可以在纵向上减小半导体装置的尺寸。
根据本发明，可以通过降低高度和减小长度来缩小半导体装置的尺寸(沿着上表面的平面测量)。
附图说明
图1是常规半导体装置的剖视图。
图2是根据本发明第一实施例的半导体装置的剖视图。
图3是根据本发明第一实施例的第一变型的半导体装置的剖视图。
图4是根据本发明第一实施例的第二变型的半导体装置的剖视图。
图5是根据本发明第二实施例的半导体装置的剖视图。
图6是根据本发明第三实施例的半导体装置的剖视图。
具体实施方式
现在将参考附图描述本发明的实施例。
(第一实施例)
图2是根据本发明第一实施例的半导体装置的剖视图。
参考图2，第一实施例的半导体装置10包括：第一配线基板11、第一电子元件12和13、外部连接端子14、第二配线基板17、内部连接端子19、密封树脂21以及第二电子元件23和24。
第一配线基板11为芯积层基板，并且包括：芯基板31、贯通电极33、配线34和47、绝缘层35和49、导通部36和51、配线图案41至44、内部连接端子焊盘45以及外部连接焊盘52。
芯基板31呈板形，并且可以为通过用树脂浸渍玻璃纤维的方式形成的树脂层。
贯通电极33形成在芯基板31的多个位置中并穿透该芯基板，并且可以使用例如Cu并通过电镀法形成。
配线34铺设在芯基板31的上表面31A上，并且与贯通电极33的上端连接。可以使用例如Cu并采用减成法形成配线34。
绝缘层35沉积在芯基板31的上表面31A上以覆盖配线34，并且该绝缘层可以为由例如环氧树脂或聚酰亚胺树脂形成的树脂层。
导通部36形成在绝缘层35的覆盖配线34的部分中并穿过该绝缘层，并且该导通部的下端与配线34连接。在形成配线图案41至44和内部连接端子焊盘45的同时，可以使用例如Cu并采用半加成法形成导通部36。
配线图案41形成在绝缘层35的与第一配线基板11的周边部分相对应的上表面35A上，并且与导通部36的上端连接。配线图案41包括：内部连接端子焊盘54，其与内部连接端子19连接；第一电子元件安装焊盘55，其上安装有第一电子元件12；以及配线56，其使内部连接端子焊盘54与第一电子元件安装焊盘55电连接。
内部连接端子焊盘54形成为在其表面的平面方向上小于(也就是，在尺寸上小于)为常规半导体装置400设置的内部连接端子焊盘435、446、458和485(见图1)。当内部连接端子19的直径为0.26mm，并且内部连接端子焊盘54的形状在平面图中大致为圆形时，内部连接端子焊盘54的直径可以为例如200μm。
配线图案42形成在绝缘层35的上表面35A的与第一配线基板11的中心相对应的部分上，并且与导通部36的上端连接。配线图案42包括：第一电子元件安装焊盘57，其上安装有第一电子元件12；第一电子元件安装焊盘58，其上安装有第一电子元件13；以及配线59，其与第一电子元件安装焊盘57和58电连接。
配线图案43形成在绝缘层35的上表面35A的与第一配线基板11的中心部分相对应的部分上，并且与导通部36的上端连接。配线图案43包括：第一电子元件安装焊盘61和62，其上安装有第一电子元件13；以及配线63，其与第一电子元件安装焊盘61和62电连接。
配线图案44形成在绝缘层35的上表面35A的与第一配线基板11的周边部分相对应的部分上，并且与导通部36的上端连接。配线图案44包括：第一电子元件安装焊盘65，其上安装有第一电子元件13；内部连接端子焊盘66，其与内部连接端子19连接；以及配线67，其使第一电子元件安装焊盘65与内部连接端子焊盘66电连接。
内部连接端子焊盘66形成为在其表面的平面方向上小于(也就是，在尺寸上小于)为常规半导体装置400设置的内部连接端子焊盘435、446、458和485(见图1)。当内部连接端子19的直径为0.26mm并且内部连接端子焊盘66的形状在平面图中大致为圆形时，内部连接端子焊盘66的直径可以为例如200μm。
可以使用例如Cu并采用半加成法同时形成导通部36和配线图案41至44。
内部连接端子焊盘45形成在绝缘层35的上表面35A(第一配线基板11的第一表面)的与第一配线基板11的周边部分相对应的部分上。当把内部连接端子19安装在内部连接端子焊盘45上时，内部连接端子焊盘45可以通过内部连接端子19与为第二配线基板17设置的内部连接端子焊盘97电连接，这将在下文描述。内部连接端子焊盘45形成为在其表面的平面方向上小于(也就是，在尺寸上小于)为常规半导体装置400设置的内部连接端子焊盘435、446、458和485(见图1)。当内部连接端子19的直径为0.26mm并且内部连接端子焊盘45的形状在平面图中大致为圆形时，内部连接端子焊盘45的直径可以为例如200μm。
可以在形成导通部36的同时，使用例如Cu并采用半加成法形成内部连接端子焊盘45。
配线47形成在芯基板31的下表面31B上，并且与贯通电极33的下端连接。可以使用例如Cu并采用减成法形成配线47。
绝缘层49形成在芯基板31的下表面31B上并覆盖配线47。绝缘层49可以为例如由环氧树脂或聚酰亚胺树脂形成的树脂层。
导通部51形成在绝缘层49的位于配线47下方的部分中并穿过该绝缘层，并且该导通部的上端与配线47连接。可以在形成外部连接焊盘52的同时，使用例如Cu并采用半加成法形成导通部51。
外部连接焊盘52形成在绝缘层49的下表面49A(第一配线基板11的第二表面)上，并且与安装在第一配线基板11上的第一电子元件12和13电连接。
由于外部连接焊盘52安装在绝缘层49的下表面49A上，所以半导体装置10可以通过外部连接端子14与例如母板等安装基板(未示出)电连接。
可以在形成导通部51的同时，使用例如Cu并采用半加成法形成外部连接焊盘52。
第一电子元件12安装在第一电子元件安装焊盘55和57上，并且通过配线图案41与内部连接端子19电连接。第一电子元件12的高度H1小于设置在第一配线基板11与第二配线基板17之间的内部连接端子19的高度H3。可以采用半导体芯片作为第一电子元件12的实例。当采用半导体芯片作为第一电子元件12时，安装在第一电子元件安装焊盘55和57上的第一电子元件12的高度H1可以为例如0.1mm。
第一电子元件13安装在第一电子元件安装焊盘58、61、62和65上，并且通过配线图案42与第一电子元件12电连接。第一电子元件13的高度H2大于设置在第一配线基板11与第二配线基板17之间的内部连接端子19的高度H3。第一电子元件13可以为例如芯片电容器、芯片电阻器或芯片电感器。当采用芯片电容器、芯片电阻器或芯片电感器作为第一电子元件13时，安装在第一电子元件安装焊盘58、61、62和65上的第一电子元件13的高度H2可以为例如0.33mm。
外部连接端子14设置在外部连接焊盘52上，以使例如母板等安装基板(未示出)与半导体装置10电连接。可以采用焊球作为外部连接端子14，并且在将第二电子元件23和24安装在第二配线基板17之后，也就是在处理结束时，形成外部连接端子14。应当注意，可以先形成外部连接端子14，然后安装第二电子元件23和24。
第二配线基板17为芯积层基板，并且位于第一配线基板11上方。第二配线基板17通过设置在第一配线基板11与第二配线基板17之间的内部连接端子19与第一配线基板11电连接。
第二配线基板17包括：芯基板71、贯通电极73、配线74和91、绝缘层75和93、导通部76和95、配线图案81至83和87、第二电子元件安装焊盘85、凹入部分94以及内部连接端子焊盘97。
芯基板71为板形基板，并且具有贯通部分72，该贯通部分穿过芯基板71的与形成有凹入部分94的区域相对应的部分。因此，贯通部分72是用于限定凹入部分94形状的元件之一。芯基板71可以是例如通过用树脂浸渍玻璃纤维形成的树脂层。
贯通电极73形成在芯基板71的多个位置并穿过该芯基板。可以使用例如Cu并通过电镀法形成贯通电极73。
配线74在芯基板71的上表面71A上延伸，并且与贯通电极73的上端连接。可以使用例如Cu并采用减成法形成配线74。
绝缘层75沉积在芯基板71的上表面71A上并覆盖贯通电极72和配线74。如上文所述，由于绝缘层75沉积在芯基板71的上表面71A上并覆盖为芯基板71设置的贯通部分72，所以与在绝缘层75的与贯通部分72相反的部分上设置贯通部分的情况(形成贯通部分来代替凹入部分94的情况)相比，可以改善绝缘层75的上表面75A的平坦性。因此，第二电子元件23和24可以被精确地安装在设置于绝缘层75的上表面75A上的第二电子元件安装焊盘85、101、102、105、106、111和112上，这将在下文描述。绝缘层75可以为由例如环氧树脂或聚酰亚胺树脂制成的树脂层。
导通部76形成在绝缘层75的覆盖配线74的部分中并穿过该绝缘层，导通部76的下端与配线74连接。
配线图案81形成在绝缘层75的上表面75A的与第二配线基板17的周边部分相对应的部分上，并且与导通部76的上端连接。配线图案81包括：第二电子元件安装焊盘101和102，其上安装有第二电子元件24；以及配线103，其使第二电子安装焊盘101与第二电子安装焊盘102电连接。
配线图案82形成在绝缘层75的上表面75A的与第二配线基板17的中心部分相对应的部分上，并且与导通部76的上端连接。配线图案82包括：第二电子元件安装焊盘105，其上安装有第二电子元件24；第二电子元件安装焊盘106，其上安装有第二电子元件23；以及配线107，其使第二电子元件安装焊盘105与第二电子元件安装焊盘106电连接。
配线图案83形成在绝缘层75的上表面75A的与第二配线基板17的中心部分相对应的部分上，并且与导通部76的上端连接。配线图案83包括：第二电子元件安装焊盘111，其上安装有第二电子元件23；第二电子元件安装焊盘112，其上安装有第二电子元件24；以及配线113，其使第二电子元件安装焊盘111与第二电子元件安装焊盘112电连接。
第二电子元件安装焊盘85设置在绝缘层75的上表面75A的与第二配线基板17的周边部分相对应的部分上。第二电子元件安装焊盘85用于安装第二电子元件24。
配线图案87形成在绝缘层75的上表面75A的与形成有凹入部分94的区域相对应的部分上。配线图案87与第二电子元件23和/或第二电子元件24电连接。
如上文所述，由于配线图案87形成在绝缘层75的上表面75A的与形成有凹入部分94(用于容纳第一电子元件13的多个部分的凹入部分)的区域相对应的部分中，所以可以提高半导体装置10的封装密度。作为另一种方法，可以形成穿过第二配线基板17(具体地说，在本实施例中为芯基板71与绝缘层75和93)的贯通部分来代替凹入部分94。然而，在这种情况下，配线图案87不能形成在第一电子元件13上方，并且不能提高封装密度。
可以使用例如Cu并采用半加成法同时形成导通部76、配线图案81至83、第二电子元件安装焊盘85以及配线图案87。
配线91形成在芯基板71的下表面71B上，并且与贯通电极73的下端连接。可以使用例如Cu并采用减成法形成配线91。
沉积在芯基板71的下表面71B上并覆盖配线91的绝缘层93包括：贯通部分114，其为凹入部分94的元件之一并穿过绝缘层93的与形成有凹入部分94的区域相对应的部分。绝缘层93可以为由例如环氧树脂或聚酰亚胺树脂制成的树脂层。
凹入部分94形成在第二配线基板17的与第一电子元件13(即安装在第一配线基板11上的多个第一电子元件12和13中的一部分)相对的部分中，第一电子元件13的高度高于设置在第一配线基板11与第二配线基板17之间的每个内部连接端子19的高度H3。凹入部分94包括：贯通部分114，其形成在绝缘层93中；以及贯通部分72，其穿过芯基板71，并且该凹入部分用于容纳安装在第一配线基板11上的第一电子元件13的多个部分。
如上文所述，用于容纳第一电子元件13的多个部分的凹入部分94形成在第二配线基板17的与第一电子元件13(即安装在第一配线基板11上的多个第一电子元件12和13中的两个第一电子元件)相对的部分中，第一电子元件13的共同高度高于设置在第一配线基板11与第二配线基板17之间的每个内部连接端子19的高度H3。因此，如此设置在第一配线基板11与第二配线基板17之间的、安装有内部连接端子19的空间(具体地说，从内部连接端子焊盘45、54和66到内部连接端子焊盘97的距离)小于按照常规方式设置的空间，从而可以降低半导体装置10的高度。
此外，当第一配线基板11与第二配线基板17之间的、形成有内部连接端子19处的可用空间较小时，设置在其中的内部连接端子19的直径可以减小到小于为常规半导体装置400设置的内部连接端子405(见图1)的直径(例如，0.5mm)。因此，可以减小为第一配线基板11设置的连接端子焊盘45、54和66在表面的平面方向上的尺寸和为第二配线基板17设置的内部连接端子焊盘97在表面的平面方向上的尺寸，也就是说，可以减小内部连接端子焊盘45、54、66和97的尺寸。因此，可以减小第一配线基板11和第二配线基板17在其表面的平面方向上的尺寸，并且可以在纵向上减小半导体装置10的尺寸。
此外，由于用于容纳第一电子元件13的多个部分的凹入部分94仅形成在第二配线基板17的与第一电子元件13相对的部分中，第一电子元件13的高度高于内部连接端子19的高度H3，所以形成在第二配线基板17中的凹入部分94的尺寸应当与情况所允许的一样小。这样，可以防止由于形成凹入部分94而过度降低第二配线基板17的强度。
作为如前文所述在第二配线基板17中形成凹入部分94的替代方案，凹入部分也可以形成为穿过与安装在第一配线基板11上的第一电子元件12和13相对的绝缘层93和芯基板71。同样，在这种情况下，也可以通过减小其高度和长度来减小半导体装置10的尺寸(沿着半导体装置10的上表面的平面测量)。
导通部95形成在绝缘层93的位于配线91下方的部分中并穿过该绝缘层，并且导通部95的上端与配线91连接。
内部连接端子焊盘97沿着绝缘层93的下表面93A设置在多个位置，并且与导通部95的下端连接。内部连接端子焊盘97用于安装内部连接端子19，并且通过内部连接端子19与内部连接端子焊盘45之一或者与内部连接端子焊盘54或66电连接，这些内部连接端子焊盘均设置在第一配线基板11上。所形成的内部连接端子焊盘97在其表面的平面方向上小于(在尺寸上小于)为常规半导体装置400设置的内部连接端子焊盘435、446、458和485(见图1)。当内部连接端子19的直径为0.26mm并且内部连接端子焊盘97的形状在平面图中大致为圆形时，内部连接端子焊盘97的直径可以为例如200μm。
可以使用例如Cu并采用半加成法同时形成上述导通部95和内部连接端子焊盘97。
内部连接端子19位于第一配线基板11与第二配线基板17之间，并且与为第一配线基板11设置的内部连接端子焊盘45之一或者内部连接端子焊盘54或66连接，并且与为第二配线基板17设置的内部连接端子焊盘97连接。因此，内部连接端子19使第一配线基板11与第二配线基板17电连接。内部连接端子19可以为例如导电球，该导电球包括芯115以芯115的覆盖涂层部分116，并且内部连接端子19使第一配线基板11与第二配线基板17之间保持预定距离。
如上文所述，将配备有芯115的导电球用作内部连接端子19，并且内部连接端子19用于使第一配线基板11与第二配线基板17之间保持预定距离。因此，即使当外力施加在半导体装置10上时，也可以使第一配线基板11与第二配线基板17之间保持预定距离。此外，内部连接端子19还用作间隔件，其能够使第二配线基板17精确地、几乎平行地设置在第一配线基板11上。
芯115可以为例如金属球(例如，Cu球)或树脂球。树脂球的示例材料可以为聚苯乙烯、聚丙烯酸酯和聚氯乙烯，涂层部分116的材料可以为例如焊料。内部连接端子19的直径可以为例如0.26mm，在这种情况下，芯115的直径可以为例如0.20mm。此外，当内部连接端子19的直径为0.26mm并且芯115的直径为0.20mm时，设置在内部连接焊盘45、54和66与内部连接端子焊盘97之间的内部连接端子19的高度H3可以为例如200μm。
用密封树脂21填充由第一配线基板11和第二配线基板17限定的、其中安装有内部连接端子19以及第一电子元件12和13的空间(包括凹入部分94内部的空间)，也就是说，用密封树脂21包围设置在第一配线基板11与第二配线基板17之间的内部连接端子19以及第一电子元件12和13。密封树脂21可以为例如环氧树脂。
根据这种布置方式，由于设置密封树脂21来填充第一配线基板11与第二配线基板17之间的、其中安装有内部连接端子19以及第一电子元件12和13的空间，所以可以防止损坏内部连接端子19以及第一电子元件12和13。此外，还可以提高半导体装置10的强度。
在借助内部连接端子完成第一配线基板11与第二配线基板17之间的连接之后设置密封树脂21，其中在第一配线基板11上安装有第一电子元件12和13，在第二配线基板17上还没有安装第二电子元件23和24。
第二电子元件23安装在设置于第二配线基板17上的第二电子元件安装焊盘106和111上。例如，可以用半导体芯片作为第二电子元件23，在这种情况下，可以在第二电子元件23与第二配线基板17之间设置底部填充树脂。
第二电子元件24安装在设置于第二配线基板17上的第二电子元件安装焊盘85、101、102、105和112上。可以用芯片电容器、芯片电阻器或芯片电感器作为第二电子元件24。在设置密封树脂21之后，进行将第二电子元件23和24安装在第二配线基板17上的步骤。
根据这种布置方式，由于第二电子元件安装焊盘85、101、102、105、106、111和112安装在第二配线基板17的绝缘层75的上表面75A(第二配线基板17的与形成有凹入部分94的表面相对的表面)上，并且由于第二电子元件23和24安装在第二电子元件安装焊盘85、101、102、105、106、111和112上，所以可以提高半导体装置10的封装密度。
除了使用具有贯通部分72的芯基板71和具有贯通部分114的绝缘层93形成第二配线基板17以外，还可以使用已知方法制造具有这种结构的半导体装置10。可以例如使用铣刀(router)形成贯通部分72和114。
根据本实施例的半导体装置10，用于容纳第一电子元件13的多个部分的凹入部分94形成在第二配线基板17的与第一电子元件13(安装在第一配线基板11上的多个第一电子元件12和13中的两个第一电子元件)相对的部分中，第一电子元件13的共同高度高于设置在第一配线基板11与第二配线基板17之间的每个内部连接端子19的高度H3。因此，如此设置在第一配线基板11与第二配线基板17之间的、安装有内部连接端子19的空间(具体地说，从内部连接端子焊盘45、54和66到内部连接端子焊盘97的距离)小于按照常规方式设置的空间，从而可以降低半导体装置10的高度。
此外，当第一配线基板11与第二配线基板17之间的、在形成有内部连接端子19处的可用空间较小时，设置在其中的内部连接端子19的直径可以减小到小于为常规半导体装置400设置的内部连接端子405(见图1)的直径(例如，0.5mm)。因此，可以减小为第一配线基板11设置的连接端子焊盘45、54和66在其表面的平面方向上的尺寸和为第二配线基板17设置的内部连接端子焊盘97在其表面的平面方向上的尺寸，也就是说，可以减小内部连接端子焊盘45、54、66和97的尺寸。因此，可以减小第一配线基板11和第二配线基板17在其表面的平面方向上的尺寸，并且可以在纵向上减小半导体装置10的尺寸。
在本实施例中，采用了以下情况进行描述，即：使用形成在绝缘层93中的贯通部分114和穿过芯基板71的贯通部分72限定凹入部分94。然而，可以使用形成在绝缘层93中的贯通部分114和不穿过芯基板71的开口来限定凹入部分94。
图3是本发明第一实施例的半导体装置的第一变型的剖视图。在图3中，使用与第一实施例所用的附图标记相同的附图标记表示与第一实施例的半导体装置10的元件相对应的元件。
参考图3，除了贯通部分131形成在第一实施例的半导体装置10的绝缘层75中以外，作为第一实施例的第一变型的半导体装置130具有与半导体装置10相同的结构。贯通部分131形成为在绝缘层75的与凹入部分94的底部相对应的部分中的通孔。在这种情况下，可以使用例如通孔作为贯通部分131。当使用通孔作为贯通部分131时，通孔的直径可以为例如500μm。
在将密封树脂21注入第一配线基板11与第二配线基板17之间的空间(包括凹入部分94的空间在内)的过程中，由于贯通部分131形成为从凹入部分94的底部穿过绝缘层75，所以第一配线基板11与第二配线基板17之间的空气通过贯通部分131从半导体装置10排出。因此，可以用密封树脂21精确地填充第一配线基板11与第二配线基板17之间的空间(不出现空隙)。
根据第一实施例的第一变型的半导体装置，由于贯通部分131穿过绝缘层75的与凹入部分94的底部相对应的部分，所以可以用密封树脂21精确地填充第一配线基板11与第二配线基板17之间的空间(不出现空隙)。
第一实施例的第一变型的半导体装置130可以提供与第一实施例的半导体装置10相同的效果。为了进一步说明，采用以下情况对第一变型进行描述，即：使用形成在绝缘层93中的贯通部分114和穿过芯基板71的贯通部分72限定凹入部分94。然而，可以使用形成在绝缘层93中的贯通部分114和不穿过芯基板71的开口来限定凹入部分94。在这种变型中，可以如第一变型中那样设置通孔。
图4是根据本发明第一实施例的第二变型的半导体装置的剖视图。在图4中，使用与第一实施例所用的附图标记相同的附图标记表示与第一实施例的半导体装置10的元件相对应的元件。
参考图4，除了采用第一电子元件142(其高度低于半导体装置10的第一电子元件13)并且采用第二配线基板141来代替用于半导体装置10的第二配线基板17以外，第一实施例的第二变型的半导体装置140具有与第一实施例的半导体装置10相同的结构。
第一电子元件142安装在设置于第一配线基板11上的第一电子元件安装焊盘58、61、62和65上。第一电子元件142的高度H4低于第一电子元件13的高度H2。第一电子元件142可以为例如芯片电容器、芯片电阻器或芯片电感器。
除了形成凹入部分143来代替图2所示的形成在第二配线基板17中的凹入部分94以外，以与形成半导体装置10相同的方式形成第二配线基板141。
凹入部分143由形成在绝缘层93中的贯通部分114和核心基板71的与贯通部分114对应的下表面71B所限定。也就是说，在芯基板71中不形成如图2所示的贯通部分72。
如上文所述，由于第一电子元件142的高度H4小，所以可以通过仅在绝缘层93中形成贯通部分114的方式制备用于容纳第一电子元件142的多个部分的凹入部分143。对于这种布置方式，由于在芯基板71中不形成贯通部分72，所以第二配线基板141的强度将高于图2的第二配线基板17的强度。
根据这种布置方式，第一实施例的第二变型的半导体装置140可以提供与第一实施例的半导体装置10相同的效果。此外，在本实施例中，贯通部分可以形成为从凹入部分143底部穿过芯基板71和绝缘层75，也就是说，可以形成功能与图3所示贯通部分131相同的贯通部分。
采用以下情况对本实施例的第二变型进行了描述，即：使用形成在绝缘层93中的贯通部分114和芯基板71的与贯通部分114对应的下表面71B来限定凹入部分143。然而，可以在绝缘层93中形成不完全穿通的开口，该开口可以用作凹入部分143。
(第二实施例)
图5是根据本发明第二实施例的半导体装置的剖视图。在图5，使用与第一实施例所用的附图标记相同的附图标记表示与第一实施例的第二变型的半导体装置140的元件相对应的元件。
参考图5，除了提供第一无芯配线基板151和第二无芯配线基板152来代替用作半导体装置140的芯积层基板的第一配线基板11和第二配线基板141以外，第二实施例的半导体装置150具有与第一实施例的第二变型的半导体装置140相同的结构。
除了提供绝缘层161和导通部163来代替设置在图4所示的第一配线基板11中的芯基板31和贯通电极33，以及配线34、配线图案41至44和内部连接端子焊盘45的设置位置与它们在第一配线基板11中的情况不同以外，第一配线基板151具有与第一配线基板11相同的结构。
绝缘层161位于绝缘层35与绝缘层49之间，并且可以使用由例如环氧树脂或聚酰亚胺树脂制成的树脂层作为绝缘层161。配线47和覆盖配线47的绝缘层49设置在绝缘层161的下表面161B上。
配线图案34形成在绝缘层161内部，使得配线图案34的与导通部36连接的表面可以与绝缘层161的上表面161A大致上处于同一平面内。
导通部163形成为穿过绝缘层161的位于配线34与配线47之间的部分，并且与配线34和配线47连接。也就是说，导通部163与配线34和配线47电连接。
配线图案41至44和内部连接端子焊盘45形成在绝缘层35内部，使得配线图案41至44和安装有内部连接端子19的内部连接端子焊盘可以与绝缘层35的上表面35A大致上处于同一平面内。
第二配线基板152位于第一配线基板151上方，使得第二配线基板152与第一配线基板151的安装有第一电子元件12和142的表面相对。第二配线基板152通过内部连接端子19与第一配线基板151电连接，其中该内部连接端子位于第一配线基板151与第二配线基板152之间。除了形成绝缘层171和导通部173来代替设置在第二配线基板141中的芯基板71和贯通电极73，配线74、配线图案81至83、87和第二电子元件安装焊盘85的设置位置与它们在第二配线基板141中的情况不同，以及额外形成凹入部分153以外，第二配线基板152采用与图4所示第二配线基板141相同的结构。
绝缘层171位于绝缘层75与绝缘层93之间，并且可以使用由例如环氧树脂或聚酰亚胺树脂制成的树脂层作为绝缘层171。覆盖配线91并且具有贯通部分114的绝缘层93形成在绝缘层171的下表面171B上。
配线图案74设置在绝缘层171内部，使得配线图案74的与导通部76连接的表面可以与绝缘层171的上表面171A大致上处于同一平面内。
导通部173形成在绝缘层171的位于配线74与配线91之间的部分中并穿过该绝缘层，并且与配线74和配线91电连接。
配线图案81至83、87和第二电子元件安装焊盘85设置在绝缘层75内部，使得配线图案81至83、87和第二电子元件安装焊盘85的安装有第二电子元件23和24的表面可以与绝缘层75的上表面75A大致上处于同一平面内。配线图案81至83、87和第二电子元件安装焊盘85可以为例如通过在绝缘层75的上表面75A下方按指定顺序向内层叠Ni膜(例如，厚度为5.0μm)和Au层(例如，厚度为0.5μm)形成的Ni/Au积层膜，通过在绝缘层75的上表面75A下方按指定顺序向内层叠Ni层、Pd层和Au层形成的Ni/Pd/Au积层膜，或者通过在绝缘层75的上表面75A下方按指定顺序向内层叠Pd层和Au层形成的Pd/Au积层膜。
凹入部分153由形成在绝缘层93中的贯通部分114和绝缘层171的下表面171B(与凹入部分153的底部对应的表面)限定。凹入部分153用于容纳第一电子元件142的多个部分。
根据本实施例，由于采用了比芯积层基板更薄的无芯基板作为第一配线基板151和第二配线基板152来构造半导体装置150，所以可以进一步降低半导体装置150的高度。
根据上述布置方式，第二实施例的半导体装置150可以提供与第一实施例的半导体装置10相同的效果。
采用以下情况对本实施例进行了描述，即：采用无芯基板作为第一配线基板151和第二配线基板152。然而，第一配线基板和第二配线基板之一可以为无芯基板，而另一个配线基板可以为芯积层基板。这种布置方式仍然可以提供与第一实施例的半导体装置10相同的效果。
此外，在本实施例的描述中，使用形成在绝缘层93中的贯通部分114和绝缘层171的下表面171B(与凹入部分153底部对应的表面)来限定凹入部分153。然而，可以在绝缘层93中形成不完全穿通的开口，该开口可以用作凹入部分153。
(第三实施例)
图6是根据本发明第三实施例的半导体装置的剖视图。在图6中，同样使用与第一实施例的第二变型所用的附图标记相同的附图标记表示与第一实施例的第二变型的半导体装置140的元件相对应的元件。
参考图6，第三实施例的半导体装置180包括：第一配线基板181、第一电子元件12和13、第二电子元件182、第二配线基板184、外部连接端子14、内部连接端子19以及密封树脂21。
除了不需要凹入部分143，提供配线图案187和第二电子元件安装焊盘188来代替设置在第二配线基板141中的配线图案81至83和第二电子元件安装焊盘85，以及额外形成配线图案191至194以外，第一配线基板181具有与图4所示的第二配线基板141(图4中的半导体装置140的元件之一)相同的结构。
配线图案187位于绝缘层75的上表面75A的与第一配线基板181的周边部分相对应的部分上，并且与导通部76的上端连接。配线图案187包括：第二电子元件安装焊盘201，其上安装有第二电子元件182；以及配线202，其与第二电子元件安装焊盘201形成一体并与导通部76连接。可以使用例如Cu并采用半加成法与导通部76同时地形成配线图案187。
第二电子元件安装焊盘188位于绝缘层75的上表面75A的与第一配线基板181的中心部分相对应的部分中，并且与导通部76的上端连接。根据这种布置方式，第二电子元件182安装在第二电子元件安装焊盘188上。可以使用例如Cu并采用半加成法与导通部76同时地形成第二电子元件安装焊盘188。
配线图案191设置在绝缘层93的下表面93A的与第一配线基板181的周边部分相对应的部分上，并且与导通部95的下端连接。配线图案191包括：内部连接端子焊盘205，其上面设置有内部连接端子19；第一电子元件安装焊盘206，其上安装有第一电子元件12；以及配线207，其使内部连接端子焊盘205与第一电子元件安装焊盘206电连接。
内部连接端子焊盘205形成为在其表面的平面方向上小于(也就是，在尺寸上小于)为常规半导体装置400设置的内部连接端子焊盘435、446、458和485(见图1)。当内部连接端子19的直径为0.26mm并且内部连接端子焊盘205的形状在平面图中大致为圆形时，内部连接端子焊盘205的直径可以为例如200μm。
配线图案192形成在绝缘层93的下表面93A的与第一配线基板181的中心相对应的部分上，并且与导通部95的下端连接。配线图案192包括：第一电子元件安装焊盘211，其上安装有第一电子元件12；第一电子元件安装焊盘212，其上安装有第一电子元件13；以及配线213，其使第一电子元件安装焊盘211与第一电子元件安装焊盘212电连接。
配线图案193形成在绝缘层93的下表面93A的与第一配线基板181的中心部分相对应的部分上，并且与导通部95的下端连接。配线图案193包括：第一电子元件安装焊盘215和216，其上安装有第一电子元件13；以及配线217，其使第一电子元件安装焊盘215与第一电子元件安装焊盘216电连接。
配线图案194形成在绝缘层93的下表面93A的与第一配线基板181的周边部分相对应的部分上，并且与导通部95的下端连接。配线图案194包括：第一电子元件安装焊盘221，其上安装有第一电子元件13；内部连接端子焊盘222，其与内部连接端子19连接；以及配线223，其使第一电子元件安装焊盘221与内部连接端子焊盘222电连接。
内部连接端子焊盘222形成为在其表面的平面方向上小于(也就是，在尺寸上小于)为常规半导体装置400设置的内部连接端子焊盘435、446、458和485(见图1)。当内部连接端子19的直径为0.26mm并且内部连接端子焊盘222的形状在平面图中大致为圆形时，内部连接端子焊盘222的直径可以为例如200μm。
可以使用例如Cu并采用半加成法与导通部95同时地形成具有上述结构的配线图案191至194。
第一电子元件12安装在设置于第一配线基板181的下表面(与第二配线基板184相对的表面)上的第一电子元件安装焊盘206和211上。
第一电子元件13安装在设置于第一配线基板181的下表面上的第一电子元件安装焊盘212、215、216和221上。在这种情况下，安装在第一配线基板181上的多个第一电子元件12和13中的第一电子元件13的高度超过连接在第一配线基板181上的内部连接端子19的下端。
第二电子元件182安装在设置于第一配线基板181的上表面上的第二电子元件安装焊盘188和201上。
第二配线基板184位于第一配线基板181下方，与安装在第一配线基板181上的第一电子元件12和13相对。并且，第二配线基板184通过设置在第一配线基板181与第二配线基板184之间的内部连接端子19与第一配线基板181电连接。
除了不需要配线图案41至44以及形成电子元件容纳贯通部分225以容纳第一电子元件13的多个部分以外，第二配线基板184具有与图4所示的第一配线基板11(图4中的半导体装置140的元件之一)相同的结构。
电子元件容纳贯通部分225形成为穿过芯基板31以及绝缘层35和49的与第一电子元件13相对的部分，该第一电子元件13的高度超过连接在第一配线基板181上的内部连接端子19的下端。
根据这种布置方式，由于容纳第一电子元件13的多个部分的电子元件容纳贯通部分225形成在第二配线基板184的与第一电子元件13相对的部分中，其中该第一电子元件安装在第一配线基板181上并且其高度超过连接在第一配线基板181上的内部连接端子19的下端，所以其间设置有内部连接端子19的第一配线基板181与第二配线基板184之间的距离(具体为内部连接端子焊盘45与内部连接端子焊盘97、205和222之间的距离)小于常规距离。因此，可以降低半导体装置180的高度。
此外，当第一配线基板181与第二配线基板184之间的、在形成有内部连接端子19处的可用空间较小时，设置在其中的内部连接端子19的直径可以减小到小于为常规半导体装置400设置的内部连接端子405(见图1)的直径(例如，0.5mm)。因此，可以减小为第一配线基板181设置的内部连接端子焊盘45在其表面的平面方向上的尺寸和为第二配线基板184设置的内部连接端子焊盘97、205和222在其表面的平面方向上的尺寸，也就是说，可以减小内部连接端子焊盘45、97、205和222的尺寸。因此，可以减小第一配线基板181和第二配线基板184在其表面的平面方向上的尺寸，并且可以在纵向上减小半导体装置180的尺寸。
外部连接端子14安装在设置于第二配线基板184上的外部连接焊盘52上。内部连接端子19用来使为第二配线基板184设置的内部连接端子焊盘45与为第一配线基板181设置的内部连接端子焊盘97、205或222连接。
利用密封树脂21填充第一配线基板181与第二配线基板184之间的空间和电子元件容纳贯通部分225中的空间。因此，密封树脂21包围位于第一配线基板181与第二配线基板184之间的第一电子元件12、13和内部连接端子19。对电子元件容纳贯通部分225进行限定的密封树脂21的下表面21A与绝缘层49的下表面49A大致上处于同一平面内。
根据第三实施例的半导体装置180，用于容纳第一电子元件13的多个部分的电子元件容纳贯通部分225形成在第二配线基板184的与第一电子元件13相对的部分中，其中该第一电子元件安装在第一配线基板181上并且其高度超过连接在第一配线基板181上的内部连接端子19的下端。因此，其间设置有内部连接端子19的第一配线基板181与第二配线基板184之间的距离(具体为内部连接端子焊盘45与内部连接端子焊盘97、205和222之间的距离)可以小于常规距离。因此，可以降低半导体装置180的高度。
此外，当第一配线基板181与第二配线基板184之间的、在形成有内部连接端子19处的可用空间较小时，设置在其中的内部连接端子19的直径可以减小到小于为常规半导体装置400设置的内部连接端子405的直径(例如，0.5mm)。因此，可以减小为第二配线基板184设置的内部连接端子焊盘45在其表面的平面方向上的尺寸和为第一配线基板181设置的内部连接端子焊盘97、205和222在其表面的平面方向上的尺寸，也就是说，可以减小内部连接端子焊盘45、97、205和222的尺寸。因此，可以减小第一配线基板181和第二配线基板184在其表面的平面方向上的尺寸，并且可以在纵向上减小半导体装置180的尺寸。
采用以下情况对本实施例进行了描述，即：采用芯积层基板作为第一配线基板181和第二配线基板184；然而，也可以采用没有芯基板的无芯基板(图5所示的配线基板)作为第一配线基板181和第二配线基板184。在这种情况下，仍然可以获得使用本实施例的半导体装置180所获得的效果。
此外，在对本实施例进行的描述中，第一电子元件12已经安装在第一配线基板181上。然而，第一电子元件12可以安装在第二配线基板184上(具体地说，在第二配线基板184的与第一配线基板181相对的部分上)。
已经详细地描述了本发明的优选实施例。然而，本发明不限于这些具体的实施例，并且可以在本发明主题范围内进行各种修改和变化。
本发明可以应用于电子元件设置在两个积层配线基板之间的半导体装置。

Claims (12)

1.一种半导体装置，包括：
第一电子元件；
第一配线基板，其包括第一电子元件安装焊盘，所述第一电子元件安装在所述第一电子元件安装焊盘上；以及
第二配线基板，其位于所述第一配线基板上方，
其中，所述第一电子元件安装焊盘设置在所述第一配线基板的与所述第二配线基板相对的第一表面上，
所述第一配线基板与所述第二配线基板通过位于这两者之间的内部连接端子电连接，并且
在所述第二配线基板的与所述第一电子元件相对的部分中形成凹入部分，以容纳所述第一电子元件的一部分。
2.根据权利要求1所述的半导体装置，
其中，所述第一电子元件安装在所述第一配线基板的多个位置上，并且
所述凹入部分形成在所述第二配线基板的与安装在所述第一配线基板上的所述第一电子元件的一部分相对的部分中，所述第一电子元件的所述一部分高于位于所述第一配线基板与所述第二配线基板之间的所述内部连接端子的高度。
3.根据权利要求1所述的半导体装置，还包括：
密封树脂，其用于密封所述第一配线基板与所述第二配线基板之间的空间。
4.根据权利要求1所述的半导体装置，
其中，在所述第二配线基板中形成贯通部分，并且所述贯通部分穿过所述第二配线基板的与所述凹入部分的底部相对应的部分。
5.根据权利要求1所述的半导体装置，
其中，在所述第二配线基板的与形成有所述凹入部分的表面相背对的表面上设置第二电子元件安装焊盘，并且在所述第二电子元件安装焊盘上安装有第二电子元件。
6.根据权利要求1所述的半导体装置，
其中，所述内部连接端子为导电球，所述导电球包括：
芯，其用于保持所述第一配线基板与所述第二配线基板之间的预定距离；以及
涂层部分，其覆盖所述芯。
7.根据权利要求1所述的半导体装置，还包括：
外部连接焊盘，其设置在所述第一配线基板的与所述第一表面相背对的第二表面上，并且与所述第二配线基板电连接。
8.一种半导体装置，包括：
第一电子元件，
第一配线基板，其包括第一电子元件安装焊盘，所述第一电子元件安装在所述第一电子元件安装焊盘上；以及
第二配线基板，其位于所述第一配线基板下方，并且面对安装在所述第一配线基板上的所述第一电子元件，
其中，所述第一配线基板与所述第二配线基板通过位于这两者之间的内部连接端子电连接，并且
在所述第二配线基板中形成用于容纳所述第一电子元件的一部分的电子元件容纳贯通部分，所述电子元件容纳贯通部穿过所述第二配线基板的面对所述第一电子元件的部分。
9.根据权利要求8所述的半导体装置，
其中，所述第一电子元件安装在多个位置处，并且
所述电子元件容纳贯通部分形成在所述第二配线基板的与安装在所述第一配线基板上的所述第一电子元件的一部分相对的部分中，所述第一电子元件的所述一部分超过连接在所述第一配线基板上的所述内部连接端子的下端。
10.根据权利要求8所述的半导体装置，还包括：
密封树脂，其用于密封所述第一配线基板与所述第二配线基板之间的空间。
11.根据权利要求8所述的半导体装置，
其中，在所述第一配线基板的与形成有所述第一电子元件安装焊盘的表面相背对的表面上设置第二电子元件安装焊盘，并且在所述第二电子元件安装焊盘上安装有第二电子元件。
12.根据权利要求8所述的半导体装置，
其中，所述内部连接端子为导电球，所述导电球包括：
芯，其用于保持所述第一配线基板与所述第二配线基板之间的预定距离；以及
涂层部分，其覆盖所述芯。
CNA2008101784256A 2007-11-26 2008-11-26 半导体装置 Pending CN101447470A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007304655A JP5230997B2 (ja) 2007-11-26 2007-11-26 半導体装置
JP2007304655 2007-11-26

Publications (1)

Publication Number Publication Date
CN101447470A true CN101447470A (zh) 2009-06-03

Family

ID=40669526

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101784256A Pending CN101447470A (zh) 2007-11-26 2008-11-26 半导体装置

Country Status (5)

Country Link
US (1) US8208268B2 (zh)
JP (1) JP5230997B2 (zh)
KR (1) KR101498736B1 (zh)
CN (1) CN101447470A (zh)
TW (1) TWI462250B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105393150A (zh) * 2013-08-21 2016-03-09 日东电工株式会社 光电混载模块

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825514B2 (en) * 2007-12-11 2010-11-02 Dai Nippon Printing Co., Ltd. Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device
JP2009182202A (ja) * 2008-01-31 2009-08-13 Casio Comput Co Ltd 半導体装置の製造方法
JP4930566B2 (ja) * 2009-10-02 2012-05-16 富士通株式会社 中継基板、プリント基板ユニット、および、中継基板の製造方法
US20130181359A1 (en) 2012-01-13 2013-07-18 TW Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Thinner Package on Package Structures
US9281292B2 (en) * 2012-06-25 2016-03-08 Intel Corporation Single layer low cost wafer level packaging for SFF SiP
US8546932B1 (en) * 2012-08-15 2013-10-01 Apple Inc. Thin substrate PoP structure
CN104347558B (zh) * 2013-08-05 2019-03-15 日月光半导体制造股份有限公司 半导体封装件及其制造方法
JP6570924B2 (ja) * 2015-08-31 2019-09-04 新光電気工業株式会社 電子部品装置及びその製造方法
US10062648B2 (en) 2016-02-26 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US9741690B1 (en) * 2016-09-09 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US10631410B2 (en) * 2016-09-24 2020-04-21 Apple Inc. Stacked printed circuit board packages
US10797039B2 (en) 2016-12-07 2020-10-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
US10388637B2 (en) * 2016-12-07 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
US10242973B2 (en) * 2017-07-07 2019-03-26 Samsung Electro-Mechanics Co., Ltd. Fan-out-semiconductor package module
WO2020059041A1 (ja) * 2018-09-19 2020-03-26 富士通株式会社 電子装置、電子機器、及び電子装置の設計支援方法
KR102509644B1 (ko) * 2018-11-20 2023-03-15 삼성전자주식회사 패키지 모듈
KR102662556B1 (ko) 2018-11-29 2024-05-03 삼성전자주식회사 패키지 모듈
WO2022209751A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07288385A (ja) * 1994-04-19 1995-10-31 Hitachi Chem Co Ltd 多層配線板及びその製造法
DE69626747T2 (de) * 1995-11-16 2003-09-04 Matsushita Electric Ind Co Ltd Gedruckte Leiterplatte und ihre Anordnung
JPH11112121A (ja) 1997-09-30 1999-04-23 Toshiba Corp 回路モジュール及び回路モジュールを内蔵した電子機器
JPH11214819A (ja) * 1998-01-28 1999-08-06 Sony Corp 配線板及びその製造方法
JP3879347B2 (ja) * 1999-12-20 2007-02-14 富士電機システムズ株式会社 モジュール基板接合方法
EP1168445A1 (en) * 1999-12-27 2002-01-02 Mitsubishi Denki Kabushiki Kaisha Integrated circuit
JP2001210954A (ja) * 2000-01-24 2001-08-03 Ibiden Co Ltd 多層基板
JP2002076265A (ja) * 2000-09-01 2002-03-15 Sony Corp 半導体デバイスの実装方法、半導体デバイス及び半導体装置
JP2002314031A (ja) 2001-04-13 2002-10-25 Fujitsu Ltd マルチチップモジュール
JP2003124595A (ja) * 2001-10-11 2003-04-25 Alps Electric Co Ltd 電子回路ユニット
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP2003347722A (ja) * 2002-05-23 2003-12-05 Ibiden Co Ltd 多層電子部品搭載用基板及びその製造方法
JP4287733B2 (ja) * 2003-11-04 2009-07-01 日本シイエムケイ株式会社 電子部品内蔵多層プリント配線板
TWI315648B (en) * 2004-11-17 2009-10-01 Phoenix Prec Technology Corp Circuit board structure with embeded adjustable passive components and method for fabricating the same
JP2006278811A (ja) * 2005-03-30 2006-10-12 Alps Electric Co Ltd 実装基板
US7989707B2 (en) * 2005-12-14 2011-08-02 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
KR101019067B1 (ko) * 2006-03-29 2011-03-07 가부시키가이샤 무라타 세이사쿠쇼 복합 기판 및 복합 기판의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105393150A (zh) * 2013-08-21 2016-03-09 日东电工株式会社 光电混载模块
CN105393150B (zh) * 2013-08-21 2018-12-28 日东电工株式会社 光电混载模块

Also Published As

Publication number Publication date
TWI462250B (zh) 2014-11-21
KR20090054390A (ko) 2009-05-29
US20090135575A1 (en) 2009-05-28
JP2009130196A (ja) 2009-06-11
TW200939434A (en) 2009-09-16
US8208268B2 (en) 2012-06-26
KR101498736B1 (ko) 2015-03-04
JP5230997B2 (ja) 2013-07-10

Similar Documents

Publication Publication Date Title
CN101447470A (zh) 半导体装置
US20110116246A1 (en) Printed circuit board having electro-component and manufacturing method thereof
US7902652B2 (en) Semiconductor package and semiconductor system in package using the same
CN101310570B (zh) 安装基板以及电子设备
CN109427731B (zh) 电路基板
US9839132B2 (en) Component-embedded substrate
TW201349953A (zh) 三維被動多組件結構
KR100820633B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR20150092625A (ko) 임베디드 인쇄회로기판
US20140048319A1 (en) Wiring board with hybrid core and dual build-up circuitries
US10050014B2 (en) Circuit substrate and method of manufacturing same
KR20190124280A (ko) 소비자 전자 제품용 메인보드 및 단말기
US8418356B2 (en) Method of manufacturing an embedded printed circuit board
US8426739B2 (en) Printed circuit board and method for manufacturing the same, and panel for manufacturing the printed circuit board
TW200735315A (en) Package substrate and the manufacturing method making the same
CN106408070B (zh) 接触式智能卡及制造方法
CN107155260B (zh) 电子装置和用于制造电子装置的方法
KR100992308B1 (ko) 다층 회로기판
JP2007134618A5 (zh)
US20070230146A1 (en) Printed-wiring board with built-in component, manufacturing method of printed-wiring board with built-in component, and electronic device
KR102502866B1 (ko) 인쇄회로기판 및 이를 포함하는 패키지 기판
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법
CN207321647U (zh) 一种小型化高密度基板
US20050231922A1 (en) Functional printed circuit board module with an embedded chip
KR20160116484A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090603