TWI462250B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI462250B
TWI462250B TW097145456A TW97145456A TWI462250B TW I462250 B TWI462250 B TW I462250B TW 097145456 A TW097145456 A TW 097145456A TW 97145456 A TW97145456 A TW 97145456A TW I462250 B TWI462250 B TW I462250B
Authority
TW
Taiwan
Prior art keywords
circuit board
electronic component
connection terminal
internal connection
component mounting
Prior art date
Application number
TW097145456A
Other languages
English (en)
Other versions
TW200939434A (en
Inventor
Kajiki Atsunori
Akaike Sadakazu
Tsubota Takashi
Yamanishi Norio
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200939434A publication Critical patent/TW200939434A/zh
Application granted granted Critical
Publication of TWI462250B publication Critical patent/TWI462250B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

半導體裝置
本發明係關於半導體裝置，且特定地係關於電子組件配置於兩個增層電路板之間的半導體裝置。
作為習知半導體裝置之一類型，存在電子組件配置於兩個增層電路板之間的組態(參見圖1)。
圖1為習知半導體裝置之剖面圖。
參考圖1時，習知半導體裝置400包括：第一電路板401、第一電子組件402及403、外部連接端子404、內部連接端子405、第二電路板408、密封樹脂411、及第二電子組件412及413。
第一電路板401為核心增層板，且包括具有板狀形狀之核心板421、饋通電極422、導線424及438、絕緣層426及439、介層428及441、佈線圖案431至434、內部連接端子焊墊435、及外部連接端子焊墊443。
饋通電極422在多個位置處形成於核心板421中且穿過核心板421。導線424係放置於核心板421之上部面421A上，且連接至饋通電極422之上部端。接著絕緣層426形成於核心板421之上部面421A上，以覆蓋導線424。
介層428形成於覆蓋導線424之絕緣層426之部分中且穿過該等部分，介層428之下部端連接至導線424。
佈線圖案431至434形成於絕緣層426之上部面426A上，且連接至介層428之上部端。佈線圖案431包括：第一電子組件安裝焊墊445，第一電子組件402安裝於該第一電子組件安裝焊墊445上；內部連接端子焊墊446，內部連接端子405安裝於該內部連接端子焊墊446上；及導線447，該導線447與該第一電子組件安裝焊墊445及該內部連接端子焊墊446整體地形成，且電性連接該第一電子組件安裝焊墊445與該內部連接端子焊墊446。
內部連接端子焊墊446之長度(大小)係足夠用於安裝連接端子405，該連接端子405具有允許將第一電子組件402及403定位於第一電路板401與第二電路板408之間的適當直徑。就此而言，假定第一電子組件403中之每一者之高度為0.33mm(其大於另一第一電子組件402之高度)，內部連接端子405之直徑為0.5mm，且內部連接端子焊墊446在平面圖中實質上為圓形，則內部連接端子焊墊446之直徑可例如為400μm。
佈線圖案432包括：第一電子組件安裝焊墊449，第一電子組件402安裝於該第一電子組件安裝焊墊449上；第一電子組件安裝焊墊451，第一電子組件403安裝於該第一電子組件安裝焊墊451上；及導線452，該導線452與第一電子組件安裝焊墊449及451整體地形成，且電性連接第一電子組件安裝焊墊449與451。
佈線圖案434包括：第一電子組件安裝焊墊457，第一電子組件403安裝於該第一電子組件安裝焊墊457上；內部連接端子焊墊458，內部連接端子405配置於該內部連接端子焊墊458上；及導線459，該導線459與該第一電子組件安裝焊墊457及該內部連接端子焊墊458整體地形成，且電性連接該第一電子組件安裝焊墊457與該內部連接端子焊墊458。
內部連接端子焊墊458之長度(大小)係足夠用於安裝連接端子405，該連接端子405具有允許將第一電子組件402及403定位於第一電路板401與第二電路板408之間的適當直徑。因此，假定第一電子組件403中之每一者之高度為0.33mm(其大於另一第一電子組件402之高度)，內部連接端子405之直徑為0.5mm，且內部連接端子焊墊458在平面圖中實質上為圓形，則內部連接端子焊墊458之直徑可例如為400μm。
內部連接端子焊墊435配置於絕緣層426之上部面426A上，且連接至介層428之上部端。內部連接端子焊墊435之長度(大小)係足夠用於安裝連接端子405，該連接端子405具有允許將第一電子組件402及403定位於第一電路板401與第二電路板408之間的適當直徑。就此而言，假定第一電子組件403(其高於另一第一電子組件402)中之每一者具有0.33mm之高度，內部連接端子405之直徑為0.5mm，且內部連接端子焊墊435在平面圖中實質上為圓形，則內部連接端子焊墊435可例如具有400μm之直徑。
導線438設置於核心板421之下部面421B上，且連接至饋通電極422之下部端。絕緣層439形成於核心板421之下部面421B上且覆蓋導線438。
介層441形成於覆蓋導線438之絕緣層439之部分中且穿過該等部分，且其上部端連接至導線438。外部連接焊墊443形成於絕緣層439之下部面439A上，且連接至介層441之下部端。
第一電子組件402安裝於第一電子組件安裝焊墊445及449上。且關於第一電子組件402，可使用例如半導體晶片。
第一電子組件403安裝於第一電子組件安裝焊墊451、454、455、及457上，且經由佈線圖案432及433而電性連接至第一電子組件402。例如晶片電容器、晶片電阻器、或晶片電感器可使用作為第一電子組件403，且外部連接端子404安裝於外部連接焊墊443上。
內部連接端子405安裝於內部連接端子焊墊435上。使用內部連接端子405以將第一電路板401電性連接至第二電路板408(其增層立於該第一電路板401上)，且亦設置在第一電路板401與第二電路板408之間的間隙，使得安裝於第一電路板401上之第一電子組件402及403可容納於該間隙內。假定第一電子組件403(其高於另一第一電子組件402)具有0.33mm之高度，則內部連接端子405之直徑可例如為0.5mm。
第二電路板408為核心增層板，且包括：具有板狀形狀之核心板463、饋通電極464、導線466及481、絕緣層467及483、介層469及484、第二電子組件安裝焊墊472、佈線圖案473至476、及內部連接端子焊墊485。
饋通電極464在多個位置處形成於核心板463中且穿過核心板463。導線466沿核心板463之上部面463A延伸，且連接至饋通電極464之上部端。絕緣層467形成於核心板463之上部面463A上，以覆蓋導線466。
介層469係位於使其穿過上面放置有導線466之絕緣層467之部分，且介層469之下部端連接至導線466。第二電子組件安裝焊墊472安裝於絕緣層467之上部面467A上，且連接至介層469之上部端及第二電子組件413。
佈線圖案473至476形成於絕緣層467之上部面467A上，且連接至介層469之上部端。佈線圖案473包括：第二電子組件安裝焊墊491及492，第二電子組件413安裝於第二電子組件安裝焊墊491及492上；及導線493，該導線493與第二電子組件安裝焊墊491及492整體地形成，且電性連接第二電子組件安裝焊墊491與492。
佈線圖案474包括：第二電子組件安裝焊墊495，第二電子組件413安裝於該第二電子組件安裝焊墊495上；第二電子組件安裝焊墊496，第二電子組件412安裝於該第二電子組件安裝焊墊496上；及導線497，該導線497與第二電子組件安裝焊墊495及496整體地形成，且電性連接第二電子組件安裝焊墊495與496。
佈線圖案475包括：第二電子組件安裝焊墊501，第二電子組件412安裝於該第二電子組件安裝焊墊501上；第二電子組件安裝焊墊502，第二電子組件413安裝於該第二電子組件安裝焊墊502上；及導線503，該導線503與第二電子組件安裝焊墊501及502整體地形成，且電性連接第二電子組件安裝焊墊501與502。
佈線圖案476包括：第二電子組件安裝焊墊505，第二電子組件413安裝於該第二電子組件安裝焊墊505上；及導線506，該導線506與該第二電子組件安裝焊墊505整體地形成，且連接至介層469。
導線481在多個位置處設置於核心板463之下部面463B上，且連接至饋通電極464之下部端。絕緣層483沈積於核心板463之下部面463B上，且覆蓋導線481。介層484形成於位於導線481下方的絕緣層483之部分中且穿過該等部分，且其上部端連接至導線481。
內部連接端子焊墊485位於絕緣層483之下部面483A上，且連接至內部連接端子405，該內部連接端子405連接至第一電路板401。在此配置之情況下，第二電路板408經由內部連接端子405電性連接至第一電路板401。內部連接端子焊墊485具有足夠大之長度(大小)用於安裝內部連接端子405，該等內部連接端子405具有一適當直徑，在其中第一電子組件402及403可安裝於第一電路板401上且容納於第一電路板401與第二電路板408之間。就此而言，假定第一電子組件403(其高於另一第一電子組件402)中之每一者具有0.33mm之高度，且內部連接端子405之直徑為0.5mm，且內部連接端子焊墊485之形狀在平面圖中實質上為圓形，則內部連接端子焊墊485之直徑可例如為400μm。(關於以上描述，參見例如專利文件1)。
[專利文件1]WO 2007/069606
根據習知半導體裝置400，增加用於電性連接第一電路板401與第二電路板408之內部連接端子405之直徑，使得可獲得在第一電路板401與第二電路板408之間的空間，安裝於第一電路板401上之第一電子組件402及403可裝配於該空間中。結果，半導體裝置400之高度增加，且不可減小。
另外，當內部連接端子405之直徑增加時，相應地，內部連接端子焊墊435、446、458、及485(內部連接端子405連接至該等內部連接端子焊墊)因此必須在平面方向上擴大(其尺寸增加)。結果，第一電路板401及第二電路板408之尺寸在平面方向上擴大，且因此半導體裝置400不可能縱向地縮小大小。
作為用於減小半導體裝置400之尺寸之一方法，具有低高度(0.2mm或更小)之電子組件可作為第一電子組件402及403安裝於第一電路板401上。然而，目前可用的電子組件之陣容僅包括少數昂貴的具有令人滿意之高度的電子組件，且在普遍情況下，將該等電子組件用於半導體裝置400為不可行的。
當考慮上述問題時，本發明之一目的為提供可藉由減小高度及長度(如沿上部表面平面所量測)而縮小大小之半導體裝置。
根據本發明之一第一態樣，提供一種半導體裝置，其包括：
第一電子組件，
一第一電路板，其包括第一電子組件安裝焊墊，其中該等第一電子組件安裝於該等第一電子組件安裝焊墊上，及
一第二電路板，其位於該第一電路板之上，其中
第一電子組件安裝焊墊配置於第一電路板之一相對於該第二電路板之第一面上，
第一電路板與第二電路板藉由位於其間之內部連接端子而電性連接，且
一凹入部分相對於該等第一電子組件而形成於該第二電路板中，以容納該等第一電子組件之部分。
根據本發明之一第二態樣，提供根據該第一態樣之半導體裝置，其中
第一電子組件在多個位置處安裝於第一電路板上，且
該凹入部分形成於第二電路板之一相對於安裝於該第一電路板上之該等第一電子組件的部分之部分中，該等第一電子組件之該部分係高於位於第一電路板與第二電路板之間的內部連接端子之高度。
根據本發明之一第三態樣，提供根據第一態樣或第二態樣之半導體裝置，其更包括：
一密封樹脂，其設置以密封第一電路板與第二電路板之間的空間。
根據本發明之一第四態樣，提供根據第一態樣至第三態樣中之任一者之半導體裝置，其中
一饋通部分形成於第二電路板中，且穿過第二電路板之對應於該凹入部分之一底部的部分。
根據本發明之第五態樣，提供根據第一態樣至第四態樣中之任一者之半導體裝置，其中
第二電子組件安裝焊墊配置於第二電路板之一相對於一形成有凹入部分之面的面上，且
一第二電子組件安裝於該第二電子安裝焊墊上。
根據本發明之第六態樣，提供根據第一態樣至第五態樣中之任一者之半導體裝置，其中
該內部連接端子為導電球，其包括：
一核心，其用於維持第一電路板與第二電路板之間的預定距離；及
一塗層部分，其覆蓋該核心。
根據本發明之第七態樣，提供根據第一態樣至第六態樣中之任一者之半導體裝置，其更包括：
外部連接焊墊，其配置於該第一電路板之一相對於該第一面之第二面上且電性連接至該第二電路板。
根據本發明，因為形成以容納第一電子組件之部分所設置的凹入部分在第二電路板之相對於安裝於第一電路板上之第一電子組件中，所以相較於習知配置，可減小第一電路板與第二電路板之間的距離。因此，可減小半導體裝置之高度。
此外，因為自第一電路板至第二電路板之距離已縮短(該等內部連接端子位於第一電路板與第二電路板之間)，所以內部連接端子之直徑可減小直至小於習知內部連接端子的直徑，且設置於第一電路板及第二電路板上之用於附接內部連接端子之焊墊的尺寸亦可跨越其表面之平面而減小(其大小可減小)。因此，第一電路板及第二電路板之長度可縮短，且半導體裝置可縱向地縮小大小。
根據本發明之第八態樣，提供一種半導體裝置，其包括：
第一電子組件，
一第一電路板，其包括第一電子組件安裝焊墊，該等第一電子組件安裝於該等第一電子組件安裝焊墊上，及
一第二電路板，其位於該第一電路板下方，該第二電路板面向安裝於該第一電路板上之該等第一電子組件，其中
該第一電路板與該第二電路板藉由位於其間之內部連接端子而電性連接；且
一用於容納該等第一電子組件之部分的電子組件容納饋通部分係形成於該第二電路板中，且穿過該第二電路板之一面向該等第一電子組件之部分。
根據本發明之第九態樣，提供根據該第八態樣之半導體裝置，其中
該等第一電子組件安裝於多個位置處，且
該電子組件容納饋通部分形成於該第二電路板之一相對於安裝於該第一電路板上之該等第一電子組件的部分之部分中，該等第一電子組件之該部分高出連接至該第一電路板之該等內部連接端子的下部端。
根據本發明之第十態樣，提供根據第八態樣或第九態樣之半導體裝置，其更包括：
一密封樹脂，其設置以密封該第一電路板與該第二電路板之間的一空間。
根據本發明之第十一態樣，提供根據第八態樣至第十態樣中之任一者之半導體裝置，其中
第二電子組件安裝焊墊配置於該第一電路板之一相對於一形成有該等第一電子組件安裝焊墊之面的面上，且
一第二電子組件安裝於該第二電子組件安裝焊墊上。
根據本發明之第十二態樣，提供根據第八態樣至第十一態樣中之任一者之半導體裝置，其中
該內部連接端子為導電球，其包括：
一核心，其用於維持該第一電路板與該第二電路板之間的預定距離，及
一塗層部分，其覆蓋該核心。
根據本發明，電子組件容納饋通部分形成於該第二電路板中且穿過該第二電路板之面向安裝於第一電子電路板上的該等第一電子組件之部分，且使用於容納該等第一電子組件之部分。因此，第一電路板與第二電路板之間的距離(內部連接端子配置於第一電路板與第二電路板之間)可減小，且因此，可減小半導體裝置之高度。
此外，因為自第一電路板至第二電路板之距離已縮短(該等內部連接端子位於第一電路板與第二電路板之間)，所以內部連接端子之直徑可減小直至小於習知內部連接端子的直徑，且設置於第一電路板及第二電路板上之用於附接內部連接端子之焊墊之尺寸亦可跨越其表面的平面而減小(其大小可減小)。因此，第一電路板及第二電路板之長度可縮短，且半導體裝置可縱向地縮小大小。
根據本發明，半導體裝置可藉由減小高度及長度(如沿其上部表面之平面而量測)而縮小大小。
現將參考圖式描述本發明之具體例。
(第一具體例)
圖2為根據本發明之第一具體例之半導體裝置之剖面圖。
參考圖2，第一具體例之半導體裝置10包括：第一電路板11、第一電子組件12及13、外部連接端子14、第二電路板17、內部連接端子19、密封樹脂21、及第二電子組件23及24。
第一電路板11為核心增層板，且包括：核心板31、饋通電極33、導線34及47、絕緣層35及49、介層36及51、佈線圖案41至44、內部連接端子焊墊45、及外部連接焊墊52。
核心板31為板狀形狀，且可為藉由以樹脂浸入玻璃纖維而形成之樹脂層。
饋通電極33在多個位置處形成於核心板31中且穿過核心板31，且可使用例如Cu且藉由電鍍而形成。
導線34係放置於核心板31之上部面31A上，且連接至饋通電極33之上部端。導線34可使用例如Cu且藉由利用減成法而形成。
沈積於核心板31之上部面31A上以覆蓋導線34之絕緣層35可為由例如環氧樹脂或聚醯亞胺樹脂所形成之樹脂層。
介層36形成於覆蓋導線34之絕緣層35之部分中且穿過該等部分，且其下部端連接至導線34。介層36可在形成佈線圖案41至44及內部連接端子焊墊45的同時使用例如Cu且藉由利用半加成法而形成。
佈線圖案41形成於絕緣層35之上部面35A之對應於第一電路板11之周邊部分的部分上，且連接至介層36之上部端。佈線圖案41包括：內部連接端子焊墊54，內部連接端子19連接至該內部連接端子焊墊54；第一電子組件安裝焊墊55，第一電子組件12安裝於該第一電子組件安裝焊墊55上；及導線56，該導線56將該內部連接端子焊墊54電性連接至該第一電子組件安裝焊墊55。
形成內部連接端子焊墊54，以使其跨越其表面之平面小於(亦即，在尺寸上小於)設置用於習知半導體裝置400之內部連接端子焊墊435、446、458、及485(參見圖1)。當內部連接端子19之直徑為0.26mm，且內部連接端子焊墊54之形狀在平面圖中實質上為圓形時，內部連接端子焊墊54之直徑可例如為200μm。
佈線圖案42形成於絕緣層35之上部面35A之對應於第一電路板11之中心的部分上，且連接至介層36之上部端。佈線圖案42包括：第一電子組件安裝焊墊57，第一電子組件12安裝於該第一電子組件安裝焊墊57上；第一電子組件安裝焊墊58，第一電子組件13安裝於該第一電子組件安裝焊墊58上；及導線59，該導線59電性連接第一電子組件安裝焊墊57與58。
佈線圖案43形成於絕緣層35之上部面35A之對應於第一電路板11之中心部分的部分上，且連接至介層36之上部端。佈線圖案43包括：第一電子組件安裝焊墊61及62，第一電子組件13安裝於第一電子組件安裝焊墊61及62上；及導線63，該導線63電性連接第一電子組件安裝焊墊61與62。
佈線圖案44形成於絕緣層35之上部面35A之對應於第一電路板11之周邊部分的部分上，且連接至介層36之上部端。佈線圖案44包括：第一電子組件安裝焊墊65，第一電子組件13安裝於該第一電子組件安裝焊墊65上；內部連接端子焊墊66，內部連接端子19連接至該內部連接端子焊墊66；及導線67，該導線67將該第一電子組件安裝焊墊65電性連接至該內部連接端子焊墊66。
形成內部連接端子焊墊66，以使其跨越其表面之平面小於(亦即，在尺寸上小於)設置用於習知半導體裝置400之內部連接端子焊墊435、446、458、及485(參見圖1)。當內部連接端子19之直徑為0.26mm，且內部連接端子焊墊66之形狀在平面圖中實質上為圓形時，內部連接端子焊墊66之直徑可例如為200μm。
介層36及佈線圖案41至44可使用例如Cu且藉由利用半加成法而同時形成。
內部連接端子焊墊45形成於絕緣層35之上部面35A(第一電路板11之第一面)之對應於第一電路板11之周邊部分的部分上。當內部連接端子19安裝於內部連接端子焊墊45上時，內部連接端子焊墊45可經由內部連接端子19電性連接至設置用於第二電路板17之內部連接端子焊墊97，將在稍後描述該等內部連接端子焊墊97。形成內部連接端子焊墊45，以使其跨越其表面之平面小於(亦即，在尺寸上小於)設置用於習知半導體裝置400之內部連接端子焊墊435、446、458、及485(參見圖1)。當內部連接端子19之直徑為0.26mm，且內部連接端子焊墊45之形狀在平面圖中實質上為圓形時，內部連接端子焊墊45之直徑可例如為200μm。
內部連接端子焊墊45可在形成介層36的同時使用例如Cu且藉由利用半加成法而形成。
導線47形成於核心板31之下部面31B上，且連接至饋通電極33之下部端。導線47可使用例如Cu且藉由利用減成法而形成。
絕緣層49形成於核心板31之下部面31B上以覆蓋導線47。絕緣層49可為由例如環氧樹脂或聚醯亞胺樹脂所形成之樹脂層。
介層51形成於導線47下方的絕緣層49之部分中且穿過該等部分，且其上部端連接至導線47。介層51可在形成外部連接焊墊52的同時使用例如Cu且藉由利用半加成法而形成。
外部連接焊墊52形成於絕緣層49之下部面49A(第一電路板11之第二面)上，且電性連接至第一電子組件12及13，該等第一電子組件12及13安裝於第一電路板11上。
因為外部連接焊墊52安裝於絕緣層49之下部面49A上，所以半導體裝置10可經由外部連接端子14電性連接至諸如母板之安裝板(未圖示)。
外部連接焊墊52可在形成介層51的同時使用例如Cu且藉由利用半加成法而形成。
第一電子組件12安裝於第一電子組件安裝焊墊55及57上，且經由佈線圖案41電性連接至內部連接端子19。第一電子組件12之高度H1 小於位於第一電路板11與第二電路板17之間的內部連接端子19之高度H3 。半導體晶片可用作實例第一電子組件12。當半導體晶片用作第一電子組件12時，安裝於第一電子組件安裝焊墊55及57上之第一電子組件12之高度H1 可例如為0.1mm。
第一電子組件13安裝於第一電子組件安裝焊墊58、61、62、及65上，且經由佈線圖案42電性連接至第一電子組件12。第一電子組件13之高度H2 大於位於第一電路板11與第二電路板17之間的內部連接端子19之高度H3 。第一電子組件13可例如為晶片電容器、晶片電阻器、或晶片電感器。當晶片電容器、晶片電阻器、或晶片電感器用作第一電子組件13時，安裝於第一電子組件安裝焊墊58、61、62、及65上之第一電子組件13之高度H2 可例如為0.33mm。
外部連接端子14配置於外部連接焊墊52上以將諸如母板之安裝板(未圖示)電性連接至半導體裝置10。焊球可用於外部連接端子14，且外部連接端子14之形成可在第二電子組件23及24已安裝於第二電路板17上之後(亦即在處理結束時)執行。應注意，可首先形成外部連接端子14，且其後，可安裝第二電子組件23及24。
第二電路板17為核心增層板，且位於第一電路板11上方。第二電路板17經由內部連接端子19電性連接至第一電路板11，該等內部連接端子19配置於第一電路板11與第二電路板17之間。
第二電路板17包括：核心板71、饋通電極73、導線74及91、絕緣層75及93、介層76及95、佈線圖案81至83及87、第二電子組件安裝焊墊85、凹入部分94、及內部連接端子焊墊97。
核心板71為板狀形狀板，且具有穿過核心板71之對應於形成凹入部分94之區域之部分的饋通部分72。因此，饋通部分72為用於界定凹入部分94之形式之組件中之一者。核心板71可為例如藉由以樹脂浸入玻璃纖維而形成之樹脂層。
饋通電極73在多個位置處形成於核心板71中且穿過核心板71。饋通電極73可使用例如Cu且藉由電鍍而形成。
導線74延伸跨越核心板71之上部面71A，且連接至饋通電極73之上部端。導線74可藉由使用例如Cu且藉由利用減成方法而形成。
絕緣層75沈積於核心板71之上部面71A上，以覆蓋饋通電極72及導線74。如上所述，因為絕緣層75沈積於核心板71之上部面71A上以覆蓋設置用於核心板71之饋通部分72，所以相較於設置饋通部分用於絕緣層75之相對於饋通部分72之部分的情況(取代凹入部分94形成饋通部分之情況)而言，可改善絕緣層75之上部面75A之平面化。因此，第二電子組件23及24可精確地安裝於設置於絕緣層75之上部面75A上之第二電子組件安裝焊墊85、101、102、105、106、111、及112上，稍後將描述該等第二電子組件安裝焊墊。絕緣層75可為由例如環氧樹脂或聚醯亞胺樹脂所製成之樹脂層。
介層76形成於覆蓋導線74之絕緣層75之部分中且穿過該等部分，介層76之下部端連接至導線74。
佈線圖案81形成於絕緣層75之上部面75A之對應於第二電路板17之周邊部分的部分上，且連接至介層76之上部端。佈線圖案81包括：第二電子組件安裝焊墊101及102，第二電子組件24安裝於第二電子組件安裝焊墊101及102上；及導線103，該導線103電性連接第二電子組件安裝焊墊101與102。
佈線圖案82形成於絕緣層75之上部面75A之對應於第二電路板17之中心部分的部分上，且連接至介層76之上部端。佈線圖案82包括：第二電子組件安裝焊墊105，第二電子組件24安裝於該第二電子組件安裝焊墊105上；第二電子組件安裝焊墊106，第二電子組件23安裝於該第二電子組件安裝焊墊106上；及導線107，該導線107電性連接第二電子組件安裝焊墊105與106。
佈線圖案83形成於絕緣層75之上部面75A之對應於第二電路板17之周邊部分的部分上，且連接至介層76之上部端。佈線圖案83包括：第二電子組件安裝焊墊111，第二電子組件23安裝於該第二電子組件安裝焊墊111上；第二電子組件安裝焊墊112，第二電子組件24安裝於該第二電子組件安裝焊墊112上；及導線113，該導線113電性連接第二電子組件安裝焊墊111與112。
第二電子組件安裝焊墊85配置於絕緣層75之上部面75A之對應於第二電路板17之周邊部分的部分上。第二電子組件安裝焊墊85用於安裝第二電子組件24。
佈線圖案87形成於絕緣層75之上部面75A之對應於形成凹入部分94之區域的部分上。佈線圖案87電性連接至第二電子組件23及/或第二電子組件24。
如上所述，因為佈線圖案87形成於絕緣層75之上部面75A之對應於形成凹入部分94(設置用於容納第一電子組件13之部分的凹入部分)之區域的部分中，所以可增加半導體裝置10之封裝密度。作為另一方法，取代凹入部分94，可形成穿過第二電路板17(具體言之，在此具體例中之核心板71及絕緣層75及93)之饋通部分。然而，在此情況下，佈線圖案87不能在第一電子組件13之上形成，且封裝密度不能增加。
介層76、佈線圖案81至83、第二電子組件安裝焊墊85、及佈線圖案87可使用例如Cu且藉由利用半加成法而同時形成。
導線91形成於核心板71之下部面71B上，且連接至饋通電極73之下部端。導線91可使用例如Cu且藉由利用減成法而形成。
沈積於核心板71之下部面71B上以覆蓋導線91之絕緣層93包括饋通部分114，該饋通部分114為凹入部分94之組件中之一者且穿過對應於形成凹入部分94之區域的絕緣層93。絕緣層93可為由例如環氧樹脂或聚醯亞胺樹脂所製成之樹脂層。
凹入部分94形成於第二電路板17之相對於第一電子組件13(安裝於第一電路板11上之多個第一電子組件12及13之部分)之部分中，該等第一電子組件13之高度大於位於第一電路板11與第二電路板17之間的內部連接端子19中之每一者之高度H3 。凹入部分94包括形成於絕緣層93中之饋通部分114及穿過核心板71之饋通部分72，且用於容納安裝於第一電路板11上的第一電子組件13之部分。
如上所述，用於容納第一電子組件13之部分之凹入部分94形成於第二電路板17之相對於第一電子組件13(安裝於第一電路板11上之多個第一電子組件12及13中之兩個)的部分中，該等第一電子組件13之共同高度大於位於第一電路板11與第二電路板17之間的內部連接端子19中之每一者之高度H3 。因此，由此設置於第一電路板11與第二電路板17之間的上面定位有內部連接端子19之空間(具體言之，自內部連接端子焊墊45、54、及66至內部連接端子焊墊97之距離)小於習知地設置之空間，使得半導體10之高度可減小。
此外，當第一電路板11與第二電路板17之間形成內部連接端子19之部分處可用的空間較小時，配置於其中之內部連接端子19之直徑可減小為小於設置用於習知半導體裝置400之內部連接端子405(參見圖1)的直徑(例如，0.5mm)。因此，可減小設置用於第一電路板11之連接端子焊墊45、54、及66以及設置用於第二電路板17之內部連接端子焊墊97跨越表面平面之尺寸，亦即，可減小內部連接端子焊墊45、54、66、及97的大小。因此，第一電路板11及第二電路板17之尺寸可在其表面平面之方向上減小，且半導體裝置10可縱向地縮小大小。
另外，因為用於容納第一電子組件13之部分之凹入部分94僅相對於第一電子組件13而形成於第二電路板17中(第一電子組件13之高度大於內部連接端子19之高度H3 )，所以形成於第二電路板17中之凹入部分94的尺寸應與環境允許一樣小。以此方式，可防止第二電路板17之強度之由於凹入部分94之形成的過度惡化。
取代如前所述在第二電路板17中形成凹入部分94，可形成穿過絕緣層93及核心板71的相對於安裝於第一電路板11上之第一電子組件12及13之凹入部分。亦在此情況下，半導體裝置10亦可藉由減小其高度及其長度(如沿其上部表面之平面所量測)而縮小大小。
介層95形成於導線91下方之絕緣層93之部分中且穿過該等部分，介層95之上部端連接至導線91。
內部連接端子焊墊97配置於沿絕緣層93之下部面93A之多個位置處，且連接至介層95之下部端。內部連接端子焊墊97用於安裝內部連接端子19，且經由內部連接端子19電性連接至內部連接端子焊墊45中之一者或電性連接至內部連接端子焊墊54或66，所有該等焊墊均設置用於第一電路板11。如所形成之跨越其表面平面的內部連接端子焊墊97小於(在大小上小於)設置用於習知半導體裝置400之內部連接端子焊墊435、446、458、及485(參見圖1)。當內部連接端子19之直徑為0.26mm，且內部連接端子焊墊97之形狀在平面圖中實質上為圓形時，內部連接端子焊墊97之直徑可例如為200μm。
以上所述之介層95及內部連接端子焊墊97可使用例如Cu且藉由利用半加成法而同時形成。
內部連接端子19位於第一電路板11與第二電路板17之間，且連接至內部連接端子焊墊45中之一者或連接至內部連接端子焊墊54或66(所有該等焊墊係設置用於第一電路板11)，且連接至設置用於第二電路板17之內部連接端子焊墊97。因此，內部連接端子19將第一電路板11電性連接至第二電路板17。內部連接端子19可例如為導電球，其包括核心115及其覆蓋塗層部分116，該等導電球維持在第一電路板11與第二電路板17之間的預定距離。
如上所述，使用導電球作為用於維持第一電路板11與第二電路板17之間的預定距離之內部連接端子19，對該等內部連接端子19設置核心115。因此，即使當外力施加於半導體裝置10時，第一電路板11與第二電路板17之間的預定距離仍可維持。此外，內部連接端子19亦用作間隔物，該等間隔物能使第二電路板17在第一電路板11上之精確、接近平行的設置。
核心115可例如為金屬球(例如，Cu球)或樹脂球。用於樹脂球之實例材料可為聚苯乙烯、聚丙烯酸酯、及聚氯乙烯，且用於塗層部分116之材料可例如為焊料。內部連接端子19之直徑可例如為0.26mm，且在此情況下，核心115之直徑可例如為0.20mm。另外，當內部連接端子19之直徑為0.26mm且核心115之直徑為0.20mm時，位於內部連接焊墊45、54、及66與內部連接端子焊墊97之間的內部連接端子19之高度H3 可例如為200μm。
密封樹脂21填充由第一電路板11及第二電路板17所界定之空間(包括在凹入部分94內之空間)，內部連接端子19及第一電子組件12及13係位於該空間中，亦即，密封樹脂21用於封閉配置於第一電路板11與第二電路板17之間的內部連接端子19及第一電子組件12及13。密封樹脂21可例如為環氧樹脂。
根據此配置，因為密封樹脂21係設置以填充第一電路板11與第二電路板17之間配置有內部連接端子19及第一電子組件12及13的空間，所以可防止對內部連接端子19及第一電子組件12及13之損害。此外，可增加半導體裝置10之強度。
在借助於內部連接端子之連接已在第一電路板11(在其上安裝第一電子組件12及13)與第二電路板17(其上尚未安裝第二電子組件23及24)之間完成之後設置密封樹脂21。
第二電子組件23安裝於配置於第二電路板17上之第二電子組件安裝焊墊106及111上。例如半導體晶片可用作第二電子組件23，且在此情況下，底部填充樹脂可設置於第二電子組件23與第二電路板17之間。
第二電子組件24安裝於配置於第二電路板17上之第二電子組件安裝焊墊85、101、102、105、及112上。晶片電容器、晶片電阻器、或晶片電感器可用作第二電子組件24。用於將第二電子組件23及24安裝於第二電路板17上之製程係在已設置密封樹脂21之後執行。
根據此配置，因為第二電子組件安裝焊墊85、101、102、105、106、111、及112安裝於第二電路板17之絕緣層75之上部面75A(第二電路板17相對於形成凹入部分94之面的面)上，且因為第二電子組件23及24安裝於第二電子組件安裝焊墊85、101、102、105、106、111、及112上，所以可增加半導體裝置10之封裝密度。
具有此配置之半導體裝置10可使用熟知方法而製造，除了第二電路板17係使用具有饋通部分72之核心板71及具有饋通部分114之絕緣層93而形成。饋通部分72及114可例如使用繞送器(router)而形成。
根據此具體例之半導體裝置10，用於容納第一電子組件13之部分之凹入部分94形成於第二電路板17之相對於第一電子組件13(安裝於第一電路板11上之多個第一電子組件12及13中之兩者)的部分中，該等第一電子組件13之共同高度大於位於第一電路板11與第二電路板17之間的內部連接端子19中之每一者之高度H3 。因此，由此設置於第一電路板11與第二電路板17之間的上面定位有內部連接端子19之空間(具體言之，自內部連接端子焊墊45、54、及66至內部連接端子焊墊97之距離)小於習知地設置之空間，使得可減小半導體10之高度。
此外，當第一電路板11與第二電路板17之間形成內部連接端子19之部分處可用的空間係小的時，配置於其中之內部連接端子19之直徑可減小為小於設置用於習知半導體裝置400之內部連接端子405(參見圖1)的直徑(例如，0.5mm)。因此，設置用於第一電路板11之連接端子焊墊45、54、及66以及設置用於第二電路板17之內部連接端子焊墊97之跨越表面平面之尺寸可減小，亦即，可減小內部連接端子焊墊45、54、66、及97的大小。因此，第一電路板11及第二電路板17之尺寸可在其表面平面之方向上減小，且半導體裝置10可縱向地縮小大小。
在此具體例中，已藉由利用在使用形成於絕緣層93中之饋通部分114及穿過核心板71之饋通部分72界定凹入部分94之情況而給出描述。然而，凹入部分94可使用形成於絕緣層93中之饋通部分114及未穿過核心板71之開口來界定。
圖3為本發明之第一具體例之半導體裝置之第一修改的剖面圖。在圖3中，對於對應於第一具體例之半導體裝置10之組件的組件提供與用於第一具體例中之元件符號相同的元件符號。
參考圖3時，用於第一具體例之第一修改之半導體裝置130具有與半導體裝置10相同之配置，除了饋通部分131形成於第一具體例之半導體裝置10的絕緣層75中。饋通部分131在對應於凹入部分94之底部之位置處形成為絕緣層75中之通孔。在此情況下，例如通孔可用作饋通部分131。當通孔用作饋通部分131時，通孔之直徑可例如為500μm。
因為自凹入部分94之底部穿過絕緣層75而形成饋通部分131，所以在執行以將密封樹脂21注入至第一電路板11與第二電路板17之間的空間(包括凹入部分94之空間)中之製程期間，第一電路板11與第二電路板17之間的空氣經由饋通部分131自半導體裝置10排出。因此，第一電路板11與第二電路板17之間的空間可精確地以密封樹脂21填充(而不存在空隙)。
根據第一具體例之第一修改之半導體裝置，因為饋通部分131在對應於凹入部分94之底部之位置處穿過絕緣層75，所以第一電路板11與第二電路板17之間的空間可精確地以密封樹脂21填充(而不存在空隙)。
第一具體例之第一修改之半導體裝置130可提供與第一具體例之半導體裝置10可提供之效果相同的效果。為了進一步說明，第一修改已藉由利用在使用形成於絕緣層93中之饋通部分114及穿過核心板71之饋通部分72界定凹入部分94之情況來描述。然而，凹入部分94可使用形成於絕緣層93中之饋通部分114及未穿過核心板71之開口來界定。在此修改中，可如在第一修改中而設置通孔。
圖4為根據本發明之第一具體例之第二修改之半導體裝置的剖面圖。在圖4中，對於對應於第一具體例之半導體裝置10之組件的組件提供與用於第一具體例中之元件符號相同的元件符號。
參考圖4時，第一具體例之第二修改之半導體裝置140具有與第一具體例之半導體裝置10相同的配置，除了利用在高度上低於安裝用於半導體裝置10之第一電子組件13之第一電子組件142，且利用第二電路板141取代用於半導體裝置10之第二電路板17。
第一電子組件142安裝於配置於第一電路板11上之第一電子組件安裝焊墊58、61、62、及65上。第一電子組件142之高度H4 小於第一電子組件13之高度H2 。第一電子組件142可例如為晶片電容器、晶片電阻器、或晶片電感器。
第二電路板141以與用於半導體裝置10之相同方式形成，除了形成凹入部分143而取代圖2中之凹入部分94，該凹入部分94形成於第二電路板17中。
凹入部分143由形成於絕緣層93中之饋通部分114及核心板71之下部面71B(其一起對應於饋通部分114)界定。亦即，圖2展示之饋通部分72未形成於核心板71中。
如上所述，因為第一電子組件142之高度H4 係小的，所以用於容納第一電子組件142之部分之凹入部分143可藉由僅在絕緣層93中形成饋通部分114而製備。關於此配置，因為饋通部分72未形成於核心板71中，所以第二電路板141之強度將大於圖2中之第二電路板17的強度。
根據此配置，第一具體例之第二修改之半導體裝置140可提供與第一具體例之半導體裝置10相同的效果。此外，在此具體例中，饋通部分可自凹入部分143之底部穿過核心板71及絕緣層75而形成，亦即，可形成具有與圖3所展示之饋通部分131相同的功能之饋通部分。
此具體例之第二修改已藉由在利用凹入部分143由形成於絕緣層93中之饋通部分114及核心板71之下部面71B(其一起對應於饋通部分114)來界定之情況而得到描述。然而，可形成不完全穿過的絕緣層93中之開口，且此可用作凹入部分143。
(第二具體例)
圖5為根據本發明之第二具體例之半導體裝置之剖面圖。在圖5中，對於對應於第一具體例之第二修改之半導體裝置140之組件的組件提供與第一具體例中之元件符號相同的元件符號。
參考圖5時，第二具體例之半導體裝置150具有與第一具體例之第二修改之半導體裝置140相同的配置，除了設置第一無核心電路板151及第二無核心電路板152來取代第一電路板11及第二電路板141，第一電路板11及第二電路板141為用於半導體裝置140之核心增層板。
第一電路板151具有與第一電路板11相同之結構，除了設置絕緣層161及介層163來取代設置用於圖4展示之第一電路板11的核心板31及饋通電極33，且導線34、佈線圖案41至44、及內部連接端子焊墊45配置於與用於第一電路板11之位置不同之位置處。
絕緣層161位於絕緣層35與絕緣層49之間，且例如由環氧樹脂或聚醯亞胺樹脂所製成之樹脂層可用作絕緣層161。導線47及覆蓋導線47之絕緣層49設置於絕緣層161之下部面161B上。
佈線圖案34形成於絕緣層161內部，使得佈線圖案34之連接介層36之面可實質上與絕緣層161之上部面161A在相同的平面上。
介層163穿過絕緣層161之位於導線34與導線47之間的部分而形成，且連接導線34與導線47。亦即，介層163、導線34、及導線47係電性連接。
佈線圖案41及44及內部連接端子焊墊45形成於絕緣層35之內部，使得佈線圖案41至44及內部連接端子焊墊45的上面安裝有內部連接端子19之面可實質上與絕緣層35之上部面35A在相同的平面上。
第二電路板152位於第一電路板151上方，使得第二電路板152相對於第一電路板151之上面安裝有第一電子組件12及142之面。第二電路板152經由內部連接端子19電性連接至第一電路板151，該等內部連接端子19位於第一電路板151與第二電路板152之間。與用於圖4中之第二電路板141之配置相同的配置用於第二電路板152，除了形成絕緣層171及介層173來取代設置用於第二電路板141之核心板71及饋通電極73，導線74、佈線圖案81至83及87、及第二電子組件安裝焊墊85配置於與用於第二電路板141之位置不同的位置處，且額外地形成凹入部分153。
絕緣層171位於絕緣層75與絕緣層93之間，且例如由環氧樹脂或聚醯亞胺樹脂所製成之樹脂層可用作絕緣層171。覆蓋導線91且具有饋通部分114之絕緣層93形成於絕緣層171之下部面171B上。
佈線圖案74設置於絕緣層171內部，使得佈線圖案74之連接至介層76的面可實質上在與絕緣層171之上部面171A在相同的平面上。
介層173形成於位於導線74與導線91之間之絕緣層171的部分中且穿過該等部分，且電性連接導線74與導線91。
佈線圖案81至83及87及第二電子組件安裝焊墊85配置於絕緣層75之內部，使得佈線圖案81至83及87及第二電子組件安裝焊墊85之上面安裝有第二電子組件23及24之面可實質上與絕緣層75之上部面75A在相同的平面上。佈線圖案81至83及87及第二電子組件安裝焊墊85可例如為Ni/Au堆積膜(其藉由使Ni膜(例如，具有5.0μm之厚度)及Au層(例如，具有0.5μm之厚度)以指定順序在絕緣層75之上部面75A下方向內堆積而形成)、Ni/Pd/Au堆積膜(其藉由使Ni層、Pd層及Au層以指定順序在絕緣層75之上部面75A下方向內堆積而形成)、或Pd/Au堆積膜(其藉由使Pd層及Au層以指定順序在絕緣層75之上部面75A下方向內堆積而形成)。
凹入部分153由形成於絕緣層93中之饋通部分114及絕緣層171之下部面171B(對應於凹入部分153之底部之面)界定。凹入部分153用於容納第一電子組件142之部分。
根據此具體例，因為薄於核心增層板之無核心板用作第一電路板151及第二電路板152以構成半導體裝置150，所以半導體裝置150之高度可減少更多。
藉由上述配置，第二具體例之半導體裝置150可提供與第一具體例之半導體裝置10所提供之效果相同的效果。
此具體例已藉由利用無核心板用作第一電路板151及第二電路板152之情況而被描述。然而，第一及第二電路板中之一者可為無核心板，且另一電路板可為核心增層板。此配置仍可提供與第一具體例之半導體裝置10所提供之效果相同的效果。
此外，在此具體例之描述中，凹入部分153已使用形成於絕緣層93中之饋通部分114及絕緣層171之下部面171B(對應於凹入部分153之底部之面)來界定。然而，未完全穿過絕緣層93之開口可形成於絕緣層93中且可用作凹入部分153。
(第三具體例)
圖6為根據本發明之第三具體例之半導體裝置之剖面圖。在圖6中，對於對應於第一具體例之第二修改中之半導體裝置140的組件之組件亦提供與用於第一具體例之第二修改中之元件符號相同的元件符號。
參考圖6時，第三具體例之半導體裝置180包括：第一電路板181、第一電子組件12及13、第二電子組件182、第二電路板184、外部連接端子14、內部連接端子19、及密封樹脂21。
第一電路板181具有與圖4展示之第二電路板141(圖4中之半導體裝置140之組件中之一者)相同之配置，除了不需要凹入部分143，設置佈線圖案187及第二電子組件安裝焊墊188來取代設置用於第二電路板141之佈線圖案81至83及第二電子組件安裝焊墊85，且額外地形成佈線圖案191至194。
佈線圖案187位於絕緣層75之上部面75A之對應於第一電路板181之周邊部分的部分上，且連接至介層76之上部端。佈線圖案187包括：第二電子組件安裝焊墊201，第二電子組件182安裝於該第二電子組件安裝焊墊201上；及導線202，其與第二電子組件安裝焊墊201整體地形成，且連接至介層76。佈線圖案187可使用例如Cu且藉由利用半加成法而與介層76同時形成。
第二電子組件安裝焊墊188位於絕緣層75之上部面75A之對應於第一電路板181之中心部分的部分上，且連接至介層76之上部端。在此配置之情況下，第二電子組件182安裝於第二電子組件安裝焊墊188上。第二電子組件安裝焊墊188可使用例如Cu且藉由利用半加成法與介層76同時形成。
佈線圖案191配置於絕緣層93之下部面93A之對應於第一電路板181的周邊部分且連接至介層95之下部端的部分上。佈線圖案191包括：內部連接端子焊墊205，內部連接端子19配置於該內部連接端子焊墊205上；第一電子組件安裝焊墊206，第一電子組件12安裝於該第一電子組件安裝焊墊206上；及導線207，該導線207將該內部連接端子焊墊205電性連接至該第一電子組件安裝焊墊206。
形成內部連接端子焊墊205，以使得其跨越其表面之平面小於(亦即，在大小上小於)設置用於習知半導體裝置400之內部連接端子焊墊435、446、458、及485(參見圖1)。當內部連接端子19之直徑為0.26mm，且內部連接端子焊墊205之形狀在平面圖中實質上為圓形時，內部連接端子焊墊205之直徑可例如為200μm。
佈線圖案192形成於絕緣層93之上部面93A之對應於第一電路板181之中心的部分上，且連接至介層95之下部端。佈線圖案192包括：第一電子組件安裝焊墊211，第一電子組件12安裝於該第一電子組件安裝焊墊211上；第一電子組件安裝焊墊212，第一電子組件13安裝於該第一電子組件安裝焊墊212上；及導線213，該導線213電性連接第一電子組件安裝焊墊211與212。
佈線圖案193形成於絕緣層93之下部面93A之對應於第一電路板181之中心部分的部分上，且連接至介層95之下部端。佈線圖案193包括：第一電子組件安裝焊墊215及216，第一電子組件13安裝於第一電子組件安裝焊墊215及216上；及導線217，該導線217電性連接第一電子組件安裝焊墊215與216。
佈線圖案194形成於絕緣層93之下部面93A之對應於第一電路板181之周邊部分的部分上，且連接至介層95之下部端。佈線圖案194包括：第一電子組件安裝焊墊221，第一電子組件13安裝於該第一電子組件安裝焊墊221上；內部連接端子焊墊222，內部連接端子19連接至該內部連接端子焊墊222；及導線223，該導線223將該第一電子組件安裝焊墊221電性連接至該內部連接端子焊墊222。
形成內部連接端子焊墊222，以使得其跨越其表面之平面小於(亦即，在大小上小於)設置用於習知半導體裝置400之內部連接端子焊墊435、446、458、及485(參見圖1)。當內部連接端子19之直徑為0.26mm，且內部連接端子焊墊222之形狀在平面圖中實質上為圓形時，內部連接端子焊墊222之直徑可例如為200μm。
具有上述結構之佈線圖案191至194可使用例如Cu且藉由利用半加成法而與介層95同時形成。
第一電子組件12安裝於設置於第一電路板181之下部面(相對於第二電路板184之面)上的第一電子組件安裝焊墊206及211上。
第一電子組件13安裝於配置於第一電路板181之下部面上之第一電子組件安裝焊墊212、215、216、及221上。在此情況下，在安裝於第一電路板181上之多個第一電子組件12及13中，第一電子組件13為具有高出連接至第一電路板181之內部連接端子19之下部端的高度之組件。
第二電子組件182安裝於配置於第一電路板181之上部面上之第二電子組件安裝焊墊188及201上。
相對於安裝於第一電路板181上之第一電子組件12及13之第二電路板184係位於第一電路板181之下。且第二電路板184經由設置於第一電路板181與第二電路板184之間的內部連接端子19電性連接至第一電路板181。
第二電路板184具有與圖4中之第一電路板11(圖4中之半導體裝置140之組件中之一者)相同之配置，除了不需要佈線圖案41至44，且電子組件容納饋通部分225係形成以容納第一電子組件13之部分。
電子組件容納饋通部分225係形成穿過核心板31及絕緣層35及49之與第一電子組件13相對的部分，第一電子組件13具有高出連接至第一電路板181之內部連接端子19之下部端的高度。
根據此配置，因為用於容納第一電子組件13之部分之電子組件容納饋通部分225形成於第二電路板184的相對於第一電子組件13之部分中，該等第一電子組件13安裝於第一電路板181上且具有高出連接至第一電路板181之內部連接端子19之下部端的高度，所以第一電路板181與第二電路板184之間的距離(內部連接端子19之間的距離(具體言之，內部連接端子焊墊45與內部連接端子焊墊97、205、及222之間的距離))小於習知距離。因此，可減小半導體180之高度。
此外，當在第一電路板181與第二電路板184之間於形成內部連接端子19之位置處可用的空間係小的時，配置於其中之內部連接端子19之直徑可減小為小於設置用於習知半導體裝置400的內部連接端子405之直徑(例如，0.5mm)。因此，設置用於第一電路板181之內部連接端子焊墊45以及設置用於第二電路板184之內部連接端子焊墊97、205、及222之跨越表面平面之尺寸可減小，亦即，內部連接端子焊墊45、97、205、及222的大小可減小。因此，第一電路板181及第二電路板184之尺寸可在其表面平面之方向上減小，且半導體裝置180可縱向地縮小大小。
外部連接端子14安裝於配置於第二電路板184上之外部連接焊墊52上。設置內部連接端子19以將設置用於第二電路板184之內部連接端子焊墊45連接至設置用於第一電路板181之內部連接端子焊墊97、205、或222。
密封樹脂21用於填充第一電路板181與第二電路板184之間的空間及在電子組件容納饋通部分225中的空間。因此，密封樹脂21封閉位於第一電路板181與第二電路板184之間的第一電子組件12及13及內部連接端子19。密封樹脂21之界定電子組件容納饋通部分225的下部面21A實質上與絕緣層49之下部面49A在相同的平面上。
根據第三具體例之半導體裝置180，用於容納第一電子組件13之部分的電子組件容納饋通部分225形成於第二電路板184之相對於第一電子組件13的部分中，該等第一電子組件13安裝於第一電路板181上且具有高出連接至第一電路板181之內部連接端子19之下部端之高度。因此，第一電路板181與第二電路板184之間配置有內部連接端子19之距離(具體言之，內部連接端子焊墊45與內部連接端子焊墊97、205、及222之間的距離)可小於習知距離。因此，可減小半導體180之高度。
此外，當在第一電路板181與第二電路板184之間於形成內部連接端子19之部分處可用的空間係小的時，配置於其中之內部連接端子19之直徑可減小為小於設置用於習知半導體裝置400之內部連接端子405的直徑(例如，0.5mm)。因此，設置用於第二電路板184之內部連接端子焊墊45以及設置用於第一電路板181之內部連接端子焊墊97、205、及222之跨越表面平面之尺寸可減小，亦即，可減小內部連接端子焊墊45、97、205、及222的大小。因此，第一電路板181及第二電路板184之尺寸可在其表面平面之方向上減小，且半導體裝置180可縱向地縮小大小。
此具體例已藉由利用將核心增層板用作第一電路板181及第二電路板184之情況而得到描述；然而，不具有核心板之無核心板(圖5展示之電路板)可用作第一電路板181及第二電路板184。在此情況下，仍可獲得使用此具體例之半導體裝置180所獲得之效果。
此外，在針對此具體例給出之描述中，第一電子組件12已安裝於第一電路板181上。然而，第一電子組件12可安裝於第二電路板184上(具體言之，安裝於第二電路板184之相對於第一電路板181之部分上)。
已詳細描述了本發明之較佳具體例。然而，本發明不限於此等特定具體例，且可在本發明之標的之範疇內進行不同地修改或改變。
本發明可應用於電子組件配置於兩個增層電路板之間的半導體裝置。
10．．．半導體裝置
11．．．第一電路板
12．．．第一電子組件
13．．．第一電子組件
14．．．外部連接端子
17．．．第二電路板
19．．．內部連接端子
21．．．密封樹脂
21A．．．饋通部分的下部面
23．．．第二電子組件
24．．．第二電子組件
31．．．核心板
31A．．．核心板之上部面
31B．．．核心板之下部面
33．．．饋通電極
34．．．導線
35．．．絕緣層
35A．．．絕緣層之上部面
36．．．介層
41．．．佈線圖案
42．．．佈線圖案
43．．．佈線圖案
44．．．佈線圖案
45．．．內部連接端子焊墊
47．．．導線
49．．．絕緣層
49A．．．絕緣層之下部面
51．．．介層
52．．．外部連接焊墊
54．．．內部連接端子焊墊
55．．．第一電子組件安裝焊墊
56．．．導線
57．．．第一電子組件安裝焊墊
58．．．第一電子組件安裝焊墊
59．．．導線
61．．．第一電子組件安裝焊墊
62．．．第一電子組件安裝焊墊
63．．．導線
65．．．第一電子組件安裝焊墊
66．．．內部連接端子焊墊
67．．．導線
71．．．核心板
71A．．．核心板之上部面
71B．．．核心板之下部面
72．．．饋通部分
73．．．饋通電極
74．．．導線
75．．．絕緣層
75A．．．絕緣層之上部面
76．．．介層
81．．．佈線圖案
82．．．佈線圖案
83．．．佈線圖案
85．．．第二電子組件安裝焊墊
87．．．佈線圖案
91．．．導線
93．．．絕緣層
93A．．．絕緣層之下部面/絕緣層之上部面
94．．．凹入部分
95．．．介層
97．．．內部連接端子焊墊
101．．．第二電子組件安裝焊墊
102．．．第二電子組件安裝焊墊
103．．．導線
105．．．第二電子組件安裝焊墊
106．．．第二電子組件安裝焊墊
107．．．導線
111．．．第二電子組件安裝焊墊
112．．．第二電子組件安裝焊墊
113．．．導線
114．．．饋通部分
115．．．核心
116．．．塗層部分
130．．．半導體裝置
131．．．饋通部分
140．．．半導體裝置
141．．．第二電路板
142．．．第一電子組件
143．．．凹入部分
150．．．半導體裝置
151．．．第一無核心電路板
152．．．第二無核心電路板
153．．．凹入部分
161．．．絕緣層
161A．．．絕緣層之上部面
161B．．．絕緣層之下部面
163．．．介層
171．．．絕緣層
171A．．．絕緣層之上部面
171B．．．絕緣層之下部面
173．．．介層
180．．．半導體裝置
181．．．第一電路板
182．．．第二電子組件
184．．．第二電路板
187．．．佈線圖案
188．．．第二電子組件安裝焊墊
191．．．佈線圖案
192．．．佈線圖案
193．．．佈線圖案
194．．．佈線圖案
201．．．第二電子組件安裝焊墊
202．．．導線
205．．．內部連接端子焊墊
206．．．第一電子組件安裝焊墊
207．．．導線
211．．．第一電子組件安裝焊墊
212．．．第一電子組件安裝焊墊
213．．．導線
215．．．第一電子組件安裝焊墊
216．．．第一電子組件安裝焊墊
217．．．導線
221．．．第一電子組件安裝焊墊
222．．．內部連接端子焊墊
223．．．導線
225．．．電子組件容納饋通部分
400．．．習知半導體裝置
401．．．第一電路板
402．．．第一電子組件
403．．．第一電子組件
404．．．外部連接端子
405．．．內部連接端子
408．．．第二電路板
411．．．密封樹脂
412．．．第二電子組件
413．．．第二電子組件
421．．．核心板
421A．．．核心板之上部面
421B．．．核心板之下部面
422．．．饋通電極
424．．．導線
426．．．絕緣層
426A．．．絕緣層之上部面
428．．．介層
431．．．佈線圖案
432．．．佈線圖案
433．．．佈線圖案
434．．．佈線圖案
435．．．內部連接端子焊墊
438．．．導線
439．．．絕緣層
439A．．．絕緣層之下部面
441．．．介層
443．．．外部連接端子焊墊
445．．．第一電子組件安裝焊墊
446．．．內部連接端子焊墊
447．．．導線
449．．．第一電子組件安裝焊墊
451．．．第一電子組件安裝焊墊
452．．．導線
454．．．第一電子組件安裝焊墊
455．．．第一電子組件安裝焊墊
457．．．第一電子組件安裝焊墊
458．．．內部連接端子焊墊
459．．．導線
463．．．核心板
463A．．．核心板之上部面
463B．．．核心板之下部面
464．．．饋通電極
466．．．導線
467．．．絕緣層
467A．．．絕緣層之上部面
469．．．介層
472．．．第二電子組件安裝焊墊
473．．．佈線圖案
474．．．佈線圖案
475．．．佈線圖案
476．．．佈線圖案
481．．．導線
483．．．絕緣層
483A．．．絕緣層之下部面
484．．．介層
485．．．內部連接端子焊墊
491．．．第二電子組件安裝焊墊
492．．．第二電子組件安裝焊墊
493．．．導線
495．．．第二電子組件安裝焊墊
496．．．第二電子組件安裝焊墊
497．．．導線
501．．．第二電子組件安裝焊墊
502．．．第二電子組件安裝焊墊
503．．．導線
505．．．第二電子組件安裝焊墊
506．．．導線
H1 ．．．高度
H2 ．．．高度
H3 ．．．高度
H4 ．．．高度
圖1為習知半導體裝置之剖面圖。
圖2為根據本發明之第一具體例之半導體裝置之剖面圖。
圖3為根據本發明之第一具體例之第一修改的半導體裝置之剖面圖。
圖4為根據本發明之第一具體例之第二修改的半導體裝置之剖面圖。
圖5為根據本發明之第二具體例之半導體裝置之剖面圖。
圖6為根據本發明之第三具體例之半導體裝置之剖面圖。
10．．．半導體裝置
11．．．第一電路板
12．．．第一電子組件
13．．．第一電子組件
14．．．外部連接端子
17．．．第二電路板
19．．．內部連接端子
21．．．密封樹脂
23．．．第二電子組件
24．．．第二電子組件
31．．．核心板
31A．．．核心板之上部面
31B．．．核心板之下部面
33．．．饋通電極
34．．．導線
35．．．絕緣層
35A．．．絕緣層之上部面
36．．．介層
41．．．佈線圖案
42．．．佈線圖案
43．．．佈線圖案
44．．．佈線圖案
45．．．內部連接端子焊墊
47．．．導線
49．．．絕緣層
49A．．．絕緣層之下部面
51．．．介層
52．．．外部連接焊墊
54．．．內部連接端子焊墊
55．．．第一電子組件安裝焊墊
56．．．導線
57．．．第一電子組件安裝焊墊
58．．．第一電子組件安裝焊墊
59．．．導線
61．．．第一電子組件安裝焊墊
62．．．第一電子組件安裝焊墊
63．．．導線
65．．．第一電子組件安裝焊墊
66．．．內部連接端子焊墊
67．．．導線
71．．．核心板
71A．．．核心板之上部面
71B．．．核心板之下部面
72．．．饋通部分
73．．．饋通電極
74．．．導線
75．．．絕緣層
75A．．．絕緣層之上部面
76．．．介層
81．．．佈線圖案
82．．．佈線圖案
83．．．佈線圖案
85．．．第二電子組件安裝焊墊
87．．．佈線圖案
91．．．導線
93．．．絕緣層
93A．．．絕緣層之下部面/絕緣層之上部面
94．．．凹入部分
95．．．介層
97．．．內部連接端子焊墊
101．．．第二電子組件安裝焊墊
102．．．第二電子組件安裝焊墊
103．．．導線
105．．．第二電子組件安裝焊墊
106．．．第二電子組件安裝焊墊
107．．．導線
111．．．第二電子組件安裝焊墊
112．．．第二電子組件安裝焊墊
113．．．導線
114．．．饋通部分
115．．．核心
116．．．塗層部分
H1 ．．．高度
H2 ．．．高度
H3 ．．．高度

Claims (10)

  1. 一種半導體裝置，其包含：第一電子組件，一第一電路板，包括第一電子組件安裝焊墊，該等第一電子組件安裝於該等第一電子組件安裝焊墊上，及一第二電路板，位於該第一電路板上方，其中，該等第一電子組件安裝焊墊配置於該第一電路板之一相對於該第二電路板之第一面上，該第一電路板與該第二電路板藉由位於其間之內部連接端子而電性連接，一凹入部分相對於該等第一電子組件而形成於該第二電路板中，以容納該等第一電子組件之部分，且一密封樹脂，設置以密封該第一電路板與該第二電路板之間的一空間。
  2. 如申請專利範圍第1項之半導體裝置，其中，該等第一電子組件安裝於該第一電路板上多個位置處，且該凹入部分形成於該第二電路板之一相對於安裝於該第一電路板上之該等第一電子組件的部分之部分中，該等第一電子組件之該部分高於位於該第一電路板與該第二電路板之間的該等內部連接端子之一高度。
  3. 如申請專利範圍第1項之半導體裝置，其中，一饋通部分形成於該第二電路板中，且穿過該第二電路板之 對應於該凹入部分之一底部的一部分。
  4. 如申請專利範圍第1項之半導體裝置，其中，第二電子組件安裝焊墊配置於該第二電路板之一相對於一形成有該凹入部分之面的面上，且一第二電子組件安裝於該第二電子組件安裝焊墊上。
  5. 如申請專利範圍第1項之半導體裝置，其中，該內部連接端子為一導電球，包含：一核心，用於維持該第一電路板與該第二電路板之間的一預定距離，及一塗層部分，其覆蓋該核心。
  6. 如申請專利範圍第1項之半導體裝置，更包含：外部連接焊墊，其配置於該第一電路板之一相對於該第一面的第二面上且電性連接至該第二電路板。
  7. 一種半導體裝置，其包含：第一電子組件，一第一電路板，包括第一電子組件安裝焊墊，該等第一電子組件安裝於該等第一電子組件安裝焊墊上，及一第二電路板，位於該第一電路板下方，該第二電路板面向安裝於該第一電路板上之該等第一電子組件，其中，該第一電路板與該第二電路板藉由位於其間之內部連接端子而電性連接，一用於容納該等第一電子組件之部分的電子組件容納饋通 部分形成於該第二電路板中，且穿過該第二電路板之一面向該等第一電子組件的部分，一密封樹脂，設置以密封該第一電路板與該第二電路板之間的一空間，且外部連接端子，設置於該第二電路板之一表面上相對於面對該第一電路板之一表面。
  8. 如申請專利範圍第7項之半導體裝置，其中，該等第一電子組件安裝於多個位置處，且該電子組件容納饋通部分形成於該第二電路板之一相對於安裝於該第一電路板上之該等第一電子組件的部分之部分中，該等第一電子組件之該部分高出連接至該第一電路板之該等內部連接端子的下部端。
  9. 如申請專利範圍第7項之半導體裝置，其中，第二電子組件安裝焊墊配置於該第一電路板之一相對於一形成有該等第一電子組件安裝焊墊之面的面上，且一第二電子組件安裝於該第二電子組件安裝焊墊上。
  10. 如申請專利範圍第7項之半導體裝置，其中，該內部連接端子為一導電球，包含：一核心，用於維持該第一電路板與該第二電路板之間的一預定距離，及一塗層部分，其覆蓋該核心。
TW097145456A 2007-11-26 2008-11-25 半導體裝置 TWI462250B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007304655A JP5230997B2 (ja) 2007-11-26 2007-11-26 半導体装置

Publications (2)

Publication Number Publication Date
TW200939434A TW200939434A (en) 2009-09-16
TWI462250B true TWI462250B (zh) 2014-11-21

Family

ID=40669526

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097145456A TWI462250B (zh) 2007-11-26 2008-11-25 半導體裝置

Country Status (5)

Country Link
US (1) US8208268B2 (zh)
JP (1) JP5230997B2 (zh)
KR (1) KR101498736B1 (zh)
CN (1) CN101447470A (zh)
TW (1) TWI462250B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825514B2 (en) * 2007-12-11 2010-11-02 Dai Nippon Printing Co., Ltd. Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device
JP2009182202A (ja) * 2008-01-31 2009-08-13 Casio Comput Co Ltd 半導体装置の製造方法
JP4930566B2 (ja) * 2009-10-02 2012-05-16 富士通株式会社 中継基板、プリント基板ユニット、および、中継基板の製造方法
US20130181359A1 (en) 2012-01-13 2013-07-18 TW Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Thinner Package on Package Structures
US9281292B2 (en) 2012-06-25 2016-03-08 Intel Corporation Single layer low cost wafer level packaging for SFF SiP
US8546932B1 (en) * 2012-08-15 2013-10-01 Apple Inc. Thin substrate PoP structure
CN104347558B (zh) * 2013-08-05 2019-03-15 日月光半导体制造股份有限公司 半导体封装件及其制造方法
JP6168598B2 (ja) * 2013-08-21 2017-07-26 日東電工株式会社 光電気混載モジュール
JP6570924B2 (ja) * 2015-08-31 2019-09-04 新光電気工業株式会社 電子部品装置及びその製造方法
US10062648B2 (en) 2016-02-26 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US9741690B1 (en) 2016-09-09 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US10631410B2 (en) * 2016-09-24 2020-04-21 Apple Inc. Stacked printed circuit board packages
US10797039B2 (en) 2016-12-07 2020-10-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
US10388637B2 (en) * 2016-12-07 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
US10242973B2 (en) * 2017-07-07 2019-03-26 Samsung Electro-Mechanics Co., Ltd. Fan-out-semiconductor package module
JP7001175B2 (ja) * 2018-09-19 2022-01-19 富士通株式会社 電子装置、電子機器、及び電子装置の設計支援方法
KR102509644B1 (ko) * 2018-11-20 2023-03-15 삼성전자주식회사 패키지 모듈
KR102662556B1 (ko) 2018-11-29 2024-05-03 삼성전자주식회사 패키지 모듈
KR102149387B1 (ko) * 2019-02-13 2020-08-28 삼성전기주식회사 전자 소자 모듈
WO2022209751A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5562971A (en) * 1994-04-19 1996-10-08 Hitachi Chemical Company, Ltd. Multilayer printed wiring board
US6324067B1 (en) * 1995-11-16 2001-11-27 Matsushita Electric Industrial Co., Ltd. Printed wiring board and assembly of the same
US20030090883A1 (en) * 2001-10-18 2003-05-15 Matsushita Electric Industrial Co., Ltd. Component built-in module and method for producing the same
US6693362B2 (en) * 2001-04-13 2004-02-17 Fujitsu Limited Multichip module having chips mounted on upper and under surfaces of a thin film closing an opening formed in a rigid substrate
US7239525B2 (en) * 2004-11-17 2007-07-03 Phoenix Precision Technology Corporation Circuit board structure with embedded selectable passive components and method for fabricating the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112121A (ja) 1997-09-30 1999-04-23 Toshiba Corp 回路モジュール及び回路モジュールを内蔵した電子機器
JPH11214819A (ja) * 1998-01-28 1999-08-06 Sony Corp 配線板及びその製造方法
JP3879347B2 (ja) * 1999-12-20 2007-02-14 富士電機システムズ株式会社 モジュール基板接合方法
CN1348605A (zh) * 1999-12-27 2002-05-08 三菱电机株式会社 集成电路装置
JP2001210954A (ja) * 2000-01-24 2001-08-03 Ibiden Co Ltd 多層基板
JP2002076265A (ja) * 2000-09-01 2002-03-15 Sony Corp 半導体デバイスの実装方法、半導体デバイス及び半導体装置
JP2003124595A (ja) * 2001-10-11 2003-04-25 Alps Electric Co Ltd 電子回路ユニット
JP2003347722A (ja) * 2002-05-23 2003-12-05 Ibiden Co Ltd 多層電子部品搭載用基板及びその製造方法
JP4287733B2 (ja) * 2003-11-04 2009-07-01 日本シイエムケイ株式会社 電子部品内蔵多層プリント配線板
JP2006278811A (ja) * 2005-03-30 2006-10-12 Alps Electric Co Ltd 実装基板
US7989707B2 (en) * 2005-12-14 2011-08-02 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
WO2007110985A1 (ja) * 2006-03-29 2007-10-04 Murata Manufacturing Co., Ltd. 複合基板及び複合基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5562971A (en) * 1994-04-19 1996-10-08 Hitachi Chemical Company, Ltd. Multilayer printed wiring board
US6324067B1 (en) * 1995-11-16 2001-11-27 Matsushita Electric Industrial Co., Ltd. Printed wiring board and assembly of the same
US6693362B2 (en) * 2001-04-13 2004-02-17 Fujitsu Limited Multichip module having chips mounted on upper and under surfaces of a thin film closing an opening formed in a rigid substrate
US20030090883A1 (en) * 2001-10-18 2003-05-15 Matsushita Electric Industrial Co., Ltd. Component built-in module and method for producing the same
US7239525B2 (en) * 2004-11-17 2007-07-03 Phoenix Precision Technology Corporation Circuit board structure with embedded selectable passive components and method for fabricating the same

Also Published As

Publication number Publication date
CN101447470A (zh) 2009-06-03
JP5230997B2 (ja) 2013-07-10
KR101498736B1 (ko) 2015-03-04
US20090135575A1 (en) 2009-05-28
KR20090054390A (ko) 2009-05-29
JP2009130196A (ja) 2009-06-11
US8208268B2 (en) 2012-06-26
TW200939434A (en) 2009-09-16

Similar Documents

Publication Publication Date Title
TWI462250B (zh) 半導體裝置
US9536801B2 (en) Electronic component having encapsulated wiring board and method for manufacturing the same
US7586183B2 (en) Multilevel semiconductor module and method for fabricating the same
US7365416B2 (en) Multi-level semiconductor module and method for fabricating the same
US7154189B2 (en) Semiconductor device and method for fabricating the same
TWI447880B (zh) 堆疊型半導體封裝、其形成方法以及包含該封裝的電子系統
US6809268B2 (en) Printed wiring substrate and method for fabricating the same
RU2327311C2 (ru) Способ встраивания компонента в основание
RU2297736C2 (ru) Способ встраивания компонента в основание и формирования электрического контакта с компонентом
TWI418003B (zh) 嵌埋電子元件之封裝結構及其製法
US8669653B2 (en) Semiconductor device having electronic component in through part, electronic device, and manufacturing method of semiconductor
US20120217049A1 (en) Wiring board with built-in imaging device
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP5182448B2 (ja) 部品内蔵基板
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
JP2005150748A (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
US8415781B2 (en) Electronic component and method for manufacturing the same
JP2004534394A (ja) 少なくとも１つの電子部品を備えた回路基板
US20040009629A1 (en) Electrode forming method in circuit device and chip package and multilayer board using the same
KR100816324B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
KR20090079448A (ko) 임베디드 칩을 갖는 인쇄 회로 기판의 제조 방법 및 이를사용한 임베디드 칩을 갖는 인쇄 회로 기판
US20230115073A1 (en) Semiconductor package
JP7133329B2 (ja) 配線基板
JP4360617B2 (ja) 配線基板