JPH0846313A - パッケージの実装構造 - Google Patents

パッケージの実装構造

Info

Publication number
JPH0846313A
JPH0846313A JP6178404A JP17840494A JPH0846313A JP H0846313 A JPH0846313 A JP H0846313A JP 6178404 A JP6178404 A JP 6178404A JP 17840494 A JP17840494 A JP 17840494A JP H0846313 A JPH0846313 A JP H0846313A
Authority
JP
Japan
Prior art keywords
package
wiring board
mounting structure
printed wiring
solder bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6178404A
Other languages
English (en)
Other versions
JP3171297B2 (ja
Inventor
Naoki Yamazaki
直樹 山崎
Kenji Iketaki
憲治 池滝
Toru Okada
徹 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP17840494A priority Critical patent/JP3171297B2/ja
Publication of JPH0846313A publication Critical patent/JPH0846313A/ja
Application granted granted Critical
Publication of JP3171297B2 publication Critical patent/JP3171297B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8193—Reshaping
    • H01L2224/81935—Reshaping by heating means, e.g. reflowing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 本発明はボールグリッドアレイの実装構造に
関し、接合部にクラックが発生しにくく製造作業性に優
れた実装構造の提供を目的とする。 【構成】 パッケージ２の下面に設けられた複数の半田
バンプ４をプリント配線板６上で溶融させることでパッ
ケージ２とプリント配線板６の半田付けを行うようにし
た実装構造において、パッケージ２の下面の直線上にな
い少なくとも３箇所にダミーバンプ１０を設けて構成す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＩＣパッケージ等のパッ
ケージの実装構造に関し、更に詳しくは、下面に複数の
半田バンプを有するＢＧＡパッケージ（ボールグリッド
アレイパッケージ）の実装構造に関する。
【０００２】近年、ＩＣパッケージの高密度化に伴い、
リードを有するパッケージとしては、リードピッチが
０．３mm乃至０．４mmのものが実用に供されている。特
に、最近においては、更なる高密度化のためにリードを
有していないＢＧＡパッケージが注目されており、その
実装技術の最適化が模索されている。
【０００３】
【従来の技術】従来、図５の（Ａ）に示されるように、
パッケージ２の下面に設けられた複数の半田バンプ４を
プリント配線板６上で溶融させることで、パッケージ２
をプリント配線板６上の導体パターン８に半田付け接続
するようにしたパッケージの実装構造が公知である。
【０００４】半田バンプの溶融は、例えばプリント配線
板６上にパッケージ２を載置して、これをリフロー炉内
で加熱することにより行われる。
【０００５】
【発明が解決しようとする課題】従来のパッケージの実
装構造においては、半田バンプの溶融に際してパッケー
ジがその自重により沈み込んでしまい、図５の（Ａ）に
示されるようにバンプ接合部が樽形になり、接合部にク
ラックが発生し易くなる。
【０００６】これに対処するために、半田バンプを溶融
させる際に適当な治具を用いてパッケージを引っ張り上
げる作業を行い、図５の（Ｂ）に示されるように接合部
の形状を鼓形にしている。
【０００７】しかし、この場合、パッケージを引っ張り
上げる作業が煩雑であり、量産には不向きである。よっ
て、本発明の目的は、接合部にクラックが発生しにくく
且つ製造作業性に優れたパッケージの実装構造を提供す
ることにある。
【０００８】
【課題を解決するための手段】本発明によると、パッケ
ージの下面に設けられた複数の半田バンプをプリント配
線板上で溶融させることで該パッケージと該プリント配
線板の半田付けを行うようにしたパッケージの実装構造
において、上記パッケージの下面の直線上にない少なく
とも３箇所にダミーバンプを設けたことを特徴とするパ
ッケージの実装構造（第１の構成）が提供される。
【０００９】本発明の他の側面によると、パッケージの
下面に設けられた複数の半田バンプをプリント配線板上
で溶融させることで該パッケージと該プリント配線板の
半田付けを行うようにしたパッケージの実装構造におい
て、上記プリント配線板上の上記パッケージに対向する
部分の直線上にない少なくとも３箇所にダミーバンプを
設けたことを特徴とするパッケージの実装構造（第２の
構成）が提供される。
【００１０】本発明の更に他の側面によると、パッケー
ジの下面に設けられた複数の半田バンプをプリント配線
板上で溶融させることで該パッケージと該プリント配線
板の半田付けを行うようにしたパッケージの実装構造に
おいて、上記複数の半田バンプのうちの直線上にない少
なくとも３つの半田バンプに、上記パッケージの下面か
ら突出するピンを埋設したことを特徴とするパッケージ
の実装構造（第３の構成）が提供される。
【００１１】
【作用】本発明の第１の構成によると、パッケージの下
面の特定箇所にダミーバンプを設けたことにより、ま
た、本発明の第２の構成によると、プリント配線板上の
特定箇所にダミーバンプを設けたことにより、更に、本
発明の第３の構成によると、複数の半田バンプのうちの
特定のものにパッケージ下面から突出するピンを埋設し
たことにより、半田バンプを溶融させるに際してパッケ
ージが沈み込むことが無くなり、半田バンプを鼓形状に
することができる。
【００１２】本発明によると、半田バンプを溶融させる
に際してパッケージを引っ張り上げる作業が不要になる
ので、製造作業性が向上する。このように、本発明によ
ると、接合部にクラックが発生しにくく且つ製造作業性
に優れたパッケージの実装構造の提供が可能になる。
【００１３】
【実施例】以下、本発明の実施例を説明する。図１は本
発明の第１実施例を示すパッケージの側面図（Ａ）及び
底面図（Ｂ）である。この実施例は本発明の第１の構成
の具体例に相当している。
【００１４】この実施例では、パッケージ２の底面の四
隅にそれぞれダミーバンプ１０が設けられている。ダミ
ーバンプ１０は、高融点半田、レジスト、樹脂或いはメ
ッキ等により形成することができる。
【００１５】図２は本発明の第１実施例における原理の
説明図である。半田バンプ４を溶融させる前には、半田
バンプ４は図１の（Ａ）に示されるようにほぼ球形の形
状をしており、ダミーバンプ１０の高さは半田バンプ４
の直径にほぼ等しく設定されている。
【００１６】パッケージ２をプリント配線板６に実装す
るに際しては、半田バンプ４が対応する導体パターン８
に対向するようにパッケージ２の位置決めを行った後、
パッケージ２をプリント配線板６上に載置する。
【００１７】そして、この状態でプリント配線板６を予
め定められた温度に加熱されているリフロー炉内に導入
する。こうして半田バンプ４が溶融すると、この実施例
では、図２に示されるようにダミーバンプ１０の存在に
よってパッケージ２が沈み込むことがないので、溶融し
た半田バンプ４はプリント配線板６上の導体パターン８
とパッケージ２の下面に設けられた図示しない電極との
間の表面張力によって鼓形になり、この状態でプリント
配線板６をリフロー炉から取り出すと、半田バンプ４が
鼓形状を保ったまま凝固するのである。
【００１８】凝固した半田バンプ４は、前述したよう
に、樽形であるよりも鼓形である方が信頼性が高い。従
って、この実施例によると、信頼性の高いパッケージの
実装が可能になる。
【００１９】また、この実施例では、半田バンプを溶融
させる際に従来のような特殊な治具が不要であるので、
製造作業性が向上する。図３は本発明の第２実施例を示
す図であり、この実施例は本発明の第２の構成の具体例
に相当している。
【００２０】この実施例では、パッケージ２の下面にダ
ミーバンプを設けることに代えて、プリント配線板６上
にダミーバンプ１０’を設けている。ダミーバンプ１
０’はプリント配線板６上のパッケージ２に対向する部
分の直線上にない少なくとも３箇所に設ければよいので
あるが、この実施例では、パッケージ２をプリント配線
板６上に載置するに際しての位置決めを容易にするため
に、ダミーバンプ１０’をプリント配線板６上のパッケ
ージ２の四隅に対向する位置にそれぞれ設けている。
【００２１】本実施例によると、パッケージ２をプリン
ト配線板６上に載置して半田バンプ４を溶融させるに際
して、前実施例におけるのと同じように半田バンプ４を
鼓形にすることができ、パッケージの信頼性が高い実装
が可能になる。また、この実施例でも、特殊な治具が不
要であるので、製造作業性が良好である。更に、この実
施例では、ダミーバンプ１０’をプリント配線板６上の
パッケージ２の四隅に対応する位置に設けているので、
パッケージ２をプリント配線板６上に載置するに際して
の位置決めが極めて容易である。
【００２２】図４は本発明の第３実施例を示すパッケー
ジの部分側面図であり、この実施例は本発明の第３の構
成に対応している。この実施例では、半田バンプ４に、
パッケージ２の下面から突出するピン１２を埋設してい
る。ピン１２の材質としては、金属等の半田バンプ４の
溶融温度で変形しないものが選択される。また、ピン１
２は複数ある半田バンプのうちの直線上にない少なくと
も３つの半田バンプについて設けられている。例えば、
複数の半田バンプ４が格子状に形成されている場合に
は、その四隅の半田バンプについてピン１２が設けられ
る。
【００２３】図４において符号１４は各半田バンプ４に
対応してパッケージ２の下面に設けられた電極を表して
おり、ピン１２は例えば電極１４と一体に形成される。
図示はしないが、ピン１２は電極１４を貫通してパッケ
ージ２の内部に埋設されていてもよい。
【００２４】尚、ピン１２の高さは半田バンプ４が溶融
する前の球形であるときのほぼ直径に等しく設定され
る。この実施例によっても、これまでの実施例と同様
に、半田バンプ４を溶融させるに際して鼓形にすること
ができるので、接合部にクラックが発生しにくく、信頼
性の高いパッケージの実装が可能になる。尚、図３の第
２実施例において、ダミーバンプ１０’は例えば基板６
上で接着剤を固化させることにより形成することができ
る。
【００２５】
【発明の効果】以上説明したように、本発明によると、
接合部にクラックが発生しにくく且つ製造作業性に優れ
たパッケージの実装構造の提供が可能になるという効果
が生じる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示すパッケージの側面図
（Ａ）及び底面図（Ｂ）である。
【図２】本発明の第１実施例における原理の説明図であ
る。
【図３】本発明の第２実施例の説明図である。
【図４】本発明の第３実施例を示すパッケージの部分側
面図である。
【図５】従来技術の説明図である。
【符号の説明】
２ パッケージ ４ 半田バンプ ６ プリント配線板 ８ 導体パターン １０，１０’ ダミーバンプ １２ ピン

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 パッケージの下面に設けられた複数の半
    田バンプをプリント配線板上で溶融させることで該パッ
    ケージと該プリント配線板の半田付けを行うようにした
    パッケージの実装構造において、 上記パッケージの下面の直線上にない少なくとも３箇所
    にダミーバンプを設けたことを特徴とするパッケージの
    実装構造。
  2. 【請求項２】 パッケージの下面に設けられた複数の半
    田バンプをプリント配線板上で溶融させることで該パッ
    ケージと該プリント配線板の半田付けを行うようにした
    パッケージの実装構造において、 上記プリント配線板上の上記パッケージに対向する部分
    の直線上にない少なくとも３箇所にダミーバンプを設け
    たことを特徴とするパッケージの実装構造。
  3. 【請求項３】 パッケージの下面に設けられた複数の半
    田バンプをプリント配線板上で溶融させることで該パッ
    ケージと該プリント配線板の半田付けを行うようにした
    パッケージの実装構造において、 上記複数の半田バンプのうちの直線上にない少なくとも
    ３つの半田バンプに、上記パッケージの下面から突出す
    るピンを埋設したことを特徴とするパッケージの実装構
    造。
JP17840494A 1994-07-29 1994-07-29 パッケージの実装方法 Expired - Lifetime JP3171297B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17840494A JP3171297B2 (ja) 1994-07-29 1994-07-29 パッケージの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17840494A JP3171297B2 (ja) 1994-07-29 1994-07-29 パッケージの実装方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000296216A Division JP3430138B2 (ja) 2000-09-28 2000-09-28 パッケージの実装方法

Publications (2)

Publication Number Publication Date
JPH0846313A true JPH0846313A (ja) 1996-02-16
JP3171297B2 JP3171297B2 (ja) 2001-05-28

Family

ID=16047910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17840494A Expired - Lifetime JP3171297B2 (ja) 1994-07-29 1994-07-29 パッケージの実装方法

Country Status (1)

Country Link
JP (1) JP3171297B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1001462A3 (en) * 1998-11-10 2000-12-13 Nec Corporation Semiconductor device with connection terminals in the form of a grid array
US6316735B1 (en) * 1996-11-08 2001-11-13 Ricoh Company, Ltd. Semiconductor chip mounting board and a semiconductor device using same board
US6462420B2 (en) * 1999-02-12 2002-10-08 Rohm Co., Ltd. Semiconductor chip and semiconductor device having a chip-on-chip structure
US6683369B2 (en) 2001-07-19 2004-01-27 Oki Electric Industry Co., Ltd. Semiconductor chip having a supporting member, tape substrate, semiconductor package having the semiconductor chip and the tape substrate
US6960830B2 (en) 2002-10-31 2005-11-01 Rohm Co., Ltd. Semiconductor integrated circuit device with dummy bumps
JP2007184362A (ja) * 2006-01-05 2007-07-19 Hitachi Cable Ltd 積層型半導体装置及びその製造方法
JP2008199198A (ja) * 2007-02-09 2008-08-28 New Japan Radio Co Ltd ガンダイオード発振器
DE102008011631A1 (de) 2007-03-14 2008-09-25 Fujitsu Limited, Kawasaki Elektronische Einrichtung und Montageverfahren für Elektronische Komponenten
JP2010103568A (ja) * 2010-02-05 2010-05-06 Hitachi Cable Ltd 積層型半導体装置及びその製造方法
US9824993B2 (en) 2015-07-28 2017-11-21 Shinko Electric Industries Co., Ltd. Packaging structure

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316735B1 (en) * 1996-11-08 2001-11-13 Ricoh Company, Ltd. Semiconductor chip mounting board and a semiconductor device using same board
EP1001462A3 (en) * 1998-11-10 2000-12-13 Nec Corporation Semiconductor device with connection terminals in the form of a grid array
US6459161B1 (en) 1998-11-10 2002-10-01 Nec Corporation Semiconductor device with connection terminals in the form of a grid array
US6462420B2 (en) * 1999-02-12 2002-10-08 Rohm Co., Ltd. Semiconductor chip and semiconductor device having a chip-on-chip structure
US6683369B2 (en) 2001-07-19 2004-01-27 Oki Electric Industry Co., Ltd. Semiconductor chip having a supporting member, tape substrate, semiconductor package having the semiconductor chip and the tape substrate
US6841462B2 (en) 2001-07-19 2005-01-11 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor chip having supporting member
US6960830B2 (en) 2002-10-31 2005-11-01 Rohm Co., Ltd. Semiconductor integrated circuit device with dummy bumps
JP2007184362A (ja) * 2006-01-05 2007-07-19 Hitachi Cable Ltd 積層型半導体装置及びその製造方法
JP4650269B2 (ja) * 2006-01-05 2011-03-16 日立電線株式会社 積層型半導体装置の製造方法
JP2008199198A (ja) * 2007-02-09 2008-08-28 New Japan Radio Co Ltd ガンダイオード発振器
DE102008011631A1 (de) 2007-03-14 2008-09-25 Fujitsu Limited, Kawasaki Elektronische Einrichtung und Montageverfahren für Elektronische Komponenten
JP2010103568A (ja) * 2010-02-05 2010-05-06 Hitachi Cable Ltd 積層型半導体装置及びその製造方法
US9824993B2 (en) 2015-07-28 2017-11-21 Shinko Electric Industries Co., Ltd. Packaging structure

Also Published As

Publication number Publication date
JP3171297B2 (ja) 2001-05-28

Similar Documents

Publication Publication Date Title
US6657124B2 (en) Advanced electronic package
JP2916086B2 (ja) 電子部品の実装方法
US6514845B1 (en) Solder ball contact and method
US5337219A (en) Electronic package
US8524531B2 (en) System and method for improving solder joint reliability in an integrated circuit package
KR20020065045A (ko) 확장 패드들을 포함하는 반도체 칩 패키지
US6169022B1 (en) Method of forming projection electrodes
JP3171297B2 (ja) パッケージの実装方法
US6600233B2 (en) Integrated circuit package with surface mounted pins on an organic substrate
US6272741B1 (en) Hybrid solder ball and pin grid array circuit board interconnect system and method
US20050200013A1 (en) Package structure with two solder arrays
JP2974436B2 (ja) ハンダバンプの形成方法
JP3430138B2 (ja) パッケージの実装方法
JP2692522B2 (ja) パッケージモジュール基板
JP3563170B2 (ja) 半導体装置の製造方法
JPH0851178A (ja) ボールグリッドアレイパッケージおよびそのボールグリッドアレイの形成方法
JP3175786B2 (ja) フリップチップの実装方法
JPS61290799A (ja) 電子部品の製造方法
JPH07183330A (ja) 半導体素子の配線基板への接続方法
JP2001339151A (ja) バンプによる電子部品の実装方法
JP3239071B2 (ja) ボール・グリッド・アレイ（ｂｇａ）とその製造方法および電子装置
JPH11186454A (ja) Ｂｇａ型集積回路部品、その製造方法およびその実装方法
JP3183278B2 (ja) ボールグリッドアレイ型半導体パッケージおよびその実装構造
JP2000307238A (ja) ピン振込み治具およびプリント基板へのピンの取付方法
JPH08162560A (ja) 電子部品

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000801

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010306

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080323

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090323

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100323

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100323

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110323

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110323

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120323

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130323

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130323

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140323

Year of fee payment: 13

EXPY Cancellation because of completion of term