JP2010103568A - 積層型半導体装置及びその製造方法 - Google Patents

積層型半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010103568A
JP2010103568A JP2010024254A JP2010024254A JP2010103568A JP 2010103568 A JP2010103568 A JP 2010103568A JP 2010024254 A JP2010024254 A JP 2010024254A JP 2010024254 A JP2010024254 A JP 2010024254A JP 2010103568 A JP2010103568 A JP 2010103568A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
stacked
solder balls
stacked semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010024254A
Other languages
English (en)
Other versions
JP5170123B2 (ja
Inventor
Akiji Shibata
明司 柴田
Kimio Inaba
公男 稲葉
Masayuki Hosono
眞行 細野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2010024254A priority Critical patent/JP5170123B2/ja
Publication of JP2010103568A publication Critical patent/JP2010103568A/ja
Application granted granted Critical
Publication of JP5170123B2 publication Critical patent/JP5170123B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】層間接続の信頼性を高めることができるとともに、製造コストの低廉化を図ることができる積層型半導体装置及びその製造方法を提供する。
【解決手段】層間接続用の半田ボール2を用いたリフロー実装によって積層型に接合され、半導体チップ5,10を搭載するボールグリッドアレイ用の回路基板6,11を有する複数の半導体装置3,4を備えた積層型半導体装置1において、回路基板6の両端縁におけるチップ搭載側面両側部に基板傾斜規制用の突起8が配設されている。
【選択図】図1

Description

本発明は、例えばICカード等の電子機器を構成する電子部品に実施して好適な積層型半導体装置及びその製造方法に関する。
一般に、電子機器は、プリント配線板の片面あるいは両面に複数の半導体部品(電子部品)を実装して機能している。この場合、複数の半導体部品は通常プリント配線板の平面上で縦横に並列して配置される。
近年、この種の電子機器においては、部品の高密度実装化に伴い、単一の半導体装置(半導体パッケージ)の中に複数の半導体チップを、あるいは複数の半導体装置をそれぞれ積層してなる積層型半導体装置を備えたものが出現してきている。
このような積層型半導体装置は、BGA(ボールグリッドアレイ)用のプリント配線板を有する個々の半導体装置を組み立てた後、これら半導体装置を半導体装置実装用の回路基板(マザーボード)上に積層することにより製造される。
従来、この種の積層型半導体装置には、封止樹脂によって封止された半導体チップを搭載する複数の配線基板と、これら配線基板のうち互いに隣り合う2つの配線基板を接続するための層間接続端子と、この層間接続端子の搭載側で互いに間隔をもって並列する複数のダミーバンプとを備えたものが知られている(特許文献1)。
また、従来の積層型半導体装置には、半導体チップを搭載する複数の中間基板と、これら中間基板のうち互いに隣り合う2つの中間基板を接続するための層間接続端子と、この層間接続端子の材料より柔らかい材料からなる外部接続端子とを備えたものも知られている(特許文献2)。
ところで、上記した従来の積層型半導体装置を製造するには、半田融点以上に加熱されたリフロー炉内にコンベア等で接合対象としての半導体装置(BGA型半導体装置)を積層した状態で搬入し、リフロー炉内で半田ボールを溶融させた半導体装置をリフロー炉外に搬出して半田ボールを硬化させることにより行われる。
特開2003−133519号公報 特開2002−76265号公報
しかし、特許文献1によると、互いに隣り合う2つの配線基板間に介在するダミーバンプが温度サイクル試験時や機械的応力試験時に半導体チップを撓ませる機能を備えているものの、半導体装置(配線基板)の傾斜を抑制する機能を備えておらず、このため次に示すような問題が生じる。
特許文献1に示す積層型半導体装置において、半田ボールを下にしてリフロー実装する場合、積層する側(上側)の半導体装置がその下の半導体装置に予め形成されたランドに半田接合される。また、半田ボールを上にしてリフロー実装する場合には、上記した場合と反対に、積層される側(下側)の半導体装置がその上の半導体装置に予め形成されたランドに半田接合される。
この際、半導体装置がリフロー炉内にコンベア等で搬送されると、リフロー炉内で徐々に加熱され、半田融点以上の温度で半田ボールの溶融が開始する。この半田ボールの溶融は、全ての半田ボール搭載位置で同じタイミングで行われることはなく、リフロー炉内を先に通過する搭載位置の半田ボールが半田融点以上の温度に先に達するため、これら半田ボールから行われる。
このようにして溶融した半田ボールは、ランド上で濡れ広がることにより形状を変えるとともに、その高さが低くなる。この場合、前述したように半田ボールの溶融開始のタイミングが異なるため、ランド上で濡れ広がった半田ボールと未だ濡れ広がっていない半田ボールとでは高さの点で寸法差が生じ、半導体装置が傾斜することになる。半導体装置の傾斜(溶融タイミングによっては自重で加速される)が進むと、リフロー実装前には均等に接触していた半田ボールとランドとの位置関係が変化し、溶融開始の遅い側の半田ボールとランドとの間の寸法が溶融開始の早い側の半田ボールとランドとの間の寸法より大きくなることにより、配線基板の平行度が悪くなり、層間の接合不良を引き起こして層間接続の信頼性が低下する。このことは、半導体装置の積層数が多い程、それだけ全体の重量が大きくなるため、顕著である。
一方、特許文献2によると、リフロー実装時にランド上で濡れ広がった後にも半田ボールの高さの減少度が低く、特許文献1に示すような問題は生じ難いが、半田ボールが銅あるいはニッケルを核にもつ特殊な半田ボールであるため、製造コストが嵩むという問題がある。
従って、本発明の目的は、層間接続の信頼性を高めることができるとともに、製造コストの低廉化を図ることができる積層型半導体装置及びその製造方法を提供することにある。
(1)本発明は、上記目的を達成するために、半導体チップを搭載したボールグリッドアレイ用の回路基板を備えた複数の半導体装置を積層する積層型半導体装置において、前記回路基板間に複数個の前記半田ボールが並列に配置され、該列の両端に基板傾斜規制用の突起が設けられていることを特徴とする積層型半導体装置を提供する。
(2)本発明は、上記目的を達成するために、半導体チップを搭載したボールグリッドアレイ用の回路基板を備えた複数の半導体装置を積層する積層型半導体装置の製造方法において、前記回路基板に接着材を配置する工程と、前記回路基板に未硬化の前記接着材を介して前記半導体チップを搭載するとともに、前記回路基板の搬送方向に向かって並列に配置する半田ボールの列の両端に設けられた基板傾斜規制用の突起を前記未硬化の接着材によって配置する工程と、前記未硬化の接着材を硬化させる工程と、前記回路基板間に前記半田ボールが介在するように前記複数の半導体装置を積層する工程とを備えたことを特徴とする積層型半導体装置の製造方法を提供する。
本発明によると、層間接続の信頼性を高めることができるとともに、製造コストの低廉化を図ることができる。
[第1の実施の形態]
図1は、本発明の第1の実施の形態に係る積層型半導体装置を説明するために示す図である。図1(a)は断面図を、図1(b)はA矢視図を、図1(c)は側面図をそれぞれ示す。
〔積層型半導体装置の全体構成〕
図1(a)〜(c)において、符号1で示す積層型半導体装置1は、層間接続用の半田ボール2を用いたリフロー実装によって積層型に接合された2つの半導体装置3,4から大略構成されている。
(半導体装置3の構成)
半導体装置3は、回路面5Aを基板側に有する半導体チップ5と、この半導体チップ5を搭載するBGA用の回路基板(配線基板)6とを備えている。
半導体チップ5は、回路基板6の幅方向中央部に平面略H字状の接着フィルム7によって搭載されている。接着フィルム7は、回路基板6のチップ搭載側面における幅方向中央部及び両端縁に貼付されている。
回路基板6は、絶縁板(図示せず)に所定の導体パターン(図示せず)を形成してなり、全体が矩形板によって形成されている。回路基板6の両端縁(半導体装置3,4を搬送して積層型に接合するためのリフロー炉に対する搬送側端縁及び反搬送側端縁)の上面(チップ搭載側面)における両側部(回路基板6の4つの角部)には基板傾斜規制用の突起8が接着フィルム7を介して貼付されている。
突起8は、全体が難燃・絶縁性有機材料からなる六面体によって形成されている。突起8の高さは、半田ボール2の高さより小さい寸法に設定されている。その厚さは、均一な寸法に設定されている。難燃・絶縁性材料としてはポリイミドフィルムや液晶ポリマーフィルム等が用いられる。回路基板6のチップ反搭載側面(ランド)には外部接続用の半田ボール9が搭載されている。半田ボール9は、半導体チップ5の両側方領域における回路基板6の両側縁にそれぞれ複数個(図1では7個)並列して配置されている。
(半導体装置4の構成)
半導体装置4は、半導体装置3と同様に回路面10Aを基板側に有する半導体チップ10と、この半導体チップ10を搭載するBGA用の回路基板(配線基板)11とを備え、半導体装置3上に接合されている。
半導体チップ10は、半導体チップ5と同様に、回路基板11の幅方向中央部に平面略矩形状の接着フィルム12によって搭載されている。
回路基板11は、絶縁板(図示せず)に所定の導体パターン(図示せず)を形成してなり、全体が回路基板6の外形サイズと同一の矩形板によって形成されている。回路基板11のチップ反搭載側面(ランド)には層間接続用の半田ボール2が搭載されている。半田ボール2は、半導体チップ10の両側方領域及び半田ボール9の上方領域における回路基板11の両側縁にそれぞれ複数個(図1では7個)並列して配置されている。
次に、本発明の第1の実施の形態に係る積層型半導体装置の製造方法につき、図2を用いて説明する。図2は、本発明の第1の実施の形態に係る積層型半導体装置の製造方法を説明するために示すフローチャートである。
本実施の形態に示す積層型半導体装置の製造方法は、「接着フィルムの貼付」及び「突起の配置」・「半導体チップの配置」・「接着フィルムの硬化」・「半導体装置の接合」の各工程が順次実施されるため、これら各工程を順次説明する。
「接着フィルムの貼付」
予め絶縁基板(図示せず)に導体パターン(図示せず)を形成してなる(図2のステップS1)回路基板6,11の回路面側にそれぞれ平面略H字状の接着フィルム7と平面略矩形状の接着フィルム12を貼付する(図2のステップS2)。この場合、接着フィルム7は回路基板6のチップ搭載位置(1箇所)及び突起接着位置(4箇所)を含む領域に、また接着フィルム12はチップ搭載位置(1箇所)にそれぞれ貼付される。なお、回路基板6,11上に接着材としてそれぞれ接着フィルム7,12を貼付する場合について説明したが、これら接着フィルム7,12を貼付する代わりに接着剤を塗布してもよい。
「突起の配置」
回路基板6の突起接着位置に接着フィルム7を介して4つの突起8を配置する(図2のステップS3)。この場合、突起8の接着は、接着フィルム7の形成・接着に用いるプレス金型によってその形成と同時に実施される。
「半導体チップの配置」
回路基板6,11の各チップ搭載位置にそれぞれ接着フィルム7,12を介して半導体チップ5,10を配置する(図2のステップS4)。この場合、半導体チップ5,10の配置は、突起8の配置前に、あるいは突起8の配置と同時に実施してもよい。
「接着フィルムの硬化」
回路基板6,11上の接着フィルム7,12を硬化させる(図2のステップS5)。この場合、接着フィルム7が硬化すると、回路基板6,11の各チップ搭載側面にそれぞれ接着フィルム7と接着フィルム12を介して半導体チップ5,10が搭載されるとともに、回路基板6のチップ搭載側面に突起8が接着される。
「半導体装置の接合」
回路基板6,11のチップ反搭載側面(ランド)にそれぞれ半田ボール9,2を搭載する。ここで、半田ボール9,2を搭載するにあたり、半導体チップ5,10の封止工程やワイヤボンディング工程を必要とする場合には、これら工程が「半導体装置の接合」の工程前に実施される(図2のステップS6)。
次いで、両回路基板6,11間に半田ボール2が介在するように半導体装置3,4を積層するとともに、実装用基板(図示せず)上に半田ボール9を介して半導体装置3を積層する。この場合、半導体装置3,4(実装用基板)を積層するにあたり、酸化膜を除去するとともに、リフロー炉へのコンベア搬送等に伴う半導体装置3,4間のずれを抑制するために、半田ボール2,9の表面及び半導体装置3(実装用基板)のランドにフラックスを塗布する。
しかる後、半導体装置3,4を積層した状態でリフロー炉(図示せず)内に搬入した後、リフロー炉外に搬出して半田ボール2,9を硬化させる。この場合、半田ボール2,9が硬化すると、半導体装置3,4が半田ボール2を介して互いに接合される(図2のステップS7)とともに、実装用基板上に半田ボール9を介して半導体装置3が接合される。
このようにして、積層型半導体装置1を製造することができる。
次に、本実施形態の積層型半導体装置(突起有りのもの)及び従来の積層型半導体装置(突起無しのもの)の各製造方法において、半導体装置3,4を積層した状態でリフロー炉内に搬送する場合の基板動作につき、図3及び図4を用いて説明する。
図3は、従来における積層型半導体装置の製造方法において、半導体装置を積層した状態でリフロー炉内に搬送する場合の回路基板の動作を説明するために示す図である。図3(a)は、回路基板のリフロー炉内への搬入前の状態を示す断面図である。図3(b)は、回路基板の一部をリフロー炉内への搬入した状態を示す断面図である。図4は、本発明の第1の実施の形態に係る積層型半導体装置の製造方法において、半導体装置を積層した状態でリフロー炉内に搬送する場合の回路基板の動作を説明するために示す図である。図4(a)は、回路基板のリフロー炉内への搬入前の状態を示す断面図である。図4(b)は、回路基板の一部をリフロー炉内への搬入した状態を示す断面図である。図4(c)は、回路基板のリフロー炉内への搬入後の状態を示す断面図である。図3(a)及び(b)において、図4(a)〜(c)と同一の部材については同一の符号を付し、詳細な説明は省略する。
従来における積層型半導体装置の製造方法において、図3(a)に示すように半導体装置3,4を積層し、この積層状態でリフロー炉内に搬入すると、回路基板11の搬送側端縁上の半田ボール2が回路基板11上の反搬送側端縁上の半田ボール2と比べて先に溶融するため、その高さが反搬送側端縁上の半田ボール2の高さと比べて低くなり、図3(b)に示すように回路基板11が回路基板6に対して角度θ2をもって傾斜する。これにより、回路基板11の反搬送側端縁上の半田ボール2が回路基板6のランドから離間し、層間の接続不良が発生する。
これに対して、本実施の形態における積層型半導体装置の製造方法において、図4(a)に示すように半導体装置3,4を積層し、この積層状態でリフロー炉内に搬入すると、従来における積層型半導体装置の製造方法と同様に、回路基板11の搬送側端縁上の半田ボール2が回路基板11の反搬送側端縁上の半田ボール2と比べて先に溶融するため、その高さが反搬送側端縁上の半田ボール2の高さと比べて低くなるが、図4(b)に示すように回路基板6の搬送側端縁上の突起8に回路基板11の搬送側端縁が当接するため、回路基板11が回路基板6に対して角度θ2より小さい角度θ1(θ1<θ2)をもって傾斜する。これにより、回路基板11の反搬送側端縁上の半田ボール2が回路基板6のランドから離間することはなく、良好な層間接続が行われる。
この場合、半田ボール2の表面及び半導体装置3のランドにフラックス13を塗布すると、半導体装置3,4が一層効果的に接合される。例えば、直径が0.45mmの半田ボール2を回路基板11のランド(直径0.3mm)に搭載した場合には半田ボール2の高さが約0.4mmとなり、半導体装置3,4の接合が正常に行われた場合にはその高さが0.33mmとなる。このため、半田ボール2の溶融開始タイミングが異なると、溶融の早い側の半田ボール2はランド上で濡れ広がり、溶融の遅い側の半田ボール2より約0.07mm(0.4mm−0.33mm)低くなり、半導体装置4が半導体装置3に対して傾斜することになる。この結果、溶融開始が遅い側の半田ボール2の先端がランドから離間することになるが、この離間寸法が半田ボール2とランドとの間に介在するフラックス13の高さt(t≒0.05mm)より小さい寸法であれば、半田ボール2がランド上で濡れ広がり、半導体装置3,4が接合不良を引き起こすことはない。
この後、回路基板4の反搬送側端縁上の半田ボール2が溶融するため、その高さが図4(c)に示すように搬送側端縁上の半田ボール2と略同一の高さとなり、半導体装置3,4が回路基板6,11を平行にした状態で接合される。
ここで、本実施の形態に示す積層型半導体装置1における突起8の高さHは、半導体装置3,4の接合が正常に行われた状態において半田ボール2の高さをhとすると、h×0.8≦H≦hの範囲に設定されていることが好ましい。この場合、突起8の高さHが半田ボール2の高さhより大きいと、突起8が半導体装置3,4の接合の妨げとなる。一方、突起8の高さHが半田ボール2の高さhの80%より小さいと、接合不良を引き起こす。
[第1の実施の形態の効果]
以上説明した第1の実施の形態によれば、次に示す効果が得られる。
(1)リフロー実装時に回路基板11の搬送側端縁上の半田ボール2が回路基板11の反搬送側端縁上の半田ボール2と比べて先に溶融しても、回路基板6の搬送側端縁上の突起8に回路基板11の搬送側端縁が当接するため、回路基板11の回路基板6に対する傾斜を抑制することができる。これにより、回路基板11の反搬送側端縁上の半田ボール2が回路基板6のランドから離間することはなく、良好な層間接続が行われ、層間接続の信頼性を高めることができる。
(2)層間接続用の半田ボール2が銅あるいはニッケルを核にもつものではなく、通常の半田ボールを用いて積層型半導体装置1を製造することができ、製造コストの低廉化を図ることができる。
(3)突起8の材料が絶縁性有機材料であるため、金属材料と比較して加工性が良好になり、また静電誘導による信号伝送への悪影響を排除することができる。また、突起8の材料が難燃性材料であるため、近年における地球環境保護への対策にも応じることができる。
(4)複数(実施形態では4個)の突起8を同時に加工して回路基板6の4箇所に接着したため、突起8の加工・接着時間を短縮することができる。この場合、突起8の加工・接着において、接着フィルム7を加工・接着(貼付)する場合に用いた加工・接着装置を用いれば、専用の装置は不要である。
(5)回路基板6に未硬化の接着フィルム7を介して突起8を配置するとともに、半導体チップ5を配置し、その後未硬化の接着フィルム7を硬化させるため、半導体チップ5に熱的・機械的ストレスを与えることがない。
(6)チップ搭載用の接着フィルム7を用いて突起8を回路基板6に接着することができるため、突起接着用の接着フィルムが不要になる。これにより、回路基板6に突起8を取り付けるための工程数を削減することができ、突起8の取付作業を簡単に行うことができる。また、回路基板3に接着フィルム7を介して突起8を接着できることは、突起8の材料量を低減することができ、材料コストの低廉化を図ることができる。
[第2の実施の形態]
図5は、本発明の第2の実施の形態に係る積層型半導体装置を説明するために示す図である。図5(a)は断面図を、図5(b)はB矢視図を、図5(c)は側面図をそれぞれ示す。図5(a)〜(c)において、図1(a)〜(c)と同一又は同等の部材については同一の符号を付し、詳細な説明は省略する。
図5に示すように、第2の実施の形態に示す積層型半導体装置51は、回路基板6に対し、半導体チップ5を搭載するための第1接着フィルム52とは異なる第2接着フィルム(図示せず)によって突起8を接着した点に特徴がある。
このため、突起8は、その平面形状(矩形)と略同一の平面形状をもつ第2接着フィルムを介して回路基板6上に接着されている。また、半導体チップ5,10は、それぞれ封止樹脂53,54によって封止され、かつ回路基板6,11上に第1接着フィルムを介して搭載されている。
[第2の実施の形態の効果]
以上説明した第2の実施の形態によれば、第1の実施の形態の効果(1)〜(5)に加え、次に示す効果が得られる。
第1接着フィルム52及び第2接着フィルムの平面形状は矩形であるため、その加工を簡単に行うことができる。
以上、本発明の積層型半導体装置(方法)を上記の実施の形態に基づいて説明したが、本発明は上記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の態様において実施することが可能であり、例えば次に示すような変形も可能である。
(1)各実施の形態においては、半導体装置3,4を2層に接合してなる積層型半導体装置1である場合について説明したが、本発明はこれに限定されず、例えば図6に示すように半導体装置61〜64を4層に接合してなる積層型半導体装置65であってもよい。また、3層あるいは5層以上であってもよく、その層数は適宜変更することが自由である。
(2)各実施の形態においては、層間接続用の半田ボール2及び外部接続用の半田ボール9が半導体チップ5,10の両側方領域に配置されている場合について説明したが、本発明はこれに限定されず、図7(a)及び(b)に示すように層間接続用の半田ボール2を半導体チップ5の両側方領域に、また外部接続用の半田ボール9を半導体チップ5の下方領域にそれぞれ配置してもよい。
(3)各実施の形態においては、突起8が回路基板6の両端縁のチップ搭載側面両側部(4箇所)に配置されている場合について説明したが、本発明はこれに限定されず、回路基板11の両端縁のチップ反搭載側面両側部に突起を配置してもよい。すなわち要するに、本発明における基板傾斜規制用の突起は、複数の回路基板のうち互いに隣り合う2つの回路基板間に配設されていればよい。また、その個数についても、リフロー実装時に層間の接合不良を引き起こすものでなければ、特に限定されない。
(4)各実施の形態においては、半導体チップ5,10がそれぞれ回路基板6,11に接着フィルム7,12,52によって搭載されている場合について説明したが、本発明はこれに限定されず、半導体チップと回路基板との間にアンダーフィルを充填させてもよい。
(a)〜(c)は、本発明の第1の実施の形態に係る積層型半導体装置を説明するために示す断面図及びA矢視図・側面図。 本発明の第1の実施の形態に係る積層型半導体装置の製造方法を説明するために示すフローチャート。 (a)及び(b)は、従来における積層型半導体装置の製造方法において、半導体装置を積層した状態でリフロー炉内に搬送する場合の回路基板の動作を説明するために示す断面図。 (a)〜(c)は、本発明の第1の実施の形態に係る積層型半導体装置の製造方法において、半導体装置を積層した状態でリフロー炉内に搬送する場合の回路基板の動作を説明するために示す断面図。 (a)〜(c)は、本発明の第2の実施の形態に係る積層型半導体装置を説明するために示す断面図及びB矢視図・側面図。 本発明の各実施の形態に係る積層型半導体装置の変形例(1)を説明するために示す断面図。 (a)及び(b)は、本発明の各実施の形態に係る積層型半導体装置の変形例(2)を説明するために示す断面図と側面図。
1,51,65 積層型半導体装置
2 層間接続用の半田ボール
3,4,61〜64 半導体装置
5,10 半導体チップ
5A,10A 回路面
6,11 回路基板
7,12 接着フィルム
8 突起
9 外部接続用の半田ボール
13 フラックス
52 第1接着フィルム
53,54 封止樹脂

Claims (6)

  1. 半導体チップを搭載したボールグリッドアレイ用の回路基板を備えた複数の半導体装置を積層する積層型半導体装置において、
    前記回路基板間に複数個の前記半田ボールが並列に配置され、該列の両端に基板傾斜規制用の突起が設けられていることを特徴とする積層型半導体装置。
  2. 前記突起の高さは、前記2つの回路基板間に介在する前記半田ボールの高さより小さい寸法に設定されている請求項1に記載の積層型半導体装置。
  3. 前記突起は、前記回路基板の片側面であって前記半導体チップを搭載する側に配置されている請求項1に記載の積層型半導体装置。
  4. 前記突起は、絶縁性有機材料によって形成されている請求項1に記載の積層型半導体装置。
  5. 半導体チップを搭載したボールグリッドアレイ用の回路基板を備えた複数の半導体装置を積層する積層型半導体装置の製造方法において、
    前記回路基板に接着材を配置する工程と、
    前記回路基板に未硬化の前記接着材を介して前記半導体チップを搭載するとともに、前記回路基板の搬送方向に向かって並列に配置する半田ボールの列の両端に設けられた基板傾斜規制用の突起を前記未硬化の接着材によって配置する工程と、
    前記未硬化の接着材を硬化させる工程と、
    前記回路基板間に前記半田ボールが介在するように前記複数の半導体装置を積層する工程とを備えたことを特徴とする積層型半導体装置の製造方法。
  6. 絶縁性フィルムを打ち抜くことにより前記突起を複数個形成し、前記複数個の突起を前記回路基板に同時に貼り付ける請求項5に記載の積層型半導体装置の製造方法。
JP2010024254A 2010-02-05 2010-02-05 積層型半導体装置及びその製造方法 Expired - Fee Related JP5170123B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010024254A JP5170123B2 (ja) 2010-02-05 2010-02-05 積層型半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010024254A JP5170123B2 (ja) 2010-02-05 2010-02-05 積層型半導体装置及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006000682A Division JP4650269B2 (ja) 2006-01-05 2006-01-05 積層型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010103568A true JP2010103568A (ja) 2010-05-06
JP5170123B2 JP5170123B2 (ja) 2013-03-27

Family

ID=42293842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010024254A Expired - Fee Related JP5170123B2 (ja) 2010-02-05 2010-02-05 積層型半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5170123B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0284368U (ja) * 1988-12-17 1990-06-29
JPH0846313A (ja) * 1994-07-29 1996-02-16 Fujitsu Ltd パッケージの実装構造
JP2004023084A (ja) * 2002-06-20 2004-01-22 Dt Circuit Technology Co Ltd 3次元モジュール、3次元モジュールの製造方法
JP2004214403A (ja) * 2002-12-27 2004-07-29 Fujitsu Ltd 積層型半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0284368U (ja) * 1988-12-17 1990-06-29
JPH0846313A (ja) * 1994-07-29 1996-02-16 Fujitsu Ltd パッケージの実装構造
JP2004023084A (ja) * 2002-06-20 2004-01-22 Dt Circuit Technology Co Ltd 3次元モジュール、3次元モジュールの製造方法
JP2004214403A (ja) * 2002-12-27 2004-07-29 Fujitsu Ltd 積層型半導体装置

Also Published As

Publication number Publication date
JP5170123B2 (ja) 2013-03-27

Similar Documents

Publication Publication Date Title
US8305766B2 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
US8575763B2 (en) Semiconductor device and method of manufacturing the same
TWI483363B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
US8466565B2 (en) Substrate and semiconductor device
US20070252285A1 (en) Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
US20040222510A1 (en) Semiconductor device, semiconductor pack age, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device
JP2023165871A (ja) 電子部品装置の製造方法及び電子部品装置
US20100319974A1 (en) Printed wiring board, electronic device, and method for manufacturing electronic device
US20210257329A1 (en) Semiconductor chip mounting device and method for manufacturing semiconductor device
KR20130129100A (ko) 반도체 장치 및 그 제조 방법
JP2004281818A (ja) 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法
JP4650269B2 (ja) 積層型半導体装置の製造方法
JP2010050150A (ja) 半導体装置及び半導体モジュール
KR101043328B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR20150019290A (ko) 반도체 패키지 및 이의 제조방법
JP6639934B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
KR101440342B1 (ko) 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법
JP5170123B2 (ja) 積層型半導体装置及びその製造方法
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
KR20110137059A (ko) 적층 반도체 패키지
KR20130073515A (ko) 반도체 패키지 및 반도체 패키지 제조 방법
JP2005116881A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004247393A (ja) 半導体装置の製造方法
KR20080065795A (ko) 반도체 칩과 기판의 접합 방법 및 그 구조
KR20110120640A (ko) 복수의 접착층을 사용한 플립 칩 접합방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121217

LAPS Cancellation because of no payment of annual fees