JP2010103568A - 積層型半導体装置及びその製造方法 - Google Patents
積層型半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010103568A JP2010103568A JP2010024254A JP2010024254A JP2010103568A JP 2010103568 A JP2010103568 A JP 2010103568A JP 2010024254 A JP2010024254 A JP 2010024254A JP 2010024254 A JP2010024254 A JP 2010024254A JP 2010103568 A JP2010103568 A JP 2010103568A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit board
- stacked
- solder balls
- stacked semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】層間接続用の半田ボール2を用いたリフロー実装によって積層型に接合され、半導体チップ5,10を搭載するボールグリッドアレイ用の回路基板6,11を有する複数の半導体装置3,4を備えた積層型半導体装置1において、回路基板6の両端縁におけるチップ搭載側面両側部に基板傾斜規制用の突起8が配設されている。
【選択図】図1
Description
図1は、本発明の第1の実施の形態に係る積層型半導体装置を説明するために示す図である。図1(a)は断面図を、図1(b)はA矢視図を、図1(c)は側面図をそれぞれ示す。
図1(a)〜(c)において、符号1で示す積層型半導体装置1は、層間接続用の半田ボール2を用いたリフロー実装によって積層型に接合された2つの半導体装置3,4から大略構成されている。
半導体装置3は、回路面5Aを基板側に有する半導体チップ5と、この半導体チップ5を搭載するBGA用の回路基板(配線基板)6とを備えている。
半導体装置4は、半導体装置3と同様に回路面10Aを基板側に有する半導体チップ10と、この半導体チップ10を搭載するBGA用の回路基板(配線基板)11とを備え、半導体装置3上に接合されている。
予め絶縁基板(図示せず)に導体パターン(図示せず)を形成してなる(図2のステップS1)回路基板6,11の回路面側にそれぞれ平面略H字状の接着フィルム7と平面略矩形状の接着フィルム12を貼付する(図2のステップS2)。この場合、接着フィルム7は回路基板6のチップ搭載位置(1箇所)及び突起接着位置(4箇所)を含む領域に、また接着フィルム12はチップ搭載位置(1箇所)にそれぞれ貼付される。なお、回路基板6,11上に接着材としてそれぞれ接着フィルム7,12を貼付する場合について説明したが、これら接着フィルム7,12を貼付する代わりに接着剤を塗布してもよい。
回路基板6の突起接着位置に接着フィルム7を介して4つの突起8を配置する(図2のステップS3)。この場合、突起8の接着は、接着フィルム7の形成・接着に用いるプレス金型によってその形成と同時に実施される。
回路基板6,11の各チップ搭載位置にそれぞれ接着フィルム7,12を介して半導体チップ5,10を配置する(図2のステップS4)。この場合、半導体チップ5,10の配置は、突起8の配置前に、あるいは突起8の配置と同時に実施してもよい。
回路基板6,11上の接着フィルム7,12を硬化させる(図2のステップS5)。この場合、接着フィルム7が硬化すると、回路基板6,11の各チップ搭載側面にそれぞれ接着フィルム7と接着フィルム12を介して半導体チップ5,10が搭載されるとともに、回路基板6のチップ搭載側面に突起8が接着される。
回路基板6,11のチップ反搭載側面(ランド)にそれぞれ半田ボール9,2を搭載する。ここで、半田ボール9,2を搭載するにあたり、半導体チップ5,10の封止工程やワイヤボンディング工程を必要とする場合には、これら工程が「半導体装置の接合」の工程前に実施される(図2のステップS6)。
このようにして、積層型半導体装置1を製造することができる。
以上説明した第1の実施の形態によれば、次に示す効果が得られる。
図5は、本発明の第2の実施の形態に係る積層型半導体装置を説明するために示す図である。図5(a)は断面図を、図5(b)はB矢視図を、図5(c)は側面図をそれぞれ示す。図5(a)〜(c)において、図1(a)〜(c)と同一又は同等の部材については同一の符号を付し、詳細な説明は省略する。
以上説明した第2の実施の形態によれば、第1の実施の形態の効果(1)〜(5)に加え、次に示す効果が得られる。
第1接着フィルム52及び第2接着フィルムの平面形状は矩形であるため、その加工を簡単に行うことができる。
2 層間接続用の半田ボール
3,4,61〜64 半導体装置
5,10 半導体チップ
5A,10A 回路面
6,11 回路基板
7,12 接着フィルム
8 突起
9 外部接続用の半田ボール
13 フラックス
52 第1接着フィルム
53,54 封止樹脂
Claims (6)
- 半導体チップを搭載したボールグリッドアレイ用の回路基板を備えた複数の半導体装置を積層する積層型半導体装置において、
前記回路基板間に複数個の前記半田ボールが並列に配置され、該列の両端に基板傾斜規制用の突起が設けられていることを特徴とする積層型半導体装置。 - 前記突起の高さは、前記2つの回路基板間に介在する前記半田ボールの高さより小さい寸法に設定されている請求項1に記載の積層型半導体装置。
- 前記突起は、前記回路基板の片側面であって前記半導体チップを搭載する側に配置されている請求項1に記載の積層型半導体装置。
- 前記突起は、絶縁性有機材料によって形成されている請求項1に記載の積層型半導体装置。
- 半導体チップを搭載したボールグリッドアレイ用の回路基板を備えた複数の半導体装置を積層する積層型半導体装置の製造方法において、
前記回路基板に接着材を配置する工程と、
前記回路基板に未硬化の前記接着材を介して前記半導体チップを搭載するとともに、前記回路基板の搬送方向に向かって並列に配置する半田ボールの列の両端に設けられた基板傾斜規制用の突起を前記未硬化の接着材によって配置する工程と、
前記未硬化の接着材を硬化させる工程と、
前記回路基板間に前記半田ボールが介在するように前記複数の半導体装置を積層する工程とを備えたことを特徴とする積層型半導体装置の製造方法。 - 絶縁性フィルムを打ち抜くことにより前記突起を複数個形成し、前記複数個の突起を前記回路基板に同時に貼り付ける請求項5に記載の積層型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010024254A JP5170123B2 (ja) | 2010-02-05 | 2010-02-05 | 積層型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010024254A JP5170123B2 (ja) | 2010-02-05 | 2010-02-05 | 積層型半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006000682A Division JP4650269B2 (ja) | 2006-01-05 | 2006-01-05 | 積層型半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010103568A true JP2010103568A (ja) | 2010-05-06 |
JP5170123B2 JP5170123B2 (ja) | 2013-03-27 |
Family
ID=42293842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010024254A Expired - Fee Related JP5170123B2 (ja) | 2010-02-05 | 2010-02-05 | 積層型半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5170123B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0284368U (ja) * | 1988-12-17 | 1990-06-29 | ||
JPH0846313A (ja) * | 1994-07-29 | 1996-02-16 | Fujitsu Ltd | パッケージの実装構造 |
JP2004023084A (ja) * | 2002-06-20 | 2004-01-22 | Dt Circuit Technology Co Ltd | 3次元モジュール、3次元モジュールの製造方法 |
JP2004214403A (ja) * | 2002-12-27 | 2004-07-29 | Fujitsu Ltd | 積層型半導体装置 |
-
2010
- 2010-02-05 JP JP2010024254A patent/JP5170123B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0284368U (ja) * | 1988-12-17 | 1990-06-29 | ||
JPH0846313A (ja) * | 1994-07-29 | 1996-02-16 | Fujitsu Ltd | パッケージの実装構造 |
JP2004023084A (ja) * | 2002-06-20 | 2004-01-22 | Dt Circuit Technology Co Ltd | 3次元モジュール、3次元モジュールの製造方法 |
JP2004214403A (ja) * | 2002-12-27 | 2004-07-29 | Fujitsu Ltd | 積層型半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5170123B2 (ja) | 2013-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8305766B2 (en) | Electronic component-embedded printed circuit board and method of manufacturing the same | |
US8575763B2 (en) | Semiconductor device and method of manufacturing the same | |
TWI483363B (zh) | 晶片封裝基板、晶片封裝結構及其製作方法 | |
US8466565B2 (en) | Substrate and semiconductor device | |
US20070252285A1 (en) | Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device | |
US20040222510A1 (en) | Semiconductor device, semiconductor pack age, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device | |
JP2023165871A (ja) | 電子部品装置の製造方法及び電子部品装置 | |
US20100319974A1 (en) | Printed wiring board, electronic device, and method for manufacturing electronic device | |
US20210257329A1 (en) | Semiconductor chip mounting device and method for manufacturing semiconductor device | |
KR20130129100A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2004281818A (ja) | 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法 | |
JP4650269B2 (ja) | 積層型半導体装置の製造方法 | |
JP2010050150A (ja) | 半導体装置及び半導体モジュール | |
KR101043328B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
KR20150019290A (ko) | 반도체 패키지 및 이의 제조방법 | |
JP6639934B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
KR101440342B1 (ko) | 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법 | |
JP5170123B2 (ja) | 積層型半導体装置及びその製造方法 | |
US8878070B2 (en) | Wiring board and method of manufacturing a semiconductor device | |
KR20110137059A (ko) | 적층 반도체 패키지 | |
KR20130073515A (ko) | 반도체 패키지 및 반도체 패키지 제조 방법 | |
JP2005116881A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004247393A (ja) | 半導体装置の製造方法 | |
KR20080065795A (ko) | 반도체 칩과 기판의 접합 방법 및 그 구조 | |
KR20110120640A (ko) | 복수의 접착층을 사용한 플립 칩 접합방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121217 |
|
LAPS | Cancellation because of no payment of annual fees |