KR20110120640A - 복수의 접착층을 사용한 플립 칩 접합방법 - Google Patents

복수의 접착층을 사용한 플립 칩 접합방법 Download PDF

Info

Publication number
KR20110120640A
KR20110120640A KR1020100040134A KR20100040134A KR20110120640A KR 20110120640 A KR20110120640 A KR 20110120640A KR 1020100040134 A KR1020100040134 A KR 1020100040134A KR 20100040134 A KR20100040134 A KR 20100040134A KR 20110120640 A KR20110120640 A KR 20110120640A
Authority
KR
South Korea
Prior art keywords
adhesive layer
chip
substrate
flip chip
adhesive
Prior art date
Application number
KR1020100040134A
Other languages
English (en)
Inventor
김준기
김정한
이창우
유세훈
김철희
이효수
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020100040134A priority Critical patent/KR20110120640A/ko
Publication of KR20110120640A publication Critical patent/KR20110120640A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

본 발명의 플립 칩 접합방법은, 일면에 범프(bump)가 형성된 칩을 기판 상에 전기적으로 연결시켜 접합하는 플립 칩 접합방법에 있어서, 서로 다른 경화속도를 가지는 복수의 접착층을 포함하며, 가장 내측에는 경화속도가 가장 빠른 접착층이 형성되는 접착층군을 상기 기판 상에 형성하는 단계, 상기 접착층군 상에 상기 칩을 위치시키는 단계 및 상기 칩의 타면에 열 및 압력을 가하여 범프를 상기 기판 상에 전기적으로 연결시켜 접합시키는 단계를 포함한다.

Description

복수의 접착층을 사용한 플립 칩 접합방법{Joining Method of Flip Chip Using Multi-Layer Adhesive}
본 발명은 칩을 기판 상에 접합하는 방법에 관한 것으로, 보다 구체적으로는 경화속도가 서로 다른 복수의 접착층을 사용해 칩을 기판에 접합하는 플립 칩 접합방법에 관한 것이다.
인쇄회로기판(Printed Circuit Board: PCB, 이하 기판이라 칭한다)은, 현재 전자기기에 널리 사용되고 있으며, 회로칩을 기판에 접합하는 다양한 방법이 실행되고 있다.
회로칩을 기판에 접합시키기 위한 하나의 방법으로는, 상기 회로칩을 리드프레임(lead frame)상에 다이본딩(die bonding)하고, IC칩의 전극과 리드프레임을 와이어본딩(wire bonding)하여 수지 성형으로 패키지를 형성한 후 크림(cream) 땜납을 기판에 인쇄하고, 리플로우(reflow)하는 공정을 실시하는 SMT(Surface Mount Technology)가 사용되었다.
그러나, 이는 공정이 길고, 생산에 장시간을 필요로 하여, 기판을 소형화하는 것이 곤란하다는 문제점이 있었다.
이에, 공정의 단축과 소형 경량화를 위하여, 범프가 형성된 칩을 직접 기판에 탑재하는 방법을 사용하게 되었다.
이는 범프가 형성된 칩을 기판에 탑재하여 열융착 시키는 과정에서 상기 기판 상에 접착층을 형성하여 상기 칩에 열 및 압력을 가하며 상기 기판에 접합하는 방법이며, 접합된 칩 및 기판을 플립 칩 패키지라 부른다.
그러나, 이는 상기 접착층이 경화되기 전에 이후 공정을 위해 플립 칩 패키지를 이송할 경우에, 칩이 기판에 고정된 위치에서 이탈할 수 있다는 문제가 있었다.
또한, 상기와 같은 이유로 이후 공정을 위해 플립 칩 패키지를 이송하기 전에 상기 접착층이 경화되는 시간을 별도로 할애할 경우에는, 공정에 소요되는 시간이 증가하므로 전체적인 생산성을 떨어뜨릴 수 있다는 문제가 있었다.
본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 기판 상에 접착층이 복수 개 형성되어 칩 및 기판을 접합하는 플립 칩 접합방법을 제공함에 있다.
그리고, 상기 복수 개가 형성된 상기 접착층 중 가장 내측에 형성되는 접착층은 가장 빠른 경화속도를 가지는 플립 칩 접합방법을 제공함에 있다.
또한, 복수 개 형성된 상기 접착층 중 가장 내측에 형성되는 접착층을 제외한 타 접착층의 배열을 필요에 따라 임의로 변경할 수 있는 플립 칩 접합방법을 제공함에 있다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기한 과정을 해결하기 위한 본 발명의 플립 칩 접합방법은, 일면에 범프(bump)가 형성된 칩을 기판 상에 전기적으로 연결시켜 접합하는 플립 칩 접합방법에 있어서, 서로 다른 경화속도를 가지는 복수의 접착층을 포함하며, 가장 내측에는 경화속도가 가장 빠른 접착층이 형성되는 접착층군을 상기 기판 상에 형성하는 단계, 상기 접착층군 상에 상기 칩을 위치시키는 단계 및 상기 칩의 타면에 열 및 압력을 가하여 범프를 상기 기판 상에 전기적으로 연결시켜 접합시키는 단계를 포함한다.
그리고, 상기 접착층군은, 상기 접착층군의 외측에서 내측 방향으로 갈수록 차츰 경화가 빨라지는 순서로 접착층이 배열될 수 있으며, 상기 접착층군은 2개의 접착층을 가질 수 있다.
또한, 상기 접착층은 액체형의 접착수지가 도포된 형태일 수도 있으며, 또는 필름 형태일 수 있다.
그리고, 상기 접착층은, 상기 칩 일면의 면적에 대응되는 면적을 가질 수 있다.
상기한 과제를 해결하기 위한 본 발명의 플립 칩 접합방법은 다음과 같은 효과가 있다.
첫째, 가장 내측의 접착층은 타 접착층에 비해 빠르게 경화되므로, 플립 칩을 기판의 패드에 신속하게 고정시킬 수 있고, 상대적으로 경화가 느리게 진행되는 상기 타 접착층은 칩이 기판에 연결될 충분한 여유를 제공하므로, 본 접합공정이 끝난 후 타 공정으로 신속하게 넘어갈 수 있다. 따라서 전체적인 생산성이 상승한다는 장점이 있다.
둘째, 상기 타 접착층은 공정의 종류 및 필요에 따라 적층순서를 다양하게 바꿀 수 있어 상황에 맞추어 다양한 공정에 적용될 수 있다는 장점이 있다.
셋째, 복수의 접착층이 형성되므로, 칩과 기판의 상호 접착강도가 증가하며, 따라서 더욱 안정적이고 견고한 플립 칩 패키지를 생산할 수 있다는 장점이 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도1은 기판에 칩이 접합되는 모습을 나타내는 사시도;
도2는 칩 일면을 나타낸 사시도;
도3은 기판에 칩이 접합된 모습을 나타내는 단면도;
도4a는 본 발명의 일실시예에 따른 플립 칩 접합방법의 기판에 제1접착층이 형성된 모습을 나타내는 단면도;
도4b는 본 발명의 일실시예에 따른 플립 칩 접합방법의 기판에 제1접착층 및 제2접착층이 차례로 적층되어 접착층군이 형성된 모습을 나타내는 단면도;
도4c는 본 발명의 일실시예에 따른 플립 칩 접합방법의 기판에 칩이 최종 접합된 모습을 나타내는 단면도;
도5는 본 발명의 일실시예에 따른 플립 칩 접합방법에 따른 접합순서를 나타내는 흐름도;
도6a는 본 발명의 다른 실시예에 따른 플립 칩 접합방법의 기판에 제1접착층이 형성된 모습을 나타내는 단면도;
도6b는 본 발명의 다른 실시예에 따른 플립 칩 접합방법의 기판에 제1접착층 및 제2접착층이 차례로 적층되어 접착층군이 형성된 모습을 나타내는 단면도; 및
도6c는 본 발명의 다른 실시예에 따른 플립 칩 접합방법의 기판에 칩이 최종 접합된 모습을 나타내는 단면도이다.
이하 본 발명의 목적이 구체적으로 실현될 수 있는 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 본 실시예를 설명함에 있어서, 동일 구성에 대해서는 동일 명칭 및 동일 부호가 사용되며 이에 따른 부가적인 설명은 생략하기로 한다.
도1은 기판(S)에 칩(C)이 접합되는 모습을 나타내는 사시도이며, 도2는 칩(C) 일면(a)을 나타낸 사시도이다.
도1을 참조하면, 플립 칩 패키지는, 기판(S) 상에 범프(b)가 형성된 칩(C)이 위치되며, 상호 접합 시 전기적으로 연결된다. 또한, 기판(S)에는 일정 패턴을 가지는 패드(P)가 형성되며, 기판(S) 및 칩(C)이 접합되는 부분 외측에는 기판을 외부로부터 절연시키는 솔더레지스트(R)가 구비된다.
그리고, 도2를 참조하면, 칩(C)이 기판(S)과 접합 시 기판(S)과 접촉되는 일면(a)이 도시되며, 칩(C)의 일면(a) 바깥쪽에는 둘레를 따라 범프(b)가 다수 형성된다.
범프(b)는 기판(S)에 직접 접촉되어 전기적으로 연결될 수 있도록 각각 일정한 높이로 돌출되며, 특히 도면 상에서는 단면이 사각형으로, 전체적으로는 육면체 형상으로 형성된다.
또한, 칩(C) 및 기판(S)의 접착을 위해, 칩(C)과 기판(S) 사이에는 일반적으로 접착제가 사용되며, 이를 언더필(Underfill)이라 부른다.
도3은 기판(S)에 칩(C)이 접합된 모습을 나타내는 단면도이다.
도3을 참조하면, 기판(S) 패드(P)에 칩(C)의 범프(b)가 접촉되며, 기판(S) 및 칩(C)은 서로 접착제(A)에 의해 고정된다. 또한, 상기한 바와 같이, 기판(S) 및 칩(C)이 접촉되는 부분 외측에는 절연 목적의 솔더레지스트(R)가 구비된다.
이상으로, 일반적인 플립 칩 패키지에 대하여 설명하였으며, 이하에서는, 본 발명에 대한 플립 칩 접합방법에 대한 자세한 설명을 하기 전에, 칩(C)이 기판(S)에 접합될 경우 일반적으로 거치는 일련의 과정을 설명하도록 한다.
먼저, 기판(S) 상에는 칩(C)이 접합될 위치에 접착제가 도포된다. 이때 접착제는 칩(C)의 일면(a)의 면적을 커버할 수 있을 정도로 도포되고, 이는 하나의 접착층을 형성한다. 상기 접착층의 높이는 범프(b)보다 높게 형성되어 칩(C)의 몸체에 닿게 하는 것이 좋으며, 이는 칩(C)을 기판(S)에 안정적으로 접착시키기 위해서이다.
그리고, 상기 접착층을 형성하는 과정은 액체형의 접착수지를 도포하는 방법이 사용될 수도 있으나, 필름 형태의 언더필이 테이프와 같이 기판(S)에 부착되는 방법이 사용될 수도 있다. 다음은, 일면(a)에 범프(b)가 형성된 칩(C)을 상기 접착층 상에 위치시킨다.
그리고, 별도의 접합장치로 칩(C)을 고정시킨 뒤, 칩(C)의 타면에 열 및 압력을 가하면서 일면(a)을 상기 접착층에 가져간다. 이후, 상기 타면에 가해지는 압력에 의해 범프(b)는 상기 접착층을 관통하여 기판(S)에 접촉된다.
상기의 과정을 거친 후, 상기 접착층이 일정 수준 이상 경화되면, 제작된 플립 칩 패키지는 이후 타 공정을 위해 이송된다. 또한 접착층이 완전히 경화되면, 칩(C)은 기판(S)에 물리적, 전기적으로 단단히 접합된다.
이상으로. 칩(C)을 기판(S)에 접합하는 일련의 과정을 설명하였으며, 이후에는 본 발명의 플립 칩 접합방법에 대해 자세히 설명한다.
도4a는 본 발명의 기판(S)에 제1접착층(10)이 형성된 모습을 나타내는 단면도이고, 도4b는 본 발명의 기판(S)에 제1접착층(10) 및 제2접착층(11)이 차례로 적층되어 접착층군(20)이 형성된 모습을 나타내는 단면도이다.
그리고 도4c는 본 발명의 기판(S)에 칩(C)이 최종 접합된 모습을 나타내는 단면도이다.
도4a 내지 도4c를 참조하면, 본 발명의 기판(S)에 칩(C)이 접합되는 과정을 나타내고 있으며, 기판(S) 및 칩(C) 사이에는 접착층군(20)이 형성된다.
접착층은 상기한 바와 같이 칩(C)을 기판(S)에 접착시키기 위해 사용되며, 액체형의 접착수지가 도포되거나 접착필름이 부착되는 방법으로 사용될 수 있다.
또한, 본 발명에서 접착층은 복수 개가 형성될 수 있다. 즉, 하나의 접착층 상에 타 접착층이 적층될 수 있으며, 이와 같이 형성된 복수의 접착층은 이하 접착층군(20)이라 칭한다
그리고, 각 접착층은 서로 다른 경화속도를 가지며, 특히 접착층군(20)의 가장 내측에 위치되는 접착층은 가장 빠른 경화속도를 가진다.
상기 설명한 바와 같이, 플립 칩 패키지는 접착층이 일정 수준 경화된 이후 타 공정을 위해 이송된다. 이때, 상기 일정 수준(이하 임계수준이라 칭한다)이란, 이송 과정에서 발생하는 진동 및 충격에 의해 기판(S)에 접착된 칩(C)의 위치가 어긋나 이탈되지 않을 정도로 접착층이 경화된 정도를 말한다.
즉, 다음 공정을 처리하기 위해서는 칩(C)이 이탈되지 않도록 접착층이 충분히 경화되어야 하며, 상기 접착층의 경화속도가 빠를수록 다음 공정으로 빠르게 넘어갈 수 있는 것이다. 따라서 상기 접착층의 경화속도는 전체 공정의 생산성에 직접적인 영향을 가져오게 된다.
하지만, 접착층의 경화속도가 지나치게 빠른 경우에는, 칩(C)의 범프(b)가 기판(S)에 완전히 연결되지 못하게 되며, 이는 제품의 불량률을 크게 증가시키는 결과를 가져올 수 있다.
본 발명의 접착층군(20)의 가장 내측에 위치되는 접착층(이하 최내곽접착층이라 칭한다)이 가장 빠른 경화속도를 가지는 것은, 이와 같은 문제를 해결하기 위해서이다. 즉, 칩(C)의 범프(b)가 접착층군(20)을 통과하여 기판(S)에 접촉되어 연결되는 과정에 있어서, 상기 최내곽접착층은 가장 먼저 경화된다. 그리고, 상기 최내곽접착층은 임계수준으로 경화되어 칩(C)이 기판(S)에서 이탈되지 않도록 고정시킨다.
구체적으로, 최내곽접착층은 기판(S)에 가장 먼저 도포되므로, 최내곽접착층은 기판(S)의 패드(P)(인식의 편의를 위해 도면에서는 패드(P)의 도시를 생략하였다)에 직접 접촉되도록 도포된다. 결과적으로, 패드(P)는 최내곽접착층 내에 매립되어 있는 상태가 되며, 타 접착층은 패드와 직접 접촉되지 않는다.
따라서, 각 접착층의 두께가 모두 균일하다고 가정할 때, 칩(C)이 최내곽접착층을 제외한 타 접착층을 통과할 경우는 각 접착층이 도포된 높이를 그대로 통과해야 하는 반면, 최내곽접착층을 통과할 경우에는 전체 높이를 전부 통과할 필요가 없으며, 칩(C)의 범프(b)가 패드(P)에 접촉될 때까지만 통과하면 되는 것이다. 즉, 칩(C)이 최내곽접착층을 통과할 경우, 최내곽접착층의 높이에서 패드(P)의 높이를 뺀 나머지 길이만큼만 진행되면 족하다.
이에 따라, 최내곽접착층은 타 접착층에 비해 빨리 경화되더라도 칩(C)의 진행 거리가 짧기 때문에, 범프(b) 및 패드(P)는 상호 접촉되기가 용이하다. 반면, 타 접착층은 진행 거리가 최내곽접착층에 비해 상대적으로 길기 때문에, 완전한 접합이 이루어지기 전에 칩(C)이 진행 도중 경화되는 것을 방지할 필요가 있는 것이다.
이로 인해, 칩(C)이 접착층군에 접촉되는 순간부터 아직 임계수준으로 경화되지 않은 상기 타 접착층들을 통과하는 과정에서는 칩(C)이 기판(S)에 연결될 수 있는 시간적 여유를 가지게 되며, 최내곽접착층을 통과하는 과정에서는 범프(b) 및 패드(P)가 접합된 후 빠르게 임계 수준으로 경화됨으로써 칩(C)을 고정시킬 수 있다.
따라서, 본 발명의 플립 칩 접합방법은, 최내곽접착층에 의해 칩(C)은 빠르게 고정되어 타 공정으로의 이송을 빠르게 진행할 수 있는 동시에, 이후 상기 타 접착층이 경화되어 범프(b)가 기판(S)에 완전히 연결될 수 있는 것이다.
여기서, 상기 타 접착층의 적층순서는 공정의 종류, 상황 및 필요에 따라 변경될 수 있으며, 따라서 다양한 공정에 맞추어 본 접합방법을 적용할 수 있다.
그리고, 일반적으로 접착층군(20)은 접착층이 내측에서 외측으로 갈수록 경화속도가 빠른 순서대로 차례로 배열되는 경우에, 상기 설명한 접합과정이 가장 효율적으로 행해질 수 있다.
한편, 복수의 접착층이 형성되면서, 하나의 접착층이 형성되는 경우보다 칩(C)은 기판(S)에 더욱 안정적이고 단단히 고정될 수 있으며, 따라서 최종 생산된 제품의 품질을 상승시킬 수 있다.
도5는 본 발명의 플립 칩 접합방법에 따른 접합순서를 나타내는 흐름도이다.
그리고 도5를 참조하면, 본 발명의 플립 칩 접합방법에 따른 일련의 과정이 도시된다. 이후 도5의 접합방법 순서에 따라 도4a 내지 도4c에 도시된 본 발명의 일실시예에 대해 자세히 설명한다.
본 실시예에서 접착층은, 필름 형태로 형성되며, 제1접착층(10) 및 제2접착층(11)의 두 개 접착층이 접착층군(20)을 형성한다.
먼저, 첫 번째 단계는 칩(C)이 접합될 기판(S)이 준비되는 단계(S1)이며, 기판(S)은 일반적으로 작업용 스테이지 등에 올려져 이후의 공정을 위해 준비된다.
다음은, 도4a에 도시된 바와 같이, 층상 구조의 제1접착층(10)을 기판(S) 상에 형성하는 단계(S2)로, 이때 접착층은 필름 형태이므로 모양 변형의 우려가 적다.
다음은, 도4b에 도시된 바와 같이, 제1접착층(10) 상에 제2접착층(11)이 더 적층되며, 따라서 본 실시예에서의 접착층군(20)은 두 개의 접착층 구조를 갖는다. 이때 제1접착층(10)이 제2접착층(11)보다 빠른 경화속도를 가지며, 제1접착층(10) 및 제2접착층(11)은 차후 접합될 칩(C) 일면(a)의 면적에 대응되는 면적을 가진다. 이는 접합 시 칩(C)의 일면(a)에 접착물질이 빈틈 없이 채워지기 위함이다.
본 과정이 층상 구조의 제2접착층(11)을 제1접착층(10) 상에 형성하는 단계(S3)이다.
다음은, 도시되지는 않았으나, 준비된 기판(S)의 접착층군(20) 상에 일면(a)에 범프(b)가 형성된 칩(C)이 정확히 위치되며, 이때 정밀도를 위해 이송로봇 등이 사용될 수 있다.
본 과정이 접착층군(20) 상에 칩(C)이 위치되도록 이송하는 단계(S4)이다.
다음은, 별도의 접합장치로 접착층군(20) 상에 위치된 칩(C)의 타면에 열과 압력을 가하는 동시에, 칩(C)을 기판(S)에 접근시킨다. 이때 범프(b)는 압력에 의해 제1접착층(10) 및 제2접착층(11)을 통과하여 기판(S)의 패드에 접촉되며, 제1접착층은(10)은 서서히 경화된다.
그리고, 칩(C)이 접착층군(20)을 통과하는 과정에서, 제2접착층(11)은 제1접착층(10)에 비해 경화속도가 느리므로 상호 접합할 시간적 여유가 충분히 주어진다.
본 과정이 접합장치를 이용해 열 및 압력을 칩(C) 타면에 가하며 기판(S)에 접촉하는 단계(S5)이다.
도4c를 참조하면, 이후 범프(b)는 기판(S)에 완전히 접촉되어 전기적으로 연결되고, 제1접착층(10)은 임계수준까지 경화된다.
본 과정이 칩(C)을 기판(S) 상에 접합하는 단계(S6)이다.
상기 모든 단계를 마친 후, 제1접착층(10)의 경화에 의해 칩(C)은 기판(S)에 빠르게 고정되고, 제작된 플립 칩 패키지는 다음 공정을 위해 이송된다. 또한, 제2접착층(11)은 이후 공정이 진행되는 과정에서 완전히 경화되고, 칩(C)과 기판(S)은 전기적, 물리적으로 완전하게 접합된다.
이후, 도6a 내지 도6c를 참조하여, 본 발명에 대하여 다른 실시예를 통해 추가 설명한다.
도6a는 본 발명의 다른 실시예에 따른 플립 칩 접합방법의 기판(S)에 제1접착층(30)이 형성된 모습을 나타내는 단면도이며, 도6b는 본 발명의 다른 실시예에 따른 플립 칩 접합방법의 기판(S)에 제1접착층(30) 및 제2접착층(31)이 차례로 적층되어 접착층군(40)이 형성된 모습을 나타내는 단면도이다.
그리고 도6c는 본 발명의 다른 실시예에 따른 플립 칩 접합방법의 기판(S)에 칩(C)이 최종 접합된 모습을 나타내는 단면도이다.
먼저, 본 발명의 다른 실시예에서도 마찬가지로, 기판(S)이 작업용 스테이지 등에 올려져 준비된다.
다음은, 도6a에 도시된 바와 같이 제1접착층(30)이 기판(S) 상에 형성되며, 이때 제1접착층(30)은 액체형 접착수지로 기판(S)의 표면에 일정량이 도포된다.
다음은, 도6b에 도시된 바와 같이, 제1접착층(30) 상에 제2접착층(31)이 더 도포되어 접착층군(40)이 형성된다. 이때 제2접착층(31)도 마찬가지로 액체형 접착수지이며, 제1접착층(30)이 제2접착층(31)보다 빠른 경화속도를 가진다. 그리고 제1접착층(30) 및 제2접착층(31)은 차후 접합될 칩(C) 일면(a)의 면적에 대응되는 면적을 가진다.
이후 이송로봇 등에 의해 일면(a)에 범프(b)가 형성된 칩(C)이 준비된 기판(S)의 접착층군(40) 상에 정확히 위치된다.
다음은, 별도의 접합장치로 접착층군(40) 상에 위치된 칩(C)의 타면에 열과 압력을 가하는 동시에, 칩(C)을 기판(S)에 접근시킨다. 이때 범프(b)는 압력에 의해 제1접착층(30) 및 제2접착층(31)을 통과하여 기판(S)의 패드에 접촉되며, 제1접착층은(30)은 서서히 경화된다.
도6c를 참조하면, 이후 범프(b)는 기판(S)에 완전히 접촉되어 전기적으로 연결되고, 제1접착층(30)은 임계수준까지 경화된다.
이상으로, 본 발명의 플립 칩 접합방법에 따른 두 가지 실시예를 설명하였다.
본 발명의 플립 칩 접합방법은, 경화가 빠른 제1접착층(10, 30)이 임계수준으로 경화된 것만으로 이후의 공정을 신속하게 진행하여 처리 가능하며, 따라서 전체 공정 소요시간의 감소를 가져와 생산성을 향상시킬 수 있는 것이다.
또한 상기한 바와 같이, 필요에 따라 더 많은 접착층을 형성하거나, 최외곽접착층을 제외한 타 접착층들의 배열을 변경하여 사용하는 것도 가능하다.
이상과 같이 본 발명에 따른 바람직한 실시예를 살펴보았으며, 앞서 설명된 실시예 이외에도 본 발명이 그 취지나 범주에서 벗어남이 없이 다른 특정 형태로 구체화 될 수 있다는 사실은 해당 기술에 통상의 지식을 가진 이들에게는 자명한 것이다. 그러므로, 상술된 실시예는 제한적인 것이 아니라 예시적인 것으로 여겨져야 하고, 이에 따라 본 발명은 상술한 설명에 한정되지 않고 첨부된 청구항의 범주 및 그 동등 범위 내에서 변경될 수도 있다.
S: 기판 C: 플립 칩
a: 일면 b: 범프
P: 패드 R: 솔더레지스트
A: 접착제 10: 제1접착층
11: 제2접착층 20: 접착층군

Claims (6)

  1. 일면에 범프(bump)가 형성된 칩을 기판 상에 전기적으로 연결시켜 접합하는 플립 칩 접합방법에 있어서,
    서로 다른 경화속도를 가지는 복수의 접착층을 포함하며, 가장 내측에는 경화속도가 가장 빠른 접착층이 형성되는 접착층군을 상기 기판 상에 형성하는 단계;
    상기 접착층군 상에 상기 칩을 위치시키는 단계; 및
    상기 칩의 타면에 열 및 압력을 가하여 범프를 상기 기판 상에 전기적으로 연결시켜 접합시키는 단계;
    를 포함하는 플립 칩 접합방법.
  2. 제1항에 있어서,
    상기 접착층군은,
    상기 접착층군의 외측에서 내측 방향으로 갈수록 차츰 경화가 빨라지는 순서로 접착층이 배열된 플립 칩 접합방법.
  3. 제2항에 있어서,
    상기 접착층군은 2개의 접착층을 가지는 플립 칩 접합방법.
  4. 제1항에 있어서,
    상기 접착층은 액체형의 접착수지가 도포된 형태인 플립 칩 접합방법.
  5. 제1항에 있어서,
    상기 접착층은 필름 형태인 플립 칩 접합방법.
  6. 제1항에 있어서,
    상기 접착층은, 상기 칩 일면의 면적에 대응되는 면적을 가지는 플립 칩 접합방법.
KR1020100040134A 2010-04-29 2010-04-29 복수의 접착층을 사용한 플립 칩 접합방법 KR20110120640A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100040134A KR20110120640A (ko) 2010-04-29 2010-04-29 복수의 접착층을 사용한 플립 칩 접합방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100040134A KR20110120640A (ko) 2010-04-29 2010-04-29 복수의 접착층을 사용한 플립 칩 접합방법

Publications (1)

Publication Number Publication Date
KR20110120640A true KR20110120640A (ko) 2011-11-04

Family

ID=45391760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100040134A KR20110120640A (ko) 2010-04-29 2010-04-29 복수의 접착층을 사용한 플립 칩 접합방법

Country Status (1)

Country Link
KR (1) KR20110120640A (ko)

Similar Documents

Publication Publication Date Title
US8318543B2 (en) Method of manufacturing semiconductor device
TWI483363B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
US7919851B2 (en) Laminate substrate and semiconductor package utilizing the substrate
KR101607981B1 (ko) 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US20110057327A1 (en) Semiconductor device and method of manufacturing the same
US9627311B2 (en) Chip package, package substrate and manufacturing method thereof
US10796975B2 (en) Semiconductor package with supported stacked die
KR20150065160A (ko) 패키지 온 패키지 구조체에서의 휨 제어
JP2023165871A (ja) 電子部品装置の製造方法及び電子部品装置
JP2004349495A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US8581421B2 (en) Semiconductor package manufacturing method and semiconductor package
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
JP2013239660A (ja) 半導体装置及びその製造方法
US10867956B2 (en) Method of manufacturing a semiconductor device
JP3786103B2 (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
KR20110105159A (ko) 적층 반도체 패키지 및 그 형성방법
KR102066015B1 (ko) 반도체 패키지 및 이의 제조방법
US20080268579A1 (en) Semiconductor chip package and method of fabricating the same
JP6467775B2 (ja) 部品内蔵基板の製造方法
JP4650269B2 (ja) 積層型半導体装置の製造方法
KR102087683B1 (ko) 반도체 장치의 제조 방법
JP2016082156A (ja) 電子モジュール、電子モジュールの製造方法
US20140099755A1 (en) Fabrication method of stacked package structure
TW201539588A (zh) 封裝結構及其製法
KR20110120640A (ko) 복수의 접착층을 사용한 플립 칩 접합방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application